JP2010193434A5 - 半導体装置 - Google Patents

Claims (7)

1. 第１のスイッチと、第２のスイッチと、第３のスイッチと、第４のスイッチと、を有し、
   前記第１のスイッチの第１の端子は、第１の配線と電気的に接続され、
   前記第１のスイッチの第２の端子は、第２の配線と電気的に接続され、
   前記第２のスイッチの第１の端子は、前記第１の配線と電気的に接続され、
   前記第２のスイッチの第２の端子は、前記第２の配線と電気的に接続され、
   前記第３のスイッチの第１の端子は、前記第１の配線と電気的に接続され、
   前記第３のスイッチの第２の端子は、前記第２の配線と電気的に接続され、
   前記第４のスイッチの第１の端子は、前記第１の配線と電気的に接続され、
   前記第４のスイッチの第２の端子は、前記第２の配線と電気的に接続される半導体装置であって、
   前記第１のスイッチ及び前記第２のスイッチが非導通状態である期間と、
   前記第３のスイッチ及び前記第４のスイッチが非導通状態である期間と、を有することを特徴とする半導体装置。
2. 第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、を有し、
   前記第１のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
   前記第１のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
   前記第２のトランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続され、
   前記第２のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
   前記第３のトランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続され、
   前記第３のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
   前記第４のトランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続され、
   前記第４のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続される半導体装置であって、
   前記第１のトランジスタ及び前記第２のトランジスタが非導通状態である期間と、
   前記第３のトランジスタ及び前記第４のトランジスタが非導通状態である期間と、を有することを特徴とする半導体装置。
3. 第１のスイッチと、第２のスイッチと、第３のスイッチと、第４のスイッチと、を有し、
   前記第１のスイッチの第１の端子は、第１の配線と電気的に接続され、
   前記第１のスイッチの第２の端子は、第２の配線と電気的に接続され、
   前記第２のスイッチの第１の端子は、前記第１の配線と電気的に接続され、
   前記第２のスイッチの第２の端子は、前記第２の配線と電気的に接続され、
   前記第３のスイッチの第１の端子は、前記第１の配線と電気的に接続され、
   前記第３のスイッチの第２の端子は、前記第２の配線と電気的に接続され、
   前記第４のスイッチの第１の端子は、前記第１の配線と電気的に接続され、
   前記第４のスイッチの第２の端子は、前記第２の配線と電気的に接続される半導体装置であって、
   前記第１のスイッチ及び前記第２のスイッチが非導通状態であり、且つ前記第３のスイッチ及び前記第４のスイッチの一方が導通状態である期間と、
   前記第１のスイッチ及び前記第２のスイッチが非導通状態であり、且つ前記第３のスイッチ及び前記第４のスイッチの他方が導通状態である期間と、
   前記第３のスイッチ及び前記第４のスイッチが非導通状態であり、且つ前記第１のスイッチ及び前記第２のスイッチの一方が導通状態である期間と、
   前記第３のスイッチ及び前記第４のスイッチが非導通状態であり、且つ前記第１のスイッチ及び前記第２のスイッチの他方が導通状態である期間と、を有することを特徴とする半導体装置。
4. 第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、を有し、
   前記第１のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
   前記第１のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
   前記第２のトランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続され、
   前記第２のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
   前記第３のトランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続され、
   前記第３のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
   前記第４のトランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続され、
   前記第４のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続される半導体装置であって、
   前記第１のトランジスタ及び前記第２のトランジスタが非導通状態であり、且つ前記第３のトランジスタ及び前記第４のトランジスタの一方が導通状態である期間と、
   前記第１のトランジスタ及び前記第２のトランジスタが非導通状態であり、且つ前記第３のトランジスタ及び前記第４のトランジスタの他方が導通状態である期間と、
   前記第３のトランジスタ及び前記第４のトランジスタが非導通状態であり、且つ前記第１のトランジスタ及び前記第２のトランジスタの一方が導通状態である期間と、
   前記第３のトランジスタ及び前記第４のトランジスタが非導通状態であり、且つ前記第１のトランジスタ及び前記第２のトランジスタの他方が導通状態である期間と、を有することを特徴とする半導体装置。
5. 請求項２又は請求項４において、
   前記第１乃至第４のトランジスタのいずれか一は、酸化物半導体を有し、
   前記酸化物半導体の膜厚は、前記第１乃至第４のトランジスタのいずれか一がオフである場合の空乏層の厚み以下であることを特徴とする半導体装置。
6. 請求項１乃至請求項５のいずれか一項において、
   第５のトランジスタを有し、
   前記第５のトランジスタのソース又はドレインの一方は、第３の配線と電気的に接続され、
   前記第５のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続されることを特徴とする半導体装置。
7. 請求項１乃至請求項６のいずれか一項において、
   第６のトランジスタを有し、
   前記第６のトランジスタのソース又はドレインの一方は、前記第３の配線と電気的に接続され、
   前記第６のトランジスタのソース又はドレインの他方は、第４の配線と電気的に接続され、
   前記第６のトランジスタのゲートは、前記第５のトランジスタのゲートと電気的に接続されることを特徴とする半導体装置。