JPH0669210A - 集積回路 - Google Patents

Abstract

(57)【要約】 【目的】 主として信号線について、集積回路内のある
回路部分の信号が、該集積回路内の他の回路部分へと、
ノイズとして誘導されてしまうこと、ピンホールやクラ
ックによる短絡不良、寄生容量による特性劣化を低減す
る。 【構成】 ラダー状シールド電極３０は、信号線２０を
シールドする。該ラダー状シールド電極３０は、前記信
号線２０に平行な平行配線部分と、これら平行配線部分
を接続する多数のステップ配線部分とで構成される。該
ステップ配線部分は、電気的に絶縁された状態で前記信
号線２０と交差する。前記ラダー状シールド電極３０
は、グランド配線に接続される。前記信号線と前記ラダ
ー状シールド電極３０との交差部分の面積が減少されて
おり、シールド効果を確保しながら、ピンホールやクラ
ックによる短絡不良や、寄生容量による特性劣化を低減
することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、所定の基板上に作り込
まれた素子間を、複数の配線層それぞれに作り込まれた
配線を用いて接続して形成された回路が組み込まれた集
積回路に係り、特に、集積回路内のある回路部分の信号
が、該集積回路内の他の回路部分へと、ノイズとして誘
導されてしまうことを低減することができる集積回路に
関する。

【０００２】

【従来の技術】従来から、集積回路内の回路部分が相互
に干渉し合い、ノイズが発生してしまう恐れがあること
が知られている。このようなノイズが発生してしまう
と、各回路部分の性能が劣化してしまう。又、単一の基
板上に所定の回路が組み込まれた集積回路においては、
混在する各回路部分が、該単一の基板上で相互に干渉し
合い、性能劣化や信頼性の低下などの問題が生じてしま
う恐れがあることが知られている。

【０００３】このため、特開平１−２０６６４６では、
デジタル回路群とそれ以外の回路群、例えばアナログ回
路群とが混在する集積回路における、回路群相互間の干
渉を低減するという技術が開示されている。該特開平１
−２０６６４６で開示されている技術は、前記デジタル
回路群の領域とその他の回路群との間に、所定のバイア
ス電圧源に接続されたＰ型ウェル領域又はＮ型ウェル領
域を形成するというものである。該ウェル領域は、その
表面部に高濃度不純物層が形成されたものである。該特
開平１−２０６６４６によれば、単一の基板上に作られ
たデジタル回路群とその他の回路群との間の相互干渉を
低減することができる。

【０００４】又、従来、デジタル回路が組み込まれてい
る単一の集積回路において、アナログ回路部分を設ける
際、該アナログ回路部分の最上層の導電膜全面をシール
ド電極として用いるということが行われている。これに
より、周囲のデジタル回路からの該アナログ回路部分へ
のノイズの飛び込みを低減することができる。

【０００５】又、特開平２−１６２７５５では、同一半
導体基板上にデジタル回路とアナログ回路とが多層配線
を用いて形成された集積回路における、前記デジタル回
路から前記アナログ回路へのノイズ飛び込みを防止す
る、最上層導電膜で形成されたシールド電極に関する技
術が開示されている。該特開平２−１６２７５５で開示
されている技術は、前述のような最上層導電膜で形成さ
れたシールド電極に、島状又はチャネル状の欠落部を設
けるという技術が開示されている。該特開平２−１６２
７５５によれば、層間絶縁膜にピンホールやクラックな
どがあっても、アナログ回路が短絡不良となる割合が極
めて少なく、寄生容量によるアナログ回路の特性劣化の
少ない集積回路を提供することができる。

【０００６】

【発明が達成しようとする課題】しかしながら、前記特
開平２−１６２７５５で開示されている技術など、所定
の配線層を用いてシールド電極を形成するという技術
は、前述のようなアナログ部分など、平面的な所定の面
積を有する回路部分をシールドするというものであっ
た。

【０００７】近年、集積回路の集積度が向上し、集積回
路内部に組み込まれる回路の微細化が進むに連れ、集積
回路内のノイズの問題が増大している。又、このような
微細化が進むに連れ、集積回路内の回路部分のうち、信
号線に関するノイズの誘導の問題も増大している。これ
は、デジタル信号線やアナログ信号線などの信号線間で
ノイズが誘導されてしまうという問題である。あるい
は、デジタル信号線やアナログ信号線などの信号線か
ら、デジタル回路部分やアナログ回路部分などへノイズ
が誘導されてしまったり、これとは逆に、デジタル回路
部分やアナログ回路部分から、デジタル信号線やアナロ
グ信号線などの信号線へとノイズが誘導されてしまうと
いう問題である。

【０００８】前記特開平２−１６２７５５で開示されて
いる技術では、このような信号線に関するノイズ誘導の
問題を解消するためのシールド電極に関して、ピンホー
ルやクラックなどによる短絡不良の減少や、寄生容量に
よるアナログ回路の特性劣化を減少させることは極めて
困難である。該特開平２−１６２７５５では、シールド
電極に島状又はチャネル状の欠落部を設けるというもの
であるが、デジタル信号線やアナログ信号線などの直線
状の部分をシールドするシールド電極に、この技術を適
用することは極めて困難である。

【０００９】本発明は、前記従来の問題点を解決するべ
く成されたもので、主として信号線について、集積回路
内のある回路部分の信号が、該集積回路内の他の回路部
分へと、ノイズとして誘導されてしまうことを低減する
ことができる集積回路を提供することを目的とする。

【００１０】

【課題を達成するための手段】本発明は、所定の基板上
に作り込まれた素子間を、複数の配線それぞれに作り込
まれた配線を用いて接続して形成された回路が組み込ま
れた集積回路において、シールド対象信号線とは電気的
に絶縁されている、該シールド対象信号線に対して平行
に作り込まれたラダー状シールド電極と、該ラダー状シ
ールド電極を、所定の定電位部位に接続する定電位配線
とを備えたことにより、前記課題を達成したものであ
る。

【００１１】

【作用】本発明は、デジタル信号線やアナログ信号線な
どの信号線から、電磁誘導や静電誘導、更には電磁波の
輻射によるノイズ発生を低減するために、ノイズ発生源
のこのような信号線をシールドするシールド電極のより
最適な形状について検討しなされたものである。あるい
は、電磁誘導や静電誘導、更には電磁波の輻射による他
の信号線や回路部分で発生してしまったノイズから、デ
ジタル信号線やアナログ信号線などの信号線にノイズが
誘導されてしまうことを防止するため、このようなノイ
ズから保護する側の信号線でのシールドに用いるシール
ド電極の形状について検討しなされたものである。

【００１２】即ち、本発明は、このようなデジタル信号
線やアナログ信号線のシールドに用いるシールド電極に
ついて、ピンホールやクラックによる短絡不良や、寄生
容量による特性劣化を低減するため、該シールド電極の
より最適な形状について検討して成されたものである。
この結果、本発明では、信号線のシールドに用いるシー
ルド電極の形状を、ラダー状の形状とするようにしてい
る。

【００１３】図１は、本発明の要旨を示す集積回路平面
図である。

【００１４】この図１において、信号線２０は、シール
ド対象信号線である。又、該信号線２０のシールドに、
ラダー状シールド電極３０が用いられている。該ラダー
状シールド電極３０は、集積回路内の他の部分で発生し
たノイズが前記信号線へ飛び込んでしまうのを防止する
ために用いられる。あるいは、該ラダー状シールド電極
３０は、前記信号線２０からノイズが発生してしまうの
を防止するために用いられている。

【００１５】該ラダー状シールド電極３０の形状は、シ
ールド対象の前記信号線２０に対して平行あるいはほぼ
平行な、少なくとも２本以上の平行配線部分と、前記信
号線２０と電気的に絶縁されながら交差するステップ配
線部分とにより構成されている。これら平行配線部分と
ステップ配線部分とは互いに電気的に接続されている。
又、前記ステップ配線部分は、シールド効果が保持でき
る程度の間隔で多数設けられている。

【００１６】なお、これら平行配線部分及びステップ配
線部分は、共に同一の配線層に作り込まれたものであっ
てもよく、あるいは、互いに異なる別の配線層に作り込
まれたものであってもよい。異なる配線層に作り込まれ
たものであっても、相互にコンタクトなどによって電気
的に接続されていればよい。又、前記平行配線部分を前
記信号線２０と同一の配線層に作り込み、前記ステップ
配線部分のみを異なる配線層に作り込んでもよい。この
場合には、前記平行配線部分と前記ステップ配線部分と
は、コンタクトにより電気的に接続する。

【００１７】なお、前記ラダー状シールド電極３０は、
この図１には図示されない所定の定電位配線により、所
定の定電位部位に接続されている。該定電位部位は、例
えば、低インピーダンスの電圧源の電源配線やグランド
配線などである。本発明は、前記定電位配線の形状や前
記定電位部位を具体的に限定するものではない。

【００１８】なお、本発明においてシールド対象となる
前記信号線２０は、この図１に示されるような直線形状
のものに限定されるものではない。該信号線２０は、曲
線形状であってもよく、あるいは直角などの所定の角度
で曲がるものであってもよい。この場合には、このよう
な形状の信号線２０に平行となるように、前記ラダー状
シールド電極３０を作り込めばよい。

【００１９】以上説明した通り、本発明によれば、主と
して信号線についてのノイズ誘導の問題を低減すること
ができる。又、ピンホールやクラックによる短絡不良
や、寄生容量による特性劣化を低減することができる。
これは、前記信号線２０と前記ラダー状シールド電極３
０との交差部分の面積が、前記ステップ配線部分の一部
分のみとなっており、シールド効果を確保できる範囲で
減少されているためである。

【００２０】

【実施例】以下、図を用いて本発明の実施例を詳細に説
明する。

【００２１】図２は、本発明が適用された集積回路の集
積回路チップの平面図である。

【００２２】この図２において、集積回路チップ１に
は、アナログ回路部３と、デジタル回路部５a 及び５b
が作り込まれている。これらアナログ回路部３及びデジ
タル回路５a 、５b それぞれにおいては、最上層の配線
層を用いて、網目状シールド電極７が形成されている。

【００２３】前記アナログ回路部３など、当該集積回路
チップ１に作り込まれているアナログ回路の電源系統
と、前記デジタル回路部５a 及び５b など、当該集積回
路チップ１に作り込まれているデジタル回路の電源系統
とは分離されている。又、前記アナログ回路部３の最上
層の配線層に作り込まれた網目状シールド電極７は、該
アナログ回路部３に用いられている電源系統のグランド
に接続されている。又、前記デジタル回路部５a 及び５
b それぞれの最上層の配線層に作り込まれたそれぞれの
網目状シールド電極７は、それぞれ、デジタル回路に用
いる電源系統のグランドに接続されている。

【００２４】このような集積回路チップ１において、信
号線２１により、前記アナログ回路部３中のＡ点から前
記デジタル回路部５a 中のＢ点へと、アナログ信号が伝
達されている。即ち、該信号線２１は、アナログ信号線
である。該信号線２１については、他の回路部分、特に
他のデジタル回路部分からのノイズの飛び込みを低減し
なければならない。このため、該信号線２１において
は、図３〜図５を用いて後述するように、本発明が適用
されたシールドが成されている。

【００２５】一方、このような集積回路チップ１におい
て、信号線２２を用いて、前記デジタル回路部５a 中の
Ｃ点から前記デジタル回路部５b 中のＤ点へと、デジタ
ル信号が伝達されている。該信号線２２は、合計４本の
デジタル信号線により構成されたものである。該信号線
２２にて伝達されるデジタル信号は伝達速度が高速化さ
れており、Ｌ状態からＨ状態へと、あるいはＨ状態から
Ｌ状態へと変化する際の信号電流も多く、ノイズ発生源
となってしまう恐れがある。即ち、電磁誘導や静電誘
導、あるいは電磁波の輻射によって該信号線２２からノ
イズが発生してしまう恐れがある。このため、該信号線
２２においては、図６を用いて後述するように、本発明
が適用されたシールドが成され、そのノイズ発生の低減
が図られている。

【００２６】図３は、前記実施例のシールドが成された
信号線の部分拡大平面図である。

【００２７】この図３においては、前記図２の前記信号
線２１の拡大平面図が示されている。該信号線２１は、
この図３に示されるように、ラダー状シールド電極１１
と、ラダー状シールド電極３１とによりシールドされ、
他回路部分からのノイズの飛び込みが低減されている。

【００２８】前記信号線２１は、前記集積回路チップ１
における第１アルミニウム配線層に作り込まれている。
前記ラダー状シールド電極１１は、前記第１アルミニウ
ム配線層よりも１層だけ下層のポリシリコン層に作り込
まれている。前記ラダー状シールド電極３１は、前記第
１アルミニウム配線層よりも１層だけ上層の第２アルミ
ニウム配線層に作り込まれている。これらラダー状シー
ルド電極１１及び３１は、いずれも、前記図１を用いて
前述したような、それぞれ合計２本の平行配線部分と、
電気的に絶縁された状態で前記信号線２１と交差する形
態で多数設けられた、それぞれの合計２本の前記平行配
線部分を接続する前記ステップ配線部分とにより構成さ
れており、ラダー状の形状となっている。

【００２９】又、この図３の平面図に示される如く、前
記ラダー状シールド電極１１の前記平行配線部分と、前
記ラダー状シールド電極３１の前記平行配線部分とは、
前記集積回路チップ１上での平面的な位置がずらされて
作り込まれている。即ち、前記ラダー状シールド電極１
１は、幅方向について、前記ラダー状シールド電極３１
の内側に作り込まれている。

【００３０】このように、前記信号線２１と前記ラダー
状シールド電極１１との交差部分、前記信号線２１と前
記ラダー状シールド電極３１との交差部分、あるいは、
前記ラダー状シールド電極１１と前記ラダー状シールド
電極３１との交差部分の面積は、いずれも少なくされて
いる。これにより、ピンホールやクラックによる、これ
ら信号線２１、ラダー状シールド電極１１及びラダー状
シールド電極３１間の短絡不良の発生してしまう度合が
低減されている。又、これら信号線２１、ラダー状シー
ルド電極１１及びラダー状シールド電極３１間の寄生容
量による特性劣化も低減されている。

【００３１】なお、前記信号線２１に用いられるシール
ド電極はいずれもラダー状の形状とされているが、それ
ぞれのシールド電極のステップ配線部分の配置間隔があ
る程度細かくなっているので、シールド効果は確保され
ている。シールド対象となるノイズの周波数成分は高々
１００ＭＨz 程度以下の成分が主であると思われる。こ
こで、シールド対象となるノイズに１ＧＨz の周波数成
分が含まれていたとしても、その波長は３０cmであるの
で、前記ステップ配線部分の間隔を、例えば１００μm
であるとすると、該ステップ配線部分の間隔は波長の１
／３０００であるので、該ノイズを十分に遮閉すること
ができる。

【００３２】なお、図４は、前記図３のI −I 断面の断
面図である。又、図５は、前記図３のII−II断面の断面
図である。

【００３３】これら図４及び図５の断面図においては、
基板５０上に、前記ポリシリコン層に作り込まれた前記
ラダー状シールド電極１１と、前記第１アルミニウム配
線層に作り込まれた前記信号線２１と、前記第２アルミ
ニウム配線層に作り込まれた前記ラダー状シールド電極
３１とが示されている。該基板５０上には、前記ポリシ
リコン層、前記第１アルミニウム配線層、前記第２アル
ミニウム配線層の順に、順次作り込まれる。

【００３４】なお、これら図４及び図５において、前記
ポリシリコン層、前記第１アルミニウム配線層及び前記
第２アルミニウム配線層の、相互の間を電気的に絶縁す
る層間絶縁膜については、図示が省略されている。

【００３５】図６は、前記実施例のシールドが成された
信号線の部分平面図である。

【００３６】この図６の部分平面図においては、前記図
２で示した、前記集積回路チップ１の前記信号線２２の
部分拡大図が示されている。この図６に示されるよう
に、ノイズ発生源となってしまう恐れのある合計４本の
前記信号線２２は、ラダー状シールド電極１２とラダー
状シールド電極３２とによりシールドされている。これ
により、これら信号線２２からのノイズの発生が低減さ
れている。

【００３７】前記ラダー状シールド電極１２の形状及び
前記ラダー状シールド電極３２の形状、及びこれらラダ
ー状シールド電極１２及び３２相互の位置関係は、前記
図３〜図５において示される、前述の前記ラダー状シー
ルド電極１１や前記ラダー状シールド電極３１と同様と
なっている。例えば、前記ラダー状シールド電極１２
は、その幅方向について、前記ラダー状シールド電極３
１の内側に配置されている。又、前記ラダー状シールド
電極１２は前記ポリシリコン層に作り込まれ、前記信号
線２２は前記第１アルミニウム配線層に作り込まれ、前
記ラダー状シールド電極３２は前記第２アルミニウム配
線層に作り込まれている。

【００３８】以上説明した通り、本実施例によれば、前
記信号線２１や前記信号線２２などの、前記集積回路チ
ップ１上で比較的長い配線に関するノイズの問題を低減
することができる。比較的長い信号線においては、他の
配線部分へとノイズを発生し易い。あるいは、比較的長
い信号線においては、他の回路部分で発生してしまった
ノイズが飛び込み易い。しかしながら、前記実施例によ
れば、このような比較的長い信号線に対して、ピンホー
ルやクラックによる短絡不良や、寄生容量による特性劣
化を低減することができるような形状のシールド電極を
用いて、効果的にシールドし、ノイズに関する問題を低
減することができる。

【００３９】

【発明の効果】以上説明した通り、本発明によれば、主
として信号線について、集積回路内のある回路部分の信
号が、該集積回路内の他の回路部分へと、ノイズとして
誘導されてしまうことを低減することができると共に、
ピンホールやクラックによる短絡不良や、寄生容量によ
る特性劣化を低減することができるという優れた効果を
得ることができる。

【図面の簡単な説明】

【図１】本発明の要旨を示す集積回路チップの部分拡大
平面図

【図２】本発明が適用された集積回路の集積回路チップ
の平面図

【図３】前記実施例においてシールドされた信号線の第
１例の部分拡大平面図

【図４】前記信号線の第１例の部分拡大平面図のI −I
断面の断面図

【図５】前記信号線の第１例の部分拡大平面図のII−II
断面の断面図

【図６】前記実施例においてシールドされた信号線の第
２例の部分拡大平面図

【符号の説明】

１…集積回路チップ ３…アナログ回路部 ５a 、５b …デジタル回路部 ７…網目状シールド電極 １１、１２、３０〜３２…ラダー状シールド電極 ２０〜２２…シールド対象信号線 ５０…基板

Claims (1)

【特許請求の範囲】
1. 【請求項１】所定の基板上に作り込まれた素子間を、複
   数の配線層それぞれに作り込まれた配線を用いて接続し
   て形成された回路が組み込まれた集積回路において、 シールド対象信号線とは電気的に絶縁されている、該シ
   ールド対象信号線に対して平行に作り込まれたラダー状
   シールド電極と、 該ラダー状シールド電極を、所定の定電位部位に接続す
   る定電位配線とを備えたことを特徴とする集積回路。