CN112435985A - 芯片及芯片电源网络 - Google Patents

芯片及芯片电源网络 Download PDF

Info

Publication number
CN112435985A
CN112435985A CN202011303847.9A CN202011303847A CN112435985A CN 112435985 A CN112435985 A CN 112435985A CN 202011303847 A CN202011303847 A CN 202011303847A CN 112435985 A CN112435985 A CN 112435985A
Authority
CN
China
Prior art keywords
metal layer
line
chip
ground
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011303847.9A
Other languages
English (en)
Other versions
CN112435985B (zh
Inventor
陈越政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Oppo Mobile Telecommunications Corp Ltd
Original Assignee
Guangdong Oppo Mobile Telecommunications Corp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Oppo Mobile Telecommunications Corp Ltd filed Critical Guangdong Oppo Mobile Telecommunications Corp Ltd
Priority to CN202011303847.9A priority Critical patent/CN112435985B/zh
Publication of CN112435985A publication Critical patent/CN112435985A/zh
Application granted granted Critical
Publication of CN112435985B publication Critical patent/CN112435985B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请实施例提供一种芯片及芯片电源网络。该芯片包括：芯片电源网络包括n个金属层；n个金属层包括至少一个第一金属层，第一金属层包括至少一个电源线列和至少一个地线列，电源线列包括互相平行的至少两根电源线，地线列包括互相平行的至少两根地线；其中，第一焊点与第二焊点在第一预设方向上的距离小于第一预定间距，第一预设方向为第一金属层的第二侧边方向，第二侧边方向与第一侧边方向垂直。本申请实施例提供的芯片，通过改变芯片中的通孔位置，以实现在后续进行NDR布线时减小为了导致电源线与地线短路而额外引入的线长与通孔数量，实现布线顺畅，进而改善芯片性能。

Description

芯片及芯片电源网络
技术领域
本申请实施例涉及芯片技术领域，特别涉及一种芯片及芯片电源网络。
背景技术
芯片电源网络是芯片中的重要组成部分，用于为芯片中的各个元器件供电，以及供上述元器件接地。
相关技术中，芯片电源网络为层级结构，每层金属层上包括电源线及地线，相邻金属层中的电源线互相垂直，相邻金属层中的地线上的地线也相互垂直，此外，相邻金属层中的电源线通过穿过通孔的导线连接，相邻金属层中的地线也通过穿过通孔的导线连接。各个金属层上形成有通孔的位置对应有相应的焊接点。
图1示出了相关技术提供的芯片电源网络的俯视图。金属层11包括一个电源线列和两个地线列，电源线列包括互相平行的两根电源线111，地线列包括互相平行的两根地线112，该电源线111通过穿过第一通孔的第一导线连接至相邻金属层的电源线，电源线111上形成有第一通孔的位置处对应有第一焊点113，该地线112通过穿过第二通孔的第二导线连接至相邻金属层的地线，地线112上形成有第二通孔的位置处对应有第二焊点114。
发明内容
本申请实施例提供一种芯片及芯片电源网络。所述技术方案如下：
一方面，本申请实施例提供一种芯片电源网络，所述芯片电源网络包括n个金属层，所述n为大于3的整数；
所述芯片电源网络包括n个金属层，所述n为大于3的整数；
所述n个金属层包括至少一个第一金属层，所述第一金属层包括至少一个电源线列和至少一个地线列，所述电源线列包括互相平行的至少两根电源线，所述地线列包括互相平行的至少两根地线，所述电源线列包括的电源线的数量和所述地线列包括的地线的数量相同，并且所述电源线列中的相邻电源线之间的间距与所述地线列中的相邻地线之间的间距均为第一预定间距；
所述至少一个电源线列和所述至少一个地线列沿所述第一金属层的第一侧边方向交错排列，所述电源线和所述地线的长度小于所述第一金属层的第一侧边长度；
其中，第一焊点与第二焊点在第一预设方向上的距离小于所述第一预定间距，所述第一焊点是在用于连接所述第一金属层中的所述电源线与所述第一金属层的相邻金属层中的电源线的通孔处形成的焊点，所述第二焊点是在用于连接所述第一金属层中的所述地线与所述第一金属层的相邻金属层中的地线的通孔处形成的焊点，所述第一预设方向为所述第一金属层的第二侧边方向，所述第二侧边方向与第一侧边方向垂直。
可选地，所述第一焊点与所述第二焊点在所述第一预设方向上的距离为零。
可选地，所述第一金属层还包括信号线，所述信号线平行于所述第一金属层中的所述电源线或所述地线。
可选地，所述第一金属层还包括屏蔽线，所述屏蔽线用于屏蔽所述电源线和/或所述地线对所述信号线的干扰。
可选地，在所述芯片电源网络的其余金属层的每个金属层中包括至少一根电源线和至少一根地线，所述至少一根电源线和所述至少一根地线交错排列。
可选地，在所述其余金属层的每个金属层中，第三焊点与第四焊点在第二预设方向上的距离等于第二预定间距；
其中，所述第三焊点是在用于连接相邻金属层的所述电源线的通孔处形成的焊点，所述第四焊点是在用于连接相邻金属层的所述地线的通孔处形成的焊点，所述第二预设方向为每个金属层中电源线或地线的延伸方向，并且所述第二预定间隔等于相邻的电源线和地线之间的间隔。
可选地，所述其余金属层包括顶层金属层、底层金属层和第一金属层的相邻金属层。
可选地，所述其余金属层包括信号线和屏蔽线中的第一种或全部两种。
可选地，在所述芯片电源网络中，相邻金属层中的电源线互相垂直，并且相邻金属层中的地线互相垂直。
一方面，本申请实施例提供一种芯片，所述芯片包括至少一个芯片电源网络；
所述芯片电源网络包括n个金属层，所述n为大于3的整数；
所述n个金属层包括至少一个第一金属层，所述第一金属层包括至少一个电源线列和至少一个地线列，所述电源线列包括互相平行的至少两根电源线，所述地线列包括互相平行的至少两根地线，所述电源线列包括的电源线的数量和所述地线列包括的地线的数量相同，并且所述电源线列中的相邻电源线之间的间距与所述地线列中的相邻地线之间的间距均为第一预定间距；
所述至少一个电源线列和所述至少一个地线列沿所述第一金属层的第一侧边方向交错排列，所述电源线和所述地线的长度小于所述第一金属层的第一侧边长度；
其中，第一焊点与第二焊点在第一预设方向上的距离小于所述第一预定间距，所述第一焊点是在用于连接所述第一金属层中的所述电源线与所述第一金属层的相邻金属层中的电源线的通孔处形成的焊点，所述第二焊点是在用于连接所述第一金属层中的所述地线与所述第一金属层的相邻金属层中的地线的通孔处形成的焊点，所述第一预设方向为所述第一金属层的第二侧边方向，所述第二侧边方向与第一侧边方向垂直。
可选地，所述第一焊点与所述第二焊点在所述第一预设方向上的距离为零。
可选地，所述第一金属层还包括信号线，所述信号线平行于所述第一金属层中的所述电源线或所述地线。
可选地，所述第一金属层还包括屏蔽线，所述屏蔽线用于屏蔽所述电源线和/或所述地线对所述信号线的干扰。
可选地，在所述芯片电源网络的其余金属层的每个金属层中包括至少一根电源线和至少一根地线，所述至少一根电源线和所述至少一根地线交错排列。
可选地，在所述其余金属层的每个金属层中，第三焊点与第四焊点在第二预设方向上的距离等于第二预定间距；
其中，所述第三焊点是在用于连接相邻金属层的所述电源线的通孔处形成的焊点，所述第四焊点是在用于连接相邻金属层的所述地线的通孔处形成的焊点，所述第二预设方向为每个金属层中电源线或地线的延伸方向，并且所述第二预定间隔等于相邻的电源线和地线之间的间隔。
可选地，所述其余金属层包括顶层金属层、底层金属层和第一金属层的相邻金属层。
可选地，所述其余金属层包括信号线和屏蔽线中的第一种或全部两种。
可选地，在所述芯片电源网络中，相邻金属层中的电源线互相垂直，并且相邻金属层中的地线互相垂直。
本申请实施例提供的技术方案可以带来的有益效果至少包括：
通过改变芯片中芯片电源网络的通孔位置，从而减小地线对应的焊接点与电源线对应的焊接点在某一方向上的垂直距离，后续进行非缺省规则(Non-default Rule，NDR)布线时，减小为了导致电源线与地线短路而额外引入的线长与通孔数量，实现布线顺畅，进而改善芯片性能，例如改善信号的时序特性，提高芯片的鲁棒性等。
附图说明
图1是相关技术提供的芯片电源网络的俯视图；
图2是相关技术提供的NDR布线的示意图；
图3是本申请一个实施例提供的芯片的示意图；
图4是本申请一个实施例提供的芯片的示意图；
图5是本申请一个实施例提供的芯片电源网络的示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。
相关技术中，由于地线对应的焊接点与电源线对应的焊接点，在电源线列中电源线的排布方向上是交错排布的，后续进行NDR布线时，为避免电源线和地线短路，信号线必须通过跳层，此时线路出现迂回，导致芯片性能不佳，例如芯片的信号时序特性不佳。
结合参考图2，其示出了相关技术提供的NDR布线的示意图。金属层21包括一个电源线列和两个地线列，电源线列包括互相平行的两根电源线211，地线列包括互相平行的两根地线212，该电源线211通过穿过第一通孔的第一导线连接至相邻金属层的电源线，电源线211上形成有第一通孔的位置处对应有第一焊点213，该地线212通过穿过第二通孔的第二导线连接至相邻金属层的地线，地线212上形成有第二通孔的位置处对应有第二焊点214。
由于第一焊点213与第二焊点214在沿电源线211的排布方向上的距离较大，在进行NDR布线时，信号线215和屏蔽线216需要绕开上述第一焊点113，导致线路出现迂回。
基于此，本申请实施例提供一种芯片电源网络，该芯片电源网络中通孔位置(例如电源线上形成有通孔的位置，或者，地线上形成有通孔的位置)发生改变，从而减小地线对应的焊接点与电源线对应的焊接点在沿着电源线的排列方向(即图3中的B方向)上的距离，后续进行NDR布线时，减小为了导致电源线与地线短路而额外引入的线长与通孔数量，减小布线复杂度，实现布线顺畅，进而改善芯片性能。
图3示出了本申请实施例提供的芯片电源网络31的结构图。
芯片电源网络31为芯片中的重要组成部分，用于为芯片中的各个元器件供电以及接地。在本申请实施例中，芯片电源网络31为层级结构。
芯片电源网络31包括n个金属层，n为大于3的整数，其中，n的取值根据芯片的结构、芯片的供电需求等因素实际确定。需要说明的是，n个金属层中的各个金属层中的电源线排布情况以及地线排布情况可以相同，也可以不相同，本申请实施例对此不作限定。
n个金属层包括至少一个第一金属层311。第一金属层311的数量根据芯片的结构实际确定，其小于n。
第一金属层311包括至少一个电源线列312和至少一个地线列313。
第一金属层311所包括的电源线列312的数量与地线列313的数量可以相同，也可以不相同。示例性地，参考图3，第一金属层311包括两个地线列313和一个电源线列315。
电源线列312包括互相平行的至少两根电源线314，电源线315用于为芯片中的各个元器件进行供电。
电源线列312中的电源线的数量根据芯片的结构以及芯片中各个元器件的供电需求实际设定。示例性地，参考图3，每个电源线列312包括两根电源线314。
电源线列312中的相邻电源线313之间的间距为第一预定间距。第一预定间距根据芯片的工艺要求实际确定。示例性地，第一预定间距为5nm、7nm等。
地线列313包括互相平行的至少两根地线315，地线316用于供芯片中的各个元器件接地。
地线列313中的地线的数量根据芯片的结构以及芯片中各个元器件的接地需求实际设定。电源线列312包括的电源线的数量与地线列313包括的地线列的数量相同。示例性地，参考图3，每个地线列313包括两根地线315。
地线列313中的相邻地线315之间的间距也为第一预定间距。
至少一个电源线列312与至少一个地线列沿第一金属层311的第一侧边方向(如图3中的A方向)交错排列。
电源线314和地线315的长度小于第一金属层311中的第一侧边长度。
第一焊点316与第二焊点317在第一预设方向(如图3中的B方向)上的距离小于第一预定间距。第一预设方向也即是电源线列中的电源线排布方向，以及地线列中的地线排布方向。
第一焊点316是在用于连接第一金属层311中的电源线314与第一金属层311的相邻金属层中的电源线的通孔处形成的焊点。
第一金属层311中，第一焊点316的数量与电源线314的数量相同。
在芯片电源网络31中，通常只有顶层金属层和/或底层金属层与外部电源连接，为了使所有金属层均能够供电，需要使所有金属层之间的电源线导通。在本申请实施例中，相邻的两个金属层之间的电源线通过穿过通孔的导线来连接，上述通孔处形成有第一焊点316。
第二焊点317是在用于连接第一金属层311中的地线315与第一金属层311的相邻金属层中的地线的通孔处形成的焊点。
在第一金属层311中，第二焊点317的数量与地线315的数量相同。
在芯片电源网络31中，通常只有顶层金属层和/或底层金属层与外部地连接，为了使所有金属层均能够接地，需要使所有金属层之间的地线导通。在本申请实施例中，相邻的两个金属层之间的地线通过穿过通孔的导线来连接，上述通孔处形成有第二焊点317。
第一预设方向(如图3中的B方向)为第一金属层的第二侧边方向。第二侧边方向与第一侧边方向垂直。
第一预设方向也即是电源线列中的电源线排布方向，以及地线列中的地线排布方向。
可选地，第一焊点316与最相邻的第二焊点317在第一预设方向上的距离小于第一预定间距。最相邻的第二焊点317是指与第一焊点316之间的距离最小的第二焊点317。
本申请实施例提供的芯片电源网络，通过调整通孔位置，使得地线对应的焊接点与电源线对应的焊接点在第一预设方向上的距离减小，后续进行NDR布线时，减小为了导致电源线与地线短路而额外引入的线长与通孔数量，减小布线复杂度，实现布线顺畅，进而改善芯片性能。
可选地，第一焊点316与第二焊点317在第一预设方向上的距离为零。此时电源线列312中的电源线314与地线列313中最相邻的地线315在一条直线上，后续进行NDR布线时，信号线以及屏蔽线无需迂回，此时能减小为了导致电源线与地线短路而额外引入的线长与通孔数量，减小布线复杂度，实现布线顺畅，进而改善芯片性能。
可选地，第一金属层311还包括信号线318，信号线318是指在电气控制电路中用于传递传感信息与控制信息的线路。
当第一焊点316与第二焊点317在第一预设方向上的距离为零时，信号线318为一条直线。该信号线318的长度小于第一金属层311中第一侧边长度、大于电源线314的长度、大于地线315的长度。
可选地，第一金属层311还包括屏蔽线319。屏蔽线319用于屏蔽电源线314或地线315对信号线318的干扰。
当第一焊点316与第二焊点317在第一预设方向上的距离为零时，屏蔽线319也为一条直线。
可选地，屏蔽线319为多条。示例性地，参考图3，屏蔽线319为两条，分别设置于信号线318的两侧，且平行于上述信号线318。可选地，屏蔽线319的长度与信号线318的长度相同。
综上所述，本申请实施例提供的芯片电源网络，该芯片电源网络中通孔位置(例如电源线上形成有通孔的位置，或者，地线上形成有通孔的位置)发生改变，从而减小地线对应的焊接点与电源线对应的焊接点在沿着电源线的排列方向(即图3中的B方向)上的距离，后续进行NDR布线时，减小为了导致电源线与地线短路而额外引入的线长与通孔数量，减小布线复杂度，实现布线顺畅，进而改善芯片性能。
在基于图3所属实施例提供的可选实施例中，参考图4，芯片电源网络41还包括其余金属层。可选地，其余金属层包括芯片电源网络41的顶层金属层412、底层金属层413以及第一金属层411的相邻金属层414。
其余金属层的每个金属层中包括至少一根电源线415和至少一根地线416在其余金属层中，至少一根电源线415和至少一根地线416交错排列。
其余金属层包括的电源线的长度大于第一金属层411包括的电源线的长度，其余金属层包括的地线的长度大于第一金属层411包括的地线的长度。
其余金属层包括的电源线415的数量以及地线416的数量根据芯片的结构以及供电需求实际设定。其中，第一金属层411的相邻金属层414包括的电源线的数量与第一金属层411包括的电源线列的数量相同。第一金属层411的相邻金属层414包括的地线的数量与第一金属层411包括的地线列的数量相同。示例性地，第一金属层411的相邻金属层414包括一根电源线与两根地线。
在其余金属层的每个金属层中，第三焊点417与第四焊点418在第二预设方向(如图4中的C方向)上的距离等于第二预定间距。
第三焊点417是在用于连接相邻金属层的电源线的通孔处形成的焊点。第一金属层411的相邻金属层414包括的第三焊点417的数量，与第一金属层411包括的第一焊点的数量相同。第四焊点418是在用于连接相邻金属层的地线的通孔处形成的焊点。第一金属层411的相邻金属层414包括的第四焊点418的数量，与第一金属层411包括的第二焊点418的数量相同。
第二预设方向为每个金属层中电源线415或地线416的延伸方向，并且第二预定间隔等于相邻的电源线和地线之间的间隔。
可选地，其余金属层也包括信号线和屏蔽线中的第一种或全部两种。
可选地，在芯片电源网络41中，相邻金属层中的电源线互相垂直，并且相邻金属层中的地线互相垂直。
图5示出了本申请实施例提供的芯片51的结构图。芯片51包括至少一个芯片电源网络511。芯片电源网络511是如图3或图4示出的任一芯片电源网络。
芯片电源网络511包括n个金属层，n为大于3的整数。
n个金属层包括至少一个第一金属层，第一金属层包括至少一个电源线列和至少一个地线列，电源线列包括互相平行的至少两根电源线，地线列包括互相平行的至少两根地线，电源线列包括的电源线的数量和地线列包括的地线的数量相同，并且电源线列中的相邻电源线之间的间距与地线列中的相邻地线之间的间距均为第一预定间距。
至少一个电源线列和至少一个地线列沿第一金属层的第一侧边方向交错排列，电源线和地线的长度小于第一金属层的第一侧边长度。
其中，第一焊点与第二焊点在第一预设方向上的距离小于第一预定间距，第一焊点是在用于连接第一金属层中的电源线与第一金属层的相邻金属层中的电源线的通孔处形成的焊点，第二焊点是在用于连接第一金属层中的地线与第一金属层的相邻金属层中的地线的通孔处形成的焊点，第一预设方向为第一金属层的第二侧边方向，第二侧边方向与第一侧边方向垂直。
可选地，第一焊点与第二焊点在第一预设方向上的距离为零。
可选地，第一金属层还包括信号线，信号线平行于第一金属层中的电源线或地线。
可选地，第一金属层还包括屏蔽线，屏蔽线用于屏蔽电源线和/或地线对信号线的干扰。
可选地，在芯片电源网络511的其余金属层的每个金属层中包括至少一根电源线和至少一根地线，至少一根电源线和至少一根地线交错排列。
可选地，在其余金属层的每个金属层中，第三焊点与第四焊点在第二预设方向上的距离等于第二预定间距；
其中，第三焊点是在用于连接相邻金属层的电源线的通孔处形成的焊点，第四焊点是在用于连接相邻金属层的地线的通孔处形成的焊点，第二预设方向为每个金属层中电源线或地线的延伸方向，并且第二预定间隔等于相邻的电源线和地线之间的间隔。
可选地，所述其余金属层包括顶层金属层、底层金属层和第一金属层的相邻金属层。
可选地，所述其余金属层包括信号线和屏蔽线中的第一种或全部两种。
可选地，在芯片电源网络511中，相邻金属层中的电源线互相垂直，并且相邻金属层中的地线互相垂直。
综上所述，本申请实施例提供的芯片电源网络，该芯片电源网络中通孔位置(例如电源线上形成有通孔的位置，或者，地线上形成有通孔的位置)发生改变，从而减小地线对应的焊接点与电源线对应的焊接点在沿着电源线的排列方向(即图3中的B方向)上的距离，后续进行NDR布线时，减小为了导致电源线与地线短路而额外引入的线长与通孔数量，减小布线复杂度，实现布线顺畅，进而改善芯片性能。
以上所述仅为本申请的示例性实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种芯片电源网络，其特征在于，
所述芯片电源网络包括n个金属层，所述n为大于3的整数；
所述n个金属层包括至少一个第一金属层，所述第一金属层包括至少一个电源线列和至少一个地线列，所述电源线列包括互相平行的至少两根电源线，所述地线列包括互相平行的至少两根地线，所述电源线列包括的电源线的数量和所述地线列包括的地线的数量相同，并且所述电源线列中的相邻电源线之间的间距与所述地线列中的相邻地线之间的间距均为第一预定间距；
所述至少一个电源线列和所述至少一个地线列沿所述第一金属层的第一侧边方向交错排列，所述电源线和所述地线的长度小于所述第一金属层的第一侧边长度；
其中，第一焊点与第二焊点在第一预设方向上的距离小于所述第一预定间距，所述第一焊点是在用于连接所述第一金属层中的所述电源线与所述第一金属层的相邻金属层中的电源线的通孔处形成的焊点，所述第二焊点是在用于连接所述第一金属层中的所述地线与所述第一金属层的相邻金属层中的地线的通孔处形成的焊点，所述第一预设方向为所述第一金属层的第二侧边方向，所述第二侧边方向与第一侧边方向垂直。
2.根据权利要求1所述的芯片电源网络，其特征在于，所述第一焊点与所述第二焊点在所述第一预设方向上的距离为零。
3.根据权利要求2所述的芯片电源网络，其特征在于，所述第一金属层还包括信号线，所述信号线平行于所述第一金属层中的所述电源线或所述地线。
4.根据权利要求3所述的芯片电源网络，其特征在于，所述第一金属层还包括屏蔽线，所述屏蔽线用于屏蔽所述电源线和/或所述地线对所述信号线的干扰。
5.根据权利要求1至4任一项所述的芯片电源网络，其特征在于，在所述芯片电源网络的其余金属层的每个金属层中包括至少一根电源线和至少一根地线，所述至少一根电源线和所述至少一根地线交错排列。
6.根据权利要求5所述的芯片电源网络，其特征在于，在所述其余金属层的每个金属层中，第三焊点与第四焊点在第二预设方向上的距离等于第二预定间距；
其中，所述第三焊点是在用于连接相邻金属层的所述电源线的通孔处形成的焊点，所述第四焊点是在用于连接相邻金属层的所述地线的通孔处形成的焊点，所述第二预设方向为每个金属层中电源线或地线的延伸方向，并且所述第二预定间隔等于相邻的电源线和地线之间的间隔。
7.根据权利要求5所述的芯片电源网络，其特征在于，所述其余金属层包括顶层金属层、底层金属层和第一金属层的相邻金属层。
8.根据权利要求5所述的芯片电源网络，其特征在于，所述其余金属层包括信号线和屏蔽线中的第一种或全部两种。
9.根据权利要求5所述的芯片电源网络，其特征在于，在所述芯片电源网络中，相邻金属层中的电源线互相垂直，并且相邻金属层中的地线互相垂直。
10.一种芯片，其特征在于，所述芯片包括如权利要求1至9任一项所述的芯片电源网络。
CN202011303847.9A 2020-11-19 2020-11-19 芯片及芯片电源网络 Active CN112435985B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011303847.9A CN112435985B (zh) 2020-11-19 2020-11-19 芯片及芯片电源网络

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011303847.9A CN112435985B (zh) 2020-11-19 2020-11-19 芯片及芯片电源网络

Publications (2)

Publication Number Publication Date
CN112435985A true CN112435985A (zh) 2021-03-02
CN112435985B CN112435985B (zh) 2023-04-28

Family

ID=74694511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011303847.9A Active CN112435985B (zh) 2020-11-19 2020-11-19 芯片及芯片电源网络

Country Status (1)

Country Link
CN (1) CN112435985B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113506791A (zh) * 2021-07-09 2021-10-15 世芯电子（上海）有限公司 一种基于冗余金属的电磁防护方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040262765A1 (en) * 2003-06-27 2004-12-30 Intel Corporation Addition of metal layers with signal reallocation to a microprocessor for increased frequency and lower power
US20050098886A1 (en) * 2003-11-08 2005-05-12 Chippac, Inc. Flip chip interconnection pad layout
US20090186284A1 (en) * 2008-01-21 2009-07-23 Nec Electronics Corporation Reticle, and method of laying out wirings and vias
CN101546750A (zh) * 2008-03-28 2009-09-30 恩益禧电子股份有限公司 半导体集成电路
JP2010165756A (ja) * 2009-01-13 2010-07-29 Toshiba Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040262765A1 (en) * 2003-06-27 2004-12-30 Intel Corporation Addition of metal layers with signal reallocation to a microprocessor for increased frequency and lower power
US20050098886A1 (en) * 2003-11-08 2005-05-12 Chippac, Inc. Flip chip interconnection pad layout
US20090186284A1 (en) * 2008-01-21 2009-07-23 Nec Electronics Corporation Reticle, and method of laying out wirings and vias
CN101546750A (zh) * 2008-03-28 2009-09-30 恩益禧电子股份有限公司 半导体集成电路
JP2010165756A (ja) * 2009-01-13 2010-07-29 Toshiba Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113506791A (zh) * 2021-07-09 2021-10-15 世芯电子（上海）有限公司 一种基于冗余金属的电磁防护方法

Also Published As

Publication number Publication date
CN112435985B (zh) 2023-04-28

Similar Documents

Publication Publication Date Title
CN1201340C (zh) 具有接地导体的扁平挠性电缆
EP0308714B1 (en) Wiring arrangement for connecting a plurality of electrical or electronic devices
US6479758B1 (en) Wiring board, semiconductor package and semiconductor device
JP6267153B2 (ja) 多層回路部材とそのためのアセンブリ
US7045719B1 (en) Enhancing signal path characteristics in a circuit board
US7456505B2 (en) Integrated circuit chip and integrated device
US5375035A (en) Capacitor mounting structure for printed circuit boards
KR100282628B1 (ko) 임피던스특성이향상된접지식가요성인쇄회로
JPS60500111A (ja) 半導体チツプパツケ−ジ
TWM377827U (en) Ground termination with dampened resonance
JPS62130588A (ja) プリント回路の結線パタ−ン構造及びその経路指示方法
US5397861A (en) Electrical interconnection board
US7015569B1 (en) Method and apparatus for implementing a co-axial wire in a semiconductor chip
US11764151B2 (en) Connection of several circuits of an electronic chip
CN112435985A (zh) 芯片及芯片电源网络
KR102192553B1 (ko) 집적 회로, 휴대폰 및 디스플레이 장치
US7208403B2 (en) Tile-based routing method of a multi-layer circuit board and related structure
US6662250B1 (en) Optimized routing strategy for multiple synchronous bus groups
US11696399B2 (en) Circuit board
CN113709971A (zh) 一种电路板及通讯设备
CN109509737B (zh) 电子封装构件以及电路布局结构
US8013253B2 (en) Electrical connection board and assembly of such a board and a semiconductor component comprising an integrated circuit chip
CN109473419B (zh) 一种走线结构和具有走线结构的芯片
US7683490B2 (en) Semiconductor integrated circuit and semiconductor device having multilayer interconnection
KR101073276B1 (ko) 회로 기판 및 전자 부품의 프린트 기판으로의 실장 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant