JP2010192918A - ダイレクト・コネクト形信号システム - Google Patents

ダイレクト・コネクト形信号システム Download PDF

Info

Publication number
JP2010192918A
JP2010192918A JP2010089212A JP2010089212A JP2010192918A JP 2010192918 A JP2010192918 A JP 2010192918A JP 2010089212 A JP2010089212 A JP 2010089212A JP 2010089212 A JP2010089212 A JP 2010089212A JP 2010192918 A JP2010192918 A JP 2010192918A
Authority
JP
Japan
Prior art keywords
integrated circuit
substrate
circuit package
die
cable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010089212A
Other languages
English (en)
Other versions
JP5437137B2 (ja
Inventor
Joseph C Fjelstad
フジェルスタッド，ジョセフ・シー
Para K Segaram
セガラム，パラ・ケイ
Belgacem Haba
ハバ，ベルガセム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interconnect Portfolio LLC
Original Assignee
Interconnect Portfolio LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interconnect Portfolio LLC filed Critical Interconnect Portfolio LLC
Publication of JP2010192918A publication Critical patent/JP2010192918A/ja
Application granted granted Critical
Publication of JP5437137B2 publication Critical patent/JP5437137B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/222—Completing of printed circuits by adding non-printed jumper connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10356—Cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Abstract

【課題】半導体集積回路パッケージの高速信号処理のための相互接続構造を提供する。
【解決手段】ダイレクトコネクト信号システム２００は、プリント回路ボード２０５と、このプリント回路ボード上に配置された第１（２０１Ａ）と第２（２０１Ｂ）の集積回路パッケージとを備える。複数の電気信号導体２０３は、第１と第２の集積回路パッケージの間において、プリント回路ボード上に浮かせて延在させる。この構成により、プリント回路ボードの入口および出口の構造（例えば、導電性ビア等）から生ずる寄生容量および信号反射が回避される。
【選択図】図３

Description

本願は、２００２年４月２９日出願の米国仮特許出願第６０／３７６，４８２号および２００２年７月３１日出願の米国仮特許出願第６０／４００，１８０号に基づく優先権を主張するものである。尚、米国仮特許出願第６０／３７６，４８２号および米国仮特許出願第６０／４００，１８０号の内容は、本文に援用する。
本発明は、一般的には、電子通信の分野に関し、そして詳細には、集積回路デバイス間における高速シグナリングのための相互接続構造に関するものである。
より速い信号レートに対する絶え間のない要求と歩調を合わせるため、集積回路（ＩＣ）パッケージは、ワイヤ・ボンディング形パッケージのような比較的に帯域制限される技術から、図１に示す従来技術のフリップチップ・パッケージ１００へと発展してきている。このフリップチップ・パッケージ１００は、集積回路ダイ１０３を含み、これは、多層基板１０５上にパッド側を下にして装着され、そして非導電性ハウジング１０１内に封入されている。信号ルーティング構造１１０は、多層基板１０５内に配置され、これにより比較的密な配置のダイ・パッド１０７からの信号を、このパッケージの下面のより散らばったボールグリッドアレイ（ＢＧＡ）１０９に再分配している。ＢＧＡ１０９の個々のコンタクト・ボールは、次に、プリント回路ボード上の対応するランドに対しハンダ付けすることができる。
フリップチップ・パッケージ１００は、一般にワイヤ・ボンディング形パッケージよりも良好な性能を提供するが、信号レートがギガヘルツ・レンジへと深く進行するにつれ、システム設計者に多くの難題を提示する。例えば、信号再分配のため基板１０５に必要とされる層の数が、ダイ・パッド１０７の数の増大に応じて常に増してきており、これは、フリップチップ・パッケージ１００をより複雑でコスト高のものとする。また、スルーホール・ビア１１０（すなわち、多層基板を完全に貫通するように延在するビア）を多くの場合使用して、これにより基板を貫通して信号をルーティングするようにしている。しかし残念ながら、それらビアのうちの使用されない部分（例えば領域１１２）は、使い残りであるスタブを構成し、これが、寄生容量を増しまた信号反射を発生するが、これらは双方とも、信号品質を劣化させる。バック・ドリル加工(back-drilling)およびその他の技術を使ってビアのスタブ部分を減少させることもできるが、このような労力は、製造コストをさらに増大させ、またある種のパッケージ基板構造物に適さなかったりあるいは不可能なものとなる。
多層基板１０５内の信号再分配により提示される別の難題は、ルーティング距離の差が、同時に伝送される信号の間にタイミング・スキューを導入する傾向があることである。すなわち、ダイ１０３から同時に出力される信号は、複数のＢＧＡコンタクト１０９に対し異なった時点で到達し、これが、それら信号の集合的データ有効インターバルを減少させてしまう。多くのシステムでは、クロックまたはストローブのような単一の制御信号を、信号受信側デバイス内において使用して、多数の同時に伝送された信号のサンプリングをトリガするようにしている。この結果、信号スキューに起因する集合的データ有効インターバルの圧縮は、受信側のセットアップまたはホールド時間の制約を侵さずにそのようなシステムにおいて実現できる最大の信号レートを、最終的に制限する。このようなスキューに関係する問題を回避するため、込み入ったルーティング法が、多層基板１０５内で時折用いられ、これにより、ダイ−コンタクト経路長を互いに等しくするが、これは、フリップチップ・パッケージ１００の複雑さおよびコストをさらに増大させる。
図２は、従来技術の信号システム１２０を示しており、このシステムは、２つのフリップチップ・パッケージ１００Ａおよび１００Ｂを含み、そしてこれらは、多層のプリント回路ボード（ＰＣＢ）１２１内に配置された信号ルーティング構造を介して互いに結合されている。高速シグナリングの観点からすると、集積回路パッケージ１００内における信号再分配から生ずるこれら問題の多くは、ＰＣＢ１２１内の多層の信号ルーティングからも生じるものである。例えば、ＰＣＢの層間で信号を導くためにスルーホール・ビア１２３を時折使用するが、これは、スタブ容量および信号反射の問題を提示する。また、集積回路パッケージ１００Ａおよび１００Ｂの間でルーティングされる各信号経路の長さは、種々のＰＣＢの入口ポイントおよび出口ポイント、並びに種々のトレース１２６の異なったＰＣＢ沈降深度に起因して、異なったものとなる傾向もあり、これにより、タイミング・スキューが導入される。集積回路パッケージ１００それ自体では、ビア・スタブを減少させるために多くの技術を使え、また経路長を互いに等しくするためにルーティング戦略を使えるが、これら解決策は、システムの複雑およびコストを増大させる傾向があるものである。
以下の説明および添付図面においては、本発明の十分な理解が得られるように特定の用語および図面シンボルを用いる。場合によっては、これら用語およびシンボルは、本発明を実施するのに必要でない特定の詳細を意味することがある。例えば、回路要素または回路ブロック間の相互接続は、多数導体または単一導体の信号ラインとして図示し記述することがある。それら多数導体の信号ラインの各々は、代替的には単一導体の信号ラインとすることができ、また、単一導体の信号ラインの各々は、代替的には多数導体の信号ラインとすることもできる。また、シングルエンデッドとして図示または記述する信号および信号経路は、差動形とすることもでき、また、その逆も可能である。
本発明の実施形態においては、各集積回路パッケージ間に電気信号導体を直接接続することにより高速信号システムを実現し、これによりプリント回路ボード上のトレースまたは他の導電性構造を通らずに伝送されるようにする。１実施形態では、１対の集積回路パッケージは、回路ボード上に装着され、そしてこのプリント回路ボードの上方に浮かせたケーブルを介して互いに結合される。高速信号は、一方の集積回路パッケージから他方へとそのケーブルを介してルーティングされる一方で、より低速の信号並びにシステム電源電圧は、トレースおよびプリント回路ボード内の導電性構造を介してそれら集積回路パッケージにルーティングされる。このケーブルは、本文ではダイレクトコネクト・ケーブルと呼ぶが、これは、それら集積回路パッケージの一方または双方に対し、除去可能にあるいは恒久的に固着することができる。また、１実施形態においては、このケーブル内の導体は、それら集積回路パッケージの少なくとも一方の一体のコンポーネントであり、これは、その集積回路パッケージ内に含まれる１つ以上の集積回路ダイのダイ・パッドに接触するように延在する。基本原理のシステムでは、ダイレクトコネクト・ケーブルで相互接続された２つの集積回路パッケージを含むが、任意の数の追加のＩＣをそのようなシステムに含め、そしてダイレクトコネクト・ケーブルを介してそれらＩＣのうちの他の１つまたは以上のものに結合されるようにできる。また、単一の集積回路パッケージ内に含まれる２つ以上の集積回路ダイ間において、高速のシグナリングを可能にするために、ダイレクトコネクト・ケーブルを使用することもできる。さらにまた、他の実施形態においては、異なった回路ボード上にまたは同じ回路ボード上の反対側に装着された集積回路デバイス間において、高速の信号経路を確立するために、ダイレクトコネクト・ケーブルが使用される。本発明のこれらおよび他の実施形態は、以下でさらに詳細に説明する。
図１は、従来技術のフリップチップ集積回路パッケージを示す。 図２は、従来技術の信号システムを示す。 図３は、本発明の１実施形態によるダイレクト・コネクト形信号システムを示す。 図４Ａは、本発明の実施形態による集積回路パッケージの上面図を示す。 図４Ｂは、本発明の実施形態による集積回路パッケージの上面図を示す。 図４Ｃは、本発明の実施形態による集積回路パッケージの上面図を示す。 図５Ａは、本発明の実施形態によるダイレクトコネクト・ケーブルを示す。 図５Ｂは、本発明の実施形態によるダイレクトコネクト・ケーブルを示す。 図６は、集積回路パッケージの基板上に配置されたトレースと、ダイレクトコネクト・ケーブル内の導体との間の電気的接続を確立するのに使用できるコンタクト技法を示す。 図７は、多ドロップ形信号システムを確立するため多数のダイレクトコネクト・ケーブルを介して互いに結合する、１組の集積回路パッケージを示す。 図８は、多ドロップ形信号システムを確立するのに使用する、ダイレクトコネクト・ケーブル・アセンブリを示す。 図９は、図８のダイレクトコネクト・ケーブル・アセンブリを使用して実現する、スター・タイプの相互接続トポロジーを示す。 図１０は、プリント回路ボード上に装着された多数の集積回路パッケージ間で確立されるダイレクトコネクト信号経路の例示の配置を示す。 図１１は、本発明の代替の実施形態によるダイレクトコネクト信号システムを示す。 図１２は、信号システムの実施形態を示し、これは、複数の集積回路パッケージを含み、その各々が中間スパン・コネクタと一体のダイレクトコネクト・ケーブルを有する。 図１３は、本発明の代替の実施形態によるダイレクトコネクト信号システムを示す。 図１４Ａは、本発明の別の実施形態によるダイレクトコネクト信号システムを示す。 図１４Ｂは、本発明の別の実施形態によるダイレクトコネクト信号システムを示す。 図１４Ｃは、本発明の別の実施形態によるダイレクトコネクト信号システムを示す。 図１５Ａは、本発明の別の実施形態によるダイレクトコネクト信号システムを示す。 図１５Ｂは、本発明の別の実施形態によるダイレクトコネクト信号システムを示す。 図１６Ａは、リード形集積回路パッケージを含むダイレクトコネクト信号システムを示す。 図１６Ａは、リード形集積回路パッケージを含むダイレクトコネクト信号システムを示す。 図１７Ａは、追加のダイレクトコネクト信号システムの実施形態を示す。 図１７Ｂは、追加のダイレクトコネクト信号システムの実施形態を示す。 図１７Ｃは、追加のダイレクトコネクト信号システムの実施形態を示す。 図１７Ｄは、追加のダイレクトコネクト信号システムの実施形態を示す。 図１７Ｅは、追加のダイレクトコネクト信号システムの実施形態を示す。 図１７Ｆは、追加のダイレクトコネクト信号システムの実施形態を示す。 図１８Ａは、例示的なコネクタ・システムを示し、これは、各集積回路パッケージ間に、または集積回路パッケージとプリント回路ボードとの間に、ダイレクトコネクト・ケーブル接続を確立するのに使用することができる。 図１８Ｂは、例示的なコネクタ・システムを示し、これは、各集積回路パッケージ間に、または集積回路パッケージとプリント回路ボードとの間に、ダイレクトコネクト・ケーブル接続を確立するのに使用することができる。 図１８Ｃは、例示的なコネクタ・システムを示し、これは、各集積回路パッケージ間に、または集積回路パッケージとプリント回路ボードとの間に、ダイレクトコネクト・ケーブル接続を確立するのに使用することができる。 図１８Ｄは、例示的なコネクタ・システムを示し、これは、各集積回路パッケージ間に、または集積回路パッケージとプリント回路ボードとの間に、ダイレクトコネクト・ケーブル接続を確立するのに使用することができる。 図１９Ａは、本発明の１実施形態による多チップ・モジュール内のダイレクトコネクト・シグナリングを示す。 図１９Ｂは、本発明の１実施形態による多チップ・モジュール内のダイレクトコネクト・シグナリングを示す。 図２０は、テスト配置を示し、これは、ダイレクトコネクト・ケーブルを介して相互接続されるべき回路ボード装着された集積回路パッケージまたは多チップ・モジュール内の集積回路ダイをテストするのに使用できる。
本発明について、添付図面の図により、限定目的ではなく例示として説明する。尚、図面において、同様の要素を参照するのに同じ参照番号を使用している。
図３は、本発明の１実施形態によるダイレクトコネクト信号システム２００を示している。信号システム２００は、１対の集積回路パッケージ２０１Ａおよび２０１Ｂ（これらは、“集積回路デバイス”とも呼ぶ）を備え、これらは、プリント回路ボード２０５に装着しまたダイレクトコネクト・ケーブル２０３を介して互いに結合されている。図示のように、ダイレクトコネクト・ケーブル２０３は、集積回路パッケージ２０１の各々に固着され、そしてプリント回路ボード２０５より上に持ち上げられた形式で延在している。すなわち、ケーブル２０３は、プリント回路ボード２０５より上の空中に浮かせ、これにより、プリント回路ボード２０５内のトレースまたは他の導電性構造を通らずに、集積回路パッケージ２０１間で高速信号の伝送を可能にする。この構成により、プリント回路ボードの入口および出口の構造（例えば、導電性ビア等）から生ずる寄生容量および信号反射が回避される。さらに、ダイレクトコネクト・ケーブル２０３が１組の同一長さの導体で構成することができるため、プリント回路ボード２０５を通る信号経路の異なった長さから生ずるタイミング・スキューも、回避される。尚、ダイレクトコネクト・ケーブル２０３は、図３においては、集積回路パッケージ２０１への接続部によってのみ支持されるものとして示したが、１つ以上の機械的な支持部を、オプションとして、ケーブル２０３の下に配置するようにすることもできる。
図３のこの実施形態では、集積回路パッケージ２０１の各々は、フリップチップ・パッケージであって、これは、基板２１９の上面に対しパッド側を下にして装着した集積回路ダイ２１７を備えている。集積回路ダイ２１７は、オプションとして、非導電性のハウジング２１５（例えば、セラミックまたはポリマー材料により形成されたもの）にカプセル封入するようにもできる。基板２１９の上面のダイ２１７またはハウジング２１５により覆われていない部分は、露出された領域を構成し、そしてこの領域に対し、１つ以上のダイレクトコネクト・ケーブル２０３を取り付けることもできる。したがって、この基板２１９の下側にある回路ボード・コンタクト２２１へ基板２１９を通して高速信号をルーティングするのではなく、導電性トレース２０９は、基板２１９の上面に配置し、そして高速Ｉ／Ｏパッド２２５（すなわち、ダイ２１７上に形成された高速入出力（Ｉ／Ｏ）回路に結合される、集積回路ダイ２１７上のパッド）と基板２１９の上記露出領域との間でルーティングする。コネクタ２０７を使うことにより、ダイレクトコネクト・ケーブル内の電気信号導体（すなわち、電流を運ぶことができる導体）を導電性トレース２０９に対し、恒久的に結合するかあるいは除去可能に結合する。この構成により、基板層２１９内の信号再分配により生ずる寄生容量、信号反射およびタイミング・スキューは、回避される。
続いて図３を参照すると、電源電圧と低速信号（すなわち、高いデータ・スループットを当てにしない信号）は、在来のルーティング技法（例えば、図３に示す部分的入口ビア２２３およびＰＣＢトレース２２４等）を使って、パッケージ基板２１９およびプリント回路ボード２０５中をルーティングするようにできる。かなりの数のチップ−チップ間接続は、ダイレクトコネクト・ケーブル２０３により果たすことができるため、パッケージ基板２１９およびプリント回路ボード２００内の信号ルーティングは、実質上密集度が低くなり、これにより基板およびプリント回路ボードの層の数を減少させるのを可能にする。また、パッケージ基板２１９およびプリント回路ボード２０５を通してスキュー・トレラントの信号のみ（目的地に対し他の信号と特定の位相関係で到達することが必要でない信号））をルーティングすることにより、パッケージ基板２１９およびプリント回路ボード２０５内における信号経路長を等しくするのに使用される、蛇行ルーティング技法およびその他の技法は不要となり、これによりさらに、ルーティング密集を軽減し、パッケージ基板２１９およびプリント回路ボード２０５の接続を簡単化する。１実施形態においては、すべての信号またはほぼすべての信号を、１つ以上のダイレクトコネクト・ケーブル２０３を介してルーティングし、電源電圧（例えば、電力とグランド）および無視できる数の信号（またはゼロ信号）をプリント回路ボード２０５およびパッケージ基板２１９内の導電性構造を介して分配する。このような実施形態では、プリント回路ボード２０５およびパッケージ基板２１９の一方または双方は、幾つかの基板層のみあるいは単一の層のみをもつ単純な構造へと変えることもできる。
図３を再考すると、注目すべきことは、ダイレクトコネクト信号システム２００を実現するためにはプリント回路ボード２０５に何等変更を要しない点である。このため、設計者が、多数の在来ルーティングの信号経路をもつシステム（すなわち、回路ボード貫通ルーティング形システム（through-circuit-board-routed systems）を、図３のダイレクトコネクト信号ルーティングをもつシステムに移したいとき、このような移しは、ボード・レベルでの変更を必要とせずに、一時に１つの信号経路で実現することもできる。在来のルーティングのためのプリント回路ボード上のトレースは、単に、接続しないままに残しておき、そしてその代わりにダイレクトコネクト・ケーブルで高速信号経路を提供するようにできる。このシステム内の各信号経路（あるいは１グループの信号経路）は、ダイレクトコネクト・信号配置にうまく移されるため、プリント回路ボードの製作は、それら痕跡的なトレースを省くことによって簡略化することもできる。
ダイレクトコネクト信号システム２００のさらに別の利点は、集積回路パッケージ２０１のいずれかと高速テスタ（図示せず）との間のダイレクトコネクト・ケーブル接続を通して、高速テスト（“ＡＣテスト”としても知られている）を実行することができることである。後でさらに詳細に説明するが、ダイレクトコネクト・ケーブル接続を通しての集積回路パッケージ２０１の高速テストは、３状態デバイス２０１Ｂに対する必要性を除去し、そしてプリント回路ボード２０５上のプローブ用トレースから通常生ずる寄生容量および信号反射が回避される。
図４Ａは、図３の集積回路パッケージ２０１Ａの上面図であり、ハウジング２１５および集積回路ダイ２１７の一部を透明にして、パッケージ基板２１９上に配置されたダイ・パッド２２５（または集積回路ダイ２１７上に形成されたバンプまたはその他のタイプのコンタクト）と導電性トレース２０９を露出させてある。１実施形態においては、導電性トレース２０９の全長は、基板２１９の表面に沿って、ダイ・パッドのあるコンタクト（これらは、スプリング・タイプのコンタクト、粒子インターコネクト、または他の高密度のインターコネクト構造により確立することができる）からパッケージ基板２１９のその露出領域上のコンタクト・ゾーン２３１へと延在している。以下で説明する代替の実施形態においては、トレース２０９は、基板２１９の下側（すなわち装着側）または基板２１９の内部層上に沿って、全体または部分的に延在させることができる。
このトレース２０９は、コンタクト・ゾーン２３１において、例えばダイレクトコネクト・ケーブルからのコンタクトを受けるのに適合させた高密度ランドにおいて終了する。代替的には、トレース２０９は、ダイレクトコネクト・ケーブルの一体的コンポーネントを形成するため、基板２１９を超えて延在することができる。また、図４Ｂおよび図４Ｃに示すように、追加のコンタクト・ゾーン（すなわち、図４Ｂのゾーン２４７および２４９、図４Ｃのゾーン２６７Ａ−２６７Ｄ）を設けることができ、これにより、多数のダイレクトコネクト・ケーブルへの接続ができるようにしたり、あるいは集積回路ダイ２１７の反対側および隣接する側の一方または双方におけるパッケージ基板の露出領域に接触するため単一のダイレクトコネクト・ケーブルへの接続ができるようにしたりする。また、トレース２０９のうちの１つ以上のものに、共通のダイ・コンタクトから異なったコンタクト・ゾーンへ延在する２以上のトレース・セグメントを含ませることもできる。例えば、図４Ｂを参照すると、トレース２５０は、トレース・セグメント２５１Ａを含み、これは、ダイ・コンタクト２４５からコンタクト・ゾーン２４９へ延在し、そして別のトレース・セグメント２５１Ｂは、ダイ・コンタクトからコンタクト・ゾーン２４７へと延在している。以下で説明するが、このような多セグメントのトレースは、任意の数の集積回路パッケージへの高速の多ドロップ形接続（例えば多数のドロップ・バス）を確立するために使用することができる。
図５Ａは、図３の集積回路パッケージ２０１Ａおよび２０１Ｂ並びにダイレクトコネクト・ケーブル２０３の上面図である。各集積回路パッケージ２０１のハウジングおよび集積回路ダイは、透明にして、パッケージ基板上に配置したダイ・パッド２２５およびトレース２０９を露出させてある。図示した実施形態においては、ダイレクトコネクト・ケーブル２０３は、リボン・スタイルのケーブルであって、フレキシブルで低ロスの誘電体材料２９３内にコプレーナ配列で配置した１組の電気信号導体２９７を備えている。ケーブル・コネクタ２０７Ａ、２０７Ｂを使用することにより、電気信号導体２９７とパッケージ基板２１９Ａおよび２１９Ｂのそれぞれの上に配置したトレース２０９との間に接続を確立する。１つのシートまたはウェブの導電性材料（図示せず）は、シールド目的（例えば、グランドまたは他の基準電圧への接続により）のため、導体２９７の上または下に配置することができ、これにより、マイクロ・ストリップライン・ケーブルを実現する。代替的には、導電性のシートまたはウェブを、導体２９７の上および下の両方に配置することができ、これによって、コプレーナのストリップライン・ケーブルを形成する。また、代替的には、電気信号導体２９７それ自体を信号とグランドに結合することもでき、これにより、隣接する信号間のクロストークを低減する。さらに、図５Ｂに示すように、ダイレクトコネクト・ケーブル３１０内の導体３１１Ａ，３１１Ｂの対を撚り線対構成（例えば、互いに他方の上に交差させるが、絶縁材料で分離）に配置することもでき、これにより、誘導性結合を低減することができる。２つより多い導体を互いに撚ることは、さらに別の実施形態で行うこともできる。また、コプレーナ構造ではなく、それら導体を、同軸構成または他の３次元構造で配置することもできる。さらに、ダイレクトコネクト・ケーブルは好ましくはフレキシブルにすることによって広範なインターコネクト距離および集積回路トポロジーを許容するようにしているが、リジッドな相互接続構造を使用することもできる。図５Ａおよび図５Ｂには単一平面の導体を示しているが、多数の平面の導体をケーブル２０３および３１０内に形成することもでき、このとき、各平面は、絶縁層により、オプションとしてはシールド層により隣接する平面から分離する。
図６は、代表的なコンタクト・トポロジーを示しており、そしてこれは、集積回路パッケージ２０１の基板上に配置したトレースと、ダイレクトコネクト・ケーブル２０３内の導体２９７との間に電気的接続を確立するために使用することができる。詳細図３３７Ａにおいては、導電性スプールまたは樹枝状コンタクト３４３を、パッケージ基板２０９上に配置した各々のトレース２０９に対しハンダ付けしたり、形成したりあるいはその他の方法で固着したりでき、そしてそれらは、ダイレクトコネクト・ケーブル２０３内の対応する導体２９７を突き刺すことにより電気的接続を確立するために使用することができる。また逆に、詳細図３３７Ｂに示すように、スプールまたは樹枝状コンタクト３５３をダイレクトコネクト・ケーブル導体２９７に固着することができ、そしてこれらは、対応する基板トレース２０９を突き刺すことによって電気的接続を確立するために使用することもできる。
再び詳細図３３７Ａを参照するが、コネクタ２０７を使用することにより、ダイレクトコネクト・ケーブルをパッケージ基板２１９の露出領域に結合する。また、描いた実施形態では、ダイレクトコネクト・ケーブルは、導体２９７の上と下に配置した絶縁層３５１および３５２と、絶縁層３５１の上に配置したシールド層３４９を備えている。上述のように、追加のシールド層を絶縁層３５２の下に配置することができ、これにより、ストリップラインまたはコプレーナのストリップライン・ケーブルを形成することができる。
別の実施形態においては、詳細図３３７Ｃに示したように、基板トレース２０９に固着したフィンガ状の突出要素３５７を使用することにより、ケーブル導体２９７と電気的コンタクトをつくる。突出要素３５７は、好ましくは、弾性のスプリング状の材料から製作し、そしてこれは、ダイレクトコネクト・ケーブル２０３を基板に固着する際に導体２９７に対し偏倚させる。但し、他のタイプの材料も使用することができる。詳細図３３７Ｄに示すように、フィンガ状の突出要素３６１は、代替的には、ダイレクトコネクト・ケーブル２９７に固着することができ、そしてダイレクトコネクト・ケーブル２０３を基板に接続するときに基板トレース２０９に対し付勢することもできる。詳細図３３７Ｅは、さらに別の実施形態を示しており、これでは、基板トレース２０９に固着したあるいはそれに対し一体的に形成したポイント・コンタクト３６５を使用して、ダイレクトコネクト・ケーブル２０３内の対応する導体２９７と接触する。詳細図３３７Ｆを参照すると、ポイント・コンタクト３６９を代替的にはケーブル導体２９７の端部に固着するかあるいは一体的に形成し、そしてこれを使用して基板トレース２０９と接触する。種々の他の構造も使用でき、これにより、他の実施形態においてダイレクトコネクト・ケーブル２０３の導体２９７と基板トレース２０９との間に電気的接続を確立することができ、そしてこれは、ハンダ・ジョイント、スプリング・スタイルのコンタクト、オス対メスの接続構造、粒子インターコネクト構造等（これらに限定しない）を含む。より一般的には、本発明の要旨および範囲から逸脱することなく、任意の構造または技術を使用することができ、これによりダイレクトコネクト・ケーブル２０３の導体２９７を、基板２１９上にあるいはその中に配意した対応するコンタクトに接続することができる。
図７は、１組の集積回路パッケージ３９１，３９２および３９３を示しており、これらは、２つのダイレクトコネクト・ケーブル２０３Ａおよび２０３Ｂを介して結合されて、多ドロップの信号システム３９０を確立する。集積回路パッケージ３９２を参照すると、基板トレースの各々は、１対のトレース・セグメント３９９Ａおよび３９９Ｂを含んでいて、反対のコンタクト・ゾーンまで延在している。したがって、集積回路パッケージ３９２のこの多セグメントの基板トレース（これは、本文ではブリッジ集積回路パッケージ（“ブリッジＩＣ”）と呼ぶ）は、ダイレクトコネクト・ケーブル２０３Ａと２０３Ｂとの間のブリッジを形成し、そして一緒になると、ダイレクトコネクト・ケーブル２０３Ａおよび２０３Ｂの導体と集積回路パッケージ３９２の多セグメント・トレースとは、集積回路パッケージ３９１，３９２および３９３の各々間の連続した信号経路を形成する。この信号経路は、集積回路パッケージ３９２のダイ・パッドに対し、回路ボード・ルーティング形信号経路において通常存在する長いスタブ接続なしで、接触し、多くの多ドロップ形信号システムを悩ます寄生容量および信号反射は実質的に低減される。尚、任意の数のブリッジ用ＩＣを信号システム３９０に含めることもできる。また、ブリッジＩＣ３９２は、図示した反対側のエッジ上ではなく、隣接するエッジ上のダイレクトコネクト・コンタクト・ゾーンを含むこともできる。信号システム３９０は、マスタ／スレーブ・システム（この場合、スレーブ・デバイスは、マスタ・デバイス（例えば、メモリ・コントローラとスレーブ・メモリ・デバイス）からのコマンドまたは要求に応答してダイレクトコネクト・信号経路へ信号を駆動する）としたり、ピア・ツー・ピアの信号システム（この場合、集積回路パッケージのうちの任意のもの（またはその部分集合）が、信号経路の制御を得て、それ自身の意志に基づいて信号経路へ信号を出力する）としたり、もしくは、多ドロップ形動作が望まれる任意の他の信号システムとしたりできる。他の実施形態においては、ブリッジＩＣ３９２は、２つより多いダイレクトコネクト・コンタクト・ゾーンを含むことができ（各コンタクト・ゾーンに延在する１組のトレース・セグメントを伴う）、これにより、１つより多い多ドロップ形信号経路がブリッジＩＣ３９２により確立されるのを可能にしたり、あるいはブリッジＩＣ３９２がハブ・デバイスを構成するスター・トポロジーを可能にしたりするようにできる。
図８は、代替のダイレクトコネクト信号システム４０５を示しており、これは、多ドロップ形信号経路を確立するのに使用する。パッケージ基板上の多セグメント・トレースを通して多ドロップ形ルーティングを確立するのではなく、２組の導体４１５Ａおよび４１５Ｂをダイレクトコネクト・ケーブル・アセンブリ４１２内に設け、そして各組の導体は、中間の集積回路パッケージ４０６と、エンド・ポイントの集積回路パッケージ４０７，４０８のそれぞれとの間に結合する。組４１５Ａの導体は、組４１５Ｂの導体にそれぞれ結合して、エンド・ポイントのパッケージ４０７，４０８間に延在する多ドロップ信号経路を確立し、また中間パッケージ４０６に結合される。１実施形態においては、それら導体組は、コネクタ４１８内で互いに結合（例えば、ハンダ・ジョイント、圧力コンタクトまたは他の導電性結合を介して接続）することにより、各対の導体間にＹジョイント４１４を形成する。代替の実施形態においては、導体４１５Ａ，４１５Ｂは、コネクタ４１８においてではなく、それらの長さに沿った点において互いに結合することもできる。また、代替の実施形態では、２つより多い組の導体をダイレクトコネクト・ケーブル・アセンブリ４１２内に含めることができ、そして互いに結合することによって、任意の数の追加の中間集積回路パッケージに対する接続を（例えば、各々の追加の中間集積回路パッケージにおいてＹジョイント４１４を使用することにより）可能にすることができる。
図９は、スター・タイプのインターコネクト・トポロジー４３０を示しており、これは、図８の１対のダイレクトコネクト・ケーブル・アセンブリ（すなわち、アセンブリ４１２Ａおよび４１２Ｂと図７のブリッジＩＣ３９２とを使用して実現する。ブリッジＩＣ３９２は、スター・トポロジーのハブ・デバイスを構成し、そしてこれは、エンド・ポイントの集積回路パッケージ４３１，４３２，４３３および４３４の各々に結合する。このため、図７，図８および図９の例から見られるように、事実上任意の高速のインターコネクト・トポロジーを、図６および図７で説明したダイレクトコネクト・ケーブル・アセンブリおよびブリッジＩＣの一方または双方を使用して実現することができる。
図１０は、ダイレクトコネクト信号経路４８５，４８７，４８９，４９１，４９３の例示の配置を示しており、これらは、プリント回路ボード４７７上の装着した多数の集積回路パッケージ（４７８，４８０，４８１および４８２）の間に確立する。種々の他のコンポーネント（図示せず）も、プリント回路ボード４７７に装着し、そして在来の相互接続構造を使用してまたは追加のダイレクトコネクト・ケーブルを使用して、互いに相互接続したりあるいは集積回路パッケージ４７８−４８２へ相互接続したりまたはその双方を行うようにすることができる。図示したように、集積回路パッケージ４７８−４８２間に信号経路を確立するのに使用するそれらダイレクトコネクト・ケーブルは、直線のケーブル４８５，４８７および４９３、Ｓタイプのケーブル４９１およびエルボー形ケーブル４８９を含んでいる。任意の他の数の湾曲部または形状をもつケーブルも、使用することができる。また、コプレーナのケーブルを図示したが、他のケーブル幾何形状を使用することもできる（例えば、同軸ケーブル）。集積回路パッケージ４８１は、ブリッジＩＣとして、ダイレクトコネクト・ケーブル４８５，４９１および４９３のすべてまたはその１対間にスルー接続を確立することができる。代替的には、ダイレクトコネクト・ケーブル４８５，４９１および４９３は、各々、集積回路パッケージ４８１内の別個の組のＩ／Ｏ回路に結合することもできる。集積回路パッケージ４８０および４８２は、同様にブリッジＩＣとすることによって、ダイレクトコネクト・ケーブル間にスルー接続を確立することもできる。尚、集積回路パッケージ間の高速のシグナリングが必要とされる事実上任意のタイプのシステムに対し、図１０に示したダイレクトコネクト信号経路を適用したり、あるいは適用のため修正することができる。例えば、データ処理システムにおける集積回路パッケージ間（例えば、汎用または専用のプロセッサと対応するチップセット・コンポーネントまたは特定用途向け集積回路との間、またはメモリ・コントローラとメモリ・デバイスおよびメモリ・モジュールの一方または双方との間）、ネットワーク・スイッチング・システム間の集積回路パッケージ間（例えば、１つ意序のライン・カード、スイッチ・ファブリック・カード等上の集積回路パッケージ間）、高速データ多重化システム等の集積回路パッケージ間において、ダイレクトコネクト・ケーブルを使用して接続を確立することができる。
図１１は、本発明の代替の実施形態によるダイレクトコネクト信号システム５００を示している。信号システム５００は、１対の集積回路パッケージ５０１Ａおよび５０１Ｂを備えており、これらは、プリント回路ボード５０７に装着され、そしてダイレクトコネクト・ケーブル５０３を介して互いに結合されている。図３のダイレクトコネクト・ケーブル２０３とは対照的に、ダイレクトコネクト・ケーブル５０３は、両端にコネクタを含んでおらず、むしろ集積回路パッケージ５０１Ａの一体的なコンポーネントである。図示の実施形態では、ダイレクトコネクト・ケーブル５０３は、パッケージ基板５０９のエッジ（例えば、パッケージ基板５０９の上側表面と下側表面との間に形成された凹部）内に受け、そしてダイレクトコネクト・ケーブル５０３の電気信号導体５０２は、基板５０９内を（例えば、基板の内部の層の表面に沿って）延在することにより、集積回路ダイ５１２に結合された１組のビア５０４またはその他の導電性構造に接触する。代替的には、ダイレクトコネクト・ケーブル５０３の導体５０２は、パッケージ基板５０９の上面に沿って延在することができ、これにより、ダイ５１２に直接接触することもできる（ビア５０４を不要にする）。さらに別の実施形態では、ダイレクトコネクト・ケーブル５０３の導体５０２は、パッケージ基板５０９の底面に沿って延在し、そしてパッケージ基板５０９内に配置したビアまたはその他の導電性構造を通してダイ５１２と接触するようにできる。図３のダイレクトコネクト・ケーブル２０３の場合と同じように、ダイレクトコネクト・ケーブル５０３は、フレキシブルあるいはリジッドのものとしたりでき、またマイクロ・ストリップライン（すなわち、導電性シールド５０６を有する）、コプレーナのストリップライン、あるいは非コプレーナのケーブル（例えば、同軸またはその他の非コプレーナの構成）とすることもできる。
図１２は、信号システム実施形態５１０を示しており、これは、集積回路パッケージ５１１Ａ，５１１Ｂを備えていて、これらは、プリント回路ボード５１７に装着され、そして各々、一体的なダイレクトコネクト・ケーブル５１４Ａ，５１４Ｂを有し、これらは、それぞれ中間スパン・コネクタ５１５Ａ，５１５Ｂにおいて終端している。１実施形態においては、中間スパン・コネクタ５１５Ａ，５１５Ｂは、互いに異なっており、そして中間スパン・コネクタ５１５Ａは、中間スパン・コネクタ５１５Ｂの突出コンタクトを受けるように構成されている（すなわち、オス／メス・コネクタ対）。代替の実施形態においては、中間スパン・コネクタ５１５Ａ，５１５Ｂは、互いに同一のものであり、そしてこれらは、ラッチ構造を含むことによって、ケーブル５１４Ａ，５１４Ｂ内のそれぞれの組の導体を、互いに整列したコンタクト状態で維持する。中間スパン・コネクタ５１５Ａ，５１５Ｂは、恒久的にあるいは取り外し可能に互いに結合するようにすることができる。図１１の実施形態と同じように、ダイレクトコネクト・ケーブル５１４Ａ，５１４Ｂの一方または両方における導体は、全体的にあるいは部分的に、対応するパッケージ基板内において延在するようにしたり（図示）、あるいはそのいずれかの表面上で延在するようにしたりできる。また、ダイレクトコネクト・ケーブル５１４Ａ，５１４Ｂは、フレキシブルあるいはリジッドのものとしたりでき、またマイクロ・ストリップライン（すなわち、導電性シールド５０６を有する）、コプレーナのストリップライン、あるいは非コプレーナのケーブルとすることもできる。
図１３は、本発明の別の実施形態によるダイレクトコネクト信号システム５１２を示している。信号システム５１２は、集積回路パッケージ５２２Ａ，５２２Ｂを含んでおり、これらは、互いにダイレクトコネクト・ケーブル５２３を介して結合されており、そしてこのケーブルは、その長さの全体あるいは一部に沿ってプリント回路ボード５２７上に載置されている。ダイレクトコネクト・ケーブル５２３は、好ましくは、コプレーナの構造のものであって、複数の並列の導体を有しているが、しかしこれは、代替的には、同軸または他の非コプレーナのケーブルとすることもできる。また、このダイレクトコネクト・ケーブルの導体５２５は、パッケージ基板５２６の下側にあるランド５２４Ａまたは他の導電性の構造に直接接触したり、あるいは、図１３に示したように、在来のインターコネクト構造、例えばコンタクト・ボール５２８（例えば、ＢＧＡのコンタクト・ボール）、コンタクト・スプリング等によって集積回路パッケージに結合するようにしたりできる。この構成により、ダイレクトコネクト・ケーブル５２３を従来通りに製作された集積回路パッケージ（図１３に示したフリップチップ・パッケージ５２２Ａ，５２２Ｂ、またはダイレクトコネクト・ケーブル５２３内の導体と接触するためのリードまたは他のコンタクトを有する集積回路パッケージ）と共に使用することができる。集積回路パッケージ内の信号再分配に関連する上述の問題は、図１３の実施形態では依然として存在することがあるが、ＰＣＢルーティングに関連する寄生容量、信号反射および信号スキューは、相当低減され、これによって、より高い信号レートを可能にし、プリント回路ボード５２７におけるルーティング密集を軽減することができる。ダイレクトコネクト・ケーブル５２３の導体５２５は、好ましくは、低ロスの誘電体材料の層５２９によってプリント回路ボードから電気的に分離され、これにより、プリント回路ボード５２７の上面上にプリントされたあるいは他の方法で形成された導電性トレースを、ケーブルの下側でルーティングできるようにする。図３、図９および図１０を参照して上述したダイレクトコネクト・ケーブルの場合と同じように、ダイレクトコネクト・ケーブル５２３は、好ましくは、フレキシブルのものとし、これによりこのケーブルが、プリント回路ボード５２７に装着された他のコンポーネント（例えば、集積回路パッケージ５２２Ａ，５２２Ｂの間に配置された他の集積回路デバイスまたは回路コンポーネント）の上へそしてその上（及び／またはその周り）をルーティングできるようにする。代替的には、ダイレクトコネクト・ケーブル５２３は、リジッドのものとすることもできる。また、ダイレクトコネクト・ケーブル５２３は、システム・アセンブリの間にプリント回路ボード５２７に固着したり（例えば、接着剤または締結部材を使用）、あるいはプリント回路ボード５２７上に固着せずに載置されるようにしたりできる。
図１４Ａ〜図１４Ｃは、本発明の別の実施形態によるダイレクトコネクト信号システム５３０を示している。先ず、図１４Ａを参照すると、ダイレクトコネクト・ケーブル５４６は、回路ボード５３１に装着された集積回路パッケージ５３３Ａ，５３３Ｂの間に延在し、そしてこれは、リッド・コンポーネント５３５Ａ，５３５Ｂのぞれぞれの１つにより各パッケージ５３３に固着されている。１実施形態においては、スプリング・タイプのコンタクト５３７は、ダイレクトコネクト・ケーブル５４６から延在して、パッケージ基板５４９Ａ，５４９Ｂの表面に配置されたトレースと接触する（例えば、図４Ａ〜図４Ｃで説明したのと同じ）。他のケーブル−パッケージ相互接続の構造および技術は、代替の実施形態において使用することもでき、その代替の実施形態では、限定する訳ではないが、図６で上述したコンタクトの構造および技術を含んでいる。図１４Ａの実施形態においては、リッド・コンポーネント５４９は、熱伝導材料から形成され、そしてこれは、パッケージ・ハウジング５４４の上面と接触した状態で配置されたヒート・シンク構造５４１（例えば、フィン）を含んでいる。熱伝導性材料５３９（または接着剤）を使用することもでき、これによって、集積回路パッケージ５３３からリッド・コンポーネント５３５への熱伝導を向上させることができる。
１実施形態においては、図１４Ｂに示したように、ダイレクトコネクト・ケーブル５４６の個々の導体５４７は、集積回路ダイ・ハウジング５４４にしたがってサイズを決めたケーブル５４６内の開口５４８Ａ，５４８Ｂの周囲にルーティングし、これによって、パッケージ・ハウジング５４４とリッド・コンポーネント５３５との間のより直接的な接続を可能にする。代替的には、その開口を省略し、そして導体５４７を、パッケージ・ハウジングの上面の上に直接ルーティングするようにすることもできる。ヒート・シンク構造５４１は、リッド・コンポーネント５３５と区別したものとしたり、あるいは代替の実施形態においては、それらを一緒に省略することができ（例えば、図１４Ｂの５５１で示す）、そしてリッド・コンポーネント５３５を、熱伝導性材料以外の材料から形成するようにすることもできる。
図１４Ａの実施形態においては、リッド・コンポーネント５３５は、突出部材５４３を含み、これは、パッケージ基板５４９内の対応する孔またはスロット内へ延在することにより、リッド・コンポーネント５３５を基板５４９に固定する。図１４Ｃを参照すると、リッド・コンポーネント５６１は、代替的には、パッケージ基板５４９に部材５６３によって固着することもでき、そして部材５６３は、パッケージ基板５４９の外側エッジに周りにスナップして、リッド・コンポーネント５６１を基板５４９の上側表面および下側表面に対し固着する。このような実施形態においては、ハウジングを省略し、そして熱伝導材料を、集積回路ダイ５４５とリッド・コンポーネント５６１との間に直接配置するようにすることもできる。詳しくは、リッド５６１（または５３５）とダイレクトコネクト・ケーブル５４６を集積回路パッケージ５３３に固着するための任意の機構または材料を、本発明の要旨および範囲から逸脱せずに使用することもできる。
図１５Ａおよび図１５Ｂは、本発明の別の実施形態によるダイレクトコネクト信号システム５８０を示している。ディスクリートのダイレクトコネクト・ケーブルではなく、ダイレクトコネクト信号経路５８７Ａ−５８７Ｇをスーパー構造５８５内に配置し、このスーパー構造５８５は、プリント回路ボード５８１に対し、集積回路パッケージ５８３Ａ〜５８３Ｎの上面の上で装着されている（尚、図１５Ｂのプロファイル図では、ダイレクトコネクト信号経路５８７Ａおよび５８７Ｂのみを示している）。図１５Ｂの実施形態においては、ポスト５９１は、プリント回路ボード５８１に固着され、またスーパー構造５８５の孔５９４内に受けられて、これにより、スーパー構造５８５とプリント回路ボード５８１を整列させる。その他の整列技術も、代替の実施形態においては使用することができる。
ダイレクトコネクト信号経路５８７は、スーパー構造５８５上にプリントしたまたはその他の方法で配置した導電性トレースにより形成したり、あるいは、図３〜図１４で説明したダイレクトコネクト・ケーブルの１つまたはそれ以上をスーパー構造５８５の表面上に固着することにより形成することもできる。いずれの場合でも、コンタクト構造５８９を設けることによって、ダイレクトコネクト信号経路の端子５９２と、集積回路パッケージ５８３の基板上に配置されたコンタクトとの間にコンタクトを確立する。図１５Ｂにおいては、コンタクト構造５８９を、突出フィンガ・タイプのコンタクトとして示したが、他のタイプのコンタクト構造も使用することができ、それには、限定する訳ではないが、図６で説明したコンタクト構造が含まれる。図１５Ａを参照すると、これら分かるように、ダイレクトコネクト信号経路５８７Ａ〜５８７Ｇは、多ドロップ信号構造４８７Ｄおよび５８７Ｅだけでなく、集積回路パッケージ間のポイント・ツー・ポイントのリンク５８７Ａ，５８７Ｂ，５８７Ｃ，５８７Ｆおよび５８７Ｇを形成することができる。多ドロップ構造５８７Ｅを特に参照すると、分かるように、コンタクト領域５９９は、信号経路５８７Ｅの長さに沿った１点において配置され（すなわち、両端とは異なる）、これにより、コンタクト領域５９９内の各コンタクトからコンタクト構造５８９とパッケージ基板トレースとの組み合わさった長さまで延在するスタブを制限する。尚、このような中間スパン・コンタクトは、本文に記述した他のダイレクトコネクト・ケーブルと共に使用することができ、これにより、図７で説明したブリッジＩＣ３８２あるいは図８で説明したケーブル・アセンブリ４１２を必要とせずに、多ドロップ信号経路を確立することができる。また、ダイレクトコネクト・信号経路５８７Ａ〜５８７Ｇのコンタクトと集積回路パッケージ５８３上の対応するコンタクトとの間に細かな配列を容易にするため、アパーチャを、スーパー構造５８５においてコンタクト・ポイント５９２の上に設けることもできる。
図１６Ａおよび図１６Ｂは、ダイレクトコネクト信号システム６１０，６２５をそれぞれ示しており、これらは、図３および図９〜図１２に示したフリップチップ・パッケージではなくあるいはそれらフリップチップ・パッケージと組み合わせて、リード付きの集積回路パッケージを含んでいる。図１６Ａを参照すると、ダイレクトコネクト・ケーブル６１７は、リード付き集積回路パッケージ６１３および６４５の上を延在し、そしてソケット６１４および６１６により集積回路パッケージに固着されている。すなわち、ソケット６１４は、集積回路パッケージ６１３の周りに配置し、そしてこれは、導電性部材６１８Ａを含んでいて、この部材は、それぞれのケーブル接続ポイント６１２Ａから集積回路パッケージ６１３の対応するリード６２１まで延在している。同様に、ソケット６１６は、集積回路パッケージ６１５の周りに配置し、そしてこれは、導電性部材６１８Ｂを含んでいて、この部材は、それぞれのケーブル接続ポイント６１２Ｂから集積回路パッケージ６１５の対応するリード６２２まで延在している。ケーブル内の導体６１９Ａ〜６１９Ｎは、導電性部材６１８をもつ各対のコンタクト６２０間に延在する。上述のダイレクトコネクト・ケーブルの場合と同じように、ダイレクトコネクト・ケーブル６１７は、好ましくは、フレキシブルのものとして、集積回路パッケージ６１３および６１５が互いに異なった異なった位置および向きで配置されるときに、これらパッケージの相互接続を可能にする。代替的には、ダイレクトコネクト・ケーブル６１７は、リジッドのものとすることもできる。また、このダイレクトコネクト・ケーブルは、マイクロ・ストリップライン、コプレーナのストリップライン、あるいは非コプレーナのケーブルとすることもできる。最後に、集積回路パッケージ６１３および６１５は、ガルウィング・リード付きまたはＪリード付きのパッケージとして図示したが、他のタイプのリードをもつパッケージを代替の実施形態において使用することもできる。
図１６Ｂにおいて、ダイレクトコネクト・ケーブル６３５を使用することにより、フリップチップ集積回路パッケージ６２６とリード付きパッケージ６２７とを相互接続する。フリップチップ・パッケージ６２６は、概して図３を参照して説明したように実現し、そして導電性トレース６２９は、パッケージ基板６２８の表面に沿ってルーティングして、基板６２８の露出した領域にあるゾーンに接触させる。導電性構造６３０は、トレース６２９と接触する状態で配置し、そしてこれは、このパッケージ・ハウジングの表面に沿ってこのハウジングの上面まで延在する。コンタクト６３１（例えば、ハンダ・ボールまたはその他の構造）を設けることにより、構造６３０とダイレクトコネクト・ケーブル６３５の導体６３２Ａ〜６３２Ｎとの間の電気的接続を行う。リード付きパッケージ６２７では、導電性構造６４２は、同様にパッケージ・リード６４１からパッケージ・ハウジングの上面へ延在し、そしてその上面で、コンタクト６４３を使用してダイレクトコネクト・ケーブル６３５の導体６３２Ａ〜６３２Ｎとの電気的接続を行う。代替の実施形態においては、フリップチップ・パッケージ６２６は、図３〜図１４で上述した接続技術および構造の任意のものを使用して、ダイレクトコネクト・ケーブル６３５に結合することもできる。同様に、リード付きパッケージ６２７は、図１６Ａで説明したソケット構成を使用してダイレクトコネクト・ケーブル６３５に結合することもできる。さらに、図１５Ａおよび図１５Ｂで説明したダイレクトコネクト・スーパー構造５８５は、図１６Ａおよび図１６Ｂに示したディスクリートのダイレクトコネクト・ケーブル６１７および６３５の代わりに使用することもできる。
図１７Ａ〜図１７Ｆは、追加のダイレクトコネクト信号システムの実施形態を示している。先ず図１７Ａを参照すると、集積回路パッケージ６５３および６５７は、別個のプリント回路ボード６５１および６５５にそれぞれ装着しており、そしてダイレクトコネクト・ケーブル６５９を介して互いに結合している。プリント回路ボード６５１および６５５は、互いに任意に位置決めし、そして任意の許容可能なシグナリング距離で分離するようにすることができる。プリント回路ボード６５１および６５５は、追加の集積回路パッケージを有することができ、そしてこれらは、１つ以上の他のダイレクトコネクト・ケーブルを通して互いに結合するか、あるいは図７で説明した多ドロップ構成で結合することができる。また、ダイレクトコネクト・ケーブル６５９は、図８で説明した多数の組の導体を含むことができ、これにより、それら２つのプリント回路ボード６５１および６５５上の多数の集積回路パッケージの相互接続を可能にする。
図１７Ｂは、ダイレクトコネクト信号システムを示しており、これにおいては、マザーボードまたはバックプレーン６６１上に装着された集積回路パッケージ６６３は、ドーターボード６６５上に装着した集積回路パッケージ６６７に対しダイレクトコネクト・ケーブル６６９を介して結合する（すなわち、プリント回路ボードは、マザーボードに対しコネクタ６７０または類似の構造を介して取り外し可能に結合される）。図１７Ｃは、別のダイレクトコネクト信号システムを示しており、これにおいては、集積回路パッケージ６７８および６８２は、それぞれのドーターボード６７６および６８０に装着され、またダイレクトコネクト・ケーブル６８４を介して互いに結合されている。ドーターボード６７６および６８０は、バックプレーンまたはマザーボード６７５のそれぞれのコネクタ６８４および６８６内へ取り外し可能に挿入される。図１７Ｂおよび図１７Ｃの信号システムの例示的な応用例には、これに限定する訳ではないが、ネットワーク・スイッチング装置（例えば、スイッチまたはルータ）内のバックプレーンに挿入されるライン・カードまたは他のカード、コンピューティング・デバイスまたはコンシューマ電子デバイス等のマザーボードまたはバックプレーンに挿入されるメモリ・モジュールが含まれる。
図１７Ｄは、さらに別のダイレクトコネクト信号システムを示しており、これにおいて、集積回路パッケージ６９７および６９９は、プリント回路ボード６９５または他の基板の対向する側に装着し、そしてこれらは、ダイレクトコネクト・ケーブル７００を介して互いに結合する。図１７Ａの信号システムの場合と同じように、図１７Ｂ〜図１４Ｄで示した実施形態の各々は、ダイレクトコネクト・ケーブルで互いに結合した追加の集積回路パッケージを含むことができ、また、ダイレクトコネクト・ケーブル６６９，６８４および７００は、図７で説明した多数の組のコネクタを含むことができ、これによって多数の集積回路パッケージの相互接続を可能にすることができる。
図１７Ｅは、本発明の別の実施形態による信号システム７１０を示している。信号システム７１０は、第１の集積回路パッケージ７１２を含み、これは、プリント回路ボード７１１に装着され、そしてボンド・ワイヤ７１５または他のコンタクト構造を介してダイレクトコネクト・ケーブル・アセンブリ７１７の導体に結合されている。その他のボンド・ワイヤを使用することもでき、これにより、集積回路パッケージ７１２の下面上のハンダ・ボールまたは他のコンタクトに対し、集積回路ダイを結合することができる。ダイレクトコネクト・ケーブル・アセンブリ７１７は、締結部材７１６をもつリッド・コンポーネント７１４を含み、これにより、このアセンブリ７１７を集積回路パッケージ７１２に固着する。また、このダイレクトコネクト・ケーブル・アセンブリは、コネクタ７１９を含み、これにより、ケーブル・アセンブリ７１７の遠い方の端部を別のプリント回路ボード７２１に固着し、またケーブル・アセンブリ７１７の導体をプリント回路ボード７２１上に配置したトレースに結合する。このプリント回路ボード・トレースは、別の集積回路パッケージ７２３のリード（または他のコンタクト）に結合し、これにより、集積回路パッケージ７１２と７２３との間の高速信号経路を完成させる。このように、システム７１０の高速信号経路全体は、ハイブリッド経路であって、集積回路パッケージ７１２へのダイレクトコネクト・ケーブル接続と、集積回路パッケージ７２３への在来の接続とを有している。ケーブル−ボード・コネクタ７１９は、プリント回路ボード７２１に対し恒久的にあるいは取り外し可能に結合することができる。
引き続き図１７Ｅを参照すると、理解されるべきであるが、集積回路パッケージ７１２は、代替的には、図３〜図１３で説明したタイプの集積回路パッケージのうちの任意のものとすることができ、また図３〜図１３で説明したケーブル接続のうちの任意のものを有するようにできる。同様に、集積回路パッケージ７２３は、Ｊリード付き表面実装集積回路パッケージとして示したが、任意の他のタイプの集積回路パッケージを代替の実施形態において使用することもできる。また、ダイレクトコネクト・ケーブル・アセンブリ７１７は、たった１つの集積回路パッケージ７１２に結合したものとして示したが、このケーブルは、図６および図７で上述したように１つまたはそれより多い追加のパッケージに結合することもできる。さらに、集積回路パッケージ７１２および７２３は、図１７Ｅに示した別個の回路ボード７１１および７２１ではなく、同じ回路ボード上に装着することもできる。
図１７Ｆは、本発明の別の実施形態による信号システム７３０を示している。信号システム７３０は、第１の集積回路パッケージ７３３を含み、これは、プリント回路ボード７３１に装着され、またダイレクトコネクト・ケーブル７３５に結合されている。しかし、もう１つの集積回路パッケージに結合する代わりに、ダイレクトコネクト・ケーブル７３５の導体は、集積回路ボード・コネクタ７３７内の端子７３８に結合されている。１実施形態においては、集積回路ボード・コネクタ７３７は、ソケット・スタイルのコネクタであり、これは、他のコンポーネント７４０が上に配置されたプリント回路ボード７３９（例えば、ライン・カード、メモリ・モジュール等）のエッジ・コネクタを受けるように構成されている。代替の実施形態においては、他のタイプのコネクタを、コネクタ７３７の代わりに使用することもでき（例えば、ドーターボード上のメス・コネクタに挿入するように構成したピン拡張部）、そしてダイレクトコネクト・ケーブル７３５は、コネクタ７３７に対し恒久的にまたは取り外し可能に結合することもできる。また、コネクタ７３７は、代替的には、プリント回路ボード７３１の集積回路パッケージ７３３とは反対の側に装着したり、あるいは全く別のプリント回路ボード上に装着することもできる。集積回路パッケージ７３３は、代替的には、図３〜図１６で説明したタイプの集積回路パッケージのうちの任意のものとしたり、またそれら図で説明したダイレクトコネクト・ケーブル接続のうちの任意のものを有するようにすることができる。
図１８Ａ〜図１８Ｄは、例示的なコネクタ・システム７６３を示しており、これは、集積回路パッケージ７６１Ａと７６１Ｂとの間において、または集積回路パッケージ７６１とプリント回路ボード（メモリ・モジュールのようなモジュールを含む）との間において、ダイレクトコネクト・ケーブル接続を確立するのに使用することができる。先ず、図１８Ａおよび図１８Ｂにおいては、接続は、“クラム・シェル（clam shell）”状のコネクタ・システム７６３により行い、これは、伝送ケーブル７６０を、プレーナのインラインまたはアレイのコンタクトにより、相互接続コンポーネントのエッジに整列させしっかりホールドする（例えば、集積回路パッケージ７６１の基板またはプリント回路ボードまたはモジュール）。
図１８Ｃにより詳細に示した実施形態においては、クラム・シェル接続システム７６３は、以下のものを含んでいる。すなわち、平らなクラムシェル・コネクタ７７３の上部リップ（電気的接続を基板の上面においてのみ作るべき用途のため）と、インターコネクト・コンポーネント７６１の基板の厚さのスペーサ７７２を含むクラムシェル・コネクタ７７１の底部リップと、インターコネクト・コンポーネント７６１上に配置された導体（図１８Ｄに７９２で示す）との間で電気信号を運び、またケーブル７６０の導体またはインターコネクト・コンポーネント７６１の導体のいずれかにある盛り上がり表面または突出構造（すなわち、端子として作用）を通して接続を行うフレックスの回路／伝送ケーブル７６０と、インターコネクト・コンポーネント７６１のコンタクト端子に対するダイレクトコネクト・ケーブルの位置合わせを確実に行い、また機械的なアンカーを提供して衝撃または振動により意図しないプルオフを防止する位置合わせピン７８１と、コネクタ７７１と７７３の上部リップと底部リップが、これらがｚ方向に動くときに互いに位置合わせ状態を保持できるようにするガイド・ピン７７５（代替の実施形態ではより多いまたはより少ないガイド・ピンを設けることもできる）と、コネクタの各半部を挿入に対してあるいは取り外しが必要なときは取り外しに対して互いに離れる方向に偏倚させるスプリング７７７と、クラムシェル７７１，７７３の上部リップと底部リップを、インターコネクト・コンポーネント７６１の対応する表面に対し物理的にクランプする締結機構７７９（例えば、ネジ、または他の閉止力伝達デバイス）とである。ここで、インターコネクト・コンポーネント（例えば、集積回路パッケージ基板、プリント回路ボードまたはモジュール等）は、位置合わせピン７８１を受けるような形状にした、孔またはスロットのような凹部区域を含んでいる。図１８Ｂおよび図１８Ｃにおいては２つの位置合わせピン７８１を示しているが、代替の実施形態においては、それより多いまたは少ない位置合わせピン７８１を設けることもできる。尚、スペーサ７７２がインターコネクト・コンポーネント７６１のエッジに当接してインターコネクト・コンポーネント７６１に向かって延びる方向における位置合わせを制御するように、クラムシェル・コネクタ・システム７６３を設計する場合、単一の位置合わせ孔を使うこともでき、これによって、インターコネクト・コンポーネント７６１のエッジに沿った横方向における位置合わせを確立することができる。また、ピンではなく、長手方向の突起（例えば、フィンまたはブレード）あるいは他の突起幾何形状を使用することができ、これにより、コネクタ・システム７６３とインターコネクト・コンポーネント７６１の間の位置合わせを確立することができ、そしてインターコネクト・コンポーネント７６１内の凹部区域７８５（例えば、孔、チャンネル、溝等）は、その突起幾何形状にしたがった形状とする。位置合わせピン７８１は、コネクタ・システム７６３のリップ７７１および７７３の一方または両方に配置することもできる。また、これら位置合わせピンは、代替的には、インターコネクト・コンポーネント７６１上に配置することができ、そして凹部区域７８５をリップ７７１および７７３の一方または両方に配置することもできる。
続けて図１８Ｃを参照すると、コネクタ・システム７６３の喉部（すなわち、リップ７７１および７７３のインターコネクト・コンポーネント７６１より上への延長）の深さは、重要ではないが、より薄いスペーサ７７２が使用される場合、より浅い喉部は剛性を向上させることができる。また、コネクタ７７１の底部リップは、上部リップ７７３と同じ深さのものとする必要はなく、したがって１実施形態では、より浅い深さのものとする。上述したように、底部リップ７７１はまた、より大きな機械的堅牢性のために位置合わせピン７８１を含むこともできる。また、図１８Ｄに示したように、コネクタの底部リップ７７１の厚さを、パッケージ基板とプリント回路ボード７９０との間の予期される隙間７９４よりも小さな値に減少させる（その隙間は、少なくとも部分的に、パッケージ−ボード間コンタクト７９１の性質により決まる）。コネクタの上部リップおよび底部リップ７７１および７７３は、任意の材料から形成することができ、そして導電性材料で作る場合、これらは、ケーブル７６０およびインターコネクト・コンポーネント７６１の一方または双方内のグランド基準（例えば、シールド層）に結合することもできる。１実施形態では、位置合わせピン７８１を使用することによって、インターコネクト・コンポーネント７６１上またはインターコネクト・コンポーネント７６１内に配置されたグランド基準導体（またはグランド・プレーン）および電源電圧導体の一方または双方に係合するようにし、これにより、グランドおよび電源の一方または双方の接続を確立する。
図１８Ｄを参照すると、ケーブル７６０上に配置された電気コンタクト・ポイント７９４（例えば、パッド）とインターコネクト・コンポーネント７６１上の対応する導体７９２との間の位置合わせは、位置合わせピン７８１により確立する。１実施形態においては、インターコネクト・コンポーネント７６１内の位置合わせ孔７８５は、基板導体７９２の端部に対して指定した位置で穿孔する。この位置合わせピンのためのスルーホール７９６も、ケーブル７６０において、ケーブル・コンタクト７９４に対し指定した位置で穿孔する。コネクタ上部リップ７７３の位置合わせピン７８１が、ケーブル７６０のスルーホール７９６中に挿入されると、このコネクタがインターコネクト・コンポーネント７６１に閉じられるときに、ケーブル・コンタクト７９４は、導体７９２の端部に接触するように位置合わせされる。図１８Ｃに示したように、位置合わせピン７８１の先端は、ピン７８１のセルフ・アライメントを可能にするため、先細とすることもできる。
ダイレクトコネクト・ケーブル導体とインターコネクト・コンポーネント７６１状のトレース７９２との間に電気的コンタクトを確立するのに使用する構造は、これに限定する訳ではないが、金ドット、ナノピアス・コンタクト、ポゴピン、エラストマ・パッド、マイクロ・スプリング、メッキ・バンプ、粒子インターコネクト、異方性導電性フィルム等を含むことができる。異なったバンプ・コンタクト間の高さの共面性、特に高いピン・カウントに対するものは、任意の多くの技術を使用して実現することができ、それら技術には、これに限定する訳ではないが、ダイレクトコネクト・ケーブルとコネクタの上部リップとの間のエラストマをサンドイッチすること、および図１８Ｄに示したようなダイレクトコネクト・ケーブル導体上の任意のバンプ・コンタクト７９４の背後のスプリング装荷コンタクト７９５の一方または双方が含まれる。
図１７Ｅおよび図１７Ｆで上述したように、ダイレクトコネクト・ケーブルは、一端を集積回路パッケージにそして他端をプリント回路ボードまたは回路ボード（またはモジュール）コネクタに結合することができる。したがって、ダイレクトコネクト・ケーブルは、図１８Ａ〜図１８Ｄで説明したコネクタ・システム７６３を、一端にのみ含むことができる。このコネクタの他端は、プリント回路ボード（またはモジュール）への接続のため表面実装タイプまたはメザニン・タイプのコネクタを含むようにしたり、あるいは、例えば図１７Ｆに示したようなボードまたはモジュールのコネクタのコンタクトへの接続に対し適合させるようにしたりできる。
図１９Ａおよび図１９Ｂは、本発明の別の実施形態によるダイレクトコネクト信号システムを示している。図１９Ａは、集積回路パッケージ８２０の上面図であって、このパッケージは、共用のパッケージ基板上に配置された多数の集積回路ダイ８２３Ａおよび８２３Ｂを有している（図１９Ａには、２つのダイを示しているが、他の実施形態では、任意の数のダイを設けることができる）。このような集積回路パッケージ（これは本文では多チップ・モジュール（ＭＣＭ）と呼ぶ）においては、それらダイ８２３間の相互接続は、通常、共用基板８２１のトレースがプリントされた１つ以上の層により行われる。このアプローチに対する１つの欠点は、一旦基板８２１に実装すると、個々のダイ８２３の高速のテストが、１つ以上の他のダイ８２３への接続により困難となることである。他のダイ８２３が、ある場合には、高インピーダンスのノード（例えば、３状態にされたすべてのＩ／Ｏ回路）内に置かれることがあるが、このような他のダイ８２３への基板トレースは、高速シグナリング・テスト中はスタブとして作用する傾向があり、これは、信号品質を劣化させ、ランタイム周波数でのテストを困難にするかもしくは不可能とする。また、個々のダイは、ウエハ・プロービング技術を使ってテストすることもできるが、それらプローブの比較的高いインダクタンスは、通常、ランタイム周波数でのテストを妨げる。その結果、多チップ・モジュールは、完全に組み立てられて、そしてその集積された形態でテストされることが多い。このアプローチでの問題は、多チップ・モジュール内のダイのうちの任意のものが欠陥であった場合、多チップ・モジュール全体が通常廃棄されることである。
本発明の１実施形態においては、多チップ・モジュールに関連するテスト容易性問題の多くは、ダイレクトコネクト・ケーブルを使用してダイ間に高速リンク（例えば、信号経路）を確立することにより、克服される（あるいは少なくとも軽減される）。したがって、図１９Ａにおける不連続部８２５（“ｘ-----ｘ”）により示すように、ダイ間の基板トレース接続は、不完全なままとされ、そして代わりとしてそれらトレースは、ダイレクトコネクト・ケーブル内の電気信号導体と接触するように構成したコンタクト・ゾーン（８２７Ａ，８２７Ｂ）において終端される。図１９Ｂは、図１９Ａの配置の側面図であり、ダイレクトコネクト・ケーブル８４１の配置を示している。ダイレクトコネクト・ケーブル８４１は、１対のコネクタ８４３Ａ，８４３Ｂを含み、これらは、集積回路ダイ８２３Ａ，８２３Ｂのコンタクトから延在した各組のトレースにより確立されたコンタクト・ゾーン８２７Ａ，８２７Ｂに対し、恒久的にもしくは取り外し可能に固着される。この配置により、各ダイ８２３がパッケージ基板８２１に装着されると、高速回路テスタ（図示せず）は、ダイレクトコネクト・テスト・ケーブル（例えば、パッケージ・ダイ８２３を互いに相互接続するのに使用するケーブル８４１に対応したケーブル）を使って対応するコンタクト・ゾーン８２７に結合し、そしてランタイム周波数でテストすることができる。もしこのダイがテストに合格すると、別のダイをパッケージに装着し、そしてこの別のダイを、合格したダイの対またはグループ間にダイレクトコネクト・ケーブル８４１を結合した状態で、同様にテストする。もし１つのダイが、テストに合格しなかったとすると、これを基板から取り外し、そして別のダイと交換する。あるいは、その部分的に組み立てたモジュールを廃棄することもできる。いずれにしても、個々のダイは、多チップ・モジュール全体の組立を完成させる必要なしで、ランタイム周波数でテストすることができる。尚、図１９Ａおよび図１９Ｂに示した多チップ・モジュール８２０はプレーナ・スタイルのモジュール（すなわち、すべてのダイが、同一の平面、例えば、共通基板８２１の表面に装着されたもの）であるが、ダイレクトコネクト・ケーブルは、スタック形多チップ・モジュールの異なった平面に装着されたダイの間の高速信号経路を形成するのにも使用することができる。
図２０は、テスト配置を示しており、これは、ダイレクトコネクト・ケーブルを介して相互接続されるべき回路ボード実装した集積回路パッケージ８７９Ａ，８７９Ｂをテストするのに使うことができる。これと類似の配置を、ダイレクトコネクト・ケーブルを介して相互接続すべき多チップ・モジュールの基板上に装着されたダイをテストするのに使うことができる。点線８８１は、これから取り付けるべきダイレクトコネクト接続ケーブルの導体の経路を示し、８８３は、高速テスト装置（例えば、プログラムしたパターンのテスト信号を発生する装置）へのダイレクトコネクト・ケーブル取り付けを示している。集積回路パッケージ８７９Ａ，８７９Ｂ間の相互接続はまだ確立していないため、パッケージ８７９Ａは、８７９Ｂをテストするために高インピーダンス状態に駆動される必要はない。また、プリント回路ボード８７７上のテスト・ポイントに接触するためにプローブを使用するボード・レベルのテストとは異なり、プリント回路ボード・トレースのスタブ部分からの寄生容量および信号反射は、回避され、これにより高速テスト装置がランタイム周波数でシグナリング・テストを実行できるようにする。パッケージ８７９Ｂをテストした後、集積回路パッケージ８７９Ｂへのダイレクトコネクト・ケーブル接続を取り外し、そして集積回路パッケージ８７９Ａへのダイレクトコネクト・ケーブル接続を確立する。このように、ボード・レベルの集積回路パッケージ・テストを、ランタイム周波数で、一時に１つの集積回路パッケージにて実行することができる。ダイレクトコネクト・ケーブルは、パッケージ・レベルのテストに合格したと判定した集積回路パッケージの各対（または集積回路パッケージのグループ）間に固着することができる。
以上、本発明について特定の例示の実施形態を参照して説明したが、特許請求の範囲に記載した本発明の要旨および範囲から逸脱せずに、種々の修正、変更を行えることが明かである。したがって、本明細書および図面は、限定する意味でなく、例示として見なされるべきである。

Claims (105)

  1. 集積回路パッケージであって、
    基板と、
    該基板の第１の表面に配置され、第１の複数のコンタクトを含む集積回路ダイと、
    前記基板の前記第１表面に配置された複数の導電性トレースであって、前記第１表面に沿って前記第１の複数のコンタクトから前記第１表面の露出領域まで延在した、前記の複数の導電性トレースと、
    を備えた集積回路パッケージ。
  2. 請求項１記載の集積回路パッケージであって、さらに、前記基板の前記第１表面に配置されかつ前記集積回路ダイを部分的に包囲するハウジングを備え、該ハウジングは、前記第１表面のすべてを、前記露出領域を除き覆ったこと、を特徴とする集積回路パッケージ。
  3. 請求項１記載の集積回路パッケージにおいて、前記複数の導電性トレースは、前記第１表面の前記露出領域上に配置しかつコネクタに接触するように構成したそれぞれの端子端部を含むこと、を特徴とする集積回路パッケージ。
  4. 請求項３記載の集積回路パッケージにおいて、前記端子端部は、コネクタと接触するように構成したこと、を特徴とする集積回路パッケージ。
  5. 請求項３記載の集積回路パッケージであって、さらに前記コネクタを含み、該コネクタは、前記導電性トレースの前記端子端部に結合され、かつケーブル内のそれぞれの信号導体と接触するように構成されたこと、を特徴とする集積回路パッケージ。
  6. 請求項１記載の集積回路パッケージであって、さらに、
    前記基板に固着されたコネクタであって、前記導電性トレースの端子端部に接触する複数の導電性コンタクトを有する、前記のコネクタと、
    前記複数の導電性トレースの前記端子端部に対し、前記複数の導電性コンタクトを介して結合された複数の導体を有するケーブルと、
    を備えたこと、を特徴とする集積回路パッケージ。
  7. 請求項６記載の集積回路パッケージにおいて、前記導電性トレースの前記端子端部は、前記第１表面の前記露出領域上に配置したこと、を特徴とする集積回路パッケージ。
  8. 請求項６記載の集積回路パッケージにおいて、前記コネクタは、前記基板に取り外し可能に固着されること、を特徴とする集積回路パッケージ。
  9. 請求項１記載の集積回路パッケージにおいて、前記基板は、コネクタの突出要素を受けるように適合させた前記露出領域内の少なくとも１つの凹部区域を含むこと、を特徴とする集積回路パッケージ。
  10. 請求項９記載の集積回路パッケージにおいて、前記凹部区域は、前記基板中へ延在する孔であって、前記コネクタの前記突出要素の形状に従った形状を有する前記の孔であること、を特徴とする集積回路パッケージ。
  11. 請求項１０記載の集積回路パッケージにおいて、前記孔は、前記基板を貫通して延在すること、を特徴とする集積回路パッケージ。
  12. 請求項９記載の集積回路パッケージにおいて、前記凹部区域は、前記突出要素の幅に従う幅を有するチャンネルであること、を特徴とする集積回路パッケージ。
  13. 請求項１記載の集積回路パッケージにおいて、前記集積回路ダイは、さらに、第２の複数のコンタクトを含み、前記基板は、複数の導電性構造を含み、該複数の導電性構造は、前記第２の複数のコンタクトと接触し、かつ前記基板の前記第１表面から第２表面まで前記基板を貫通して延在すること、を特徴とする集積回路パッケージ。
  14. 請求項１３記載の集積回路パッケージにおいて、前記複数の導電性構造のうちの少なくとも１つは、前記基板中へ延在する導電性ビアを含むこと、を特徴とする集積回路パッケージ。
  15. 請求項１３記載の集積回路パッケージにおいて、前記複数の導電性構造は、前記基板の前記第２表面に配置された複数の導電性ランドを含むこと、を特徴とする集積回路パッケージ。
  16. 請求項１５記載の集積回路パッケージにおいて、前記導電性ランドは、プリント回路ボードに配置された対応する導電性ランドに結合されるように構成されたこと、を特徴とする集積回路パッケージ。
  17. 請求項１６記載の集積回路パッケージにおいて、前記導電性ランドは、前記プリント回路ボード上の対応する導電性ランドにハンダ付けされるように構成されたこと、を特徴とする集積回路パッケージ。
  18. 請求項１記載の集積回路パッケージにおいて、前記複数の導電性トレースは、前記基板のエッジを超えて延在すること、を特徴とする集積回路パッケージ。
  19. 請求項１８記載の集積回路パッケージにおいて、前記複数の導電性トレースは、絶縁材料内に少なくとも部分的にカプセル封入され、前記絶縁材料は、前記導電性トレースを、実質上互いに固定された位置に維持すること、を特徴とする集積回路パッケージ。
  20. 請求項１９記載の集積回路パッケージにおいて、前記絶縁材料は、ポリマー材料であること、を特徴とする集積回路パッケージ。
  21. 請求項１記載の集積回路パッケージにおいて、前記複数の導電性トレースは、前記第１の複数のコンタクトから前記露出領域の第１の部分まで延在する第１の複数のトレース・セグメントと、前記第１の複数のコンタクトから前記露出領域の第２の部分まで延在する第２の複数のトレース・セグメントとを含むこと、を特徴とする集積回路パッケージ。
  22. 請求項２１記載の集積回路パッケージにおいて、前記第１の複数のトレース・セグメントは、前記第２の複数のトレース・セグメントとは実質上反対の方向に延在すること、を特徴とする集積回路パッケージ。
  23. 請求項２１記載の集積回路パッケージにおいて、前記第１の複数のトレース・セグメントは、前記第２の複数のトレース・セグメントとは実質上直交する方向に延在すること、を特徴とする集積回路パッケージ。
  24. 請求項２１記載の集積回路パッケージにおいて、前記第１の複数のトレース・セグメントは、前記露出領域の前記第１部分上に配置されかつ第１のコネクタを受けるように構成された端子端部を含むこと、を特徴とする集積回路パッケージ。
  25. 請求項２４記載の集積回路パッケージにおいて、前記第２の複数のトレース・セグメントは、前記露出領域の前記第２部分に配置されかつ第２のコネクタを受けるように構成された端子端部を含むこと、を特徴とする集積回路パッケージ。
  26. 請求項２１記載の集積回路パッケージにおいて、前記第１表面の前記露出領域は、前記集積回路ダイを囲む前記第１表面の周辺領域を含み、前記周辺領域は、前記第１基板のエッジにより境界を定められること、を特徴とする集積回路パッケージ。
  27. 請求項２６記載の集積回路パッケージにおいて、前記露出領域の前記第１部分と第２部分は、前記基板の対向するエッジにより境界を定められること、を特徴とする集積回路パッケージ。
  28. 請求項２６記載の集積回路パッケージにおいて、前記露出領域の前記第１部分と第２部分は、前記基板の隣接するエッジにより境界を定められること、を特徴とする集積回路パッケージ。
  29. 集積回路パッケージであって、
    第１の組のコンタクトと第２の組のコンタクトとを有する集積回路ダイと、
    該集積回路ダイに隣接して配置された第１の表面と、該第１表面と対向する第１の表面とを有する基板と、
    前記第１組のコンタクトに結合した第１の組の導電性構造であって、前記第１表面から前記基板を貫通して前記第２表面へ延在する、前記の第１組の導電性構造と、
    前記第２組のコンタクトに結合した第２の組の導電性構造であって、前記第１表面と第２表面との間に形成された前記基板のエッジまで延在する、前記の第２の組の導電性構造と、
    を備えた集積回路パッケージ。
  30. 請求項２９記載の集積回路パッケージにおいて、前記第２組の導電性構造は、少なくとも部分的に前記基板内に配置されたこと、を特徴とする集積回路パッケージ。
  31. 請求項２９記載の集積回路パッケージにおいて、前記第１組の導電性構造は、前記第２表面まで延在する導電性ビアを含むこと、を特徴とする集積回路パッケージ。
  32. 請求項２９記載の集積回路パッケージにおいて、前記第１組の導電性構造は、前記集積回路パッケージを、プリント回路ボード上の導電性トレースに電気的に結合できるようにするため、前記第２表面上に配置された複数の導電性ランドを含むこと、を特徴とする集積回路パッケージ。
  33. 請求項２９記載の集積回路パッケージにおいて、前記第２組の導電性構造は、
    前記第１表面と第２表面との間において前記基板内に配置され、かつ前記基板の前記エッジまで延在する複数の導電性トレースと、
    前記複数の導電性トレースと接触するため前記第１表面から延在した複数の導電性ビアと、
    を備えたこと、を特徴とする集積回路パッケージ。
  34. 請求項３３記載の集積回路パッケージにおいて、前記複数の導電性トレースは、前記基板の前記エッジを超えて延在したこと、を特徴とする集積回路パッケージ。
  35. 請求項３４記載の集積回路パッケージであって、さらに、前記基板の前記エッジを超えた前記複数の導電性トレースに対し固着されたコネクタを含むこと、を特徴とする集積回路パッケージ。
  36. 請求項３５記載の集積回路パッケージにおいて、前記コネクタは、別の集積回路パッケージから延在した導電性トレースに対し結合された対応するもう片方のコネクタを受けるように構成されたこと、を特徴とする集積回路パッケージ。
  37. 請求項３５記載の集積回路パッケージにおいて、前記コネクタは、別の集積回路パッケージ上の電気的コンタクト・ポイントに接続するように構成されたこと、を特徴とする集積回路パッケージ。
  38. 請求項３４記載の集積回路パッケージにおいて、前記複数の導電性トレースは、絶縁材料内に少なくとも部分的にカプセル封入され、前記絶縁材料は、前記導電性トレースを、実質上互いに固定された位置に維持すること、を特徴とする集積回路パッケージ。
  39. 信号システムであって、
    プリント回路ボードと、
    該プリント回路ボード上に配置された第１の集積回路パッケージと、
    前記プリント回路ボード上に配置された第２の集積回路パッケージと、
    前記プリント回路ボード上に浮かせた複数の電気信号導体であって、前記第１集積回路パッケージと第２集積回路パッケージとの間に延在する、前記の複数の電気信号導体と、
    を備えた信号システム。
  40. 請求項３９記載の信号システムにおいて、前記プリント回路ボードは、前記第１集積回路パッケージおよび第２集積回路パッケージに対し、これらに電力を供給するため結合された導電性構造を含むこと、を特徴とする信号システム。
  41. 請求項３９記載の信号システムにおいて、前記第１集積回路パッケージは、基板と、該基板の第１の表面に配置された集積回路ダイとを含み、該集積回路ダイは、前記複数の電気信号導体に結合された第１の複数のコンタクトを含むこと、を特徴とする信号システム。
  42. 請求項４１記載の信号システムにおいて、前記第１集積回路パッケージは、さらに、複数の導電性トレースを含み、該複数の導電性トレースは、前記基板の前記第１表面に配置され、かつ前記第１表面に沿って前記第１複数のコンタクトから前記第１表面の露出領域まで延在し、前記複数の電気信号導体は、前記第１の複数のコンタクトに対し前記導電性トレースを介して結合されたこと、を特徴とする信号システム。
  43. 請求項４２記載の信号システムにおいて、前記複数の電気信号導体は、前記第１表面の前記露出領域において導電性トレースに結合されたこと、を特徴とする信号システム。
  44. 請求項４１記載の信号システムにおいて、前記プリント回路ボードは、前記第１集積回路パッケージおよび第２集積回路パッケージに対し電力を供給するため導電性構造を含み、前記第１集積回路ダイは、さらに、前記導電性構造に対しこれからの電力を受けるため結合された第２の複数のコンタクトを含むこと、を特徴とする信号システム。
  45. 請求項４４記載の信号システムにおいて、前記基板は、導電性構造を含み、該導電性構造は、前記第２の複数のコンタクトのうちの少なくとも１つに結合され、かつ前記基板を貫通して前記第１表面から前記基板の第２の表面まで延在し、前記第２表面は、前記プリント回路ボードのある表面に対向したこと、を特徴とする信号システム。
  46. 請求項４５記載の信号システムにおいて、前記基板を貫通して延在する前記導電性構造は、導電性ランドを含み、該ランドは、前記基板の前記第２表面に配置され、かつ前記プリント回路ボードの前記導電性構造のうちの少なくとも１つに結合されたこと、を特徴とする信号システム。
  47. 請求項３９記載の信号システムにおいて、前記複数の電気信号導体は、ある材料内にカプセル封入され、前記材料は、前記電気信号導体を、実質上互いに固定した位置に維持すること、を特徴とする信号システム。
  48. 請求項３９記載の信号システムであって、さらに、第１のコネクタを含み、該第１コネクタは、前記複数の電気信号導体の第１の端部に固着され、かつ前記第１集積回路パッケージに結合されたこと、を特徴とする信号システム。
  49. 請求項４８記載の信号システムにおいて、前記コネクタは、前記第１集積回路パッケージに対し取り外し可能に結合されたこと、を特徴とする信号システム。
  50. 請求項４８記載の信号システムであって、さらに、第２のコネクタを含み、該第２コンポーネントは、前記複数の電気信号導体の第２の端部に固着され、かつ前記第２集積回路パッケージに結合されたこと、を特徴とする信号システム。
  51. 請求項４８記載の信号システムにおいて、前記第１集積回路パッケージは、
    基板と、
    該基板の第１の表面に配置され、第１の複数のコンタクトを含む集積回路ダイと、
    前記基板の前記第１表面に配置され、かつ前記第１表面に沿って前記第１の複数のコンタクトから前記第１表面の露出領域まで延在した複数の導電性トレースであって、前記第１コネクタが、前記複数の導電性トレースに対し前記露出領域において結合された、前記の複数の導電性トレースと、
    を含むこと、を特徴とする信号システム。
  52. 請求項３９記載の信号システムにおいて、前記第１集積回路パッケージと第２集積回路パッケージとの間に延在した前記複数の電気信号導体は、第１の複数の電気信号導体を構成し、前記信号システムは、さらに、
    前記プリント回路ボードに装着された第３の集積回路パッケージと、
    前記プリント回路ボード上に浮かせ、かつ前記第１集積回路パッケージと第３集積回路パッケージとの間に延在した第２の複数の電気信号導体と、
    を含むこと、を特徴とする信号システム。
  53. 請求項５２記載の信号システムにおいて、第１集積回路パッケージは、基板を含み、該基板は、前記第１の複数の電気信号導体に結合された第１の組のコンタクトと、前記第２の複数の電気信号導体に結合された第２の複数のコンタクトとを有すること、を特徴とする信号システム。
  54. 請求項５３記載の信号システムにおいて、前記第１組のコンタクトと前記第２組のコンタクトは、前記基板の第１の領域と第２の領域とそれぞれ配置されたこと、を特徴とする信号システム。
  55. 請求項５４記載の信号システムにおいて、前記第１組のコンタクトと第２組のコンタクトは、前記基板の互いに対向する表面に配置されたこと、を特徴とする信号システム。
  56. 請求項５４記載の信号システムにおいて、前記第１集積回路パッケージは、さらに、前記基板の第１の表面に配置された集積回路ダイを含み、前記第１組のコンタクトは、前記基板の前記第１表面に対し前記集積回路ダイの第１のエッジに隣接して配置され、前記第２組のコンタクトは、前記基板の前記第１表面に対し前記集積回路ダイの第２のエッジに隣接して配置されたこと、を特徴とする信号システム。
  57. 請求項５６記載の信号システムにおいて、前記第１エッジは、前記第２エッジに対向したこと、を特徴とする信号システム。
  58. 請求項５６記載の信号システムにおいて、前記第１エッジは、前記第２エッジに隣接したこと、を特徴とする信号システム。
  59. 請求項５６記載の信号システムであって、さらに、複数の導電性トレースを含み、該複数の導電性トレースは、前記基板上に配置され、かつ前記集積回路ダイから、前記第１組のコンタクトへまた前記第２組のコンタクトへ延在したこと、を特徴とする信号システム。
  60. 請求項５９記載の信号システムにおいて、前記複数の導電性トレースは、前記基板の前記第１表面に祖って前記集積回路ダイから前記第１組のコンタクトまで延在したこと、を特徴とする信号システム。
  61. 請求項５９記載の信号システムにおいて、前記複数の導電性トレースは、少なくとも部分的に、前記基板の内部層に沿ってルーティングされたこと、を特徴とする信号システム。
  62. 請求項５２記載の信号システムにおいて、前記第２の複数の電気信号導体は、前記第１の複数の電気信号導体に結合されたこと、を特徴とする信号システム。
  63. 請求項５２記載の信号システムであって、さらに、コネクタを含み、該コネクタは、前記第１の複数の電気信号導体の第１の端部にまた前記第２の複数の電気信号導体の第１の端部に結合され、前記コネクタは、前記第１集積回路パッケージに結合されたこと、を特徴とする信号システム。
  64. 請求項６３記載の信号システムにおいて、前記第１の複数の電気信号導体は、前記コネクタ内において前記第２の複数の電気信号導体に結合されたこと、を特徴とする信号システム。
  65. 請求項５２記載の信号システムであって、さらに、
    前記第１の複数の電気信号導体の第１の端部に固着され、かつ前記第１集積回路パッケージに結合された第１のコネクタと、
    前記第２の複数の電気信号導体の第１の端部に固着され、かつ前記第１集積回路パッケージに結合された第２のコネクタと、
    を含むこと、を特徴とする信号システム。
  66. 信号システムであって、
    プリント回路ボードと、
    該プリント回路ボード上に配置された第１の集積回路パッケージと、
    前記プリント回路ボード上に配置された第２の集積回路パッケージと、
    前記第１集積回路パッケージと前記第２集積回路パッケージとに固着されたケーブルであって、複数の電気信号導体を含む、前記のケーブルと、
    を備えた信号システム。
  67. 請求項６６記載の信号システムにおいて、前記ケーブルは、その長さの少なくとも一部において空中に浮かせたこと、を特徴とする信号システム。
  68. 請求項６６記載の信号システムにおいて、前記ケーブルの少なくとも１部分は、前記プリント回路ボードに接触すること、を特徴とする信号システム。
  69. 請求項６６記載の信号システムにおいて、前記ケーブルの前記少なくとも１部分は、前記プリント回路ボードに固着されたこと、を特徴とする信号システム。
  70. 請求項６６記載の信号システムにおいて、前記ケーブルは、前記第１プリント回路デバイスに取り外し可能に固着されたこと、を特徴とする信号システム。
  71. 請求項６６記載の信号システムにおいて、前記ケーブルは、非導通材料を含み、該非導通材料は、前記電気信号導体を、実質上互いに固定された位置に維持すること、を特徴とする信号システム。
  72. 請求項６６記載の信号システムにおいて、前記ケーブルは、リボン・スタイルのケーブルであること、を特徴とする信号システム。
  73. 請求項６６記載の信号システムにおいて、前記ケーブルは、フレキシブルのケーブルであること、を特徴とする信号システム。
  74. 請求項６６記載の信号システムにおいて、前記第１集積回路パッケージは、基板と、該基板上に配置された集積回路ダイとを含み、前記ケーブルは、前記基板に固着されたこと、を特徴とする信号システム。
  75. 請求項７４記載の信号システムにおいて、前記第１集積回路パッケージは、さらに、複数の導電性トレースを含み、該複数の導電性トレースは、前記基板上に配置され、かつ第１の端部において前記ケーブルの前記複数の電気信号導体に結合されたこと、を特徴とする信号システム。
  76. 請求項７５記載の信号システムにおいて、前記集積回路ダイは、複数の電気信号領域を含み、該複数の電気信号領域は、前記基板上に配置された前記複数の導電性トレースの第２の端部に結合されたこと、を特徴とする信号システム。
  77. 請求項７６記載の信号システムにおいて、前記集積回路ダイは、前記基板の第１の表面に配置され、前記複数の導電性トレースは、前記基板の前記第１表面に沿ってエンドツーエンドで延在すること、を特徴とする信号システム。
  78. 請求項６６記載の信号システムにおいて、前記第１と第２の集積回路パッケージは、前記プリント回路ボードの互いに対向する側に配置されたこと、を特徴とする信号システム。
  79. 請求項６６記載の信号システムにおいて、前記プリント回路ボードは、前記第１集積回路パッケージの電源電圧端子に結合した導電性構造を含むこと、を特徴とする信号システム。
  80. 信号システムであって、
    第１の回路ボードと、
    該第１回路ボード上に配置され、かつ第１のインバータ上に配置された第１の集積回路ダイを含む第１の集積回路パッケージと、
    第２の基板上に配置された第２の集積回路ダイを含む第２の集積回路パッケージと、
    前記第１基板と前記第２基板とに固着された、複数の電気信号導体を含むケーブルと、
    を備えた信号システム。
  81. 請求項８０記載の信号システムであって、さらに、第２の回路ボードを含み、前記第２集積回路パッケージは、前記第２回路ボード上に配置されたこと、を特徴とする信号システム。
  82. 請求項８１記載の信号システムにおいて、前記第１回路ボードは、前記第１回路ボードに対し取り外し可能に結合されたこと、を特徴とする信号システム。
  83. 請求項８１記載の信号システムであって、さらに、前記第１および第２の回路ボードのうちの少なくとも一方に取り外し可能に結合されたバックプレーンを含むこと、を特徴とする信号システム。
  84. 請求項８０記載の信号システムにおいて、前記ケーブルは、その長さの少なくとも一部において空中に浮かせたこと、を特徴とする信号システム。
  85. 請求項８０記載の信号システムにおいて、前記ケーブルは、前記第１集積回路パッケージに取り外し可能に固着されたこと、を特徴とする信号システム。
  86. 請求項８０記載の信号システムにおいて、前記ケーブルは、リボン・スタイルのケーブルであること、を特徴とする信号システム。
  87. 請求項８０記載の信号システムにおいて、前記ケーブルは、フレキシブルのケーブルであること、を特徴とする信号システム。
  88. 請求項６６記載の信号システムにおいて、前記第１集積回路パッケージは、さらに、複数の導電性トレースを含み、該複数の導電性トレースは、前記第１基板上に配置され、かつ前記第１集積回路ダイと前記ケーブルの前記複数の電気信号導体との間に結合されたこと、を特徴とする信号システム。
  89. 請求項８８記載の信号システムにおいて、前記集積回路ダイは、前記基板の第１の表面に配置され、前記複数の導電性トレースは、前記基板の前記第１表面に沿ってエンドツーエンド延在すること、を特徴とする信号システム。
  90. 回路ボード上に装着するための集積回路パッケージであって、
    基板と、
    該基板上に配置された第１の集積回路ダイと、
    該基板上に配置された第２の集積回路ダイと、
    前記第１集積回路ダイと第２集積回路ダイとの間に電気的に結合されたケーブルと、
    を備えた集積回路パッケージ。
  91. 請求項９０記載の集積回路パッケージにおいて、前記ケーブルは、前記基板に対し少なくとも１つの端部において取り外し可能に固着されたこと、を特徴とする集積回路パッケージ。
  92. 請求項９１記載の集積回路パッケージにおいて、前記ケーブルは、複数の電気信号導体を含むこと、を特徴とする集積回路パッケージ。
  93. 第１のダイと第２のダイとを含む集積回路パッケージを製造するための方法であって、
    前記第１ダイを、前記集積回路パッケージの表面に装着し、
    前記第１ダイを前記基板に装着した後に、前記第１ダイをテスト装置でテストし、
    前記第２ダイを前記基板に装着し、
    前記第２ダイを前記基板に装着した後に、前記第２ダイを前記テスト装置でテストし、
    前記テスト装置により前記第１ダイと前記第２ダイを成功裏にテストできた場合、前記第１ダイと前記第２ダイとの間に第１のケーブルを結合すること、
    を備えた製造方法。
  94. 請求項９３記載の方法であって、さらに、前記第１ダイと前記第２ダイとの間に前記第１ケーブルを結合した後に、前記第１ダイ、第２ダイおよび第１ケーブルをハウジング内に封入すること、を含むこと、を特徴とする製造方法。
  95. 請求項９３記載の方法において、前記第１と第２のダイは、前記基板の第１の表面に装着し、前記方法が、さらに、前記基板に複数の構造を配置することを含み、前記複数の構造は、前記基板の前記第１表面から前記基板の第２の表面への導電性経路を確立すること、を特徴とする製造方法。
  96. 請求項９５記載の方法であって、さらに、前記集積回路パッケージをプリント回路ボードに装着できるようにするため、前記基板の前記第２表面に複数のコンタクト構造を配置すること、を含むことを特徴とする製造方法。
  97. 請求項９３記載の方法において、前記第１ダイと前記第２ダイとの間に前記第１ケーブルを結合することは、
    前記基板上に配置されかつ前記第１ダイのコンタクトに接続された第１の複数のトレースに対し、前記第１ケーブルの第１の端部を結合し、
    前記基板上に配置されかつ前記第２ダイのコンタクトに接続された第２の複数のトレースに対し、前記第１ケーブルの第２の端部を結合すること、
    を含むこと、を特徴とする製造方法。
  98. 請求項９７記載の方法において、前記第１ダイを前記テスト装置でテストすることは、前記テスト装置と前記第１の複数のトレースとの間に第２のケーブルを結合すること、を含むことを特徴とする製造方法。
  99. 請求項９８記載の方法において、前記第２ダイを前記テスト装置でテストすることは、前記テスト装置と前記第２の複数のトレースとの間に前記第２ケーブルを結合すること、を含むことを特徴とする製造方法。
  100. 請求項９９記載の方法において、前記第２ダイを前記テスト装置でテストすることは、前記テスト装置と前記第２の複数のトレースとの間に第３のケーブルを結合すること、を含むことを特徴とする製造方法。
  101. 請求項９７記載の方法において、前記第１ケーブルの第１の端部を第１の複数のトレースに結合することは、前記第１ケーブルの前記第１端部を、前記第１の複数のトレースの終端に形成されたコンタクトに結合すること、を含むことを特徴とする製造方法。
  102. 請求項９３記載の方法において、前記第２ダイは、前記第１ダイをテストした後に、前記基板に装着すること、を特徴とする製造方法。
  103. 請求項９３記載の方法において、前記第２ダイは、前記第１ダイを成功裏にテストできた場合に、前記基板に装着すること、を特徴とする製造方法。
  104. 請求項９３記載の方法において、前記第１ダイを前記テスト装置でテストすることは、前記第１ダイが欠陥ダイか非欠陥ダイかを判定すること、を含むことを特徴とする製造方法。
  105. 請求項１０４記載の方法において、前記第１ダイが非欠陥ダイであると判定した場合、前記テスト装置により前記第１ダイを成功裏にテストできていること、を特徴とする製造方法。
JP2010089212A 2002-04-29 2010-04-08 ダイレクト・コネクト形信号システム Expired - Fee Related JP5437137B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US37648202P 2002-04-29 2002-04-29
US60/376,482 2002-04-29
US40018002P 2002-07-31 2002-07-31
US60/400,180 2002-07-31

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004502330A Division JP2005524239A (ja) 2002-04-29 2003-04-29 ダイレクト・コネクト形信号システム

Publications (2)

Publication Number Publication Date
JP2010192918A true JP2010192918A (ja) 2010-09-02
JP5437137B2 JP5437137B2 (ja) 2014-03-12

Family

ID=29406757

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2004502330A Withdrawn JP2005524239A (ja) 2002-04-29 2003-04-29 ダイレクト・コネクト形信号システム
JP2010089212A Expired - Fee Related JP5437137B2 (ja) 2002-04-29 2010-04-08 ダイレクト・コネクト形信号システム

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2004502330A Withdrawn JP2005524239A (ja) 2002-04-29 2003-04-29 ダイレクト・コネクト形信号システム

Country Status (6)

Country Link
US (2) US7307293B2 (ja)
EP (1) EP1506568B1 (ja)
JP (2) JP2005524239A (ja)
CN (1) CN1659810B (ja)
AU (1) AU2003223783A1 (ja)
WO (1) WO2003094203A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014096667A (ja) * 2012-11-08 2014-05-22 Murata Mfg Co Ltd モジュール
WO2017127513A1 (en) * 2016-01-19 2017-07-27 Molex, Llc Integrated routing assembly and system using same

Families Citing this family (135)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005524239A (ja) * 2002-04-29 2005-08-11 シリコン・パイプ・インコーポレーテッド ダイレクト・コネクト形信号システム
US7750446B2 (en) * 2002-04-29 2010-07-06 Interconnect Portfolio Llc IC package structures having separate circuit interconnection structures and assemblies constructed thereof
US6897556B2 (en) * 2003-09-08 2005-05-24 Intel Corporation I/O architecture for integrated circuit package
US7345359B2 (en) * 2004-03-05 2008-03-18 Intel Corporation Integrated circuit package with chip-side signal connections
KR100632469B1 (ko) * 2004-04-20 2006-10-09 삼성전자주식회사 반도체 칩 패키지
US8217381B2 (en) * 2004-06-04 2012-07-10 The Board Of Trustees Of The University Of Illinois Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
US7521292B2 (en) * 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
EP2650907A3 (en) 2004-06-04 2014-10-08 The Board of Trustees of the University of Illinois Methods and devices for fabricating and assembling printable semiconductor elements
US7262121B2 (en) * 2004-07-29 2007-08-28 Micron Technology, Inc. Integrated circuit and methods of redistributing bondpad locations
US7705445B2 (en) * 2005-02-11 2010-04-27 Rambus Inc. Semiconductor package with low and high-speed signal paths
JP4470784B2 (ja) * 2005-03-28 2010-06-02 トヨタ自動車株式会社 半導体装置
MY151572A (en) * 2005-06-02 2014-06-13 Univ Illinois Printable semiconductor structures and related methods of making and assembling
US20060289981A1 (en) * 2005-06-28 2006-12-28 Nickerson Robert M Packaging logic and memory integrated circuits
US7518238B2 (en) * 2005-12-02 2009-04-14 Intel Corporation Mounting flexible circuits onto integrated circuit substrates
US8102184B2 (en) 2006-01-17 2012-01-24 Johnstech International Test contact system for testing integrated circuits with packages having an array of signal and power contacts
US7569916B2 (en) * 2006-03-14 2009-08-04 Paricon Technologies Corp. Separable network interconnect systems and assemblies
US7746661B2 (en) * 2006-06-08 2010-06-29 Sandisk Corporation Printed circuit board with coextensive electrical connectors and contact pad areas
TWI351085B (en) * 2006-08-08 2011-10-21 Silicon Base Dev Inc Structure and manufacturing method of package base for power semiconductor device
US20080157320A1 (en) * 2006-12-29 2008-07-03 Harrison Ray D Laterally Interconnected IC Packages and Methods
US7525808B2 (en) * 2007-01-24 2009-04-28 Gidel Ltd. Device, system, and method of flexible hardware connectivity
US7859367B2 (en) * 2007-02-12 2010-12-28 Finisar Corporation Non-coplanar high-speed interconnects
WO2008100960A1 (en) * 2007-02-12 2008-08-21 Finisar Corporation High-speed interconnects
US20080229374A1 (en) * 2007-02-22 2008-09-18 Mick Colin K Video network including method and apparatus for high speed distribution of digital files over a network
US20080228964A1 (en) * 2007-03-13 2008-09-18 Henning Braunisch Hybrid flex-and-board memory interconnect system
KR101150454B1 (ko) * 2007-08-06 2012-06-01 삼성전자주식회사 스타형 분기점을 갖는 메모리 모듈 및 그 형성방법
DE102007044602A1 (de) * 2007-09-19 2009-04-23 Continental Automotive Gmbh Multilayer-Leiterplatte und Verwendung einer Multilayer-Leiterplatte
US7880570B2 (en) * 2007-10-25 2011-02-01 Finisar Corporation Feed thru with flipped signal plane using guided vias
US7671450B2 (en) * 2007-12-17 2010-03-02 Agere Systems Inc. Integrated circuit package for high-speed signals
CN103872002B (zh) 2008-03-05 2017-03-01 伊利诺伊大学评议会 可拉伸和可折叠的电子器件
US7517223B1 (en) 2008-03-21 2009-04-14 Sony Corporation Controlled impedance bus with a buffer device
US7705447B2 (en) * 2008-09-29 2010-04-27 Intel Corporation Input/output package architectures, and methods of using same
US7888784B2 (en) * 2008-09-30 2011-02-15 Intel Corporation Substrate package with through holes for high speed I/O flex cable
US8886334B2 (en) 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
WO2010042653A1 (en) 2008-10-07 2010-04-15 Mc10, Inc. Catheter balloon having stretchable integrated circuitry and sensor array
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
US8372726B2 (en) 2008-10-07 2013-02-12 Mc10, Inc. Methods and applications of non-planar imaging arrays
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
US9011177B2 (en) 2009-01-30 2015-04-21 Molex Incorporated High speed bypass cable assembly
KR101706915B1 (ko) 2009-05-12 2017-02-15 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 변형가능 및 반투과 디스플레이를 위한 초박형, 미세구조 무기발광다이오드의 인쇄 어셈블리
US8339760B2 (en) * 2009-06-15 2012-12-25 Apple Inc. Thermal protection circuits and structures for electronic devices and cables
US9322542B2 (en) 2009-08-12 2016-04-26 Edward Bryant Stoneham Versatile sealed LED lamp
WO2011041727A1 (en) 2009-10-01 2011-04-07 Mc10, Inc. Protective cases with integrated electronics
US8498087B2 (en) * 2009-11-03 2013-07-30 Apple Inc. Thermal protection circuits for electronic device cables
US9936574B2 (en) 2009-12-16 2018-04-03 The Board Of Trustees Of The University Of Illinois Waterproof stretchable optoelectronics
JP6046491B2 (ja) 2009-12-16 2016-12-21 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ コンフォーマル電子機器を使用した生体内での電気生理学
US10441185B2 (en) 2009-12-16 2019-10-15 The Board Of Trustees Of The University Of Illinois Flexible and stretchable electronic systems for epidermal electronics
KR101729507B1 (ko) * 2010-06-30 2017-04-24 삼성전자 주식회사 회로기판유닛 및 이를 가지는 컴퓨터 디바이스
JP2012064338A (ja) * 2010-09-14 2012-03-29 Fujitsu Ltd 同軸ケーブルの端末構造、コネクタ及び基板ユニット
CN103238075B (zh) 2010-09-18 2015-11-25 快捷半导体公司 具有单质量块的微机械三轴加速计
KR20130052652A (ko) 2010-09-18 2013-05-22 페어차일드 세미컨덕터 코포레이션 미세 전자 기계 시스템을 위한 시일된 패키징
US9278845B2 (en) 2010-09-18 2016-03-08 Fairchild Semiconductor Corporation MEMS multi-axis gyroscope Z-axis electrode structure
CN103221333B (zh) * 2010-09-18 2017-05-31 快捷半导体公司 多晶片mems封装
US9352961B2 (en) 2010-09-18 2016-05-31 Fairchild Semiconductor Corporation Flexure bearing to reduce quadrature for resonating micromachined devices
EP2616771B8 (en) 2010-09-18 2018-12-19 Fairchild Semiconductor Corporation Micromachined monolithic 6-axis inertial sensor
KR101332701B1 (ko) 2010-09-20 2013-11-25 페어차일드 세미컨덕터 코포레이션 기준 커패시터를 포함하는 미소 전자기계 압력 센서
US8841560B1 (en) * 2010-11-17 2014-09-23 Dawn VME Products Backplane slot interconnection system, method and apparatus
EP2689259A4 (en) * 2011-03-21 2014-12-17 Univ Windsor DEVICE FOR AUTOMATED TESTING AND VALIDATION OF ELECTRONIC COMPONENTS
CN103609037A (zh) * 2011-04-06 2014-02-26 华为技术有限公司 使用软互连来扩展单机箱网络或计算平台的方法
US20120257618A1 (en) * 2011-04-06 2012-10-11 Futurewei Technologies, Inc. Method for Expanding a Single Chassis Network or Computing Platform Using Soft Interconnects
US9765934B2 (en) 2011-05-16 2017-09-19 The Board Of Trustees Of The University Of Illinois Thermally managed LED arrays assembled by printing
WO2012166686A2 (en) 2011-05-27 2012-12-06 Mc10, Inc. Electronic, optical and/or mechanical apparatus and systems and methods for fabricating same
WO2012167096A2 (en) 2011-06-03 2012-12-06 The Board Of Trustees Of The University Of Illinois Conformable actively multiplexed high-density surface electrode array for brain interfacing
US9324678B2 (en) 2011-12-20 2016-04-26 Intel Corporation Low profile zero/low insertion force package top side flex cable connector architecture
JP5795541B2 (ja) * 2012-01-05 2015-10-14 株式会社東海理化電機製作所 検出信号出力装置
US9062972B2 (en) 2012-01-31 2015-06-23 Fairchild Semiconductor Corporation MEMS multi-axis accelerometer electrode structure
US9554484B2 (en) 2012-03-30 2017-01-24 The Board Of Trustees Of The University Of Illinois Appendage mountable electronic devices conformable to surfaces
US9488693B2 (en) 2012-04-04 2016-11-08 Fairchild Semiconductor Corporation Self test of MEMS accelerometer with ASICS integrated capacitors
EP2647955B8 (en) 2012-04-05 2018-12-19 Fairchild Semiconductor Corporation MEMS device quadrature phase shift cancellation
EP2648334B1 (en) 2012-04-05 2020-06-10 Fairchild Semiconductor Corporation Mems device front-end charge amplifier
EP2647952B1 (en) 2012-04-05 2017-11-15 Fairchild Semiconductor Corporation Mems device automatic-gain control loop for mechanical amplitude drive
US9625272B2 (en) 2012-04-12 2017-04-18 Fairchild Semiconductor Corporation MEMS quadrature cancellation and signal demodulation
US8841845B2 (en) * 2012-07-24 2014-09-23 Ricardo Montemayor Proximity-based wireless lighting system
US20140027157A1 (en) * 2012-07-26 2014-01-30 Futurewei Technologies, Inc. Device and Method for Printed Circuit Board with Embedded Cable
US9831588B2 (en) 2012-08-22 2017-11-28 Amphenol Corporation High-frequency electrical connector
DE102013014881B4 (de) 2012-09-12 2023-05-04 Fairchild Semiconductor Corporation Verbesserte Silizium-Durchkontaktierung mit einer Füllung aus mehreren Materialien
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
US9470858B2 (en) 2013-01-11 2016-10-18 Multiphoton Optics Gmbh Optical package and a process for its preparation
TWI518868B (zh) 2013-02-05 2016-01-21 聯詠科技股份有限公司 積體電路
CN103996677B (zh) * 2013-02-19 2016-12-28 联咏科技股份有限公司 集成电路
US9142921B2 (en) 2013-02-27 2015-09-22 Molex Incorporated High speed bypass cable for use with backplanes
JP6208878B2 (ja) 2013-09-04 2017-10-04 モレックス エルエルシー ケーブルバイパスを備えるコネクタシステム
US9837191B2 (en) * 2014-01-02 2017-12-05 Raytheon Company Method of connecting an additive communication cable to an electrical harness
JP6442713B2 (ja) * 2014-03-26 2018-12-26 パナソニックＩｐマネジメント株式会社 電子機器、および表示装置
US10451652B2 (en) * 2014-07-16 2019-10-22 Teradyne, Inc. Coaxial structure for transmission of signals in test equipment
US10297572B2 (en) * 2014-10-06 2019-05-21 Mc10, Inc. Discrete flexible interconnects for modules of integrated circuits
CN107112696B (zh) 2014-11-12 2020-06-09 安费诺有限公司 在配合区域中具有阻抗控制的非常高速、高密度电互连系统
TWI710183B (zh) 2015-01-11 2020-11-11 美商莫仕有限公司 電路板旁路組件及其構件
WO2016112384A1 (en) 2015-01-11 2016-07-14 Molex, Llc Wire to board connectors suitable for use in bypass routing assemblies
CN107548480B (zh) 2015-05-04 2020-08-11 莫列斯有限公司 采用旁路组件的计算设备
KR20180033468A (ko) 2015-06-01 2018-04-03 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 무선 전력 및 근거리 통신기능을 갖는 소형화된 전자 시스템
WO2016196673A1 (en) 2015-06-01 2016-12-08 The Board Of Trustees Of The University Of Illinois Alternative approach to uv sensing
US20230130045A1 (en) * 2021-10-27 2023-04-27 Teramount Ltd. Detachable connector for co-packaged optics
KR102497583B1 (ko) * 2015-10-27 2023-02-10 삼성전자주식회사 유연한 연결부를 갖는 반도체 장치 및 그 제조방법
US10312967B2 (en) * 2015-12-15 2019-06-04 Nvidia Corporation System and method for cross-talk cancellation in single-ended signaling
US10424856B2 (en) 2016-01-11 2019-09-24 Molex, Llc Routing assembly and system using same
WO2017123614A1 (en) 2016-01-11 2017-07-20 Molex, Llc Cable connector assembly
TWI790785B (zh) 2016-05-31 2023-01-21 美商安芬諾股份有限公司 電終端、纜線總成以及纜線端接方法
CN114158186A (zh) * 2016-09-19 2022-03-08 英特尔公司 用于长主机路由的替代电路装置
CN115189187A (zh) 2016-10-19 2022-10-14 安费诺有限公司 柔性屏蔽件及电连接器
WO2018124004A1 (ja) * 2016-12-28 2018-07-05 株式会社村田製作所 電子機器
CN211831342U (zh) 2017-02-03 2020-10-30 株式会社村田制作所 内插件以及电子设备
US10044155B1 (en) * 2017-05-10 2018-08-07 Qualcomm Incorporated Connector for connecting a device to a plurality of pads arranged at different radial distances from the source
TWI790268B (zh) 2017-08-03 2023-01-21 美商安芬諾股份有限公司 用於低損耗互連系統的連接器及包含該連接器的電子系統
US20190051587A1 (en) * 2017-08-11 2019-02-14 Marvell Israel (M.I.S.L) Ltd. Ic package
FR3070573A1 (fr) * 2017-08-25 2019-03-01 Stmicroelectronics (Grenoble 2) Sas Dispositif electronique incluant au moins une puce electronique et ensemble electronique
US10910748B2 (en) 2017-11-13 2021-02-02 Te Connectivity Corporation Cable socket connector assembly for an electronic
US11508663B2 (en) 2018-02-02 2022-11-22 Marvell Israel (M.I.S.L) Ltd. PCB module on package
US10665973B2 (en) 2018-03-22 2020-05-26 Amphenol Corporation High density electrical connector
WO2019195319A1 (en) 2018-04-02 2019-10-10 Ardent Concepts, Inc. Controlled-impedance compliant cable termination
CN109193200B (zh) * 2018-06-08 2024-01-23 安费诺电子装配（厦门）有限公司 一种带旋转锁杆的线端连接器、连接器组件及其使用方法
US10716213B2 (en) 2018-07-28 2020-07-14 Hewlett Packard Enterprise Development Lp Direct connection of high speed signals on PCB chip
CN209016312U (zh) 2018-07-31 2019-06-21 安费诺电子装配（厦门）有限公司 一种线端连接器及连接器组件
US10931062B2 (en) 2018-11-21 2021-02-23 Amphenol Corporation High-frequency electrical connector
CN111367727B (zh) * 2018-12-25 2023-11-17 中兴通讯股份有限公司 连接器结构，时延差的计算方法及装置
CN113474706B (zh) 2019-01-25 2023-08-29 富加宜（美国）有限责任公司 被配置用于线缆连接至中间板的i/o连接器
CN113557459B (zh) 2019-01-25 2023-10-20 富加宜（美国）有限责任公司 被配置用于线缆连接到中板的i/o连接器
CN113728521A (zh) 2019-02-22 2021-11-30 安费诺有限公司 高性能线缆连接器组件
US20220151079A1 (en) * 2019-02-25 2022-05-12 Reflex Photonics Inc. Method and assembly for board to board connection of active devices
CN109856499A (zh) * 2019-03-22 2019-06-07 京东方科技集团股份有限公司 一种驱动部件及其检测方法、显示装置
CN114144875A (zh) 2019-06-10 2022-03-04 马维尔以色列(M.I.S.L.)有限公司 具有顶侧存储器模块的ic封装
US11552432B2 (en) * 2019-08-12 2023-01-10 High Speed Interconnects, Llc Methods and apparatus for RF shield and cable attachment system
US20190387634A1 (en) * 2019-08-29 2019-12-19 Intel Corporation System, apparatus and method for providing a symmetric multi-processor high-speed link
US11735852B2 (en) 2019-09-19 2023-08-22 Amphenol Corporation High speed electronic system with midboard cable connector
US11282806B2 (en) 2019-10-11 2022-03-22 Marvell Asia Pte, Ltd. Partitioned substrates with interconnect bridge
JP2022511581A (ja) * 2019-11-15 2022-02-01 バイドゥ ドットコム タイムス テクノロジー （ベイジン） カンパニー リミテッド フレキシブルケーブル接続に基づく分散型ａｉトレーニングトポロジー
WO2021154702A1 (en) 2020-01-27 2021-08-05 Fci Usa Llc High speed connector
CN115516717A (zh) 2020-01-27 2022-12-23 富加宜（美国）有限责任公司 高速、高密度直配式正交连接器
CN113258325A (zh) 2020-01-28 2021-08-13 富加宜（美国）有限责任公司 高频中板连接器
US11862901B2 (en) 2020-12-15 2024-01-02 Teradyne, Inc. Interposer
US11604219B2 (en) 2020-12-15 2023-03-14 Teradyne, Inc. Automatic test equipement having fiber optic connections to remote servers
CN116888728A (zh) * 2021-04-29 2023-10-13 华为技术有限公司 电路板装配件和电子设备
CN115426541A (zh) * 2021-05-17 2022-12-02 华为技术有限公司 电子组件、交换机及计算机系统
USD1002553S1 (en) 2021-11-03 2023-10-24 Amphenol Corporation Gasket for connector
US20230163113A1 (en) * 2021-11-22 2023-05-25 Qualcomm Incorporated Package comprising channel interconnects located between solder interconnects
US20230299035A1 (en) * 2022-03-18 2023-09-21 Meta Platforms, Inc. Flex bonded integrated circuits

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536857A (ja) * 1991-07-30 1993-02-12 Toshiba Corp 半導体集積回路実装基板
JPH0730224A (ja) * 1991-12-02 1995-01-31 Nippon Telegr & Teleph Corp <Ntt> 電子装置の実装構造
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JPH11340601A (ja) * 1998-05-25 1999-12-10 Fujikura Ltd 光素子の取付方法およびフレキシブルプリント配線板
JP2000091751A (ja) * 1998-09-10 2000-03-31 Toyo Commun Equip Co Ltd 積層基板を用いた高周波回路
JP2001185648A (ja) * 1999-12-24 2001-07-06 Mitsubishi Electric Corp 半導体装置
JP2001244409A (ja) * 2000-02-29 2001-09-07 Kyocera Corp 高周波モジュール
JP2001352001A (ja) * 2000-06-05 2001-12-21 Shinko Electric Ind Co Ltd 電子部品搭載用キャリア、電子部品の実装方法及び半導体装置

Family Cites Families (127)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3795845A (en) * 1972-12-26 1974-03-05 Ibm Semiconductor chip having connecting pads arranged in a non-orthogonal array
JPS5278069A (en) * 1975-12-24 1977-07-01 Fuji Kinzoku Kakou Kk Printed circuit board
US4095866A (en) * 1977-05-19 1978-06-20 Ncr Corporation High density printed circuit board and edge connector assembly
US4202007A (en) * 1978-06-23 1980-05-06 International Business Machines Corporation Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers
DE3038665C2 (de) * 1980-10-13 1990-03-29 Riba-Prüftechnik GmbH, 7801 Schallstadt Prüfeinrichtung zum Überprüfen von mit Leiterbahnen versehenen Leiterplatten
FR2495846A1 (fr) * 1980-12-05 1982-06-11 Cii Honeywell Bull Dispositif de connexion electrique a haute densite de contacts
US4458297A (en) * 1981-01-16 1984-07-03 Mosaic Systems, Inc. Universal interconnection substrate
JPS59155950A (ja) * 1983-02-25 1984-09-05 Shinko Electric Ind Co Ltd 半導体装置用セラミックパッケージ
US4543715A (en) * 1983-02-28 1985-10-01 Allied Corporation Method of forming vertical traces on printed circuit board
US4543713A (en) * 1983-08-08 1985-10-01 At&T Technologies, Inc. Technique for inserting connector leads into a circuit board
US4812792A (en) * 1983-12-22 1989-03-14 Trw Inc. High-frequency multilayer printed circuit board
GB2161033B (en) * 1984-06-21 1988-05-25 Gen Electric Co Plc Programmable bed-of-nails test access jigs with electro-rheological fluid actuation
CA1237820A (en) * 1985-03-20 1988-06-07 Hitachi, Ltd. Multilayer printed circuit board
JPS61287253A (ja) * 1985-06-14 1986-12-17 Hitachi Ltd 半導体装置
US4644092A (en) * 1985-07-18 1987-02-17 Amp Incorporated Shielded flexible cable
US4748495A (en) * 1985-08-08 1988-05-31 Dypax Systems Corporation High density multi-chip interconnection and cooling package
US4731643A (en) * 1985-10-21 1988-03-15 International Business Machines Corporation Logic-circuit layout for large-scale integrated circuits
JPS62136098A (ja) * 1985-12-09 1987-06-19 富士通株式会社 高密度配線基板
US4881905A (en) 1986-05-23 1989-11-21 Amp Incorporated High density controlled impedance connector
US4768154A (en) * 1987-05-08 1988-08-30 Telesis Systems Corporation Computer aided printed circuit board wiring
FR2616503B1 (fr) * 1987-06-11 1992-07-10 Ferco Int Usine Ferrures Amortisseur a double action provoquant le laminage d'un fluide au passage d'un etranglement
US5136123A (en) * 1987-07-17 1992-08-04 Junkosha Co., Ltd. Multilayer circuit board
US4814945A (en) * 1987-09-18 1989-03-21 Trw Inc. Multilayer printed circuit board for ceramic chip carriers
FR2621173B1 (fr) * 1987-09-29 1989-12-08 Bull Sa Boitier pour circuit integre de haute densite
US4799617A (en) * 1987-10-09 1989-01-24 Advanced Techniques Co., Inc. Convection heat attachment and removal instrument for surface mounted assemblies
US4956749A (en) * 1987-11-20 1990-09-11 Hewlett-Packard Company Interconnect structure for integrated circuits
US4861251A (en) * 1988-02-29 1989-08-29 Diehard Engineering, Inc. Apparatus for encapsulating selected portions of a printed circuit board
US4838800A (en) * 1988-05-23 1989-06-13 Gte Products Corporation High density interconnect system
US4935584A (en) * 1988-05-24 1990-06-19 Tektronix, Inc. Method of fabricating a printed circuit board and the PCB produced
US5019946A (en) * 1988-09-27 1991-05-28 General Electric Company High density interconnect with high volumetric efficiency
US4994938A (en) * 1988-12-28 1991-02-19 Texas Instruments Incorporated Mounting of high density components on substrate
US4991115A (en) * 1989-05-16 1991-02-05 Excellon Industries, Inc. Method of mapping geometric entities from a continuous plane to a discrete plane
JPH07111971B2 (ja) * 1989-10-11 1995-11-29 三菱電機株式会社 集積回路装置の製造方法
US4960386A (en) * 1989-10-17 1990-10-02 Molex Incorporated High deflection, high density single sided electrical connector
US5185502A (en) * 1989-12-01 1993-02-09 Cray Research, Inc. High power, high density interconnect apparatus for integrated circuits
US4969826A (en) 1989-12-06 1990-11-13 Amp Incorporated High density connector for an IC chip carrier
US5012924A (en) * 1990-03-19 1991-05-07 R. H. Murphy Company, Inc. Carriers for integrated circuits and the like
US5009611A (en) * 1990-05-23 1991-04-23 Molex Incorporated High density electrical connector for printed circuit boards
US5162792A (en) 1990-08-03 1992-11-10 American Telephone And Telegraph Company On-the-fly arrangement for interconnecting leads and connectors
US5135123A (en) * 1990-09-20 1992-08-04 Phoenix Closures, Inc. Tamper-evident closure with a separately formed break away band
US5220490A (en) * 1990-10-25 1993-06-15 Microelectronics And Computer Technology Corporation Substrate interconnect allowing personalization using spot surface links
US5155577A (en) * 1991-01-07 1992-10-13 International Business Machines Corporation Integrated circuit carriers and a method for making engineering changes in said carriers
US5634093A (en) * 1991-01-30 1997-05-27 Kabushiki Kaisha Toshiba Method and CAD system for designing wiring patterns using predetermined rules
US5227013A (en) * 1991-07-25 1993-07-13 Microelectronics And Computer Technology Corporation Forming via holes in a multilevel substrate in a single step
US5165984A (en) 1991-07-30 1992-11-24 At&T Bell Laboratories Stepped multilayer interconnection apparatus and method of making the same
US5291375A (en) * 1991-09-30 1994-03-01 Kabushiki Kaisha Toshiba Printed circuit board and electric device configured to facilitate bonding
US5309324A (en) * 1991-11-26 1994-05-03 Herandez Jorge M Device for interconnecting integrated circuit packages to circuit boards
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5404047A (en) * 1992-07-17 1995-04-04 Lsi Logic Corporation Semiconductor die having a high density array of composite bond pads
US5417577A (en) * 1992-09-23 1995-05-23 At&T Corp. Interconnection method and apparatus
JP2595541Y2 (ja) 1993-01-13 1999-05-31 住友電装株式会社 コネクタ
US5306162A (en) * 1993-04-14 1994-04-26 Compaq Computer Corporation Clamp connector apparatus for removably coupling a flexible ribbon cable to a printed circuit board
DE4313251C2 (de) * 1993-04-23 2003-03-27 Bosch Gmbh Robert Sensorelement zur Bestimmung der Gaskomponentenkonzentration
US5572040A (en) * 1993-07-12 1996-11-05 Peregrine Semiconductor Corporation High-frequency wireless communication system on a single ultrathin silicon on sapphire chip
US5343074A (en) * 1993-10-04 1994-08-30 Motorola, Inc. Semiconductor device having voltage distribution ring(s) and method for making the same
JP3037043B2 (ja) * 1993-10-29 2000-04-24 日本電気株式会社 プリント基板のテスト容易化回路実装方式
US5490040A (en) * 1993-12-22 1996-02-06 International Business Machines Corporation Surface mount chip package having an array of solder ball contacts arranged in a circle and conductive pin contacts arranged outside the circular array
US5424492A (en) * 1994-01-06 1995-06-13 Dell Usa, L.P. Optimal PCB routing methodology for high I/O density interconnect devices
US6339191B1 (en) * 1994-03-11 2002-01-15 Silicon Bandwidth Inc. Prefabricated semiconductor chip carrier
TW256013B (en) * 1994-03-18 1995-09-01 Hitachi Seisakusyo Kk Installation board
JP3192057B2 (ja) * 1994-03-18 2001-07-23 富士通株式会社 配線プログラム生成方法及びその装置
US5544018A (en) * 1994-04-13 1996-08-06 Microelectronics And Computer Technology Corporation Electrical interconnect device with customizeable surface layer and interwoven signal lines
US5684332A (en) 1994-05-27 1997-11-04 Advanced Semiconductor Engineering, Inc. Method of packaging a semiconductor device with minimum bonding pad pitch and packaged device therefrom
JP3202490B2 (ja) * 1994-07-22 2001-08-27 株式会社東芝 集積回路のレイアウト方法及び集積回路のレイアウト装置
US5491364A (en) * 1994-08-31 1996-02-13 Delco Electronics Corporation Reduced stress terminal pattern for integrated circuit devices and packages
US5498767A (en) * 1994-10-11 1996-03-12 Motorola, Inc. Method for positioning bond pads in a semiconductor die layout
US5822214A (en) * 1994-11-02 1998-10-13 Lsi Logic Corporation CAD for hexagonal architecture
JP2570637B2 (ja) * 1994-11-28 1997-01-08 日本電気株式会社 Ｍｃｍキャリア
US5715274A (en) 1995-01-09 1998-02-03 Lsi Logic Corporation Method and system for communicating between a plurality of semiconductor devices
US5701233A (en) * 1995-01-23 1997-12-23 Irvine Sensors Corporation Stackable modules and multimodular assemblies
KR0159987B1 (ko) * 1995-07-05 1998-12-01 아남산업주식회사 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이(bga) 반도체 패캐지의 열 방출구조
US5578870A (en) 1995-08-03 1996-11-26 Precision Connector Designs, Inc. Top loading test socket for ball grid arrays
US5786631A (en) * 1995-10-04 1998-07-28 Lsi Logic Corporation Configurable ball grid array package
TW353223B (en) 1995-10-10 1999-02-21 Acc Microelectronics Corp Semiconductor board providing high signal pin utilization
US5784262A (en) * 1995-11-06 1998-07-21 Symbios, Inc. Arrangement of pads and through-holes for semiconductor packages
WO1997019962A1 (fr) * 1995-11-27 1997-06-05 Kaneka Corporation Processus de production de polymeres comportant des groupes fonctionnels
US5691569A (en) 1995-12-20 1997-11-25 Intel Corporation Integrated circuit package that has a plurality of staggered pins
US5796589A (en) * 1995-12-20 1998-08-18 Intel Corporation Ball grid array integrated circuit package that has vias located within the solder pads of a package
JPH09232697A (ja) * 1996-02-20 1997-09-05 Canon Inc プリント配線板
US5587944A (en) 1996-03-18 1996-12-24 Motorola High density multistate SRAM and cell
US5730606A (en) * 1996-04-02 1998-03-24 Aries Electronics, Inc. Universal production ball grid array socket
US5781446A (en) * 1996-05-07 1998-07-14 Flexible Solutions, Inc. System and method for multi-constraint domain electronic system design mapping
US5723906A (en) * 1996-06-07 1998-03-03 Hewlett-Packard Company High-density wirebond chip interconnect for multi-chip modules
US6361794B1 (en) * 1996-06-12 2002-03-26 Basf Corporation Method of making ibuprofen and narcotic analgesic composition
US5774340A (en) * 1996-08-28 1998-06-30 International Business Machines Corporation Planar redistribution structure and printed wiring device
US5715724A (en) * 1996-09-03 1998-02-10 Chambersburg Engineering Company Adaptive, self-regulating forging hammer control system
US5926714A (en) * 1996-12-03 1999-07-20 Advanced Micro Devices, Inc. Detached drain MOSFET
US6230450B1 (en) * 1996-12-27 2001-05-15 Sumitomo Construction Co., Ltd. Damping top, damping rod, and damping device using same
US6181718B1 (en) * 1997-01-08 2001-01-30 Matsushita Electric Industrial Co., Ltd. Electronically cooled semiconductor laser module with modified ground line inductance
US6281590B1 (en) * 1997-04-09 2001-08-28 Agere Systems Guardian Corp. Circuit and method for providing interconnections among individual integrated circuit chips in a multi-chip module
US6060772A (en) * 1997-06-30 2000-05-09 Kabushiki Kaisha Toshiba Power semiconductor module with a plurality of semiconductor chips
JPH1168031A (ja) * 1997-08-11 1999-03-09 Mitsubishi Electric Corp Ｉｃモジュールおよび半導体部品
US6121679A (en) * 1998-03-10 2000-09-19 Luvara; John J. Structure for printed circuit design
US6310303B1 (en) * 1998-03-10 2001-10-30 John J. Luvara Structure for printed circuit design
US6704204B1 (en) * 1998-06-23 2004-03-09 Intel Corporation IC package with edge connect contacts
US6250934B1 (en) * 1998-06-23 2001-06-26 Intel Corporation IC package with quick connect feature
US5977640A (en) 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
US6087732A (en) * 1998-09-28 2000-07-11 Lucent Technologies, Inc. Bond pad for a flip-chip package
US6310398B1 (en) * 1998-12-03 2001-10-30 Walter M. Katz Routable high-density interfaces for integrated circuit devices
JP3767246B2 (ja) 1999-05-26 2006-04-19 富士通株式会社 複合モジュール及びプリント回路基板ユニット
US6388208B1 (en) * 1999-06-11 2002-05-14 Teradyne, Inc. Multi-connection via with electrically isolated segments
US6137064A (en) * 1999-06-11 2000-10-24 Teradyne, Inc. Split via surface mount connector and related techniques
US6150729A (en) 1999-07-01 2000-11-21 Lsi Logic Corporation Routing density enhancement for semiconductor BGA packages and printed wiring boards
US6304450B1 (en) * 1999-07-15 2001-10-16 Incep Technologies, Inc. Inter-circuit encapsulated packaging
US6285560B1 (en) * 1999-09-20 2001-09-04 Texas Instruments Incorporated Method for increasing device reliability by selectively depopulating solder balls from a foot print of a ball grid array (BGA) package, and device so modified
US6559531B1 (en) * 1999-10-14 2003-05-06 Sun Microsystems, Inc. Face to face chips
US6264476B1 (en) * 1999-12-09 2001-07-24 High Connection Density, Inc. Wire segment based interposer for high frequency electrical connection
US6642808B2 (en) * 2000-05-30 2003-11-04 Kyocera Corporation High frequency package, wiring board, and high frequency module having a cyclically varying transmission characteristic
JP2002252506A (ja) * 2000-12-22 2002-09-06 Canon Inc ケーブル接続構造及び該ケーブル接続構造を有する電子機器
US6507496B2 (en) * 2001-05-31 2003-01-14 Intel Corporation Module having integrated circuit packages coupled to multiple sides with package types selected based on inductance of leads to couple the module to another component
JP2003039331A (ja) * 2001-08-01 2003-02-13 Noritake Co Ltd 樹脂製コア部を有する砥石車とその製造方法及び再利用方法
US6882034B2 (en) * 2001-08-29 2005-04-19 Micron Technology, Inc. Routing element for use in multi-chip modules, multi-chip modules including the routing element, and methods
US6599031B2 (en) * 2001-09-12 2003-07-29 Intel Corporation Optical/electrical interconnects and package for high speed signaling
US6882546B2 (en) * 2001-10-03 2005-04-19 Formfactor, Inc. Multiple die interconnect system
US6893885B2 (en) * 2002-01-18 2005-05-17 The Regents Of The University Of Michigan Method for electrically and mechanically connecting microstructures using solder
US6867668B1 (en) * 2002-03-18 2005-03-15 Applied Micro Circuits Corporation High frequency signal transmission from the surface of a circuit substrate to a flexible interconnect cable
US6797891B1 (en) * 2002-03-18 2004-09-28 Applied Micro Circuits Corporation Flexible interconnect cable with high frequency electrical transmission line
US7021833B2 (en) * 2002-03-22 2006-04-04 Ban-Poh Loh Waveguide based optical coupling of a fiber optic cable and an optoelectronic device
US7750446B2 (en) * 2002-04-29 2010-07-06 Interconnect Portfolio Llc IC package structures having separate circuit interconnection structures and assemblies constructed thereof
JP2005524239A (ja) * 2002-04-29 2005-08-11 シリコン・パイプ・インコーポレーテッド ダイレクト・コネクト形信号システム
US6686666B2 (en) * 2002-05-16 2004-02-03 Intel Corporation Breaking out signals from an integrated circuit footprint
US6839885B2 (en) * 2002-08-22 2005-01-04 Agilent Technologies, Inc. Determining via placement in the printed circuit board of a wireless test fixture
US6919508B2 (en) * 2002-11-08 2005-07-19 Flipchip International, Llc Build-up structures with multi-angle vias for chip to chip interconnects and optical bussing
US20040094328A1 (en) * 2002-11-16 2004-05-20 Fjelstad Joseph C. Cabled signaling system and components thereof
US7550842B2 (en) * 2002-12-12 2009-06-23 Formfactor, Inc. Integrated circuit assembly
JP3936925B2 (ja) * 2003-06-30 2007-06-27 日本オプネクスト株式会社 光伝送モジュール
US20050133929A1 (en) * 2003-12-18 2005-06-23 Howard Gregory E. Flexible package with rigid substrate segments for high density integrated circuit systems

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536857A (ja) * 1991-07-30 1993-02-12 Toshiba Corp 半導体集積回路実装基板
JPH0730224A (ja) * 1991-12-02 1995-01-31 Nippon Telegr & Teleph Corp <Ntt> 電子装置の実装構造
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JPH11340601A (ja) * 1998-05-25 1999-12-10 Fujikura Ltd 光素子の取付方法およびフレキシブルプリント配線板
JP2000091751A (ja) * 1998-09-10 2000-03-31 Toyo Commun Equip Co Ltd 積層基板を用いた高周波回路
JP2001185648A (ja) * 1999-12-24 2001-07-06 Mitsubishi Electric Corp 半導体装置
JP2001244409A (ja) * 2000-02-29 2001-09-07 Kyocera Corp 高周波モジュール
JP2001352001A (ja) * 2000-06-05 2001-12-21 Shinko Electric Ind Co Ltd 電子部品搭載用キャリア、電子部品の実装方法及び半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014096667A (ja) * 2012-11-08 2014-05-22 Murata Mfg Co Ltd モジュール
WO2017127513A1 (en) * 2016-01-19 2017-07-27 Molex, Llc Integrated routing assembly and system using same

Also Published As

Publication number Publication date
AU2003223783A1 (en) 2003-11-17
US20090108416A1 (en) 2009-04-30
EP1506568A2 (en) 2005-02-16
JP5437137B2 (ja) 2014-03-12
US7989929B2 (en) 2011-08-02
EP1506568B1 (en) 2016-06-01
US7307293B2 (en) 2007-12-11
AU2003223783A8 (en) 2003-11-17
US20030222282A1 (en) 2003-12-04
CN1659810A (zh) 2005-08-24
CN1659810B (zh) 2012-04-25
WO2003094203A3 (en) 2004-01-08
EP1506568A4 (en) 2008-09-24
WO2003094203A2 (en) 2003-11-13
JP2005524239A (ja) 2005-08-11

Similar Documents

Publication Publication Date Title
JP5437137B2 (ja) ダイレクト・コネクト形信号システム
US7652381B2 (en) Interconnect system without through-holes
US5343366A (en) Packages for stacked integrated circuit chip cubes
KR100502119B1 (ko) 접촉 구조물 및 그 조립 기구
USRE42785E1 (en) Semiconductor module with serial bus connection to multiple dies
US7671449B2 (en) Structures and methods for an application of a flexible bridge
KR101118711B1 (ko) 중앙 콘택을 구비한 적층형 마이크로전자 조립체
US6847529B2 (en) Ultra-low impedance power interconnection system for electronic packages
US20060095639A1 (en) Structures and methods for proximity communication using bridge chips
US7517228B2 (en) Surface mounted micro-scale springs for separable interconnection of package substrate and high-speed flex-circuit
US9768536B2 (en) Socket with routed contacts
US7649245B2 (en) Structures and methods for a flexible bridge that enables high-bandwidth communication
US8450201B2 (en) Multimode signaling on decoupled input/output and power channels
US20030068920A1 (en) High density, high frequency memory chip modules having thermal management structures
KR20010006931A (ko) 접점 구조물의 패키징 및 상호접속부
JPH04229645A (ja) 電子回路パッケージ・モジュール
KR20000023293A (ko) 접촉 구조체의 패키징 및 상호접속 장치
US20130181360A1 (en) Integrated circuit connectivity using flexible circuitry
US7068120B2 (en) Electromagnetic bus coupling having an electromagnetic coupling interposer
US7405364B2 (en) Decoupled signal-power substrate architecture
JPH04290258A (ja) マルチチップモジュール
US9245828B2 (en) High speed signal conditioning package
KR101811738B1 (ko) 중앙 콘택을 구비한 적층형 마이크로전자 조립체
US6697260B1 (en) High-speed package design with suspended substrates and PCB

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110119

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130220

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131211

R150 Certificate of patent or registration of utility model

Ref document number: 5437137

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees