KR101150454B1 - 스타형 분기점을 갖는 메모리 모듈 및 그 형성방법 - Google Patents

스타형 분기점을 갖는 메모리 모듈 및 그 형성방법 Download PDF

Info

Publication number
KR101150454B1
KR101150454B1 KR1020070078571A KR20070078571A KR101150454B1 KR 101150454 B1 KR101150454 B1 KR 101150454B1 KR 1020070078571 A KR1020070078571 A KR 1020070078571A KR 20070078571 A KR20070078571 A KR 20070078571A KR 101150454 B1 KR101150454 B1 KR 101150454B1
Authority
KR
South Korea
Prior art keywords
memory devices
substrate
main body
memory
star
Prior art date
Application number
KR1020070078571A
Other languages
English (en)
Other versions
KR20090014537A (ko
Inventor
김도형
오병하
박영준
고용호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070078571A priority Critical patent/KR101150454B1/ko
Priority to US12/221,728 priority patent/US7821803B2/en
Publication of KR20090014537A publication Critical patent/KR20090014537A/ko
Application granted granted Critical
Publication of KR101150454B1 publication Critical patent/KR101150454B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making

Abstract

스타형 분기점을 갖는 메모리 모듈 및 그 형성방법을 제공한다. 상기 메모리 모듈은 기판 본체을 구비한다. 상기 기판 본체에 2행 및 2열 배열 이상으로 탑재된 메모리 장치들이 배치된다. 상기 메모리 장치들과 전기적으로 접속되는 스타형 분기점(star-type topology)이 배치된다. 상기 메모리 장치들 중 서로 인접한 한쌍 또는 다수의 쌍은 각각 점대칭 구조를 갖는다. 스타형 분기점을 갖는 메모리 모듈의 형성방법 또한 제공된다.
Figure R1020070078571
스타형 분기점, 메모리 장치, 기판 본체, 점대칭 구조

Description

스타형 분기점을 갖는 메모리 모듈 및 그 형성방법{Memory module having star-type topology and method of fabricating the same}
본 발명은 반도체장치 및 그 형성방법에 관한 것으로, 특히 스타형 분기점을 갖는 메모리 모듈 및 그 형성방법에 관한 것이다.
개인용 컴퓨터, 시스템 서버, 및 통신기기 등 다수의 전자시스템들은 데이터의 저장장치로서 메모리 모듈을 채택하고 있다. 상기 메모리 모듈은 인쇄회로기판(printed circuit board)에 부착된 메모리 장치들 및 개별소자들(discrete devices)을 구비한다. 상기 인쇄회로기판에는 외부 커넥터에 전기적으로 접속하기 위한 탭들(tabs)이 제공된다.
상기 메모리 장치들은 디램(DRAM) 또는 에스램(SRAM)과 같은 휘발성 메모리소자를 구비한다. 상기 개별소자들은 저항(resistor), 커패시터(capacitor), 인덕터(inductor), 레지스터(register), 프로그래머블 소자(programmable device), 또는 비 휘발성 메모리소자(non-volatile memory device)일 수 있다. 상기 개별소자 들은 상기 탭들에 인가되는 외부 신호들을 상기 메모리 장치들에 저장할 수 있도록 분배하는 역할을 한다. 상기 메모리 장치들에 저장된 데이터는 상기 개별소자들을 경유하여 읽어낼 수 있다.
도 1은 종래의 메모리 모듈을 설명하기 위한 평면도이다.
도 1을 참조하면, 종래의 메모리 모듈은 기판 본체(11)에 부착된 메모리 장치들(15) 및 개별소자들(17)을 구비한다. 상기 기판 본체(11)의 가장자리에 탭들(tabs; 13)이 배치된다. 상기 기판 본체(11) 및 상기 탭들(13)은 인쇄회로기판을 구성한다. 상기 메모리 장치들(15)에 각각 표시된 참조부호 P는 상기 메모리 장치들(15)의 1번 핀의 위치를 기준으로 표시된 마크이다.
상기 기판 본체(11)는 통상적으로 4층 내지 8층의 기판들을 접착하여 형성한 다층 기판 구조가 널리 사용된다. 상기 탭들(13)은 상기 기판 본체(11)의 내부에 형성된 배선들을 통하여 상기 메모리 장치들(15) 및 상기 개별소자들(17)과 전기적으로 접속될 수 있다. 또한, 상기 탭들(13)은 상기 메모리 장치들(15) 및 상기 개별소자들(17)을 외부장치에 전기적으로 접속해주는 역할을 한다.
상기 기판 본체(11)는 장축 및 단축을 구비할 수 있다. 상기 메모리 장치들(15) 또한 장축 및 단축을 구비할 수 있다. 상기 메모리 장치들(15)의 단축방향이 상기 기판 본체(11)의 장축방향과 평행하도록 배치될 수 있다. 즉, 수직방향으로 배열될 수 있다. 그런데 상기 메모리 장치들(15)은 고집적화 및 대용량화에 따라 다양한 크기를 구비할 수 있다. 예를 들면, 대용량 메모리 장치(15')은 상기 메모리 장치들(15) 보다 큰 외부치수를 가질 수 있다. 이 경우에, 상기 대용량 메모 리 장치(15')을 상기 기판 본체(11)에 수직방향으로 2열로 배열하는 것이 불가능하게 된다.
종래에는 메모리 모듈의 분기점(topology)은 대부분 T-분기 형태를 가지고 있다. 그러나 점차 밀도가 높아짐에 따라 패키지 크기가 커지고 이에 기존에 모두 도 1 에 도시된 바와 같이 상기 기판 본체(11)에 대하여 수직한 방향으로 배열되었던 상기 메모리 장치들(15)도 제한된 상기 기판 본체(11) 안에 배치가 어려워져 점차 상기 기판 본체(11)에 대하여 수평한 방향과 수직한 방향으로 혼용되어 배치되거나 심지어는 모두 수평한 방향으로 배열되는 경우까지 발생하고 있다. 따라서 메모리 장치들 간의 시그널 연결과 분기점(topology)의 구성이 점차 어려워지고 있다.
결론적으로, 기판 본체 상에 메모리 장치들을 보다 효율적으로 배치하여 메모리 장치들과 분기점 사이의 내부 배선들의 길이를 균일하면서도 짧게 유지할 수 있는 기술이 필요하다.
본 발명이 이루고자 하는 기술적 과제는 상술한 종래기술의 문제점을 개선하기 위한 것으로서, 기판 본체 상에 메모리 장치들을 보다 효율적으로 배치하여 메모리 장치들과 분기점 사이의 내부 배선들의 길이를 균일하면서도 짧게 유지하기에 적합한 스타형 분기점을 갖는 메모리 모듈 및 그 형성방법을 제공하는 데 있다.
본 발명의 일 양태에 따르면, 스타형 분기점을 갖는 메모리 모듈을 제공한다. 상기 메모리 모듈은 기판 본체을 구비한다. 상기 기판 본체에 2행 및 2열 배열 이상으로 탑재된 메모리 장치들이 배치된다. 상기 메모리 장치들과 전기적으로 접속되는 스타형 분기점(star-type topology)이 배치된다. 상기 메모리 장치들 중 서로 인접한 한쌍 또는 다수의 쌍은 각각 점대칭 구조를 갖는다.
본 발명의 몇몇 실시예들에서, 상기 기판 본체는 장축 및 단축을 가질 수 있다. 상기 메모리 장치들은 장축 및 단축을 가질 수 있다.
다른 실시예들에서, 상기 메모리 장치들의 장축방향이 상기 기판 본체의 장축방향과 평행하게 배치될 수 있다.
또 다른 실시예들에서, 상기 메모리 장치들의 단축방향이 상기 기판 본체의 장축방향과 평행하게 배치될 수 있다.
또 다른 실시예들에서, 인접한 각 열들에 배치된 상기 메모리 장치들은 서로 수직한 방향으로 배치될 수 있다.
또 다른 실시예들에서, 상기 메모리 장치들은 상기 기판 본체의 단면 또는 양면에 탑재될 수 있다.
또 다른 실시예들에서, 상기 메모리 장치들이 상기 기판 본체의 단면에 4개 또는 양면에 8개 탑재된 경우, 상기 메모리 장치들은 상기 기판 본체 내부의 2개의 시그널 층(signal layer)을 통해 상기 스타형 분기점에 전기적으로 접속될 수 있다.
또 다른 실시예들에서, 상기 메모리 장치들이 상기 기판 본체의 단면에 5개, 또는 양면에 9개 또는 10개 탑재된 경우, 상기 메모리 장치들은 상기 기판 본체 내부의 3개의 시그널 층(signal layer)을 통해 상기 스타형 분기점에 전기적으로 접속될 수 있다.
또 다른 실시예들에서, 상기 기판 본체의 단면 또는 양면 가장자리에 배치된 복수의 탭들(tabs)을 더 포함할 수 있다.
또 다른 실시예들에서, 상기 기판 본체에 상기 메모리 장치들과 이격되어 배치된 개별소자들(discrete devices)이 배치될 수 있다. 상기 개별소자들(discrete devices)은 레지스터(register), 커패시터(capacitor), 인덕터(inductor), 저항(resistor), 프로그래머블 소자(programmable device), 및 비 휘발성 메모리소자(non-volatile memory device)로 이루어진 일군에서 선택된 하나를 포함할 수 있다.
또 다른 실시예들에서, 상기 메모리 장치들은 상기 스타형 분기점(star-type topology)을 통해 상기 레지스터(register)에 전기적으로 접속될 수 있다.
또 다른 실시예들에서, 상기 메모리 장치들은 휘발성 메모리소자(volatile memory device)를 포함할 수 있다.
본 발명의 다른 일 양태에 따르면, 스타형 분기점을 갖는 메모리 모듈 형성방법을 제공한다. 이 방법은 기판 본체을 준비하는 것을 포함한다. 상기 기판 본체에 2행 및 2열 배열 이상으로 메모리 장치들을 탑재한다. 이때, 상기 메모리 장치들 중 서로 인접한 한쌍 또는 다수의 쌍이 각각 점대칭 구조를 갖도록 탑재한다. 상기 기판 본체 내부의 시그널층을 통해 상기 메모리 장치들과 전기적으로 접속되는 스타형 분기점(star-type topology)을 형성한다.
본 발명의 몇몇 실시예들에서, 상기 기판 본체는 장축 및 단축을 갖도록 형성될 수 있다. 상기 메모리 장치들은 장축 및 단축을 가질 수 있다.
다른 실시예들에서, 상기 메모리 장치들의 장축방향이 상기 기판 본체의 장축방향과 평행하도록 탑재될 수 있다.
또 다른 실시예들에서, 상기 메모리 장치들의 단축방향이 상기 기판 본체의 장축방향과 평행하도록 탑재될 수 있다.
또 다른 실시예들에서, 인접한 각 열들에 탑재된 상기 메모리 장치들은 서로 수직한 방향으로 탑재될 수 있다.
또 다른 실시예들에서, 상기 메모리 장치들은 상기 기판 본체의 단면 또는 양면에 탑재될 수 있다.
또 다른 실시예들에서, 상기 메모리 장치들을 단면에 4개 또는 양면에 8개 탑재한 경우, 상기 메모리 장치들을 상기 기판 본체 내부의 2개의 시그널 층(signal layer)을 이용하여 상기 스타형 분기점에 전기적으로 접속시킬 수 있다.
또 다른 실시예들에서, 상기 메모리 장치들을 단면에 5개, 또는 양면에 9개 또는 10개 탑재한 경우, 상기 메모리 장치들을 상기 기판 본체 내부의 3개의 시그널 층(signal layer)을 이용하여 상기 스타형 분기점에 전기적으로 접속시킬 수 있다.
본 발명에 따르면, 하나의 분기점을 기준으로 1-2개 정도의 메모리 장치들을 다른 메모리 장치들과 비교하여 180도 회전하여 배치함으로써 최소의 시그널층을 사용할 수 있게 되며, 상기 메모리 장치들과 상기 분기점들을 전기적으로 접속하는데 있어 짧은 내부 배선의 사용이 가능하게 된다. 또한 상기 짧은 내부 배선을 사용함으로 인해 튜닝(tuning) 할 수 있는 배선 공간을 충분히 확보할 수 있게 되며, 종래기술과 비교하여 시그널 보전(Signal Integrity)이 향상될 수 있게 된다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전 달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
도 2는 본 발명의 실시예들에 따른 메모리 모듈을 나타낸 평면도이며, 도 3은 도 2의 메모리 모듈에서 스타형 분기점들을 나타낸 개략도이다. 또한, 도 4a, 도 4b 및 도 4c는 도 2의 메모리 모듈의 A영역에서 각각 제 1 시그널층, 제 2 시그널층 및 제 3 시그널층을 나타낸 평면도들이다.
도 2, 도 3, 도 4a, 도 4b 및 도 4c를 참조하면, 본 발명의 실시예들에 따른 메모리 모듈은 기판 본체(111)를 구비한다. 상기 기판 본체(111)에 2행 및 2열 배열 이상으로 탑재된 메모리 장치들(115,115')이 배치된다. 상기 메모리 장치들(115,115')에 각각 표시된 참조부호 P1은 상기 메모리 장치들(115,115')의 1번 핀의 위치를 기준으로 표시된 마크이다. 상기 메모리 장치들(115,115') 중 서로 인접한 한쌍 또는 다수의 쌍은 각각 점대칭 구조를 갖는다. 다시 말해, 상기 메모리 장치(115')는 상기 메모리 장치(115)를 180도 회전시켜 배치한다. 그 결과, 상기 회전된 메모리 장치(115')는 상기 메모리 장치(115)와 점대칭 구조를 갖게 된다. 상기 메모리 장치들(115,115')에 각각 표시된 상기 마크(P1)의 위치로 상기 회전된 메모리 장치들(115')을 쉽게 구분할 수 있다.
상기 메모리 장치들(115,115')은 디램(DRAM) 또는 에스램(SRAM)과 같은 휘발 성 메모리소자(volatile memory device)를 포함할 수 있다. 또한, 상기 기판 본체(111)에 개별소자들(discrete devices; 117)이 배치될 수 있다. 상기 기판 본체(111)의 일면 또는 양면 가장자리에 복수개의 탭들(tabs; 113)이 제공될 수 있다. 상기 메모리 장치들(115,115')은 단자 영역에 배치된 복수의 단자들에 의하여 상기 기판 본체(111)에 부착될 수 있다. 상기 단자들은 솔더 볼(solder ball)과 갈은 도전성 접착재료일 수 있다. 상기 개별소자들(117)은 개별소자 단자들에 의하여 상기 기판 본체(111)에 부착될 수 있다. 상기 개별소자 단자들은 솔더 볼(solder ball)과 갈은 도전성 접착재료일 수 있다.
상기 메모리 모듈은 소켓에 장착되어 외부장치와 전기적으로 접속될 수 있다. 개인용 컴퓨터, 시스템 서버, 및 통신기기 등 다수의 전자시스템들에 있어서, 상기 메모리 모듈은 그들의 데이터 저장장치로서 널리 채택될 수 있다. 예를 들면, 상기 외부장치는 개인용 컴퓨터의 메인 보드(main board)일 수 있다. 상기 소켓은 상기 메인 보드(main board)에 나란히 배치된 여러 개일 수 있다. 상기 외부장치는 상기 소켓들을 통하여 상기 메모리 모듈에 데이터를 저장하고 읽어낼 수 있다.
상기 기판 본체(111)는 장축 및 단축을 갖는 얇은 판 모양일 수 있다. 상기 메모리 장치들(115,115') 또한, 장축 및 단축을 가질 수 있다. 도 2에 도시된 바와 같이, 상기 메모리 장치들(115,115')의 장축방향이 상기 기판 본체(111)의 장축방향과 평행하게 배치될 수 있다. 또 다른 실시예들에서, 도 5에 도시된 바와 같이, 메모리 장치들(515,515')의 단축방향이 기판 본체(511)의 장축방향과 평행하게 배치될 수 있다. 또는 이와 달리, 도 6에 도시된 바와 같이 메모리 장치 들(615,615',615")은 기판 본체(611)의 단축방향으로 2열 배열 이상으로 배치되되, 상기 인접한 각 열들에 배치된 상기 메모리 장치들(615,615',615")은 서로 수직한 방향으로 배치될 수 있다. 다시 말해, 1열은 상기 기판 본체(611)의 장축방향이 상기 메모리 장치들(615")의 장축방향과 평행하게 배치되었다면, 1열은 상기 기판 본체(611)의 장축방향이 상기 메모리 장치들(615,615')의 장축방향과 수직한 방향으로 배치될 수 있다.
상기 개별소자들(117)은 저항(resistor), 커패시터(capacitor), 인덕터(inductor), 레지스터(register), 프로그래머블 소자(programmable device), 및 비 휘발성 메모리소자(non-volatile memory device)로 이루어진 일군에서 선택된 하나를 포함할 수 있다. 상기 개별소자들(117)은 상기 메모리 장치들(115,115')에 입출력되는 데이터들을 분배하는 역할을 할 수 있다. 상기 개별소자(117)는 레지스터(117)일 수 있다. 상기 개별소자들(117)은 상기 메모리 장치들(115,115') 및 상기 탭들(113)과 전기적으로 접속될 수 있다. 상기 탭들(113)은 상기 외부장치 및 상기 메모리 장치들(115,115') 사이를 전기적으로 접속해주는 역할을 할 수 있다.
상기 기판 본체(111)에 상기 메모리 장치들(115,115')과 전기적으로 접속되는 스타형 분기점들(star-type topology;ST1,ST2,ST3,ST4)이 배치될 수 있다. 도 3에 도시된 바와 같이 상기 스타형 분기점들(ST1,ST2,ST3,ST4)은 전송라인들(TL1)들을 통하여 상기 레지스터(117)와 전기적으로 접속될 수 있다. 따라서, 상기 메모리 장치들(115,115')은 상기 스타형 분기점(star-type topologyST1,ST2,ST3,ST4)을 통해 상기 레지스터(117)에 전기적으로 접속될 수 있다.
상기 기판 본체(111)는 4층 내지 8층의 얇은 박판들을 적층하여 형성한 구조체일 수 있다. 상기 기판 본체(111)의 내부에 제 1, 제 2 및 제 3 시그널층들이 제공될 수 있다. 상기 제 1, 제 2 및 제 3 시그널층들에 상기 메모리 장치들(115,115') 및 상기 레지스터(117)를 전기적으로 접속해주는 역할을 하는 내부 배선들(120',120",125',125",130")이 배치될 수 있다. 상기 내부 배선들(120',120",125',125",130")은 구리와 같은 도전성 물질일 수 있다.
상기 메모리 장치들(115,115')은 상기 기판 본체(111)의 단면 또는 양면에 탑재될 수 있다. 상기 개별소자들(117) 또한 상기 기판 본체(111)의 단면 또는 양면에 각각 장착될 수도 있다. 이에 더하여, 상기 탭들(113) 또한 상기 기판 본체(111)의 단면 또는 양면에 각각 배치될 수 있다.
상기 메모리 장치들(115,115')이 상기 기판 본체(111)의 단면에 4개 또는 양면에 8개 탑재된 경우, 상기 메모리 장치들(115,115')은 상기 기판 본체(115,115') 내부의 2개의 시그널 층(signal layer)을 통해 상기 스타형 분기점(ST1,ST3)에 전기적으로 접속될 수 있다.
또는 이와 달리, 상기 메모리 장치들(115,115')이 상기 기판 본체(111)의 단면에 5개, 또는 양면에 9개 또는 10개 탑재된 경우, 상기 메모리 장치들(115,115')은 상기 기판 본체(111) 내부의 3개의 시그널 층(signal layer)을 통해 상기 스타형 분기점(ST2,ST4)에 전기적으로 접속될 수 있다. 상술한 내용에 대해 도 4a, 도 4b 및 도 4c를 이용하여 구체적으로 설명하기로 한다.
도 4a는 제 1 시그널층의 상기 제 1 내부 배선들(120")을 도시한 것으로 상 기 제 2 분기점들(ST2)을 기준으로 두 개의 메모리 장치들(115,115')이 전기적으로 접속된 상태를 나타낸다. 이때, 상기 제 2 분기점(ST2)에 전기적으로 접속되는 상기 회전된 메모리 장치(115')는 상기 메모리 장치(115)에 대하여 180도 회전된 구조로 배치되었기 때문에 상기 제 2 분기점(ST2)까지의 상기 내부 배선들(120")의 길이를 회전되지 않은 상기 메모리 장치(115)와 동일하면서도 짧은 길이로 배치할 수 있게 된다.
만약, 상기 회전된 메모리 장치(115')가 도 7에 도시된 바와 같이 회전되지 않은 상태로 존재할 경우, 상기 제 2 분기점(ST2)에 전기적으로 접속되는 상기 메모리 장치들(115)은 내부 배선들(30)이 서로 꼬이지 않게 하기 위해 상기 내부 배선들(30)을 길게 돌아가도록 배치해야 한다. 따라서, 상기 제 2 분기점(ST2)까지의 길이가 과도하게 길어지게 되어 다른 짧은 내부 배선들(120")의 길이까지도 똑같이 길게 맞춰야 하는 문제점이 있었다.
따라서, 본 발명은 하나의 분기점을 기준으로 1-2개 정도의 상기 메모리 장치들(115')을 다른 메모리 장치들(115)과 비교하여 180도 회전하여 배치함으로써 최소의 시그널층을 사용할 수 있으며, 상기 메모리 장치들(115,115')과 상기 분기점(ST2)을 전기적으로 접속하는데 있어 짧은 내부 배선의 사용이 가능하게 된다. 또한, 상기 짧은 내부 배선을 사용함으로 인해 튜닝(tuning) 할 수 있는 배선 공간을 충분히 확보할 수 있게 되며, 종래기술과 비교하여 시그널 보전(Signal Integrity)이 향상될 수 있게 된다.
도 4b는 제 2 시그널층의 제 2 내부 배선들(125',125")을 도시한 것으로 상 기 제 1 및 제 2 분기점들(ST1,ST2)을 기준으로 각각 두 개의 메모리 장치들(115,115')이 전기적으로 접속된 상태를 나타낸다. 이때, 상기 제 1 분기점(ST1)에 전기적으로 접속되는 상기 회전된 메모리 장치(115')는 다른 메모리 장치들(115)과 비교하여 180도 회전된 구조로 배치되었기 때문에 상기 제 1 분기점(ST1)까지의 내부 배선들(125')의 길이를 회전되지 않은 상기 메모리 장치(115)와 동일하면서도 짧은 길이로 배치할 수 있게 된다.
도 4c는 제 3 시그널층의 제 3 내부 배선들(130',130")을 도시한 것으로 상기 제 1 및 제 2 분기점들(ST1,ST2)을 기준으로 메모리 장치들(115)이 전기적으로 접속된 상태를 나타낸다. 이때, 상기 메모리 장치들(115)은 모두 회전되지 않은 상태로 배열된 것이다. 그러나, 만약, 상기 회전된 메모리 장치들(115')이 도 7에 도시된 바와 같이 회전되지 않은 상태로 존재할 경우, 상기 제 3 내부 배선들(130',130") 또한 내부 배선들의 길이를 맞추기 위해 길게 돌아가도록 배치해야 하는 단점이 발생하게 된다.
도 2, 도 3, 도 4a, 도 4b 및 도 4c를 다시 참조하여 본 발명의 실시예들에 따른 메모리 모듈의 형성방법을 설명하기로 한다.
도 2, 도 3, 도 4a, 도 4b 및 도 4c를 참조하면, 본 발명의 실시예들에 따른 메모리 모듈의 형성방법은 기판 본체(111)를 준비하는 것을 포함한다. 상기 기판 본체(111)에 2행 및 2열 배열 이상으로 메모리 장치들(115,115')을 탑재한다. 상기 메모리 장치들(115,115')에 각각 표시된 참조부호 P1은 상기 메모리 장치들(115,115')의 1번 핀의 위치를 기준으로 표시된 마크이다. 이때, 상기 메모리 장 치들(115,115') 중 서로 인접한 한쌍 또는 다수의 쌍은 각각 점대칭 구조를 갖도록 탑재한다. 다시 말해, 상기 메모리 장치(115')는 상기 메모리 장치(115)를 180도 회전시켜 탑재한다. 그 결과, 상기 회전된 메모리 장치(115')는 상기 메모리 장치(115)와 점대칭 구조를 갖게 된다. 상기 메모리 장치들(115,115')에 각각 표시된 상기 마크(P1)의 위치로 상기 회전된 메모리 장치들(115')을 쉽게 구분할 수 있다.
상기 메모리 장치들(115,115')은 디램(DRAM) 또는 에스램(SRAM)과 같은 휘발성 메모리소자(volatile memory device)를 포함하도록 형성할 수 있다. 또한, 상기 기판 본체(111)에 개별소자들(discrete devices; 117)을 탑재할 수 있다. 상기 기판 본체(111)의 일면 또는 양면 가장자리에 복수개의 탭들(tabs; 113)을 형성할 수 있다. 상기 메모리 장치들(115,115')은 단자 영역에 배치된 복수의 단자들에 의하여 상기 기판 본체(111)에 탑재될 수 있다. 상기 단자들은 솔더 볼(solder ball)과 갈은 도전성 접착재료로 형성할 수 있다. 상기 개별소자들(117)은 개별소자 단자들에 의하여 상기 기판 본체(111)에 탑재될 수 있다. 상기 개별소자 단자들은 솔더 볼(solder ball)과 갈은 도전성 접착재료로 형성할 수 있다.
상기 기판 본체(111)는 장축 및 단축을 갖는 얇은 판 모양으로 준비할 수 있다. 상기 메모리 장치들(115,115') 또한, 장축 및 단축을 가지도록 형성할 수 있다. 도 2에 도시된 바와 같이, 상기 메모리 장치들(115,115')의 장축방향이 상기 기판 본체(111)의 장축방향과 평행하도록 탑재할 수 있다. 또 다른 실시예들에서, 도 5에 도시된 바와 같이, 메모리 장치들(515,515')의 단축방향이 기판 본체(511)의 장축방향과 평행하도록 탑재할 수 있다. 또는 이와 달리, 도 6에 도시된 바와 같이 메모리 장치들(615,615',615")은 기판 본체(611)의 단축방향으로 2열 배열 이상으로 탑재하되, 상기 인접한 각 열들에 탑재된 상기 메모리 장치들(615,615',615")은 서로 수직한 방향으로 탑재될 수 있다. 다시 말해, 1열은 상기 메모리 장치들(615")의 장축방향이 상기 기판 본체(611)의 장축방향과 평행하게 탑재되었다면, 1열은 상기 메모리 장치들(615,615')의 장축방향이 상기 기판 본체(611)의 장축방향과 수직한 방향으로 탑재될 수 있다.
상기 개별소자들(117)은 저항(resistor), 커패시터(capacitor), 인덕터(inductor), 레지스터(register), 프로그래머블 소자(programmable device), 및 비 휘발성 메모리소자(non-volatile memory device)로 이루어진 일군에서 선택된 하나를 포함하도록 형성할 수 있다. 상기 개별소자는(117)는 레지스터(117)일 수 있다. 상기 개별소자들(117)은 상기 메모리 장치들(115,115')에 입출력되는 데이터들을 분배하는 역할을 할 수 있다. 상기 개별소자들(117)은 상기 메모리 장치들(115,115') 및 상기 탭들(113)과 전기적으로 접속되도록 형성할 수 있다. 상기 탭들(113)은 상기 외부장치 및 상기 메모리 장치들(115,115') 사이를 전기적으로 접속해주는 역할을 할 수 있다.
상기 기판 본체(111)에 상기 메모리 장치들(115,115')과 전기적으로 접속되는 스타형 분기점들(star-type topology;ST1,ST2,ST3,ST4)을 형성할 수 있다. 도 3에 도시된 바와 같이 상기 스타형 분기점들(ST1,ST2,ST3,ST4)은 전송라인들(TL1)들을 통하여 상기 레지스터(117)와 전기적으로 접속되도록 형성될 수 있다. 따라서, 상기 메모리 장치들(115,115')은 상기 스타형 분기점(star-type topologyST1,ST2,ST3,ST4)을 통해 상기 레지스터(117)에 전기적으로 접속될 수 있다.
상기 기판 본체(111)는 4층 내지 8층의 얇은 박판들을 적층하여 형성할 수 있다. 상기 기판 본체(111)의 내부에 제 1, 제 2 및 제 3 시그널층들이 형성될 수 있다. 상기 제 1, 제 2 및 제 3 시그널층들에 상기 메모리 장치들(115,115') 및 상기 레지스터(117)를 전기적으로 접속해주는 역할을 하는 내부 배선들(120',120",125',125",130")을 형성할 수 있다. 상기 내부 배선들(120',120",125',125",130")은 구리와 같은 도전성 물질로 형성할 수 있다.
상기 메모리 장치들(115,115')은 상기 기판 본체(111)의 단면 또는 양면에 탑재될 수 있다. 상기 개별소자들(117) 또한 상기 기판 본체(111)의 단면 또는 양면에 각각 탑재될 수도 있다. 이에 더하여, 상기 탭들(113) 또한 상기 기판 본체(111)의 단면 또는 양면에 각각 탑재될 수 있다.
상기 메모리 장치들(115,115')이 상기 기판 본체(111)의 단면에 4개 또는 양면에 8개 탑재된 경우, 상기 메모리 장치들(115,115')은 상기 기판 본체(115,115') 내부의 2개의 시그널 층(signal layer)을 통해 상기 스타형 분기점(ST1,ST3)에 전기적으로 접속되도록 형성될 수 있다.
또는 이와 달리, 상기 메모리 장치들(115,115')이 상기 기판 본체(111)의 단면에 5개, 또는 양면에 9개 또는 10개 탑재된 경우, 상기 메모리 장치들(115,115')은 상기 기판 본체(111) 내부의 3개의 시그널 층(signal layer)을 통해 상기 스타형 분기점(ST2,ST4)에 전기적으로 접속되로록 형성될 수 있다. 상술한 내용에 대해 도 4a, 도 4b 및 도 4c를 이용하여 구체적으로 설명하기로 한다.
도 4a는 제 1 시그널층에 상기 제 1 내부 배선들(120")을 형성한 것으로 상기 제 2 분기점들(ST2)을 기준으로 두 개의 메모리 장치들(115,115')이 전기적으로 접속되도록 형성한다. 이때, 상기 제 2 분기점(ST2)에 전기적으로 접속되는 상기 회전된 메모리 장치(115')는 상기 메모리 장치(115)에 대하여 180도 회전된 구조로 형성되었기 때문에 상기 제 2 분기점(ST2)까지의 상기 내부 배선들(120")의 길이를 회전되지 않은 상기 메모리 장치(115)와 동일하면서도 짧은 길이로 형성할 수 있다.
따라서, 본 발명은 하나의 분기점을 기준으로 1-2개 정도의 상기 메모리 장치들(115')을 다른 메모리 장치들(115)과 비교하여 180도 회전하여 형성함으로써 최소의 시그널층을 사용할 수 있으며, 상기 메모리 장치들(115,115')과 상기 분기점(ST2)을 전기적으로 접속하는데 있어 짧은 내부 배선의 형성이 가능하게 된다. 또한, 상기 짧은 내부 배선의 형성으로 인해 튜닝(tuning) 할 수 있는 배선 공간을 충분히 확보할 수 있게 되며, 종래기술과 비교하여 시그널 보전(Signal Integrity)이 향상될 수 있게 된다.
도 4b는 제 2 시그널층에 제 2 내부 배선들(125',125")을 형성한 것으로 상기 제 1 및 제 2 분기점들(ST1,ST2)을 기준으로 각각 두 개의 메모리 장치들(115,115')이 전기적으로 접속되도록 형성한다. 이때, 상기 제 1 분기점(ST1)에 전기적으로 접속되는 상기 회전된 메모리 장치(115')는 다른 메모리 장치들(115)과 비교하여 180도 회전된 구조로 형성되었기 때문에 상기 제 1 분기점(ST1)까지의 내 부 배선들(125')의 길이를 회전되지 않은 상기 메모리 장치(115)와 동일하면서도 짧은 길이로 형성할 수 있게 된다.
도 4c는 제 3 시그널층에 제 3 내부 배선들(130',130")을 형성한 것으로 상기 제 1 및 제 2 분기점들(ST1,ST2)을 기준으로 상기 메모리 장치들(115)이 전기적으로 접속되도록 형성한다. 이때, 상기 메모리 장치들(115)은 모두 회전되지 않은 상태로 배열된 것이다. 그러나, 만약, 상기 회전된 메모리 장치들(115')이 도 7에 도시된 바와 같이 회전되지 않은 상태로 형성할 경우, 상기 제 3 내부 배선들(130',130") 또한 내부 배선들의 길이를 맞추기 위해 길게 돌아가도록 형성해야 하는 단점이 발생하게 된다.
도 1은 종래의 메모리 모듈을 설명하기 위한 평면도이다.
도 2는 본 발명의 실시예들에 따른 메모리 모듈을 나타낸 평면도이다.
도 3은 도 2의 메모리 모듈에서 스타형 분기점들을 나타낸 개략도이다.
도 4a는 도 2의 메모리 모듈의 A영역에서 제 1 시그널층을 나타낸 평면도이다.
도 4b는 도 2의 메모리 모듈의 A영역에서 제 2 시그널층을 나타낸 평면도이다.
도 4c는 도 2의 메모리 모듈의 A영역에서 제 3 시그널층을 나타낸 평면도이다.
도 5는 본 발명의 다른 실시예들에 따른 메모리 모듈을 나타낸 평면도이다.
도 6은 본 발명의 또 다른 실시예들에 따른 메모리 모듈을 나타내 평면도이다.
도 7은 도 4a에서 상기 회전된 메모리 장치(115')를 다시 180도 회전시켜 상기 메모리 장치(115)와 동일하게 배열시킨 구조의 제 1 시그널층을 나타낸 평면도이다.

Claims (23)

  1. 기판 본체;
    상기 기판 본체에 2행 및 2열 배열 이상으로 탑재된 메모리 장치들; 및
    상기 메모리 장치들과 전기적으로 접속되는 스타형 분기점(star-type topology)을 포함하되, 상기 메모리 장치들 중 서로 인접한 한쌍 또는 다수의 쌍은 각각 점대칭 구조를 갖는 메모리 모듈.
  2. 제 1 항에 있어서,
    상기 기판 본체는 장축 및 단축을 갖는 것을 특징으로 하는 메모리 모듈.
  3. 제 2 항에 있어서,
    상기 메모리 장치들은 장축 및 단축을 갖는 것을 특징으로 하는 메모리 모듈.
  4. 제 3 항에 있어서,
    상기 메모리 장치들의 장축방향이 상기 기판 본체의 장축방향과 평행하게 배치된 것을 특징으로 하는 메모리 모듈.
  5. 제 3 항에 있어서,
    인접한 각 열들에 배치된 상기 메모리 장치들은 서로 수직한 방향으로 배치된 것을 특징으로 하는 메모리 모듈.
  6. 제 1 항에 있어서,
    상기 메모리 장치들은 상기 기판 본체의 단면 또는 양면에 탑재되는 것을 특징으로 하는 메모리 모듈.
  7. 제 6 항에 있어서,
    상기 메모리 장치들이 상기 기판 본체의 단면에 4개 또는 양면에 8개 탑재된 경우, 상기 메모리 장치들은 상기 기판 본체 내부의 2개의 시그널 층(signal layer)을 통해 상기 스타형 분기점에 전기적으로 접속되는 것을 특징으로 하는 메모리 모듈.
  8. 제 6 항에 있어서,
    상기 메모리 장치들이 상기 기판 본체의 단면에 5개, 또는 양면에 9개 또는 10개 탑재된 경우, 상기 메모리 장치들은 상기 기판 본체 내부의 3개의 시그널 층(signal layer)을 통해 상기 스타형 분기점에 전기적으로 접속되는 것을 특징으로 하는 메모리 모듈.
  9. 제 1 항에 있어서,
    상기 기판 본체에 상기 메모리 장치들과 이격되어 배치된 개별소자들(discrete devices)을 더 포함하는 것을 특징으로 하는 메모리 모듈.
  10. 기판 본체을 준비하고,
    상기 기판 본체에 2행 및 2열 배열 이상으로 메모리 장치들을 탑재하되, 상기 메모리 장치들 중 서로 인접한 한쌍 또는 다수의 쌍이 각각 점대칭 구조를 갖도록 탑재하고,
    상기 기판 본체 내부의 시그널층을 통해 상기 메모리 장치들과 전기적으로 접속되는 스타형 분기점(star-type topology)을 형성하는 것을 포함하는 메모리 모듈 형성방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
KR1020070078571A 2007-08-06 2007-08-06 스타형 분기점을 갖는 메모리 모듈 및 그 형성방법 KR101150454B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070078571A KR101150454B1 (ko) 2007-08-06 2007-08-06 스타형 분기점을 갖는 메모리 모듈 및 그 형성방법
US12/221,728 US7821803B2 (en) 2007-08-06 2008-08-06 Memory module having star-type topology and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070078571A KR101150454B1 (ko) 2007-08-06 2007-08-06 스타형 분기점을 갖는 메모리 모듈 및 그 형성방법

Publications (2)

Publication Number Publication Date
KR20090014537A KR20090014537A (ko) 2009-02-11
KR101150454B1 true KR101150454B1 (ko) 2012-06-01

Family

ID=40534045

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070078571A KR101150454B1 (ko) 2007-08-06 2007-08-06 스타형 분기점을 갖는 메모리 모듈 및 그 형성방법

Country Status (2)

Country Link
US (1) US7821803B2 (ko)
KR (1) KR101150454B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11043246B2 (en) 2019-04-18 2021-06-22 Samsung Electronics Co, Ltd. Memory modules including a mirroring circuit and methods of operating the same
CN114141279A (zh) 2020-09-04 2022-03-04 美光科技公司 存储器拓扑

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004062725A (ja) 2002-07-31 2004-02-26 Elpida Memory Inc メモリモジュール及びメモリシステム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7404032B2 (en) * 2000-01-05 2008-07-22 Rambus Inc. Configurable width buffered module having switch elements
US7356639B2 (en) * 2000-01-05 2008-04-08 Rambus Inc. Configurable width buffered module having a bypass circuit
US7363422B2 (en) * 2000-01-05 2008-04-22 Rambus Inc. Configurable width buffered module
JP2005524239A (ja) * 2002-04-29 2005-08-11 シリコン・パイプ・インコーポレーテッド ダイレクト・コネクト形信号システム
JP3742044B2 (ja) 2002-08-20 2006-02-01 エルピーダメモリ株式会社 メモリシステム及びメモリモジュール
US7113418B2 (en) 2003-11-04 2006-09-26 Hewlett-Packard Development Company, L.P. Memory systems and methods
KR100665840B1 (ko) 2004-12-10 2007-01-09 삼성전자주식회사 데이지 체인 구조의 메모리 모듈 및 그의 형성 방법
US7339840B2 (en) 2005-05-13 2008-03-04 Infineon Technologies Ag Memory system and method of accessing memory chips of a memory system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004062725A (ja) 2002-07-31 2004-02-26 Elpida Memory Inc メモリモジュール及びメモリシステム

Also Published As

Publication number Publication date
US7821803B2 (en) 2010-10-26
US20090097297A1 (en) 2009-04-16
KR20090014537A (ko) 2009-02-11

Similar Documents

Publication Publication Date Title
US11063017B2 (en) Embedded organic interposer for high bandwidth
US10804139B2 (en) Semiconductor system
US8399301B2 (en) Mounting structures for integrated circuit modules
US7728444B2 (en) Wiring board
US20060050496A1 (en) Thin module system and method
US20050083664A1 (en) Sockets for module extension and memory system using same
JP2007129185A (ja) 半導体メモリモジュール
US8143720B2 (en) Semiconductor module with micro-buffers
TW202042362A (zh) 包含以一第一方向對齊之第一焊點互連件及以一第二方向對齊之第二焊點互連件之裝置
US9928883B2 (en) TFD I/O partition for high-speed, high-density applications
KR20180067695A (ko) 제어된 임피던스 부하를 갖는 고대역폭 메모리 응용
KR101150454B1 (ko) 스타형 분기점을 갖는 메모리 모듈 및 그 형성방법
US7458821B2 (en) Electrical interface for memory connector
KR100895812B1 (ko) 적층 반도체 패키지
US9087702B2 (en) Edge coupling of semiconductor dies
KR100810613B1 (ko) 개별소자들의 개선된 배치 구조를 갖는 메모리 모듈
US9480161B2 (en) Thin low profile strip dual in-line memory module
US9570383B2 (en) Semiconductor package, module substrate and semiconductor package module having the same
US6817869B1 (en) Connector for transporting signals between contact pads on two surfaces

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160429

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 8