JP2009231739A - 銅配線、半導体装置および銅配線の形成方法 - Google Patents

銅配線、半導体装置および銅配線の形成方法 Download PDF

Info

Publication number
JP2009231739A
JP2009231739A JP2008078260A JP2008078260A JP2009231739A JP 2009231739 A JP2009231739 A JP 2009231739A JP 2008078260 A JP2008078260 A JP 2008078260A JP 2008078260 A JP2008078260 A JP 2008078260A JP 2009231739 A JP2009231739 A JP 2009231739A
Authority
JP
Japan
Prior art keywords
barrier layer
concentration
copper
insulating layer
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008078260A
Other languages
English (en)
Other versions
JP4423379B2 (ja
Inventor
Junichi Koike
淳一 小池
Akihiro Shibatomi
昭洋 柴富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SENTAN HAISEN ZAIRYO KENKYUSHO KK
Tohoku University NUC
Original Assignee
SENTAN HAISEN ZAIRYO KENKYUSHO KK
Tohoku University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SENTAN HAISEN ZAIRYO KENKYUSHO KK, Tohoku University NUC filed Critical SENTAN HAISEN ZAIRYO KENKYUSHO KK
Priority to JP2008078260A priority Critical patent/JP4423379B2/ja
Priority to US12/383,524 priority patent/US7755192B2/en
Publication of JP2009231739A publication Critical patent/JP2009231739A/ja
Application granted granted Critical
Publication of JP4423379B2 publication Critical patent/JP4423379B2/ja
Priority to US12/803,377 priority patent/US8163649B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】バリア層をさらに薄くしても、配線本体側からの銅の拡散や、絶縁膜側からの珪素の拡散に対する障壁作用を十分に保持して、絶縁膜の絶縁性確保、また配線の低抵抗化を実現することができ、それによって配線の線幅を減少させることができ、ＬＳＩの集積度も向上させることができるようにする。
【解決手段】この発明の銅配線は、シリコン基板の表面上に設けられ、珪素と酸素と炭素とを炭化水素基の形態で含むＳｉＯＣ絶縁層１０と、ＳｉＯＣ絶縁層１０上に形成され、添加元素の酸化物を含む銅合金からなるバリア層１５と、そのバリア層１５に接して形成され、銅を主成分としてなる配線本体１６とを備え、バリア層１５は、添加元素と炭素と水素とを含む酸化物からなり、その添加元素の原子濃度が最大となる当該バリア層内の厚さ方向の位置で、炭素と水素の各原子濃度が極大となる。
【選択図】図２

Description

この発明は、絶縁層に配線本体を備えてなる銅配線、その銅配線を回路配線として備えた半導体装置、およびその銅配線を形成する銅配線の形成方法に関するものである。
ＣＰＵ（中央演算処理装置）やＭＰＵ（マイクロプロセッシングユニット）などの大規模システム集積回路（ＬＳＩ）や液晶表示装置（略称：ＬＣＤ）用途の薄膜トランジスタ（略称：ＴＦＴ）などのシリコン半導体装置の配線は、信号伝送の遅延時間を短縮する等の特性の改善のために、導電性の高い低抵抗の材料から構成する必要がある。また、例えば、ＮＡＮＤ型フラッシュメモリー等の半導体メモリー装置にあっては、より記憶容量を増大させるために、即ち、集積度を増すためにより微細な、例えば線幅を４５ナノメートル（単位：ｎｍ）、３２ｎｍ或いは２２ｎｍとする極微細な構造についての配線技術が要求されている。
半導体デバイス産業に於ける開発動向に鑑み、従来のアルミニウム（元素記号：Ａｌ）に替わり、最近では、Ａｌよりもエレクトロマイグレーション（略称：ＥＭ）やストレスマイグレーション（略称：ＳＭ）について耐性の高い銅（元素記号：Ｃｕ）を主体としてなる本体（配線本体）を用いてＬＳＩやＬＣＤのための配線を構成する技術が開示されている（例えば、下記の特許文献１〜７参照）。
特開昭６１−２９４８３８号公報 特開昭６３−１５６３４１号公報 特開平０１−２０２８４１号公報 特開平０２−０５０４３２号公報 特開平０５−０４７７６０号公報 特開平１１−０８７３４９号公報 特開２００７−８１１１３号公報
従来のＡｌよりも高導電率のＣｕからなる配線本体を含む銅配線を形成する方法として、従来から種々の金属元素を添加元素として含む銅合金を用いる銅配線の形成方法が知られている。例えば、添加元素としてマグネシウム（元素記号：Ｍｇ）を含む銅合金（Ｃｕ−Ｍｇ合金）を用いる銅配線の形成方法である（例えば、特許文献８〜１０参照）。また、例えば、銀（元素記号：Ａｇ）、ジルコニウム（元素記号：Ｚｒ）、カドミウム（元素記号：Ｃｄ）、又はクロム（元素記号：Ｃｒ）を含む銅合金を用いる銅配線の形成方法である（例えば、特許文献４、及び特許文献１１〜１３参照）。例えば、錫（元素記号：Ｓｎ）を添加元素として含むＣｕ−Ｓｎ合金を用いる銅配線の形成方法である（例えば、特許文献４，１４参照）。
特開平１１−０５４４５８号公報 特開平１１−１８６２７３号公報 特開２００６−２４９６８号公報 特開昭５９−０４３５７０号公報 特開平０２−０６２０３５号公報 特許第３２２０７６０号公報 特開平２００７−７２４２８号公報
銅合金を材料とする例えば、ＬＣＤ用途の銅配線は、例えば、珪素（元素記号：Ｓｉ）と酸素（元素記号：Ｏ）を含むガラス基板上に形成されており、また、ＬＳＩ用途の例えば、ダマシン（ｄａｍａｓｃｅｎｅ）構造の銅配線は、一般に、シリコン（Ｓｉ）基板に形成された珪素や酸素を含む酸化物層からなる層間絶縁膜上に形成される（例えば、特許文献１５参照）。例えば、銅配線本体とシリコン基板との電気的絶縁を期すための二酸化珪素（ＳｉＯ2）や窒化シリコン（Ｓｉ3Ｎ4）や酸化アルミニウム（Ａｌ2Ｏ3）やリン珪化ガラス（例えば、上記の特許文献４参照）、または、炭化酸化珪素（ＳｉＯＣ）やフッ化酸化珪素（ＳｉＯＦ）（例えば、特許文献１６参照）や多孔シリカ（例えば、特許文献１７参照）などの珪素と酸素を含む酸化物絶縁層上に形成される。
特開２００７−０５９６６０号公報 特開２００５−２７７３９０号公報 特開２００４−２６６１７８号公報
酸化物層上に銅合金を材料として銅配線を形成するに際し、低抵抗の導電性に優れる銅配線本体を得るには、銅配線本体への酸化物層を構成する元素、例えば、珪素の侵入を防止する必要がある。併せて、酸化物層の電気的絶縁性を悪化させないために配線本体をなす銅の酸化物層への侵入を防止する必要がある。従来技術では、銅配線本体或いは酸化物層への珪素又は銅の侵入を防ぐために、拡散してくる珪素や銅を捕獲する目的で、酸化物層と銅配線本体との中間にバリア（ｂａｒｒｉｅｒ）膜を設ける構造が採用されている（例えば、特許文献１８参照）。バリア層は、希少金属のレニウム（元素記号：Ｒｅ）（特許文献２０参照）、タンタル（元素記号：Ｔａ）（特許文献２１，２２参照）、窒化タンタル（ＴａＮ）や窒化チタン（ＴｉＮ）（特許文献１９，２１，２３参照）、タングステン（元素記号：Ｗ）（特許文献２１，２２参照）、窒化タングステン（ＷＮ）（特許文献１９，２１，２３参照）などから構成されている。
特開平０１−２０２８４１号公報 特開平１１−１８６２７３号公報 特開２００７−０９６２４１号公報 特開２００４−２６６１７８号公報 特開２００１−０４４１５６号公報 特開２０００−０６８２６９号公報
従来のタンタルや窒化タンタルなどからバリア層を改めて形成せずに、酸化物層をなす酸素や珪素との反応に因り、バリア層を自己的に形成する添加元素を含む銅合金を用いる銅配線の形成技術も公知となっている（例えば、特許文献１６参照）。バリア層を“自己形成”する添加元素としてはマンガン（元素記号：Ｍｎ）などが知られており、これより、マンガンを添加元素とするＣｕ−Ｍｎ合金を用いる銅配線の形成方法が開示されている（特許文献１５、２４〜２８参照）。
特開平０２−１１９１４０号公報 特開平０６−１４０３９８号公報 特開平０６−３１０５０９号公報 国際公開番号ＷＯ２００６／０２５３４７Ａ１号公報 国際公開番号ＷＯ２００７／１００１２５Ａ１号公報 特開２００７−５９７３４号公報 特開２００７−８１１１３号公報 特開２００７−９６２４１号公報 特開２００７−１０９６８７号公報 特開２００７−１４９８１３号公報
例えば、ＬＳＩのための銅配線は、通常、層間絶縁膜と呼称される絶縁膜に穿孔された開口幅の狭いトレンチ（ｔｒｅｎｃｈ）部にバリア層と銅配線本体とを詰め込んで形成される。ＬＳＩの集積度を更に増すためには、トレンチやコンタクトホールなどの配線用溝孔の線幅を更に減少させ、線幅の小さな銅配線を形成することが必須となっている。
しかしながら、配線の線幅を減少させればさせる程、それに相応してバリア層の占める割合が大きくなり、得られる配線本体の抵抗が徒に増加してしまう問題が生じている。
そして、例えば微細なトレンチ部やホール部の内壁をなすＳｉＯＣ酸化物層上に形成するバリア層の配線に占める割合が増加すると、低抵抗の銅配線本体を安定して得られない問題があり、ＬＳＩの集積度を増加させるに支障を来たしている。また、例えば、ＬＣＤにあっては、特に、延々たる長い配線を必要とする大型のＬＣＤにあっては、信号伝送の遅延が発生するなどの不都合が発生している。
一方、バリア層の厚さを現状よりさらに薄くすると、配線側からの銅の拡散について充分なバリア性が確保できず、銅が絶縁膜側に拡散して絶縁膜の絶縁性が確保できなくなる。また、相互拡散により絶縁膜側の珪素が配線側に拡散して配線側の抵抗が高くなってしまう。このように、バリア層の厚さをさらに薄くするのは、現状では困難なものとなっている。
因みに、次世代シリコンＬＳＩのための配線ルールと目される３２ｎｍの線幅の銅配線にあって、低抵抗の銅配線本体を得るのに、また、銅の侵入に因る絶縁膜の絶縁性の悪化を防止するのに好都合なバリア層の厚さは約３．５ｎｍとされている。
この発明は上記に鑑み提案されたもので、バリア層をさらに薄くしても、配線本体側からの銅の拡散や、絶縁膜側からの珪素の拡散に対する障壁作用を十分に保持して、絶縁膜の絶縁性確保、また配線の低抵抗化を実現することができ、それによって配線の線幅を減少させることができ、ＬＳＩの集積度も向上させることができる銅配線、半導体装置および銅配線の形成方法を提供することを目的とする。
上記目的を達成するために、（１）本発明の第１の発明は、絶縁層に配線本体を備えてなる銅配線において、シリコン基板の表面上に設けられ、珪素（元素記号：Ｓｉ）と酸素（元素記号:Ｏ）と炭素（元素記号：Ｃ）とを炭化水素基の形態で含むＳｉＯＣ絶縁層と、上記ＳｉＯＣ絶縁層上に形成され、添加元素の酸化物を含む銅（元素記号：Ｃｕ）合金からなるバリア層と、上記バリア層に接して形成され、銅を主成分としてなる配線本体と、を備え、上記バリア層は、添加元素と炭素と水素とを含む酸化物からなり、その添加元素の原子濃度が最大となる当該バリア層内の厚さ方向の位置で、炭素と水素の各原子濃度が極大となる、ことを特徴としている。
（２）本発明の第２の発明は、上記の（１）項に記載の発明において、上記バリア層の添加元素は、マンガン（元素記号：Ｍｎ）とするものである。
（３）本発明の第３の発明は、上記の（１）又は（２）項に記載の発明において、上記バリア層の炭素と水素は、ＳｉＯＣ絶縁層から当該バリア層の内部に拡散した炭化水素基に由来しているものである。
（４）本発明の第４の発明は、上記の（１）乃至（３）の何れか１項に記載の発明において、上記ＳｉＯＣ絶縁層の炭化水素基は、炭素原子数を１または２とするものである。
（５）本発明の第５の発明は、上記の（４）項に記載の発明において、上記ＳｉＯＣ絶縁層の炭化水素基は、メチル基（−ＣＨ3）を含むものである。
（６）本発明の第６の発明は、上記の（１）乃至（５）の何れか１項に記載の発明において、上記バリア層は、上記添加元素の原子濃度が最大となる当該バリア層内の厚さ方向の位置で、炭素原子の濃度が極大となり、その炭素原子の極大濃度は、上記添加元素の最大の原子濃度以下となるものである。
（７）本発明の第７の発明は、上記の（１）乃至（６）の何れか１項に記載の発明において、上記バリア層は、上記添加元素の原子濃度が最大となる当該バリア層内の厚さ方向の位置で、水素原子の濃度が極大となり、その水素原子の極大濃度は、上記添加元素の最大の原子濃度以下となるものである。
（８）本発明の第８の発明は、上記の（７）項に記載の発明において、上記バリア層での水素原子の極大濃度は、炭素原子の極大濃度以下となるものである。
（９）本発明の第９の発明は、上記の（１）乃至（８）の何れか１項に記載の発明において、上記バリア層の内部で、炭素原子が正規分布曲線状の濃度分布を呈しているものである。
（１０）本発明の第１０の発明は、上記の（１）乃至（９）の何れか１項に記載の発明において、上記バリア層の内部で、水素原子が正規分布曲線状の濃度分布を呈しているものである。
（１１）本発明の第１１の発明は、絶縁層に銅配線を回路配線として備えた半導体装置において、シリコン基板の表面上に設けられ、珪素と酸素と炭素とを炭化水素基の形態で含むＳｉＯＣ絶縁層と、上記ＳｉＯＣ絶縁層上に形成され、添加元素の酸化物を含む銅合金からなるバリア層と、上記バリア層に接して形成され、銅を主成分としてなる配線本体と、を備えて成る銅配線を回路配線として備え、上記バリア層は、添加元素と炭素と水素とを含む酸化物からなり、その添加元素の原子濃度が最大となる当該バリア層内の厚さ方向の位置で、炭素と水素の各原子濃度が極大となる、ことを特徴としている。
（１２）本発明の第１２の発明は、上記の（１１）項に記載の発明において、上記バリア層の添加元素を、マンガンとするものである。
（１３）本発明の第１３の発明は、上記の（１１）又は（１２）項に記載の発明において、上記バリア層の炭素と水素は、ＳｉＯＣ絶縁層から当該バリア層の内部に拡散した炭化水素基に由来しているものである。
（１４）本発明の第１４の発明は、上記の（１１）乃至（１３）の何れか１項に記載の発明において、上記ＳｉＯＣ絶縁層の炭化水素基は、炭素原子数を１または２とするものである。
（１５）本発明の第１５の発明は、上記の（１４）項に記載の発明において、上記ＳｉＯＣ絶縁層の炭化水素基は、メチル基（−ＣＨ3）を含むものである。
（１６）本発明の第１６の発明は、上記の（１１）乃至（１５）の何れか１項に記載の発明において、上記バリア層は、上記添加元素の原子濃度が最大となる当該バリア層内の厚さ方向の位置で、炭素原子の濃度が極大となり、その炭素原子の極大濃度は、上記添加元素の最大の原子濃度以下とするものである。
（１７）本発明の第１７の発明は、上記の（１６）項に記載の発明において、上記バリア層は、上記添加元素の原子濃度が最大となる当該バリア層内の厚さ方向の位置で、水素原子の濃度が極大となり、その水素原子の極大濃度は、上記添加元素の最大の原子濃度以下とするものである。
（１８）本発明の第１８の発明は、上記の（１７）項に記載の発明において、上記バリア層での水素原子の極大濃度は、炭素原子の極大濃度以下とするものである。
（１９）本発明の第１９の発明は、上記の（１１）乃至（１８）の何れか１項に記載の発明において、上記バリア層の内部で、炭素原子が正規分布曲線状の濃度分布を呈しているものである。
（２０）本発明の第２０の発明は、上記の（１１）乃至（１９）の何れか１項に記載の発明において、上記バリア層の内部で、水素原子が正規分布曲線状の濃度分布を呈しているものである。
（２１）本発明の第２１の発明は、絶縁層に配線本体を備えてなる銅配線を形成する銅配線の形成方法において、シリコン基板上に、炭化水素基を含むＳｉＯＣ絶縁層を形成する第１の工程と、上記第１の工程の後に、酸素の体積濃度ａの不活性ガス雰囲気内で、ＳｉＯＣ絶縁膜上に、添加元素を含む銅合金からなる銅合金被膜を形成する第２の工程と、上記第２の工程の後に、上記銅合金被膜上に銅を堆積させ銅堆積層を形成する第３の工程と、上記第３の工程の後に、体積濃度ａを超える体積濃度ｂの酸素を含む不活性ガス雰囲気内で、３００℃以上４５０℃以下の拡散温度で加熱し、ＳｉＯＣ絶縁層の表面近傍にある炭化水素基を銅合金被膜側に拡散させて、ＳｉＯＣ絶縁層と銅合金被膜との間にバリア層を形成するとともに、その銅合金被膜を銅堆積層の銅と一体化させて配線本体とする第４の工程と、を有し、上記バリア層は、添加元素と炭素と水素とを含む酸化物からなり、その添加元素の原子濃度が最大となる当該バリア層内の厚さ方向の位置で、炭素と水素の各原子濃度が極大となっている、ことを特徴としている。
（２２）本発明の第２２の発明は、上記の（２１）項に記載の発明において、上記第１の工程でのＳｉＯＣ絶縁層形成は、珪素原子を含む原料と、酸素原子を含む原料と、炭化水素基を含む原料の各々を用いて行われるものである。
（２３）本発明の第２３の発明は、上記の（２１）項に記載の発明において、上記第１の工程でのＳｉＯＣ絶縁層形成は、珪素原子と併せて酸素原子を含む原料と、炭化水素基を含む原料とを用いて行われるものである。
（２４）本発明の第２４の発明は、上記の（２１）項に記載の発明において、上記第１の工程でのＳｉＯＣ絶縁層形成は、珪素原子と併せて炭化水素基を含む原料と、酸素を含む原料とを用いて行われるものである。
（２５）本発明の第２５の発明は、上記の（２１）項に記載の発明において、上記第１の工程でのＳｉＯＣ絶縁層形成は、珪素原子を含む原料と、酸素原子と併せて炭化水素基を含む原料とを用いて行われるものである。
（２６）本発明の第２６の発明は、上記の（２１））乃至（２５）の何れか１項に記載の発明において、上記第１の工程での炭化水素基は、炭素原子数を１または２とするものである。
（２７）本発明の第２７の発明は、上記の（２６）項に記載の発明において、上記第１の工程での炭化水素基は、メチル基（−ＣＨ3）を含むものである。
（２８）本発明の第２８の発明は、上記の（２１）乃至（２７）の何れか１項に記載の発明において、上記第１の工程での銅合金に含まれる添加元素は、マンガンであり、上記第１の工程での銅合金被膜の形成は、第３の工程での拡散温度より低い温度で行われるものである。
（２９）本発明の第２９の発明は、上記の（２１）乃至（２８）の何れか１項に記載の発明において、上記体積濃度ａは０．５ｖｏｌ．ｐｐｍ未満とし、上記体積濃度ｂは０．５ｖｏｌ．ｐｐｍ以上１．５ｖｏｌ．ｐｐｍ以下とするものである。
本発明の第１、第１１、第２１の発明によれば、バリア層は、添加元素と炭素と水素とを含む酸化物からなり、その添加元素の原子濃度が最大となる当該バリア層内の厚さ方向の位置で、炭素と水素の各原子濃度が極大となるようにした。マンガンなどの銅合金の添加元素の原子濃度が最大となる位置に、より小さな原子の炭素原子や水素原子（例えば、マンガンの原子半径が１．３５Åであるのに対し、炭素の原子半径は０．９１Åである。）を最大の濃度で存在させているので、銅の添加元素のみをバリア層内に単純に蓄積させた従来のバリア層に対比すれば（上記の特許文献２８である国際公開番号ＷＯ２００７／１００１２５Ａ１号公報参照）、銅や珪素の拡散通路をより効果的に閉塞させられる。従って、銅や珪素の拡散を抑制するのに効果を奏するバリア層を提供でき、拡散して来る銅や珪素をより効率的に捕獲できるバリア層を形成できる。
したがって、バリア層を薄くしても、配線本体側からの銅の拡散や、絶縁膜側からの珪素の拡散に対する障壁作用を十分に保持して、絶縁膜の絶縁性確保、また配線の低抵抗化を実現することができ、それによって配線の線幅を減少させることができ、ＬＳＩの集積度も向上させることができる。
本発明の第２、第１２、第２８の発明によれば、銅合金の添加元素を、マンガンとして構成することとしたので、銅や珪素の拡散を防止する作用を発揮するできるマンガン酸化物を主体としてなるバリア層を形成できると共に、ＳｉＯＣ絶縁層と銅配線本体の双方について優れた密着性を有するバリア層をもたらせることができる。
また、本発明の第３、第１３の発明によれば、ＳｉＯＣ絶縁層を構成する炭化水素基の拡散を利用して、炭素と水素を含むバリア層を形成することとしたので、バリア層を簡便に形成することができる。
また、本発明の第４、第１４、第２６の発明によれば、炭素原子数が１または２の炭化水素基を含むＳｉＯＣ層上にバリア層を形成することとし、さらに本発明の第５、第１５、第２８の発明によれば、炭素原子数を１又は２とする炭化水素基を分子の小さなメチル基としたので、メチル基の適度な拡散性により、ＳｉＯＣ絶縁層の電気的絶縁性を維持しつつ、その層上にバリア層を形成することができる。
このメチル基の適度な拡散性により、メチル基を炭化水素基として含むＳｉＯＣ絶縁膜上には、厚さが例えば５ｎｍと薄くとも、バリア機能を発揮するバリア層を形成することができる。従って、開口幅の狭いトレンチ溝の内部にも、層厚の薄いバリア層を設けることができるため、銅配線本体の幅を広くとることができ、低抵抗の銅配線本体と、それに相俟って高い電気絶縁性を維持したＳｉＯＣ絶縁層を備えた銅配線を得るに貢献できる。
また、本発明の第６、第１６の発明によれば、銅合金の添加元素の原子濃度が最大となるバリア層の厚さ方向の位置における炭素原子の極大濃度を、銅合金の添加元素の最大の原子濃度以下とする構成にしたので、バリア層が銅合金の添加元素の酸化物を主体としてではなく、銅合金の添加元素の炭化物から主として構成されるのを回避できるため、電気絶縁性が高く、尚且つ、銅配線本体との密着性に優れるバリア層を備えた銅配線を得ることができる。
また、本発明の第７、第１７の発明によれば、銅合金の添加元素の原子濃度が最大となるバリア層の厚さ方向の位置における水素原子の極大濃度を、銅合金の添加元素の最大の原子濃度以下とする構成にしたので、バリア層が銅合金の添加元素の酸化物ではなく、銅合金の添加元素の水素化物から主として構成されるのを回避できる。このため、電気絶縁性が高く、尚且つ、銅配線本体との密着性に優れるバリア層を備えた銅配線をもたらせる。
また、本発明の第８、第１８の発明によれば、バリア層での水素原子の極大濃度を、炭素原子の極大濃度以下とし、バリア層内部における炭素、水素、銅合金の添加元素の原子濃度の量的関係を規定したので、電気絶縁性の高いバリア層を備えた銅配線を得ることができ、従って、配線抵抗が小さく且つ漏洩電流の少ない半導体装置を提供できる。
また、本発明の第９、第１９の発明によれば、炭素原子が層厚の方向に正規分布曲線状の濃度分布を呈しているバリア層を用い、例えば、バリア層の層厚方向の中央で極大の原子濃度となる様な正規分布曲線状の炭素原子の濃度分布を有するバリア層を用いることとしたので、銅配線本体と接合する側の表面領域での炭素原子濃度を減少しているため、銅配線本体との密着性に優れるバリア層を備えた銅配線もたらせる。
また、本発明の第１０、第２０の発明によれば、バリア層の内部で、水素原子が層厚の方向に正規分布曲線状の濃度分布を呈しているバリア層を用い、例えば、バリア層の層厚方向の中央で最大の原子濃度となる様な正規分布曲線状の水素原子の濃度分布を有するバリア層を用いることとしたので、銅と珪素との拡散の進行を略同等に抑制できるバリア層を備えた銅配線をもたらせる。
また、本発明の第１１の発明によれば、ＳｉＯＣ絶縁層の電気絶縁性を維持しつつ、純銅に近い低抵抗の銅配線本体をもたらせ、尚且つ銅配線本体との密着性に優れる、薄くともバリア機能に優れるバリア層を用いた銅配線を利用して半導体装置を構成することとしたので、微細な幅のトレンチや微細な径のコンタクトホールを要する半導体高密度集積デバイスであっても、回路配線抵抗の小さいシステムＬＳＩなどの半導体装置を提供できる。
また、本発明の第２１、第２９の発明によれば、ＳｉＯＣ絶縁膜上に、酸素の体積濃度ａ、例えば０．５ｖｏｌ．ｐｐｍ未満とするふかｓ雰囲気内で、例えば、マンガンを添加元素として含む銅合金を材料として用いて、バリア層を形成することとしたので、銅合金の添加元素と炭素と水素を含む酸化物からなるバリア層を形成するために必要なＳｉＯＣ絶縁層中の炭化水素基の同層からの揮散を防止できるため、バリア層を形成するために必要な炭化水素基をＳｉＯＣ絶縁層内の残留させることができる。従って、バリア層の形成時には、ＳｉＯＣ絶縁層からバリア層へと炭化水素基を充分に拡散させることができるＳｉＯＣ絶縁膜を提供することができる。
また、バリア層を形成した後、そのバリア層を形成した際の雰囲気とは異なる体積濃度ｂで酸素を含む不活性ガス雰囲気内で、３５０℃以上４５０℃以下の拡散温度でバリア層を加熱し、バリア層に接するＳｉＯＣ絶縁層の表面近傍にある炭化水素基をバリア層の内部に向けて拡散させることとしたので、ＳｉＯＣ絶縁膜の内部にある炭化水素基をバリア層の内部へ効率的に拡散させることができ、炭素と水素と銅合金添加元素とを含む酸化物からなるバリア層を簡便に形成できる。更に、拡散温度を上記の範囲の温度とすることにより、銅合金の添加元素の原子濃度を最大とする層内の厚さ方向の位置で、炭素と水素の原子濃度を極大とする銅合金の添加元素と炭素と水素を含む酸化物からなるバリア層を形成できる。
また、本発明の第２７の発明によれば、３５０℃以上４５０℃以下の拡散温度において適度の拡散性を呈する、分子の小さなメチル基を炭化水素基として含むＳｉＯＣ絶縁層上にバリア層を形成することとしたので、ＳｉＯＣ絶縁層のバリア層側の表面の近傍領域に在るメチル基に限定して、バリア層へと拡散させられることができるため、炭素原子の濃度が安定したバリア層を形成できる。また、一方で、メチル基の拡散に因る移動距離は、拡散温度を上記の範囲の温度とすれば、それ程長くはないため、ＳｉＯＣ絶縁層の内部に多くメチル基を残存させられ、従って、電気的絶縁性のあるＳｉＯＣ絶縁膜を形成できる。
また、本発明の第２８の発明によれば、特に、ＳｉＯＣ絶縁層上に、マンガンを添加元素として含む銅合金からなる被膜を、拡散温度より低い温度で、酸素の体積濃度ａの不活性ガス雰囲気内で堆積することとしたので、ＳｉＯＣ絶縁層からのメチル基等の炭化水素基と酸素との反応による揮発性物質の生成を防止でき、従って、ＳｉＯＣ絶縁層からの炭化水素基の損失を回避できる。更に、第４の工程では、銅合金被膜を拡散温度に加熱して、ＳｉＯＣ絶縁層内に充分な濃度で存在する炭化水素基を拡散させることとしたので、適度な原子濃度で炭素や水素を含むバリア層を備えた銅配線を形成できる。
また、本発明の第２９の発明によれば、バリア層とする堆積した被膜を、被膜堆積時の雰囲気の酸素の体積濃度（＝ａ（ｖｏｌ．ｐｐｍ））を超えつつも、酸素の体積濃度（＝ｂ）を０．５ｖｏｌ．ｐｐｍ以上で１．５ｖｏｌ．ｐｐｍ以下の限定された範囲とする雰囲気内で加熱処理することとしたので、過少な酸素体積濃度の雰囲気で発生する、炭素及び水素及び銅合金の添加元素の原子のＳｉＯＣ絶縁層との接合界面近傍領域への偏析を防止でき、且つまた、逆に、過多な酸素体積濃度の雰囲気で発生する、炭素及び水素及び銅合金の添加元素の原子の銅配線本体との接合界面近傍領域への偏析を防止できる。これより、バリア層の内部で、炭素及び水素原子を正規分布曲線状に分布させることができ、しかも、銅合金の添加元素の原子濃度を最大とする層内の厚さ方向の位置で、原子濃度を極大とする様に炭素及び水素原子を分布させたバリア層を形成できる。
バリア層を形成するための絶縁層としては、従来から二酸化珪素（ＳｉＯ2）層や窒化珪素（ＳｉＮ）層が知られているが、本発明の銅合金の添加元素と炭素と水素を含むバリア層に係る効果は、炭素と水素と酸素とを含む珪素系絶縁層上に設けた場合に特に、発揮される。例えば、炭素原子と水素原子を炭化水素（ｈｙｄｒｏｃａｒｂｏｎ）基の形態で含むＳｉＯＣ絶縁層である。炭化水素基は、珪素原子に結合した酸素等の原子を介して結合していても構わない。また、珪素原子に結合したフェニル（ｐｈｅｎｙｌ）基（Ｃ6Ｈ5−）などの芳香族炭化水素環に付加した炭化水素基である。また、メトキシ（ｍｅｔｈｏｘｙ）基（−ＯＣＨ3）などを構成する酸素等の原子に付加している炭化水素基である。絶縁層の内部に含まれる炭化水素基を利用して、炭素原子と水素原子を含むバリア層を形成する本発明にあっては、好ましく利用できるのは、炭化水素基が珪素原子に直接、化学結合をなすことにより構成されているＳｉＯＣ絶縁層である。
珪素原子と炭化水素基をなす炭素原子との結合（Ｓｉ−Ｃ結合）の強さは、珪素原子と酸素原子との結合（Ｓｉ−Ｏ結合）より小さい。Ｓｉ−Ｃの結合解離エネルギーは３１８キロジュール／モル（単位：ｋＪ／ｍｏｌ）であり、Ｓｉ−Ｏのそれは５３１ｋＪ／ｍｏｌと約１．７倍も高い（山本 明夫監修、「有機金属化合物−合成法及び利用法−」、１９９２年５月２１日、（株）東京化学同人発行、第１版第２刷、１１０頁参照）。このため、酸素原子は珪素原子との結合を維持しつつ、ＳｉＯＣ絶縁層内に留まるのに対し、珪素原子とより弱く化学結合している炭化水素基は、珪素原子との結合が切断され易く、切断された炭化水素基はバリア層内へと移動し、炭素原子と水素原子を含むバリア層を構成するのに好都合に貢献する。
ＳｉＯＣ絶縁層に含まれる炭化水素基をバリア層内に拡散、移動させることによって、炭素と水素とを含むバリア層を形成するとする本発明にあって、ＳｉＯＣ絶縁層の内部に含ませる炭化水素基は、例えば、後述するバリア層を形成するための被膜の堆積後に施す熱処理工程に於いて、被膜内に移動し易くも、また、ＳｉＯＣ絶縁層内に残留し易くもある基である必要がある。構成炭素元素の数（構成炭素数）が多い高級炭化水素（野村 祐次郎著、「有機化学大要」、昭和４５年３月１日、（株）養賢堂発行、改著後の第６版、２０頁参照）は、分子が大きく、その立体的効果により低級炭化水素に比較して拡散し難い。このため、ＳｉＯＣ絶縁層の内部に多量に残留することとなり、同層の電気的絶縁性を維持するには有利とはなるものの、被膜の内部に到達する程、移動できず、炭素と水素を含むバリア層を形成するには不都合となる。
ＳｉＯＣ絶縁層に含まれる炭化水素基は、構成炭素数が１又は２であるのが適する。特に、構成炭素数が１又は２である脂肪族炭化水素基であれば、側鎖状の枝分かれ炭化水素基程に分子の大きさは大きくないため、程良く拡散させるに、また、程良く残留させるに都合が良い。このため、バリア層と接合するＳｉＯＣ絶縁層の表面近傍の領域にある構成炭素数が１又は２である脂肪族炭化水素基は、バリア層の内部へと吸い寄せられる。一方で、さほど顕著に拡散しない炭化水素基は、ＳｉＯＣ絶縁層のより内部で残留することとなるため、ＳｉＯＣ絶縁層の電気絶縁性を維持するのに貢献できる。
ＳｉＯＣ絶縁層の内部に含ませる、構成炭素数を１又は２とする脂肪族炭化水素基としては、メチル基、エチル基、又はメチレン基などを例示できる。炭素原子間の結合が単一（σ結合）であるメチル基及びエチル基に対し、メチレン基は、二重結合（π結合）を含む不飽和炭化水素基であるため、珪素等の原子との結合力が強くより拡散し難い。従って、ＳｉＯＣ絶縁層に含有させる炭化水素基としては、飽和炭化水素基であるメチル基又はエチル基が望ましく、特に、分子の大きさがより小さなメチル基が好ましい。
炭素原子と水素原子を含むＳｉＯＣ絶縁層の具体例は、珪素原子と炭化水素基としてメチル基の化学結合と、珪素原子と水素原子との結合が、珪素原子と酸素原子の結合を仲介として連鎖した骨格からなる水素化メチルシルセスキオキサン（−Ｓｉ（Ｈ）−Ｏ−Ｓｉ（ＣＨ3）−）（上記の特許文献１５である特開２００７−５９６６０号公報参照）からなるＳｉＯＣポリマー層である。また、珪素原子とメチル基の化学結合が、珪素原子と酸素原子の結合を仲介として連鎖した骨格からなるメチルシルセスキオキサン（−Ｓｉ（ＣＨ3）−Ｏ−Ｓｉ（ＣＨ3）−）（上記の特許文献１５である特開２００７−５９６６０号公報参照）からなる緻密な、或いは多孔質のＳｉＯＣポリマー層を例示できる。加えて、ハロゲン（ｈａｌｏｇｅｎ）の原子やハロゲン原子を付加した炭化水素基を含むＳｉＯＣ、例えば、ＳｉＯＣＦもあるが、此処ではＳｉＯＣと略記する。
本発明の炭化水素基を含むＳｉＯＣ絶縁層は、珪素原子を含む原料と、酸素原子を含む原料と、炭化水素基を含む原料の各々を用いて形成できる。珪素を含む原料としては、モノシラン（分子式：ＳｉＨ4）やジシラン（分子式：Ｓｉ2Ｈ6）などの珪素水素化物、ジクロルシラン（分子式：ＳｉＨ2Ｃｌ2）やトリクロルシラン（分子式：ＳｉＨＣｌ3）などのハロゲン化珪素化合物を使用できる。
酸素原子を含む原料として端的なのは、酸素（分子式：Ｏ2）であるが、加えて、酸素原子を含む直鎖状、側鎖状、脂環式、環式、或いは複素環式化合物なども利用できる。例えば、アルコール基（−ＯＨ）基を付加している直鎖状、側鎖状、脂環式、環式、或いは複素環式脂肪族或いは芳香族アルコール類やケトン基（―Ｃ＝Ｏ）を付加している脂肪族或いは芳香族ケトン類などを利用できる。酸素原子と併せて炭素原子を含む一酸化炭素（分子式：ＣＯ）や二酸化炭素（分子式：ＣＯ2）などは、酸素原子と炭素原子の双方を含む原料として利用できる。
ＳｉＯＣ絶縁層を形成するための炭素原子を含む原料としては、メタン（ＣＨ4）やエタン（Ｃ2Ｈ6）等の炭化水素ガス、パーフロロカーボン等の炭素の脂肪族ハロゲン化物、芳香族炭化水素などの含炭素化合物を利用できる。脂肪族炭化水素基を付加した脂肪族或いは芳香族炭化水素も、本発明のＳｉＯＣ絶縁層を形成するのに用いることができる。特に、直鎖状の脂肪族炭化水素基であるアルキル（ａｌｋｙｌ）基を含む構造の脂肪族或いは芳香族炭化水素は、本発明に係るＳｉＯＣ絶縁層を形成するための炭素原料として好適に利用できる。
アルキル基でも、炭素数を１又は２とする炭化水素基を付加した直鎖状脂肪族炭化水素は、本発明のＳｉＯＣ絶縁層を形成するための炭素原子の原料として特に、好適に利用できる。炭素数を１又は２とするアルキル基とは、飽和炭化水素基にあっては、メチル（ｍｅｔｈｙｌ）基（−ＣＨ3）であり、エチル（ｅｔｈｙｌ）基（−Ｃ2Ｈ5）である。不飽和炭化水素基にあっては、例えば、メチレン基（＝ＣＨ2）である。これらのアルキル基は、例えば、炭素数を３以上とするイソピロピル（ｉｓｏ−ｐｒｏｐｈｙｌ）基（−ＣＨ（ＣＨ3）2）等の側鎖状（枝分れ）アルキル基（上記の野村 祐次郎著、「有機化学大要」、２０頁参照）に比較すれば、空間を占有する体積が小さい。このため、その分子の立体的効果に依り、ＳｉＯＣ絶縁層中を移動させ易く、ＳｉＯＣ絶縁層に含ませるアルキル基として好適である。
ＳｉＯＣ絶縁層を構成する珪素、酸素、及び炭素を含む原料を個別に用いてＳｉＯＣ絶縁層を形成する手段にあっては、各原料の供給量を個別に制御することにより、ＳｉＯＣ絶縁層を構成する一構成元素の組成を調整できる利点がある。例えば、酸素を含む原料を過多に供給して、酸素を化学量論的に過剰に含むＳｉＯＣ絶縁層を形成できる利点がある。酸素を化学量論的に過剰に含むＳｉＯＣ絶縁層上には、その層内で酸素原子が過剰に存在するが故に、そこから遊離して銅合金からなる被膜内へ侵入する酸素原子が多くなり、従って、バリア層をなす銅合金の添加元素からなる酸化物層を形成できる。しかし、化学量論的組成から大幅ずれて過多に酸素をＳｉＯＣ絶縁層に含ませるのは好ましくはない。過多に存在するが故にＳｉＯＣ絶縁層内で遊離している酸素は、同じく同層に含まれる炭化水素基を引き抜いて層外へと追い出してしまい、炭素原子と水素原子を含むバリア層を形成するのに支障を来たすからである。酸素の組成は、化学量論的組成か＋ら２％以内であるのが望ましく、更には、＋１％以下であるのが好ましい。
一方、珪素、酸素、及び炭素の全てを含む単一の原料を用いても、ＳｉＯＣ絶縁層を形成できる。例えば、テトラエトキシシラン（分子式：Ｓｉ（ＯＣ2Ｈ5）4（略称：ＴＥＯＳ））などのエトオキシ基（−ＯＣ2Ｈ5）等のアルコキシ基が付加された脂肪族或いは芳香族化合物を原料として形成できる。しかし、上記の様に構成元素毎に個別の原料を用い、その各々の原料の供給量を独立に制御して形成する方法に対比すると、ＳｉＯＣ絶縁層を構成する各構成元素の構成比率を都合良く調整できない場合がある。
また、本発明に係るＳｉＯＣ絶縁層は、珪素原子と併せて酸素原子を含む原料と、それとは別に炭化水素基を含む原料を用いて形成できる。珪素原子と併せて酸素原子を含む原料として、例えば、シラノール（ｓｉｌａｎｏｌ）類を利用できる。この原料系を利用すれば、ＳｉＯＣ絶縁層内で主に炭化水素基の形態で存在する炭素の原子濃度を調整できる利点がある。例えば、炭素を含む原料を過多に供給して、炭化水素基の形態で炭素を化学量論的に過剰に含むＳｉＯＣ絶縁層を形成できる利点がある。炭素原子を化学量論的に過剰に含むＳｉＯＣ絶縁層上には、その層内で炭素原子（炭化水素基）が過剰に存在するが故に、そこから遊離してバリア層内へ侵入する炭化水素基が多くなり、従って、炭化水素基又はその基の分解に因って発生する炭素原子及び水素原子も多くなるため、炭素と水素とを含有するバリア層を形成するのに好都合となる。
また、本発明に係るＳｉＯＣ絶縁層は、珪素原子と併せて炭化水素基を含む原料と、それとは別に酸素を含む原料を用いて形成できる。例えば、珪素原子と併せて炭化水素基を含む原料としてトリメチルシラン（分子式：ＳｉＨ（ＣＨ3）3）を、また、酸素を含む原料として酸素ガス（Ｏ2）を用いて、一般的な化学的気相体積（略称：ＣＶＤ）法やプラズマ（ｐｌａｓｍａ）ＣＶＤ法などを利用して、例えば、３００℃〜４００℃で形成する。この原料系では、酸素を含む原料の供給量を単独で調整できるため、例えば、酸素を含む原料を過多に供給して、酸素を化学量論的に過剰に含むＳｉＯＣ絶縁層を形成できる利点がある。酸素を化学量論的に過剰に含むＳｉＯＣ絶縁層上には、その層内で酸素原子が過剰に存在するが故に、そこから遊離してバリア層内へ侵入する酸素原子が多くなり、従って、バリア層を構成する銅合金の添加元素からなる酸化物を安定して形成するのに寄与できる。
ＳｉＯＣ絶縁層を形成する方法は、上記のＣＶＤ法に限定されず、例えば、スピンコート（ｓｐｉｎ ｃｏａｔ）法やスプレー（ｓｐｒａｙ）法などの塗布法を利用できる。特に、高分子であるポリ芳香族炭化水素やポリ芳香族エーテルを珪素、炭素、或いは酸素原子の原料として用いる場合、これらのポリマーを適宜、溶媒に溶解して、或いは分散させて塗布する方法を用いることができる。溶媒としては、シクロヘキサノール（ｃｙｃｌｏｈｅｘａｎｏｌ：Ｃ6Ｈ12Ｏ）やシクロヘキサノン（ｃｙｃｌｏｈｅｘａｎｏｎｅ：Ｃ6Ｈ12Ｏ）を例示できる。ＣＶＤ法或いは塗布法等のＳｉＯＣ絶縁層の形成方法に拘らず、形成するＳｉＯＣ絶縁層の厚さは、配線用のトレンチ幅やコンタクトホールの径に鑑み、適宜、決定すべき設計事項である。
ＳｉＯＣ絶縁層上には、ＳｉＯＣ絶縁層を構成する酸素原子等と酸化物膜を自己形成する元素が添加された銅合金を用いて形成したからなる被膜から、銅合金に添加された元素と炭素原子と水素原子とを含むバリア層を形成する。特に、酸化物を自己形成する元素としてマンガンを添加した銅・マンガン（Ｃｕ−Ｍｎ）からなる被膜を材料としてバリア層を形成する。Ｃｕ−Ｍｎ合金材料中のマンガンの含有量は、原子濃度にして１．０％以上で２５．０％以下であるのが適する。この様な濃度範囲でマンガン原子を含むＣｕ−Ｍｎ合金材料を用いれば、マンガンを１．０％以上で２５％以下の好適な原子濃度で含むバリア層を形成できる。
マンガンに加えて、銅の自己拡散係数と同等か、より大きな拡散定数を有し、且つ銅より酸化され易い元素とを含むＣｕ―Ｍｎ系合金を原材料として形成できる。この様な元素として、例えば、亜鉛（Ｚｎ）、ゲルマニウム（Ｇｅ）、ストロンチウム（Ｓｒ）、銀（Ａｇ）、カドミウム（Ｃｄ）、インジウム（Ｉｎ）、錫（Ｓｎ）、バリウム（Ｂａ）、プラセオジウム（Ｐｒ）、ネオジム（Ｎｄ）を例示できる。従って、Ｃｕ−Ｍｎ系合金として、Ｃｕ−Ｍｎ−Ｇｅ合金やＣｕ−Ｍｎ−Ｓｎ合金やＣｕ−Ｍｎ−Ｇｅ−Ｉｎ合金を例示できる。マンガンに加えて銅に固溶させる元素の合計の含有量は、原子濃度にして１．０％以上で２５．０％以下であるのが適する。更には、銅中に固溶しているマンガンの原子濃度以下であるのが好ましい。
本発明は、バリア層を、ＳｉＯＣ絶縁層の表面に接合させて設けるのを最も好ましい構成とする。従って、絶縁層は、その全体をＳｉＯＣのみから構成する必要は必ずしもなく、バリア層と接合する表面がＳｉＯＣからなる絶縁層であれば良い。例えば、ＳｉＯＣ層又はＳｉＯ2層を下地として形成されたＳｉＯＣ絶縁層を表面とする重層構造の酸化物層であっても構わない。また、ＳｉＯＣ絶縁層を表面とする、酸素を含まない例えば、窒化珪素（ＳｉＮ）膜との重層構造であっても構わない。
本発明のバリア層を設ける際の一つの変形例として、ＳｉＯＣ絶縁層に直接、バリア層を形成するのではなく、例えば、タンタル膜や窒化チタン膜等の従来からバリア層として利用されている薄膜を介して設ける手段も想到される。しかしながら、本発明では、後述の如く、ＳｉＯＣ絶縁層に内在する炭化水素基を銅合金からなる被膜内に吸い寄せて、ＳｉＯＣ絶縁膜との接合界面の近傍の被膜の内部にバリア層を形成する。従って、ＳｉＯＣ絶縁層の表面を被覆するが如く上記の様な多層バリア層を設ける構成とすると、ＳｉＯＣ絶縁層からの炭化水素基の銅合金からなる被膜への拡散が妨げられるため、本発明のバリア層を好都合に構成できない。また、本発明の如く、自己形成的に酸化物膜を形成する銅合金の添加元素を利用してバリア層を形成するとする利便な手段とは対照的に煩雑な薄膜形成工程が要求されるものとなる。
バリア層を形成するために、ＳｉＯＣ絶縁層、例えば、層間絶縁膜をなすＳｉＯＣ絶縁層の表面上に被着させるＣｕ−Ｍｎ被膜の厚さは、配線を形成するために層間絶縁膜に設けるトレンチ溝の横幅（開口幅）の大凡、１／５以下とするのが適する。予め被着させる重層膜或いは合金膜の厚さが過大であると、トレンチ幅に占めるバリア層の幅が大きくなるため、形成できる銅配線本体の幅が狭まり、従って、低抵抗の配線を形成するに不利となるからである。バリア性に優れるバリア層を例えば、Ｃｕ−Ｍｎ被膜内に安定して形成するためには、その被膜の厚さは、０．５ｎｍ以上とするのが適する。更には、１ｎｍ〜１０ｎｍの範囲とするのがより好ましい。この様な薄膜であっても、Ｃｕ−Ｍｎ被膜を用いれば、上記の如くの多重構造のバリア層をわざわざ形成しなくとも、バリア層としての機能を充分に発揮できるバリア層を形成できる。
単層被膜或いは単層被膜を重層させた重層被膜は、例えば、スパッタ法、イオンプレーティング法、原子層エピタキシー（略称：ＡＬＥ）法、ＣＶＤ法、レーザーアブレーション法などの物理的或いは化学的堆積手段を利用して形成できる。Ｃｕ−Ｍｎ被膜上に、更に従来からバリア層の構成材料として利用されている従来の金属層を堆積して、多重構造のバリア層を形成する手法もある。例えば、高周波スパッタ法に依り、Ｃｕ−Ｍｎ被膜を形成し、その上にタンタル（Ｔａ）薄膜層を被着させて二重にバリア層を形成する手法も有り得る。しかしながら、この手法に依れば、バリア層の厚さの増加を来たし、このため、配線本体の幅を減少させる事態を招きかねない。このため、低抵抗の銅配線本体を得るには不利となる場合がある。また、バリア層の形成工程が冗長となり、煩雑となる。
バリア層を形成するための被膜は、酸素を含まない環境下で形成するのを好ましいとする。バリア層を、酸素を含む環境内で形成すると、ＳｉＯＣ絶縁層の内部に存在する炭化水素基が、ＳｉＯＣ絶縁層の表面に吸着した酸素により層内から吸い出され、バリア層を形成するための被膜の内部へと拡散させる炭化水素基が減少してしまうからである。即ち、炭素原子を含むバリア層を都合良く形成できなくなるためである。特に、バリア層を形成するための被膜を被着させる際に、ＳｉＯＣ絶縁層の表面を加熱しつつ、酸素を含む雰囲気に曝す操作は避けるべきで、ＳｉＯＣ絶縁層に残留させるべき炭化水素基をもが抜けてしまうと、ＳｉＯＣ絶縁層の電気絶縁性が維持できなくなり、不都合である。
炭化水素基を含むＳｉＯＣ絶縁層上にバリア層を形成するための被膜を被着させる雰囲気の酸素の体積濃度は、０．５ｖｏｌ．ｐｐｍ未満とする。検知されない程度の、実質的に酸素を含まない雰囲気は最も好適である。実質的に酸素を含まないとは、例えば、検出限界をｐｐｂレベルとする酸素濃度計や四重極質量分析計（略称：Ｑ−ＭＡＳＳ）などの分析機器を用いても検出されないことを云う。バリア層を形成するための被膜を被着させる以前の段階で、酸素の体積濃度を０．５ｖｏｌ．ｐｐｍ以上に含む雰囲気中で、炭化水素基を含むＳｉＯＣ絶縁膜を高温に曝すと、ＳｉＯＣ絶縁層の特に、表面近傍の領域に存在する炭化水素基と酸素との反応に因り、揮発性の化合物が急激に顕著に形成され、ＳｉＯＣ絶縁層の表面近傍領域に在る炭化水素基のほとんどが逸脱してしまうこととなる。このため、バリア層を形成するための被膜へ送り込める炭化水素基の量がそもそも、極端に減り、炭素原子と水素原子とを含むバリア層を形成するに至らない。
併せて、ＳｉＯＣ絶縁層上にバリア層を形成するための被膜を被着させる際の温度は、後述するＳｉＯＣ絶縁層内の炭化水素基を被膜内へ拡散させるための温度（拡散温度）（＝３５０℃〜４５０℃）未満の温度とするのが好ましい。即ち、ＳｉＯＣ絶縁層を設けたシリコン基板の温度を３５０℃未満としてバリア層を形成するための被膜を被着させるのが望ましい。例えば、キュアリング工程を含む塗布法に依り、ＳｉＯＣ絶縁層を形成するにあっては、塗布のための温度及び塗布後のキュアリングの温度の双方を３５０℃未満とするのが望ましい。被膜を堆積する際に、ＳｉＯＣ絶縁層を、３５０℃を超える高温に曝すと、ＳｉＯＣ絶縁層内からの炭化水素基の揮散が顕著に発生するため、炭素及び水素を含むバリア層を好ましく形成できない。
バリア層を形成するための被膜の形成温度が極端に低いと、被膜の収縮により、ＳｉＯＣ絶縁層との密着性に優れるバリア層を形成しづらくなる。通常は、室温以上で、更に望ましくは５０℃以上で形成すると、ＳｉＯＣ絶縁層との密着性に優れるバリア層を形成するための被膜を被着させることができる。
被膜を被着させた後は、シリコン基板を加熱して、被膜の温度を拡散温度に昇温して、ＳｉＯＣ絶縁層の内部の炭化水素基、特に、同層の表面近傍に存在する炭化水素基を被膜に拡散させる加熱処理を施し、バリア層を形成する。被膜の膜厚がそもそも薄いと、被膜の内部の全体に及んでバリア層が形成されることとなる。被膜が、形成されるバリア層の厚さを超えて厚いものであると、被膜内の添加元素がＳｉＯＣ絶縁膜側へと加熱処理に因り拡散、移動し、被膜とＳｉＯＣ絶縁膜の接合界面の近傍の領域にバリア層が形成される一方で、それよりも表面側の領域の被膜は、銅合金の添加元素がＳｉＯＣ絶縁膜側へ移動するため、銅を主体として構成されるものとなる。
ＳｉＯＣ絶縁層の表面近傍の領域に存在する炭化水素基を優先的に被膜へ拡散させるのに適する拡散温度は３５０℃以上で４５０℃以下の温度である。また、表面近傍の炭化水素基を選択的に被膜へと拡散させると共に、ＳｉＯＣ絶縁層のより内部に炭化水素基を残留させ、ＳｉＯＣ絶縁層の電気的絶縁性を維持させるに好都合な拡散温度も３５０℃以上で４５０℃以下の温度である。ＳｉＯＣ絶縁層に含まれる炭化水素基が大きな空間を占める大きな分子である程、拡散温度をより高温とするのが適当である。例えば、炭化水素基がエチル基の場合の拡散温度は、メチル基の場合が３５０℃〜４００℃であれば、上記の拡散温度の範囲内で高温側の４００℃〜４５０℃とするのが適する。
ＳｉＯＣ絶縁層上に設けた被膜の加熱処理後にあっては、ＳｉＯＣ絶縁層の表面側の近傍領域に於いて、炭素原子濃度、換言すれば、炭素原子を主に炭化水素基の形態で含有している本発明のＳｉＯＣ絶縁層にあっては、例えば、メチル基などの濃度が、アズ−グロ−ン（ａｓ−ｇｒｏｗｎ）状態のＳｉＯＣ絶縁層と比較して減少している。この炭化水素基の濃度の減少は、ＳｉＯＣ絶縁層の表面近傍に存在する炭化水素基が、バリア層側に移動して、炭素原子と水素原子を含むバリア層を形成したために発生する。ＳｉＯＣ絶縁層内の炭化水素基の化学的結合状態、濃度およびその濃度分布は例えば、Ｘ線光電子分光法（略称：ＸＰＳ）などの形態分析法を利用して検証できる。
当初からの状態で（ａｓ−ｇｒｏｗｎの状態で）、被膜を設ける表面側の炭化水素基の濃度が内部より極端に減少しているＳｉＯＣ絶縁層を用いると、本発明に係るバリア層を充分に安定して形成できかねる。バリア層を形成するために充分な炭素原子や水素原子を含む炭化水素基をバリア層に充分な濃度で送り込めず、炭素原子と水素原子を含むバリア層を形成できないからである。
逆に、内部より表面近傍での炭化水素基の濃度が高いＳｉＯＣ絶縁層を用いれば、バリア層内へ送り込む炭化水素基の量を多くでき、炭素原子及び水素原子を含むバリア層を形成するには必ずしも不利とはならない。しかしながら、バリア層内の銅の添加元素の濃度以上となる様に炭化水素基がバリア層内に侵入してしまう場合が多々ある。このため、バリア層の電気的絶縁性が悪化する場合もあり、また、多量の炭素原子が存在すると、バリア層との密着性に優れる銅からなる配線本体を設けられなくなる場合もあり、不都合である。
この加熱処理に因り、被膜に侵入した炭化水素基のほとんどは、炭素と水素とに熱分解すると考えられる。従って、炭化水素基を拡散させるための加熱処理を施した後に、被膜内に形成されるバリア層に存在するのは、炭化水素基の形態で存在する炭素や水素よりも、原子状の炭素や水素が主であると考慮される。即ち、マンガンなどの銅合金の添加元素の原子濃度が最大となるバリア層の厚さ方向の位置には、炭化水素基の形態を維持した炭素や水素よりも、原子状で存在する炭素や水素が多く存在していると考えられる。
ここで、原子半径（ａｔｏｍｉｃ ｒａｄｉｕｓ）を比較するに、マンガンの原子半径が１．３５Åであるのに対し、炭素の原子半径は０．９１Åである。水素は、共有半径（ｃｏｖａｌｅｎｔ ｒａｄｉｕｓ）にしたところで０．３２Åの小ささである。マンガンなどの銅合金の添加元素の原子濃度が最大となる位置に、より小さな原子の炭素原子や水素原子を最大の濃度で存在させれば、銅の添加元素のみをバリア層内に単純に蓄積させた従来のバリア層と対比して（上記の特許文献２８である国際公開番号ＷＯ２００７／１００１２５Ａ１号公報参照）、バリア層の内部の銅や珪素の拡散通路をより効果的に閉塞させられる。従って、銅や珪素の拡散を抑制するのに効果を奏するバリア層を提供できる。
また、ＳｉＯＣ絶縁層の表面近傍の領域から、バリア層を構成するのに充分な炭化水素基を拡散させるのに必要な拡散時間は、上記の拡散温度に到達してから、１０分以上で８０分以下である。拡散温度を低い温度に設定した場合程、拡散時間は長時間とする必要がある。炭化水素基としてメチル基を含むＳｉＯＣ絶縁層上のＣｕ−Ｍｎ被膜を用いてバリア層を、上記の拡散温度に於いて形成する場合、拡散温度に達してから約１０分、経過する間は、被膜の内部に形成されるマンガンと炭素と水素の原子とを含んでなるバリア層の層厚は、一般的な拡散の法則に則って拡散長が拡散時間の１／２乗に比例して増加する如く、拡散時間の１／２乗に略比例して増加する。
そして、その後、拡散時間を延長しても、ＳｉＯＣ絶縁層との接合界面よりＣｕ−Ｍｎ被膜の内部に向けて形成されるバリア層の厚みは、拡散時間に対して飽和する傾向を呈し、略一定となる。例えば、メチル基を炭化水素基として含むＳｉＯＣ絶縁層上に設けたＣｕ−Ｍｎ合金（マンガンの含有量は、原子濃度にして１．０％以上で２５．０％以下である。）からなるＣｕ−Ｍｎ被膜の内部に形成されるバリア層の厚みは、拡散温度（３５０℃以上、４５０℃以下）に拘らず、拡散時間を４０分としても、また、８０分としても約２．５ｎｍと略一定となる。換言すれば、本発明では、バリア層の厚みが飽和する領域の拡散時間帯域で、拡散時間に長短が生じても、略一定の厚みのバリア層が形成され得る利点がある。
これらの実施の結果は、バリア層は、炭化水素基を含むＳｉＯＣ絶縁層から拡散し、被膜に到達した炭化水素基に由来して、Ｃｕ−Ｍｎ被膜の内部に形成されるものであることを示している。即ち、バリア層の形成時に、わざわざ炭素や水素を含む原料を使用しなくとも、本発明に係る炭素と水素原子を含むバリア層が簡易に形成できることが示されている。また、拡散時間を延長したところで、バリア層の厚さがさほど増えないのは、被膜に到達し、侵入できる炭化水素基が少なくなるためであると解釈される。拡散せずにＳｉＯＣ絶縁層の内部に残留した炭化水素基は、ＳｉＯＣ絶縁層の電気的絶縁性を維持するために貢献するものとなる。
本発明では、特に、銅合金の添加元素の原子濃度が最大となる同層の厚さ方向の位置で、炭素原子の最大の濃度を、銅合金の添加元素の最大の原子濃度以下とする、銅合金の添加元素と炭素と水素を含む酸化物からバリア層を構成することとする。バリア層を、銅合金の添加元素の酸化物を主体としてではなく、銅合金の添加元素の炭化物から主として構成されるのを回避し、銅配線本体との密着性に優れ、尚且つ、電気絶縁性の高いバリア層を備えた銅配線を得るためである。
バリア層を構成する銅合金の添加元素の酸化物とは、例えば、銅合金の添加元素がマンガンである場合は、マンガン系酸化物である。マンガン系酸化物とは、マンガンと酸素を主体としてなる、被膜の主成分である銅を含む酸化物である。例えば、組成式ＭｎXＣｕYＯ（０＜Ｘ≦１，０≦Ｙ＜１，Ｘ＋Ｙ＝１。一般的には、Ｘ＞Ｙである。）で表わせる酸化物である。また、組成式ＭｎXＣｕYＳｉZＯ（０＜Ｘ≦１，０≦Ｙ，Ｚ＜１Ｘ＋Ｙ＋Ｚ＝１。一般的には、Ｘ＞Ｙ，Ｚである。）で表わせる酸化物である。
拡散温度や拡散時間の調節に依り、バリア層内から水素原子を水素ガスとして追い出す程に容易に炭素原子は取り除けないため、炭素原子の最大の濃度を、銅合金の添加元素の最大の原子濃度以下とするバリア層を簡便に得る一手段となるのは、炭化水素基をバリア層の形成時に充分に供給でき、併せて、バリア層内の炭素原子の濃度が、銅合金の添加元素の原子濃度を上回らない様に予め、ＳｉＯＣ絶縁層の表面近傍の炭化水素基の濃度を調整しておくことである。ＳｉＯＣ絶縁層の表面の炭化水素基の濃度を調整するには、上記のＳｉＯＣ絶縁層の形成方法にあって、絶縁層の成膜が表面近傍の領域の層を形成する段階に到達した時点から、経時的に炭素水素基の原料の供給量を増減させて調整できる。炭化水素基の濃度を調整する領域は、ＳｉＯＣ絶縁層の厚さの中央部からバリア層を設ける側の表面に至る領域で足りる。
また、本発明のバリア層は、銅合金の添加元素の原子濃度が最大となる同層の厚さ方向の位置に於ける水素原子の最大の濃度が、銅合金の添加元素の最大の原子濃度以下であるのを良好とする。バリア層が銅合金の添加元素の酸化物ではなく、銅合金の添加元素の水素化物から主として構成されるのを回避し、電気絶縁性が高く、尚且つ、銅配線本体との密着性に優れるバリア層を得るためである。
バリア層内の水素原子は上記の炭化水素基を拡散させるための加熱処理に於いて、水素ガスとして効果的に追い出せる。バリア層外へ脱出させる水素ガスの量は、拡散温度や拡散時間の変更により調節できる。例えば、上記の範囲の或る拡散温度に於いて、拡散時間を延長して、水素原子が水素ガスとしてバリア層から脱出する機会を多くし、バリア層内の水素原子の最大の濃度を、銅合金の添加元素及び炭素原子の最大の濃度以下とする手段がある。上記の如く、形成されるバリア層の厚みに殆ど変化を来たさない拡散時間の帯域があるため、この様な時間的帯域に於いて、拡散時間を調整すれば、バリア層の内部の水素濃度を自在に減少させることができる。
水素原子を全て追い出すには過酷な加熱処理条件を必要とする場合もあり、過酷な条件下では、往々にして表面の平坦性に欠けるバリア層が帰結される。水素原子の最大の濃度は、銅合金の添加元素の最大の原子濃度以下であれば良く、また、炭素原子の最大の濃度以下であれば、格別顕著な不具合を生じないため、敢えて、略全量の水素原子を追い出すべく、過酷な加熱処理を施す必要は無い。
バリア層の内部に於ける炭素原子や水素原子の濃度分布には、好ましい様相がある。即ち、一様に分布しているのではなく、正規分布曲線状の濃度分布を呈しているのが好ましい、特に、バリア層の厚さ方向の略中央で、濃度を極大とする様に正規分布曲線状に分布しているのが好適である。銅の添加元素も炭素原子も水素原子も共々、バリア層の厚さ方向の略中央で濃度を極大とする正規分布曲線状に分布しているのが最適である。
バリア層の内部で、銅合金の添加元素、炭素原子、水素原子を正規分布曲線状に濃度分布させるには、炭化水素基の種類、特に、拡散の難易を左右するその基の立体的な大きさに鑑みて決定された上記の拡散温度と拡散時間の条件に加えて、炭化水素基を拡散させるための加熱処理を、酸素を体積濃度にして、０．５ ｖｏｌ．ｐｐｍ以上で１．５ ｖｏｌ．ｐｐｍ以下の範囲で含む不活性ガス雰囲気内で加熱処理する必要がある。不活性ガス雰囲気を構成する不活性気体としては、ヘリウム（元素記号：Ｈｅ）、ネオン（元素記号：Ｎｅ）、アルゴン（元素記号：Ａｒ）、クリプトン（元素記号：Ｋｒ）、キセノン（元素記号：Ｘｅ）などを例示できる。中でも、不活性気体をＨｅ，Ｎｅ，またはＡｒとするのが望ましい。
バリア層とする被膜の堆積時の雰囲気の酸素の体積濃度ａ（ａ；＜０．５ｖｏｌ．ｐｐｍ）を超えつつも、酸素の体積濃度ｂを０．５ｖｏｌ．ｐｐｍ以上で１．５ｖｏｌ．ｐｐｍ以下の限定された範囲とする雰囲気内で加熱処理することとしたので、過少な酸素体積濃度ｂ（ｂ＜０．５ｖｏｌ．ｐｐｍ）の雰囲気で発生する、炭素及び水素及び銅合金の添加元素の原子のＳｉＯＣ絶縁層との接合界面近傍領域への偏析を防止できる。且つ、逆に、過多な酸素体積濃度（ｂ＞１．５ｖｏｌ．ｐｐｍ）の雰囲気で発生する、炭素及び水素及び銅合金の添加元素の原子の銅配線本体との接合界面近傍領域への偏析を防止できる。
よって、バリア層を形成するためＣｕ−Ｍｎ合金などからなる被膜を上記の体積濃度の範囲で酸素を含む不活性ガス雰囲気内で加熱処理すれば、内部に於いて、炭素及び水素原子が正規分布曲線状に分布しているバリア層を形成できる。しかも、マンガンなどの銅合金の添加元素の原子濃度を最大とする層内の厚さ方向の位置で、原子濃度を極大とする様に炭素及び水素原子を分布させたバリア層を形成できる。更に、拡散時間の調整により、バリア層の層厚方向の略中央の位置で、原子濃度を最大となる様に、マンガンなどの銅合金の添加元素と炭素と水素の原子を、正規分布曲線状に分布させることができる。
バリア層の層厚方向の略中央の位置で、原子濃度を最大となる様に、マンガンなどの銅合金の添加元素と炭素と水素の原子を、正規分布曲線状に分布させるには、形成されるバリア層の厚さが上記の拡散時間に比例して増加する時間帯を超えて長く加熱処理を施す必要がある。例えば、炭化水素基としてメチル基を含むＳｉＯＣ絶縁層上に設けた、Ｃｕ−Ｍｎ合金からなる被膜を、体積濃度にして１．０ｖｏｌ．ｐｐｍの酸素を含むアルゴン雰囲気中で、２０分から８０分、加熱するのが望ましい。更には、３０分から４０分、加熱するのが好ましい。
炭素原子を、バリア層の層厚方向の中央で最大の原子濃度となる様に正規分布曲線状に分布させることにより、銅配線本体と接合する側の表面領域での炭素原子濃度を減少させられる。このため、銅配線本体との密着性に優れるバリア層を備えた銅配線をもたらせる。また、水素原子を、バリア層の層厚方向の中央で最大の原子濃度となる様に正規分布曲線状に分布させれば、即ち、ＳｉＯＣ絶縁層との接合界面からの距離と、銅配線本体との接合界面からの距離とが略等しいバリア層の中央に水素原子を最大の濃度で局在させることに依り、珪素との拡散の進行を略同等に抑制するのに効果を上げられる。
バリア層内の銅合金の添加元素、炭素原子及び水素原子の各濃度、並びに厚さ方向の原子濃度の分布の状況は、例えば、２次イオン質量分析（略称：ＳＩＭＳ）法や電子エネルギー損失分光（略称：ＥＥＬＳ）法などの物理的元素分析法を利用して検証できる。因みに、バリア層の厚さ方向の中央（即ち、バリア層の全体の厚さの半分の厚さに相当する位置）で原子濃度を最大とする正規分布曲線状の濃度分布とは、例えば、バリア層の層厚方向の位置（ｘ）に於ける炭素の原子濃度（Ｎ（ｘ））が、バリア層の全体の厚さの半分の厚さ（ｔ）を用いて関係式：Ｎ（ｘ）＝｛Ｑ／（σ・（２π）1/2）｝ｅｘｐ｛−（ｘ−ｔ）2／（２・σ2）｝で表わせるガウス（Ｇａｕｓｓ）分布であることを云う。尚、上記の関係式にあって、記号Ｑは、原子濃度についての個別の定数であり、記号σは濃度に関する偏差を示している。
ＳｉＯＣ絶縁層に形成したトレンチ溝などの配線用溝の内部を予め、埋め込む様に設けられた被膜に加熱処理を施せば、被膜のＳｉＯＣ絶縁層と接合する表面領域にはバリア層が形成されると共に、被膜の内部は、銅合金の添加元素が移動後になおも残留したる銅を主体とする導体部となる。この導体部は、周囲に形成されたバリア層の作用に依り、ＳｉＯＣ絶縁層を構成する元素による汚染が抑えられているため、純粋な銅の抵抗率（１．７μΩ・ｃｍ（上記の特許文献４である特開平２−５０４３２号公報参照））と同等の小さな抵抗率を呈するものとなる。従って、この様な導体部を銅配線本体として利用すれば、配線抵抗の小さな半導体装置を構成できる。
ＳｉＯＣ絶縁層の配線用溝に設ける被膜が、その配線溝を埋め尽くすに至らない程、薄い場合には、銅配線本体は、その薄い被膜をシード（ｓｅｅｄ）として、配線用溝を埋め尽くす様に充填された設けた銅からからも構成できる。配線溝を埋め込む銅は、メッキ法、イオンプレーティング法、スパッタ法などで形成できる。被膜の上に、配線溝を埋め尽くす如く銅を設ける場合では、上記の拡散処理は、銅合金の被膜の形成後か、或いはその被膜上に配線本体をなす銅を埋め込んだ後の何れの時期にも行える。
本発明の内容を、Ｃｕ・Ｍｎ被膜を材料として形成したバリア層を利用した銅配線を例にして説明する。
（第１実施例） 図１に、本第１実施例に係るダマシン型銅配線構造の断面構造を模式的に示す。炭素原子数を１とする炭化水素基としてメチル基（ＣＨ3−）を含むメチルシルセスオキサン（略称：ＭＳＱ）からなる層間絶縁膜１０には、開口幅を約３２ナノメートル（単位：ｎｍ）とする配線用トレンチ溝１１を穿孔した。層間絶縁膜１０の厚さは約１５０ｎｍとした。層間絶縁膜１０上でトレンチ溝１１の側壁１１ａには、マンガン（Ｍｎ）を原子濃度にして７原子％（ａｔ．％）の割合で含む銅−マンガン（Ｃｕ−Ｍｎ）合金膜１２を被膜した。そのＣｕ−Ｍｎ合金膜１２上には、トレンチ溝１１の内部を埋め込む様に銅（Ｃｕ）埋め込み層１３を設けた。
Ｃｕ−Ｍｎ合金膜１２は、Ｍｎを原子濃度にして７原子％（ａｔ．％）の割合で含むＣｕ−Ｍｎ合金材料をターゲットとして、スパッタリング法で形成した。バリア層を形成するためのＣｕ−Ｍｎ合金膜１２は、酸素の濃度を体積百万分率（ｖｏｌ．ｐｐｍ）にして０．１ｐｐｍ未満とする殆ど酸素を含まない高純度のアルゴン（Ａｒ）雰囲気中で形成した。Ｃｕ−Ｍｎ合金膜１２は３０ｎｍの厚さとした。
層間絶縁膜１０をなすＭＳＱ膜は、珪素（Ｓｉ）原子及び炭化水素基を含むトリメチルシラン（分子式：（ＣＨ3）3ＳｉＨ）を原料とし、それに加えて、酸素を含む原料として酸素ガス（Ｏ2）を用いて、一般的なプラズマＣＶＤ法で形成した。ＭＳＱ膜は、後述するバリア層をなすためにＣｕ−Ｍｎ合金膜１２を加熱する温度（本文に記載の拡散温度である。）よりも低温の２８０℃で形成した。
層間絶縁膜１０をなすＭＳＱ膜には、小さな空孔が略一様に存在し、その空孔の大きさは直径にして１ｎｍ未満であり、直径が０．７ｎｍ〜０．８ｎｍの小孔がほとんどであった。空隙率（ｐｏｒｏｓｉｔｙ）（物理学辞典編集委員会編著、「物理学辞典」、昭和５９年９月３０日、（株）培風館発行、初版、５１８頁参照）は３０％であった。また、ＭＳＱ膜の誘電率は室温で２．３であった。
次に、図１に示す断面構造の配線を、加熱温度（拡散温度）を３００℃として加熱した。この加熱処理は、酸素ガスの体積濃度を１．０ｖｏｌ．ｐｐｍ含むＡｒ雰囲気内で３０分間、実施した。これより、Ｃｕ−Ｍｎ合金膜１２中のＭｎを熱拡散させ、層間絶縁膜１０と銅埋め込み層１３の中間にバリア層１５を形成した（図２）。バリア層１５の厚さは２．５ｎｍであった。また、Ｍｎを層間絶縁膜１０とＣｕ−Ｍｎ合金膜１２との界面１４に向けて拡散させることにより、Ｃｕを主体として構成されることとなった銅埋め込み層１３側の領域に在るＣｕ−Ｍｎ合金膜１２の部位を、銅埋め込み層１３と一体化させ、Ｃｕ配線本体１６を形成した。上記の拡散温度での加熱処理に後のトレンチ溝１１の内部に於けるＣｕ配線の断面構造を図２に模式的に示す。
一般的な電子エネルギー損失分光（略称：ＥＥＬＳ）法により、上記の加熱処理に因り形成したバリア層１５に含まれる元素を定性的に分析した。バリア層１５を構成する主要な元素として、酸素（Ｏ）、Ｍｎ、炭素（Ｃ）、水素（Ｈ）、Ｃｕ及びＳｉが検出された。従って、バリア層１５は、Ｃｕ合金膜の添加元素としてのＭｎ、及び炭素（Ｃ）と水素（Ｈ）を含む酸化物層であることが示された。
バリア層１５の内部に含まれる元素の濃度分布を図３に示す。この元素の濃度分布は一般的なＥＥＬＳ法により計測した。Ｍｎはバリア層１５の層厚方向の中央部で原子濃度が極大となる様に正規分布曲線状に分布していた。炭素（Ｃ）及び水素（Ｈ）は、双方共に、バリア層１５の中央部に於いて、層内１３に於ける原子濃度が極大となる様に正規分布曲線状の分布を呈していた。
Ｍｎ、炭素（Ｃ）及び水素（Ｈ）は、バリア層１５の中央部に於いて、それらの原子濃度を極大とする様に分布しつつも、それらの原子濃度の最大の濃度は相違していた。原子濃度の高低からすれば、Ｃｕ合金膜１２に添加元素として含まれたＭｎの原子濃度が最も高く、炭素（Ｃ）の原子濃度はＭｎの原子濃度以下であり、水素（Ｈ）の原子濃度は炭素原子の濃度以下であった（図３参照）。
上記の加熱処理を施して形成したＣｕ配線本体１６の電気抵抗率を測定した。Ｃｕ配線本体１６の電気抵抗率は純粋なＣｕの場合と略同等の１．９マイクロオーム・センチメートル（μΩ・ｃｍ）となった（純粋なＣｕの電気抵抗率は１．７μΩ・ｃｍである。）。即ち、本発明に依れば、各種の電子装置を構成するに好都合となる、純粋なＣｕバルク（ｂｕｌｋ）材料に近い低抵抗のＣｕ配線がもたらされることが明らかとなった。
（第２実施例） 上記の第１実施例に記載した如く、炭素原子数を１とする炭化水素基としてメチル基（ＣＨ3−）を含むＭＳＱからなる層間絶縁膜には、開口幅を約３２ｎｍとする配線用トレンチ溝を穿孔した。層間絶縁膜の厚さは約１５０ｎｍとした。トレンチ溝の側壁上の層間絶縁膜には、Ｍｎを原子濃度にして７原子％の割合で含むＣｕ−Ｍｎ合金膜を被膜した。Ｃｕ−Ｍｎ合金膜上には、トレンチ溝の内部を埋め込む様にＣｕ埋め込み層を設けた。これより、図１に模式的に示すダマシン型銅配線構造の断面構造を形成した。
Ｃｕ−Ｍｎ合金膜は、Ｍｎを原子濃度にして７原子％の割合で含むＣｕ−Ｍｎ合金材料をターゲットとして、スパッタリング法で形成した。バリア層を形成するためのＣｕ−Ｍｎ合金膜は、酸素の濃度を０．５ｖｏｌ．ｐｐｍの割合で含む高純度のＡｒ雰囲気中で形成した。Ｃｕ−Ｍｎ合金膜は３０ｎｍの厚さとした。
層間絶縁膜をなすＭＳＱ膜は、珪素（Ｓｉ）原子及び炭化水素基を含むトリメチルシラン（分子式：（ＣＨ3）3ＳｉＨ）を原料とし、それに加えて、酸素を含む原料として酸素ガス（Ｏ2）を用いて、一般的なプラズマＣＶＤ法で形成した。ＭＳＱ膜は、後述するバリア層をなすためにＣｕ−Ｍｎ合金膜を加熱する温度（本文に記載の拡散温度である。）よりも低温の３００℃で形成した。
層間絶縁膜をなすＭＳＱ膜には、小さな空孔が略一様に存在し、その空孔の大きさは直径にして１ミクロンメートル（μｍ）を超え、直径が１．２ｎｍ〜１．５ｎｍの小孔がほとんどであった。空隙率は３０％であった。また、ＭＳＱ膜の誘電率は上記の第１実施例の場合と同じく室温で２．３であった。
次に、この構造の配線を、加熱温度（拡散温度）を３５０℃として加熱した。この加熱処理は、酸素ガスの体積濃度を１．０ｖｏｌ．ｐｐｍ含むＡｒ雰囲気内で３０分間、実施した。これより、Ｃｕ−Ｍｎ合金膜中のＭｎを熱拡散させ、層間絶縁膜と銅埋め込み層の中間にバリア層を形成した。Ｍｎを層間絶縁膜とＣｕ−Ｍｎ合金膜との界面に向けて拡散させることにより、Ｃｕを主体として構成されることとなった銅埋め込み層側の領域に在るＣｕ−Ｍｎ合金膜の部位を、銅埋め込み層と一体化させ、Ｃｕ配線本体を形成した（図２参照）。
第１実施例とは異なる酸素ガス濃度の雰囲気中で、異なる拡散温度で加熱処理を施しても形成されるバリア層の厚さは、第１実施例と同じく２．５ｎｍとなった。
一般的なＥＥＬＳ法による定性分析の結果から、バリア層を構成する主要な元素は酸素（Ｏ）、Ｍｎ、炭素（Ｃ）、水素（Ｈ）、Ｃｕ及びＳｉであった。従って、バリア層は、Ｃｕ合金膜の添加元素としてのＭｎ、及び炭素（Ｃ）と水素（Ｈ）を含む酸化物層であることが示された。
これらの元素のバリア層の内部での濃度分布を一般的なＥＥＬＳ法で計測した。Ｍｎはバリア層の層厚方向の中央部で原子濃度が極大となる様に正規分布曲線状に分布していた。炭素（Ｃ）及び水素（Ｈ）も、Ｍｎの場合と同じく、バリア層の中央部に於いて、バリア層内に於ける原子濃度が極大となる様に正規分布曲線状の分布を呈していた。また、Ｃｕ−Ｍｎ合金膜と接触する側のＭＳＱ層間絶縁膜の表面近傍の領域の炭素及び水素の濃度が、加熱処理によりバリア層を形成した後に顕著に減少していた。このことから、バリア層の内部に含まれる炭素及び水素は、層間絶縁膜内からバリア層内に拡散したメチル基に由来するものと推考された。
Ｍｎ、炭素（Ｃ）及び水素（Ｈ）は、バリア層の中央部に於いて、それらの原子濃度を極大とする様に分布しつつも、それらの原子濃度の最大の濃度は相違していた。原子濃度の高低からすれば、Ｃｕ合金膜に添加元素として含まれたＭｎの原子濃度が最も高く、炭素（Ｃ）の原子濃度はＭｎの原子濃度以下であり、水素（Ｈ）の原子濃度は炭素原子の濃度以下であった。飛行時間（ＴｏＦ）型ＳＩＭＳによる定量結果では、バリア層内に於けるＭｎの最大の原子濃度が２×１０22原子／ｃｍ3であるのに対し、炭素（Ｃ）の最大の原子濃度は３×１０21原子／ｃｍ3であり、水素原子の最大の原子濃度は５×１０20原子／ｃｍ3であった。
上記の加熱処理を施して形成したＣｕ配線本体の電気抵抗率を測定した。Ｃｕ配線本体の電気抵抗率は純粋なＣｕの場合と略同等の１．９μΩ・ｃｍとなった（純粋なＣｕの電気抵抗率は１．７μΩ・ｃｍである。）。即ち、本発明に依れば、各種の電子装置を構成するに好都合となる、純粋なＣｕバルク材料に近い低抵抗のＣｕ配線がもたらされることが明らかとなった。
本発明の構成からなる銅配線は、素子動作電流を効率的に通流するに好都合な低抵抗であり、また、拡散路を閉塞する作用を有する原子の小さな炭素及び水素を含むバリア層を備えているので、素子動作電流の漏洩が回避でき、従って、低消費電力の半導体装置を構成するに好適に利用できる。例えば、ＲＣ遅延の小さな大型液晶表示装置（ＬＣＤ）、平面表示装置（略称：ＦＤＰ）、有機エレクトロルミネッセンス（略称：ＥＬ）装置、無機ＥＬ装置などの電子表示装置や、ＮＡＮＤ型のフラッシュメモリーなどの記憶装置などを構成するのに利用できる。
また、本発明の銅配線に備えられている、銅合金の添加元素と炭素と水素の原子を含むバリア層は、ＳｉＯＣ絶縁層に含まれる炭化水素基の拡散を利用して形成しているため、簡便に形成できる。しかも、特に、炭素原子や水素原子の濃度が正規分布曲線状に分布している酸化物膜をバリア層として形成できるため、従来の如くタンタルなどの材料から敢えて厚いバリア層を形成する必要も無く、薄膜でもバリア層として機能できる。然るに、本発明の銅配線は、高密度に集積するために配線幅の小さな、例えば、配線幅を例えば、３２ｎｍ以下とするシリコンＬＳＩなどのための微細回路配線を構成するのに利用できる。
また、本発明に係る銅配線は、低抵抗な配線本体と、且つ素子動作電流の漏洩を防止するのに好都合なバリア層から構成されているので、大きな素子動作電流を流通させる必要のあるシリコン或いはシリコンゲルマニウム（ＳｉＧｅ）などからなる電力（パワー）デバイス用途の回路配線や電極などを構成するに利用できる。また、本発明に係る銅配線は、ＬＣＤなどに用いる薄膜トランジスタ（略称ＴＦＴ）のゲート（ｇａｔｅ）、ソース（ｓｏｕｒｃｅ）及びドレイン（ｄｒａｉｎ）各電極を構成するのにも利用できる。
第１実施例に係る銅配線構造を模式的に示す断面図である。 第１実施例に係る加熱処理後の銅配線構造を模式的に示す断面図である。 加熱処理後のバリア層の内部での元素の濃度の分布を示す図である。
符号の説明
１０ 層間絶縁層（ＳｉＯＣ絶縁層）
１１ 配線用トレンチ溝
１１ａ 側壁
１２ Ｃｕ・Ｍｎ合金被膜
１３ 銅埋め込み層
１４ 界面
１５ バリア層
１６ 配線本体

Claims (29)

  1. 絶縁層に配線本体を備えてなる銅配線において、
    シリコン基板の表面上に設けられ、珪素（元素記号：Ｓｉ）と酸素（元素記号:Ｏ）と炭素（元素記号：Ｃ）とを炭化水素基の形態で含むＳｉＯＣ絶縁層と、
    上記ＳｉＯＣ絶縁層上に形成され、添加元素の酸化物を含む銅（元素記号：Ｃｕ）合金からなるバリア層と、
    上記バリア層に接して形成され、銅を主成分としてなる配線本体と、を備え、
    上記バリア層は、添加元素と炭素と水素とを含む酸化物からなり、その添加元素の原子濃度が最大となる当該バリア層内の厚さ方向の位置で、炭素と水素の各原子濃度が極大となる、
    ことを特徴とする銅配線。
  2. 上記バリア層の添加元素は、マンガン（元素記号：Ｍｎ）である、請求項１に記載の銅配線。
  3. 上記バリア層の炭素と水素は、ＳｉＯＣ絶縁層から当該バリア層の内部に拡散した炭化水素基に由来している、請求項１または２に記載の銅配線。
  4. 上記ＳｉＯＣ絶縁層の炭化水素基は、炭素原子数を１または２とする、請求項１乃至３の何れか１項に記載の銅配線。
  5. 上記ＳｉＯＣ絶縁層の炭化水素基は、メチル基（−ＣＨ3）を含む、請求項４に記載の銅配線。
  6. 上記バリア層は、上記添加元素の原子濃度が最大となる当該バリア層内の厚さ方向の位置で、炭素原子の濃度が極大となり、その炭素原子の極大濃度は、上記添加元素の最大の原子濃度以下である、請求項１乃至５の何れか１項に記載の銅配線。
  7. 上記バリア層は、上記添加元素の原子濃度が最大となる当該バリア層内の厚さ方向の位置で、水素原子の濃度が極大となり、その水素原子の極大濃度は、上記添加元素の最大の原子濃度以下である、請求項１乃至６の何れか１項に記載の銅配線。
  8. 上記バリア層での水素原子の極大濃度は、炭素原子の極大濃度以下である、請求項７に記載の銅配線。
  9. 上記バリア層の内部で、炭素原子が正規分布曲線状の濃度分布を呈している、請求項１乃至８の何れか１項に記載の銅配線。
  10. 上記バリア層の内部で、水素原子が正規分布曲線状の濃度分布を呈している、請求項１乃至９の何れか１項に記載の銅配線。
  11. 絶縁層に銅配線を回路配線として備えた半導体装置において、
    シリコン基板の表面上に設けられ、珪素と酸素と炭素とを炭化水素基の形態で含むＳｉＯＣ絶縁層と、
    上記ＳｉＯＣ絶縁層上に形成され、添加元素の酸化物を含む銅合金からなるバリア層と、
    上記バリア層に接して形成され、銅を主成分としてなる配線本体と、
    を備えて成る銅配線を回路配線として備え、
    上記バリア層は、添加元素と炭素と水素とを含む酸化物からなり、その添加元素の原子濃度が最大となる当該バリア層内の厚さ方向の位置で、炭素と水素の各原子濃度が極大となる、
    ことを特徴とする半導体装置。
  12. 上記バリア層の添加元素は、マンガンである、請求項１１に記載の半導体装置。
  13. 上記バリア層の炭素と水素は、ＳｉＯＣ絶縁層から当該バリア層の内部に拡散した炭化水素基に由来している、請求項１１または１２に記載の半導体装置。
  14. 上記ＳｉＯＣ絶縁層の炭化水素基は、炭素原子数を１または２とする、請求項１１乃至１３の何れか１項に記載の半導体装置。
  15. 上記ＳｉＯＣ絶縁層の炭化水素基は、メチル基（−ＣＨ3）を含む、請求項１４に記載の半導体装置。
  16. 上記バリア層は、上記添加元素の原子濃度が最大となる当該バリア層内の厚さ方向の位置で、炭素原子の濃度が極大となり、その炭素原子の極大濃度は、上記添加元素の最大の原子濃度以下である、請求項１１乃至１５の何れか１項に記載の半導体装置。
  17. 上記バリア層は、上記添加元素の原子濃度が最大となる当該バリア層内の厚さ方向の位置で、水素原子の濃度が極大となり、その水素原子の極大濃度は、上記添加元素の最大の原子濃度以下である、請求項１１乃至１６の何れか１項に記載の半導体装置。
  18. 上記バリア層での水素原子の極大濃度は、炭素原子の極大濃度以下である、請求項１７に記載の半導体装置。
  19. 上記バリア層の内部で、炭素原子が正規分布曲線状の濃度分布を呈している、請求項１１乃至１８の何れか１項に記載の半導体装置。
  20. 上記バリア層の内部で、水素原子が正規分布曲線状の濃度分布を呈している、請求項１１乃至１９の何れか１項に記載の半導体装置。
  21. 絶縁層に配線本体を備えてなる銅配線を形成する銅配線の形成方法において、
    シリコン基板上に、炭化水素基を含むＳｉＯＣ絶縁層を形成する第１の工程と、
    上記第１の工程の後に、酸素の体積濃度ａの不活性ガス雰囲気内で、ＳｉＯＣ絶縁膜上に、添加元素を含む銅合金からなる銅合金被膜を形成する第２の工程と、
    上記第２の工程の後に、上記銅合金被膜上に銅を堆積させ銅堆積層を形成する第３の工程と、
    上記第３の工程の後に、体積濃度ａを超える体積濃度ｂの酸素を含む不活性ガス雰囲気内で、３００℃以上４５０℃以下の拡散温度で加熱し、ＳｉＯＣ絶縁層の表面近傍にある炭化水素基を銅合金被膜側に拡散させて、ＳｉＯＣ絶縁層と銅合金被膜との間にバリア層を形成するとともに、その銅合金被膜を銅堆積層の銅と一体化させて配線本体とする第４の工程と、を有し、
    上記バリア層は、添加元素と炭素と水素とを含む酸化物からなり、その添加元素の原子濃度が最大となる当該バリア層内の厚さ方向の位置で、炭素と水素の各原子濃度が極大となっている、
    ことを特徴とする銅配線の形成方法。
  22. 上記第１の工程でのＳｉＯＣ絶縁層形成は、珪素原子を含む原料と、酸素原子を含む原料と、炭化水素基を含む原料の各々を用いて行われる、請求項２１に記載の銅配線の形成方法。
  23. 上記第１の工程でのＳｉＯＣ絶縁層形成は、珪素原子と併せて酸素原子を含む原料と、炭化水素基を含む原料とを用いて行われる、請求項２１に記載の銅配線の形成方法。
  24. 上記第１の工程でのＳｉＯＣ絶縁層形成は、珪素原子と併せて炭化水素基を含む原料と、酸素を含む原料とを用いて行われる、請求項２１に記載の銅配線の形成方法。
  25. 上記第１の工程でのＳｉＯＣ絶縁層形成は、珪素原子を含む原料と、酸素原子と併せて炭化水素基を含む原料とを用いて行われる、請求項２１に記載の銅配線の形成方法。
  26. 上記第１の工程での炭化水素基は、炭素原子数を１または２とする、請求項２１乃至２５の何れか１項に記載の銅配線の形成方法。
  27. 上記第１の工程での炭化水素基は、メチル基（−ＣＨ3）を含む、請求項２６に記載の銅配線の形成方法。
  28. 上記第１の工程での銅合金に含まれる添加元素は、マンガンであり、上記第１の工程での銅合金被膜の形成は、第３の工程での拡散温度より低い温度で行われる、請求項２１乃至２７の何れか１項に記載の銅配線の形成方法。
  29. 上記体積濃度ａは０．５ｖｏｌ．ｐｐｍ未満であり、上記体積濃度ｂは０．５ｖｏｌ．Ｐｐｍ以上１．５ｖｏｌ．Ｐｐｍ以下である、請求項２１乃至２８の何れか１項に記載の銅配線の形成方法。
JP2008078260A 2008-03-25 2008-03-25 銅配線、半導体装置および銅配線の形成方法 Expired - Fee Related JP4423379B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008078260A JP4423379B2 (ja) 2008-03-25 2008-03-25 銅配線、半導体装置および銅配線の形成方法
US12/383,524 US7755192B2 (en) 2008-03-25 2009-03-24 Copper interconnection structure, barrier layer including carbon and hydrogen
US12/803,377 US8163649B2 (en) 2008-03-25 2010-06-24 Copper interconnection structure, semiconductor device, and method for forming copper interconnection structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008078260A JP4423379B2 (ja) 2008-03-25 2008-03-25 銅配線、半導体装置および銅配線の形成方法

Publications (2)

Publication Number Publication Date
JP2009231739A true JP2009231739A (ja) 2009-10-08
JP4423379B2 JP4423379B2 (ja) 2010-03-03

Family

ID=41115875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008078260A Expired - Fee Related JP4423379B2 (ja) 2008-03-25 2008-03-25 銅配線、半導体装置および銅配線の形成方法

Country Status (2)

Country Link
US (2) US7755192B2 (ja)
JP (1) JP4423379B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015098873A1 (ja) 2013-12-24 2015-07-02 株式会社マテリアル・コンセプト 太陽電池及びその製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8258626B2 (en) * 2008-09-16 2012-09-04 Advanced Interconnect Materials, Llc Copper interconnection, method for forming copper interconnection structure, and semiconductor device
JP5507909B2 (ja) * 2009-07-14 2014-05-28 東京エレクトロン株式会社 成膜方法
US8373271B2 (en) * 2010-05-27 2013-02-12 International Business Machines Corporation Interconnect structure with an oxygen-doped SiC antireflective coating and method of fabrication
US8852674B2 (en) 2010-11-12 2014-10-07 Applied Materials, Inc. Method for segregating the alloying elements and reducing the residue resistivity of copper alloy layers
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
US20130200444A1 (en) * 2012-02-07 2013-08-08 Wei Wang Schottky barrier field effect transistor with carbon-containing insulation layer and method for fabricating the same
US9209134B2 (en) * 2013-03-14 2015-12-08 Intermolecular, Inc. Method to increase interconnect reliability
US9966339B2 (en) 2014-03-14 2018-05-08 Taiwan Semiconductor Manufacturing Company Barrier structure for copper interconnect
US9984975B2 (en) * 2014-03-14 2018-05-29 Taiwan Semiconductor Manufacturing Company Barrier structure for copper interconnect
US9490211B1 (en) 2015-06-23 2016-11-08 Lam Research Corporation Copper interconnect
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US10134657B2 (en) 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
KR20210127188A (ko) 2019-02-21 2021-10-21 코닝 인코포레이티드 구리-금속화된 쓰루 홀을 갖는 유리 또는 유리 세라믹 물품 및 이를 제조하기 위한 공정

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL158025B (nl) * 1971-02-05 1978-09-15 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting en halfgeleiderinrichting, vervaardigd volgens deze werkwijze.
JPS5943570A (ja) 1982-09-06 1984-03-10 Hitachi Ltd 薄膜配線
JPH0624205B2 (ja) 1985-06-24 1994-03-30 株式会社日立製作所 半導体装置
JP2503217B2 (ja) 1986-12-19 1996-06-05 富士通株式会社 電極配線の形成方法
JPH01202841A (ja) 1988-02-08 1989-08-15 Hitachi Ltd 半導体集積回路装置及びその製造方法
JPH0250432A (ja) 1988-08-12 1990-02-20 Toshiba Corp 半導体装置
JPH0262035A (ja) 1988-08-29 1990-03-01 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JPH02119140A (ja) 1988-10-28 1990-05-07 Seiko Epson Corp 集積回路装置
JPH03220760A (ja) 1990-01-25 1991-09-27 Matsushita Electron Corp 樹脂封止型半導体装置
JPH0547760A (ja) 1991-08-12 1993-02-26 Hitachi Ltd 半導体集積回路装置、その製造方法およびその製造に用いるスパツタターゲツト
JP3220760B2 (ja) 1992-03-19 2001-10-22 株式会社日立製作所 半導体装置
JPH06140398A (ja) 1992-10-27 1994-05-20 Kawasaki Steel Corp 集積回路装置
JPH06310509A (ja) 1993-04-22 1994-11-04 Kawasaki Steel Corp 半導体集積回路の配線構造
JPH07300680A (ja) * 1994-04-28 1995-11-14 Sony Corp ＳｉＮ系絶縁膜の成膜方法
US6387805B2 (en) 1997-05-08 2002-05-14 Applied Materials, Inc. Copper alloy seed layer for copper metallization
JPH1187349A (ja) 1997-07-16 1999-03-30 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
JPH11186273A (ja) 1997-12-19 1999-07-09 Ricoh Co Ltd 半導体装置及びその製造方法
JP2000068269A (ja) 1998-08-24 2000-03-03 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2001044156A (ja) 1999-07-26 2001-02-16 Nec Corp 半導体装置の製造方法及び化学研磨装置
US6531407B1 (en) * 2000-08-31 2003-03-11 Micron Technology, Inc. Method, structure and process flow to reduce line-line capacitance with low-K material
KR100841597B1 (ko) * 2000-09-13 2008-06-26 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨 전자 디바이스 제조
US7019399B2 (en) * 2001-01-22 2006-03-28 N.V. Bekaert S.A. Copper diffusion barriers made of diamond-like nanocomposits doped with metals
JP3745257B2 (ja) * 2001-08-17 2006-02-15 キヤノン販売株式会社 半導体装置及びその製造方法
WO2006025347A1 (ja) 2004-08-31 2006-03-09 National University Corporation Tohoku University 銅合金及び液晶表示装置
US6589882B2 (en) * 2001-10-24 2003-07-08 Micron Technology, Inc. Copper post-etch cleaning process
US7091137B2 (en) * 2001-12-14 2006-08-15 Applied Materials Bi-layer approach for a hermetic low dielectric constant layer for barrier applications
US7687917B2 (en) * 2002-05-08 2010-03-30 Nec Electronics Corporation Single damascene structure semiconductor device having silicon-diffused metal wiring layer
DE10238024B4 (de) * 2002-08-20 2007-03-08 Infineon Technologies Ag Verfahren zur Integration von Luft als Dielektrikum in Halbleitervorrichtungen
DE10240176A1 (de) * 2002-08-30 2004-04-29 Advanced Micro Devices, Inc., Sunnyvale Ein dielektrischer Schichtstapel mit kleiner Dielektrizitätskonstante einschliesslich einer Ätzindikatorschicht zur Anwendung in der dualen Damaszenertechnik
US6939800B1 (en) * 2002-12-16 2005-09-06 Lsi Logic Corporation Dielectric barrier films for use as copper barrier layers in semiconductor trench and via structures
US6790788B2 (en) * 2003-01-13 2004-09-14 Applied Materials Inc. Method of improving stability in low k barrier layers
JP4068072B2 (ja) * 2003-01-29 2008-03-26 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2004266178A (ja) 2003-03-04 2004-09-24 Tokyo Electron Ltd 配線形成方法
US7276441B1 (en) * 2003-04-15 2007-10-02 Lsi Logic Corporation Dielectric barrier layer for increasing electromigration lifetimes in copper interconnect structures
US7078336B2 (en) * 2003-11-19 2006-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for fabricating a copper barrier layer with low dielectric constant and leakage current
JP4478038B2 (ja) 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
JP2007072428A (ja) 2005-08-09 2007-03-22 Tohoku Univ 平面電子表示装置及びその製造方法
JP2007059660A (ja) 2005-08-25 2007-03-08 Sony Corp 半導体装置の製造方法および半導体装置
JP2007059734A (ja) 2005-08-26 2007-03-08 Sony Corp 半導体装置の製造方法および半導体装置
JP4272191B2 (ja) * 2005-08-30 2009-06-03 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP4523535B2 (ja) 2005-08-30 2010-08-11 富士通株式会社 半導体装置の製造方法
JP2007081113A (ja) 2005-09-14 2007-03-29 Sony Corp 半導体装置の製造方法
JP2006024968A (ja) 2005-09-30 2006-01-26 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2007109687A (ja) 2005-10-11 2007-04-26 Sony Corp 半導体装置の製造方法
JP2007149813A (ja) 2005-11-25 2007-06-14 Sony Corp 半導体装置の製造方法
US7842192B2 (en) * 2006-02-08 2010-11-30 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Multi-component barrier polishing solution
EP1990432B1 (en) 2006-02-28 2012-04-11 Advanced Interconnect Materials, LLC Semiconductor device, its manufacturing method, and sputtering target material for use in the method
US7612451B2 (en) * 2006-07-13 2009-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing resistivity in interconnect structures by forming an inter-layer
US8987085B2 (en) * 2006-08-01 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for improving uniformity of cap layers
US7859113B2 (en) * 2007-02-27 2010-12-28 International Business Machines Corporation Structure including via having refractory metal collar at copper wire and dielectric layer liner-less interface and related method
US20080258303A1 (en) * 2007-04-23 2008-10-23 Ming-Shih Yeh Novel structure for reducing low-k dielectric damage and improving copper EM performance
US7737029B2 (en) * 2008-03-18 2010-06-15 Samsung Electronics Co., Ltd. Methods of forming metal interconnect structures on semiconductor substrates using oxygen-removing plasmas and interconnect structures formed thereby

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015098873A1 (ja) 2013-12-24 2015-07-02 株式会社マテリアル・コンセプト 太陽電池及びその製造方法
US10529875B2 (en) 2013-12-24 2020-01-07 Material Concept, Inc. Solar cell and production method therefor

Also Published As

Publication number Publication date
US20090243112A1 (en) 2009-10-01
US7755192B2 (en) 2010-07-13
JP4423379B2 (ja) 2010-03-03
US8163649B2 (en) 2012-04-24
US20100267228A1 (en) 2010-10-21

Similar Documents

Publication Publication Date Title
JP4423379B2 (ja) 銅配線、半導体装置および銅配線の形成方法
JP4328725B2 (ja) 改良された信頼性を有する超低誘電率（ｋ）誘電体を集積化する構造および方法
US7435676B2 (en) Dual damascene process flow enabling minimal ULK film modification and enhanced stack integrity
US8258626B2 (en) Copper interconnection, method for forming copper interconnection structure, and semiconductor device
JP5560696B2 (ja) 半導体装置の製造方法
US20120049370A1 (en) Carbon nanotube interconnection and manufacturing method thereof
US8212337B2 (en) Advanced low k cap film formation process for nano electronic devices
JP2010147311A (ja) 銅配線形成方法、銅配線および半導体装置
JP4675258B2 (ja) 半導体装置の製造方法および半導体装置
US8211794B2 (en) Properties of metallic copper diffusion barriers through silicon surface treatments
WO2008144621A1 (en) Silicon oxide interface layer formed during silicon carbide etch stop deposition
JP5025679B2 (ja) 半導体装置
KR20220028935A (ko) 인터커넥트 구조체의 형성방법
JP2010034517A (ja) 半導体装置および半導体装置の製造方法
JP2012009617A (ja) 半導体装置の製造方法、配線用銅合金、及び半導体装置
JP2009094123A (ja) 半導体装置の製造方法
JP5408116B2 (ja) 半導体装置の製造方法
JP2008010630A (ja) 半導体装置およびその製造方法
JP2010287653A (ja) 半導体装置およびその製造方法
JP2013214697A (ja) 半導体装置および半導体装置の製造方法
JP2006024667A (ja) 半導体装置の製造方法
JP2006147895A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090622

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20090622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090622

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20090818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091027

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091102

R150 Certificate of patent or registration of utility model

Ref document number: 4423379

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131218

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees