JP2008300877A - 集積デバイスを有するマイクロ電子基板 - Google Patents

集積デバイスを有するマイクロ電子基板 Download PDF

Info

Publication number
JP2008300877A
JP2008300877A JP2008224148A JP2008224148A JP2008300877A JP 2008300877 A JP2008300877 A JP 2008300877A JP 2008224148 A JP2008224148 A JP 2008224148A JP 2008224148 A JP2008224148 A JP 2008224148A JP 2008300877 A JP2008300877 A JP 2008300877A
Authority
JP
Japan
Prior art keywords
microelectronic
microelectronic substrate
die
substrate core
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008224148A
Other languages
English (en)
Inventor
Jian Li
リ ジアン
Quat Vu
ヴ クアット
Steven Towle
トウル スティーブン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2008300877A publication Critical patent/JP2008300877A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Dicing (AREA)
  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】好適なマイクロ電子基板を提供すること。
【解決手段】マイクロ電子基板コアの開口部内に配置された少なくとも１つのダイを含むマイクロ電子基板であって、カプセル化材料は、マイクロ電子ダイス、またはマイクロ電子基板コアのない複数のマイクロ電子ダイスによって占有されない開口部の一部内に配置される。次いで、誘電材料および導電トレースの相互接続層は、マイクロ電子ダイ、カプセル化材料、およびマイクロ電子基板コア（もしあれば）上で製造され、マイクロ電子基板を形成する。
【選択図】図１

Description

（発明の背景）
（関連出願）
本出願は、２０００年８月１６日に出願された部分継続出願第０９／６４０９６１号である。
（発明の分野）
本発明は、マイクロ電子基板の製造のための装置およびプロセスに関し、特に、本発明は、マイクロ電子基板コア内部の少なくとも１つのマイクロ電子ダイをカプセル化するか、または少なくとも１つのマイクロ電子ダイ（マイクロ電子基板コアなしで）をカプセル化して、マイクロ電子基板を形成する製造技術に関する。
（従来の技術）
個々のマイクロ電子デバイスを接続する基板は、実質的に全ての最近の製造電子設備において存在する。概してこれらの基板はプリント回路基板である。プリント回路基板は、誘電体基板内またはその上に形成された金属トレースを有する基本的な誘電体基板である。プリント回路基板の１つのタイプは、単一面基板である。図２０に示されるように、単一面基板２００は、ＦＲ４材料、エポキシ樹脂、ポリイミド、トリアジン樹脂等の誘電体基板２０２からなる。誘電体基板２０２は、銅、アルミニウム等の導電トレース２０４を片面（すなわち第１の表面２０６）上に有し、導電トレース２０４は、第１の表面２０６に取り付けられたマイクロ電子デバイス２０８（フリップチップとして示される）を電気的に相互接続する。しかし、単一面基板２００は、比較的長い導電トレース２０４を生じ、次いで、より低い速度および性能を生じる。さらに単一面基板２００は、生じたアセンブリのサイズを増加させる種々のマイクロ電子デバイス２０８を相互接続するように、導電トレース２０４の経路に対してかなりの表面積を要求する。
もちろん、（図２１および図２２と連続的な）図２０の誘電体基板２０２、導電トレース２０４、およびマイクロ電子デバイス２０８は、例示の目的のために示されるに過ぎず、所定の寸法は、これらの正確な細部を示すのではなく、この概念を示すために大幅に誇張されることが理解される。
両面基板２１０は、比較的長い導電トレースに関する問題を軽減するのに役立つように開発される。図２１に示されるように、両面基板２１０は、誘電体基板の第１の面２０６および誘電体基板の第２の面２１２上に導電トレース２０４を有する誘電体基板２０２を含む。少なくとも１つの電気導電バイア２１４は、誘電体基板２０２を貫通して延びて、第１の表面２０６上の少なくとも１つの導電トレース２０４と第２の表面２１２上の導電トレース２０４とを接続させる。従って、誘電体基板の第１の表面２０６および誘電体基板の第２の表面２１２上のマイクロ電子デバイス２０８は、電気伝達状態であり得る。電気導電バイア２１４は、概してメッキされたスルーホールバイアであり、当業者に公知の任意の態様で形成され得る。
図２２は、多層回路基板２２０として公知の別の回路基板設計を示す。多層回路基板２２０は、その回路基板上に導電トレース２０４、およびその回路基板間に、第１の誘電材料２２２および第２の誘電材料２２４を貫通して形成された電気導電バイア２１４を有する２つ以上の誘電材料部分（第１の誘電材料２２２および第２の誘電材料２２４として示されたように）を含む。この設計は、導電トレース２０４の経路のためのより短いトレースおよび低減された表面積要求を可能にする。図２２は、公知の多層基板の断面図である。
このような基板が過去および現在のマイクロ電子デバイス用途に適切であったが、基板のより高い性能およびより短いトレースの必要性が、マイクロ電子デバイスの速度および性能が増加するにつれて増加する。従って、より高い速度および性能を達成する新しい基板／回路基板を開発することは有利である。
本明細書は、本発明とみなされることを特に示し、明確に主張する特許請求の範囲によって結論付けられるが、本発明の利点は、添付の図面と共に本発明の以下の記載を読むことにより容易に確認され得る。
（例示された実施形態の詳細な説明）
図１〜図１９は、本発明の種々の図面を示し、これらの図面はマイクロ電子アセンブリの正確な細部を描写することを意味しない。むしろ、これらの図面は、本発明の概念をより明確に伝える態様でマイクロ電子アセンブリを示す。さらに図面の間の共通の構成要素は同じ参照符号を保持する。
本発明は、マイクロ電子基板コアの少なくとも１つの開口部内に少なくとも１つのマイクロ電子ダイを配置し、１以上の開口部内にマイクロ電子ダイ／ダイスをカプセル化材料を用いて固定し、またはマイクロ電子基板コアなしでカプセル化材料内に少なくとも１つのマイクロ電子ダイをカプセル化する基板製造技術を含む。次いで誘電材料および導電トレースの相互接続層は、マイクロ電子ダイ／ダイス、カプセル化材料、およびマイクロ電子基板コア（もしあれば）上で製造され、マイクロ電子基板を形成する。用語「マイクロ電子基板」は、マザーボード、周辺カード、カートリッジ、マルチチップモジュール基板、および当業者に明らかであるような同様な構造を含むように定義される。
本発明の技術的利点は、マイクロ電子基板がマイクロ電子ダイ／ダイス付近に構築されることを可能にし、マイクロ電子基板内のマイクロ電子ダイスとマイクロ電子基板に取り付けられたマイクロ電子デバイスとの間のより短い相互接続距離を生じる。次いでこれは、より高い速度および性能を生じる。さらに本発明のマイクロ電子基板はまた、モバイルシステム（すなわち、ラップトップコンピュータ、携帯型デバイス、携帯情報端末等）に十分適合するより小さい形態因子を生じ得る。
図１は、マイクロ電子基板を製造するために使用されるマイクロ電子基板コア１０２を示す。マイクロ電子基板コア１０２は、好適には実質的に平面である材料を含む。マイクロ電子基板コア１０２を製造するために使用された材料は、ビスマレイミドトリアジン（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）（「ＢＴ」）樹脂ベースの積層材料、ＦＲ４積層材料、（難燃性ガラス／エポキシ材料）、種々のポリイミド積層材料、セラミック材料等、および金属材料（銅等）等を含み得るが、それらに限定されない。マイクロ電子基板コア１０２は、マイクロ電子基板コア１０２の第１の表面１０６からマイクロ電子基板コア１０２の対向する第２の面１０８に延びる少なくとも１つの開口部１０４を有する。図２に示されるように、１以上の開口部１０４は、矩形／方形１０４ａ、丸い角を有する矩形／方形１０４ｂ、および円形１０４ｃを含む任意の形状およびサイズであり得るが、それらに限定されない。１以上の開口部１０４に関する唯一の制限は、以下に説明されるように、対応するマイクロ電子ダイまたはダイスを開口部に適切に収容するようにサイズ調整および形状調整を行わなければならない。
図３は、保護膜１１２に隣接するマイクロ電子基板コアの第１の表面１０６を示す。好ましくは、保護膜１１２は、Ｋａｐｔｏｎ（Ｒ）ポリイミドフィルム（Ｅ．Ｉ．ｄｕ Ｐｏｎｔ ｄｅ Ｎｅｍｏｕｒｓ ａｎｄ Ｃｏｍｐａｎｙ，Ｗｉｌｍｉｎｇｔｏｎ，Ｄｅｌａｗａｒｅ）等の実質的に可撓性材料であるが、金属膜を含む任意の適切な材料から作製され得る。好適な実施形態では、保護膜１１２はマイクロ電子基板コアと実質的に同一の熱膨張係数（ＣＴＥ）を有する。図４は、マイクロ電子ダイス１１４を示し、各マイクロ電子ダイス１１４が有する活性表面１１６およびその後方の面１１８は、対応するマイクロ電子基板コア１０２の開口部１０４に配置されている。マイクロ電子ダイス１１４が有する、以下に限定されないが、論理（ＣＰＵ）、メモリ（ＤＲＡＭ、ＳＲＡＭ、ＳＤＲＡＭ等）、コントローラ（チップセット）、キャパシタ、レジスタ、インダクタ等を含む任意の公知の能動または受動マイクロ電子デバイスであり得る。
好適な実施形態（図示された）では、マイクロ電子基板コア１０２の厚さ１１７およびマイクロ電子ダイス１１４の厚さ１１５は実質的に等しい。各マイクロ電子ダイス１１４は、隣接活性面１１６が保護膜１１２に隣接するように配置される。保護膜１１２は、シリコーンまたはアクリル等の接着剤を有し得、この接着剤は、マイクロ電子基板コアの第１の表面１０６およびマイクロ電子ダイの活性表面１１６に取り付ける。このタイプの接着剤の膜は、マイクロ電子ダイ１１４およびマイクロ電子基板コア１０２を型、液体分配カプセル化システム（好ましくは）、またはカプセル化プロセスのために使用された設備の他の部分に配置する前に付与され得る。またこの保護膜１１２は、ＥＴＦＥ（エチレン−テトラフルオロエチレン）またはＴｅｆｌｏｎ（Ｒ）膜等の非接着性膜であり得る。この非接着性膜は、カプセル化プロセスの間に型の内部表面または設備の他の部分によって、マイクロ電子ダイ活性表面およびマイクロ電子基板コアの第１の表面１０６上に保持される。
次いで、マイクロ電子ダイ１１４は、プラスチック、樹脂、エポキシ、エラストマー（例えば弾性）材料等のカプセル化材料１２２を用いてカプセル化される。図５に示されるように、カプセル化材料１２２は、マイクロ電子ダイ１１４によって占有されない１以上の開口部１０４の一部に配置される。マイクロ電子ダイ１１４のカプセル化は、以下に限定されないが、トランスファー成型および圧縮成型、ならびにディスペンシングを含む任意の公知のプロセスによって達成され得る。カプセル化材料１２２は、マイクロ電子基板コア１０２内部にマイクロ電子ダイ１１４を固定し、生じた構造に機械的剛性を提供し、トレース層の以後の構築のために表面領域を提供する。
図６に示されるように、カプセル化の後に保護膜１１２が除去され、マイクロ電子ダイ活性表面１１６を露出する。図６に示されるように、カプセル化材料１２２は、好ましくは、マイクロ電子基板コアの第１の表面１０６とマイクロ電子ダイ活性表面１１６との間の空間を埋めるように成型または分配される。これは、マイクロ電子ダイ活性表面１１６およびマイクロ電子基板コアの第１の表面１０６に対して実質的に平面である少なくとも１つの表面１２４を生じる。このカプセル化材料表面１２４は、誘電材料層および導電トレース等の相互接続層の形成のためのさらなる表面領域として、マイクロ電子基板コアの第１の表面１０６と共にさらなる製造ステップにおいて使用され得る。
以下の説明は、相互接続層の形成のためのバンプのない構築された層の技術に関するが、本製造方法はそのように限定されない。この相互接続層は、当業者に公知の種々の技術によって製造され得る。
図７は、マイクロ電子基板コア１０２内のカプセル化材料１２２を用いてカプセル化された単一のマイクロ電子ダイ１１４の図を示す。もちろん、マイクロ電子ダイ１１４は、マイクロ電子ダイの活性表面１１６上に配置された複数の電気コンタクト１３２を含む。電気コンタクト１３２は、マイクロ電子ダイ１１４内部の回路（図示せず）に電気的に接続される。４つの電気コンタクト１３２のみが簡略性および明瞭性のために示される。
図８に示されるように、エポキシ樹脂、ポリイミド、ビスベンゾシクロブテン等の第１の誘電体層１３６が、マイクロ電子ダイ活性表面１１６（電気コンタクト１３２を含む）、マイクロ電子基板コアの第１の表面１０６、およびカプセル化された材料の表面１２４上に配置される。本発明の誘電体層は、好適には、Ｉｂｉｄｅｎ Ｕ．Ｓ．Ａ．Ｃｏｒｐ．，Ｓａｎｔａ Ｃｌａｒａ，Ｃａｌｉｆｏｒｎｉａ，Ｕ．Ｓ．Ａ．およびＡｊｉｎｏｍｏｔｏ Ｕ．Ｓ．Ａ．，Ｉｎｃ．，Ｐａｒａｍｕｓ，Ｎｅｗ Ｊｅｒｓｅｙ，Ｕ．Ｓ．Ａ．から入手可能なエポキシ樹脂で満たされる。第１の誘電体層１３６の形成は、以下に限定されないが、スピンコーティング、ロールコーティング、およびスピンオン堆積を含む任意の公知のプロセスによって達成され得る。
図９に示されるように、次いで複数のバイア１３８が第１の誘電体層１３６を貫通して形成される。複数のバイア１３８は、レーザ穿孔、フォトリソグラフィー（通常後に続くエッチング）を含むが、それらに限定されず、第１の誘電体層１３６が光活性である場合、フォトレジストマスクが当業者に公知のフォトリソグラフィープロセスにおいて作製されるのと同一の態様で複数のバイア１３８を形成することを含む当業者に公知の任意の方法によって形成され得る。
複数の導電トレース１４２が図１０に示されるように第１の誘電体層１３６上で形成され、複数の導電トレース１４２のそれぞれの一部は少なくとも１つの複数のバイア１３８（図９を参照）まで延び、コンタクト１３２と電気的に接触させる。複数の導電トレース１４２は、銅、アルミニウム、およびそれらの合金等の任意の適切な導電材料から作製され得る。
複数の導電トレース１４２は、半追加的なメッキ（ｓｅｍｉ−ａｄｄｉｔｉｖｅ ｐｌａｔｉｎｇ）およびフォトリソグラフィー技術を含む任意の公知の技術によって形成され得るが、それらに限定されない。例示的な半追加的なメッキ技術は、第１の誘電体層１３６上にシード層（スパッタ堆積された金属または無電解堆積された金属）を堆積することを含み得る。次いでレジスト層がシード層（チタン／銅合金等）上にパターニングされ、その後、パターニングされたレジストの開いた領域によって露出されたシード層上に、銅等の金属層を電解メッキする。このパターニングされたレジスト層が除去され、シード層上に金属メッキされた層を有さないシード層の一部がエッチングされる。複数の導電トレース１４２を形成するための他の方法が当業者に明らかである。
図１１を参照すると、第２の誘電体層１４４が複数の導電トレース１４２および第１の誘電体層１３６上に配置される。第２の誘電体層１４４の形成は、スピンコーティング、ロールコーティング、およびスプレイオン堆積を含む任意の公知のプロセスによって達成され得るが、それらに限定されない。
図１２を参照すると、次いで複数の第２のバイア１４６が第２の誘電体層１４４を貫通して形成される。複数の第２のバイア１４６は、レーザ穿孔、第２の誘電体層１４４が光活性である場合、フォトレジストマスクが当業者に公知のフォトリソグラフィープロセスにおいて作製されるのと同一の態様で複数の第２のバイア１４６を形成する当業者に公知の任意の方法によって形成され得るが、それらに限定されない。
図１０〜図１２に示されるように、複数の導電トレース１４２が複数の第２のバイア１４６を適切な位置に配置させることを可能にしない場合、導電トレースの他の部分が複数の第２のバイア１４６においておよび第２の誘電体層１４４上に形成され、別の誘電体層が第２の誘電体層上に形成され、別の複数のバイアが誘電体層に形成される。誘電体層の層状化および導電トレースの形成は、バイアが適切な位置になるまで繰り返され得、十分な電気接続性が必要とされた電気性能を可能にするように構築される。従って、単一の導電トレースの部分が単一の導電トレースの複数の部分から形成され、異なる誘電体層上に存在し得る。
第２の複数の導電トレース１４８が形成され得る。各第２の複数の導電トレース１４８の一部が複数の第２のバイア１４６の内の少なくとも１つに延びる。第２の複数の導電トレース１４８のそれぞれは、図１３に示されるように、ランディング（ｌａｎｄｉｎｇ）パッド１５０（点線１５２によって区分されたトレース上の拡大された領域）を含む。
一旦、第２の複数の導電トレース１４８およびランディングパッド１５０が形成されると、それらは外部コンポーネント（図示せず）と接続するために、はんだ、バンプ、ハンダボール、ピンなど導電性相互接続の形成において使用され得る。例えば、ハンダマスク材料１５６は、第２の誘電体層１４４、第２の複数の導電トレース１５４、およびランディングパッド１５０上に配置され得る。図１４に示されるように、次いで複数のバイア１５８は、ハンダマスク材料１５６内に形成され、ランディングパッド１５０の少なくともそれぞれの部分を露出する。複数の導電バンプ１６０（ハンダバンプ等）が、所望ならば、図１５に示されるようにランディングパッド１５４のそれぞれの露出された部分上に、はんだペーストをスクリーンプリントした後、リフロープロセスまたは公知のメッキ技術等によって形成され得るが、それらに限定されない。
図１６は、マイクロ電子基板コア１０２内部にカプセル化材料１２２を用いてカプセル化された複数のマイクロ電子ダイス１１４を示し、本発明のマイクロ電子基板１７０を形成する。少なくとも１つの相互接続層は、マイクロ電子ダイス活性表面１１６、マイクロ電子基板コアの第１の表面１０６、およびカプセル化材料表面１２４上に以前に説明された態様で形成される。相互接続層を含む誘電材料および導電トレースの１以上の層は、図１６に相互接続層１６２として互いに簡単に示される。上述のように、相互接続層１６２は、マイクロ電子ダイス１１４と複数の導電性バンプ１６０との間の接続を形成するだけでなく、マイクロ電子基板コア１０２内部に配置されたマイクロ電子ダイス１１４間の電気伝達を可能にする。
一旦、相互接続層１６２が形成されると、少なくとも１つのマイクロ電子デバイス１６４が導電性ダンプ１６０によって相互接続層１６２の上部表面１６６に取り付けられ得る。導電性ダンプ１６０は、少なくとも１つのマイクロ電子デバイス１６４と少なくとも１つのマイクロ電子ダイ１１４との間の電気伝達を活性化する。もちろん、導電バンプ１６０は相互接続層１６２（図１５に示される）またはマイクロ電子デバイス１６４上に形成され得ることが理解される。さらに、図１６は、マイクロ電子デバイス１６４をパッケージフリップチップとして示すが、マイクロ電子デバイスは、論理（ＣＰＵ）、メモリ（ＤＲＡＭ、ＳＲＡＭ、ＳＤＲＡＭ等）、コントローラ（チップセット）、キャパシタ、レジスタ等を含む任意の公知の能動マイクロ電子デバイスまたは受動マイクロ電子デバイスであり得るが、それらに限定されないことが理解される。さらに、フリップチップ取り付けに加えて、図１６に示されたように、マイクロ電子デバイス１６４の取り付けは、他の方法（ワイヤボンディング等）または他の当業者に公知の他の方法によって達成され得る。
図１７は、図１６のアセンブリを示し、マイクロ電子基板１８０は、マイクロ電子基板コア１０２（図１６参照）なしで、マイクロ電子基板１７０（図１６参照）に対して説明されたのと同様な態様で製造される。
図１８に示されるように、マイクロ電子ダイス１１４およびマイクロ電子デバイス１６４は種々のサイズおよび形状であり得る。さらに、図１９に示されるように、複数のマイクロ電子ダイス１１４は、マイクロ電子基板コア１０２における単一の開口部に配置され得る。当業者に理解されるように、この構成は、マイクロ電子ダイス１１４を相互作用させることによって互いにできる限り接近して通信し、導電トレース（図示せず）の長さ短くすることによって電気的性能を改良することを可能にする。
従って、本発明の詳細な実施形態において説明してきたが、上記の特許請求の範囲によって規定された本発明は、本発明の意図または範囲から逸脱することなく本発明の多くの明らかな改変が可能であるために、上記説明において述べられた特定の詳細によって限定されるべきではない。
図１は、本発明によるマイクロ電子基板コアの斜視図である。 図２は、本発明によるマイクロ電子基板コアの開口部の他の例を有するマイクロ電子基板コアの上面図である。 図３は、本発明による保護膜に隣接するマイクロ電子基板コアの横断面図である。 図４は、本発明による、保護膜にさらに隣接するマイクロ電子基板コアの開口部内に配置されたマイクロ電子ダイスの横断面図である。 図５は、本発明によるカプセル化の後の図４のアセンブリの横断面図である。 図６は、本発明による保護膜が除去された後の図５のアセンブリの横断面図である。 図７は、本発明による、マイクロ電子ダイ上の相互接続層、カプセル化材料、およびマイクロ電子基板コアを形成するプロセスの横断面図である。 図８は、本発明による、マイクロ電子ダイ上の相互接続層、カプセル化材料、およびマイクロ電子基板コアを形成するプロセスの横断面図である。 図９は、本発明による、マイクロ電子ダイ上の相互接続層、カプセル化材料、およびマイクロ電子基板コアを形成するプロセスの横断面図である。 図１０は、本発明による、マイクロ電子ダイ上の相互接続層、カプセル化材料、およびマイクロ電子基板コアを形成するプロセスの横断面図である。 図１１は、本発明による、マイクロ電子ダイ上の相互接続層、カプセル化材料、およびマイクロ電子基板コアを形成するプロセスの横断面図である。 図１２は、本発明による、マイクロ電子ダイ上の相互接続層、カプセル化材料、およびマイクロ電子基板コアを形成するプロセスの横断面図である。 図１３は、本発明による、マイクロ電子ダイ上の相互接続層、カプセル化材料、およびマイクロ電子基板コアを形成するプロセスの横断面図である。 図１４は、本発明による、マイクロ電子ダイ上の相互接続層、カプセル化材料、およびマイクロ電子基板コアを形成するプロセスの横断面図である。 図１５は、本発明による、マイクロ電子ダイ上の相互接続層、カプセル化材料、およびマイクロ電子基板コアを形成するプロセスの横断面図である。 図１６は、本発明による、配置された相互接続層およびはんだボールを有する図６のアセンブリの横断面図である。 図１７は、本発明による、マイクロ電子基板コアのない図１６のアセンブリの横断面図である。 図１８は、マイクロ電子ダイスおよび種々のサイズのデバイスの横断面図である。 図１９は、単一コア開口部内の複数のマイクロ電子ダイスの横断面図である。 図２０は、公知の単一面基板の断面図である。 図２１は、公知の両面基板の断面図である。

Claims (1)

  1. 本願明細書に記載のマイクロ電子基板。
JP2008224148A 2000-10-19 2008-09-01 集積デバイスを有するマイクロ電子基板 Pending JP2008300877A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/692,908 US6734534B1 (en) 2000-08-16 2000-10-19 Microelectronic substrate with integrated devices

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002537051A Division JP2004530285A (ja) 2000-10-19 2001-10-09 集積デバイスを有するマイクロ電子基板

Publications (1)

Publication Number Publication Date
JP2008300877A true JP2008300877A (ja) 2008-12-11

Family

ID=24782537

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2002537051A Pending JP2004530285A (ja) 2000-10-19 2001-10-09 集積デバイスを有するマイクロ電子基板
JP2008224148A Pending JP2008300877A (ja) 2000-10-19 2008-09-01 集積デバイスを有するマイクロ電子基板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2002537051A Pending JP2004530285A (ja) 2000-10-19 2001-10-09 集積デバイスを有するマイクロ電子基板

Country Status (11)

Country Link
US (1) US6734534B1 (ja)
EP (1) EP1356520B1 (ja)
JP (2) JP2004530285A (ja)
KR (1) KR100591216B1 (ja)
CN (1) CN100403534C (ja)
AT (1) ATE438925T1 (ja)
AU (1) AU2001296719A1 (ja)
DE (1) DE60139504D1 (ja)
HK (1) HK1056948A1 (ja)
MY (1) MY148046A (ja)
WO (1) WO2002033751A2 (ja)

Families Citing this family (127)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710454B1 (en) * 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
US7498196B2 (en) 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
CN1630946A (zh) * 2001-07-12 2005-06-22 株式会社日立制作所 电子电路部件
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
US6673698B1 (en) * 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
JP2003243604A (ja) * 2002-02-13 2003-08-29 Sony Corp 電子部品及び電子部品の製造方法
DE10221082A1 (de) * 2002-05-11 2003-11-20 Bosch Gmbh Robert Halbleiterbauelement
EP1514307A1 (en) * 2002-06-19 2005-03-16 Sten Bjorsell Electronics circuit manufacture
US7485489B2 (en) 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
DE10234951B4 (de) * 2002-07-31 2009-01-02 Qimonda Ag Verfahren zur Herstellung von Halbleiterschaltungsmodulen
US20040022038A1 (en) * 2002-07-31 2004-02-05 Intel Corporation Electronic package with back side, cavity mounted capacitors and method of fabrication therefor
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
US6998328B2 (en) * 2002-11-06 2006-02-14 Irvine Sensors Corp. Method for creating neo-wafers from singulated integrated circuit die and a device made according to the method
US7135780B2 (en) * 2003-02-12 2006-11-14 Micron Technology, Inc. Semiconductor substrate for build-up packages
US6921975B2 (en) 2003-04-18 2005-07-26 Freescale Semiconductor, Inc. Circuit device with at least partial packaging, exposed active surface and a voltage reference plane
US6838776B2 (en) 2003-04-18 2005-01-04 Freescale Semiconductor, Inc. Circuit device with at least partial packaging and method for forming
DE10320646A1 (de) * 2003-05-07 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben
JP3813945B2 (ja) * 2003-05-07 2006-08-23 任天堂株式会社 ゲーム装置およびゲームプログラム
DE10320579A1 (de) 2003-05-07 2004-08-26 Infineon Technologies Ag Halbleiterwafer, Nutzen und elektronisches Bauteil mit gestapelten Halbleiterchips, sowie Verfahren zur Herstellung derselben
TWI255538B (en) * 2003-06-09 2006-05-21 Siliconware Precision Industries Co Ltd Semiconductor package having conductive bumps on chip and method for fabricating the same
FI20031341A (fi) * 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
US7064010B2 (en) * 2003-10-20 2006-06-20 Micron Technology, Inc. Methods of coating and singulating wafers
US7459781B2 (en) * 2003-12-03 2008-12-02 Wen-Kun Yang Fan out type wafer level package structure and method of the same
US7015075B2 (en) 2004-02-09 2006-03-21 Freescale Semiconuctor, Inc. Die encapsulation using a porous carrier
US20050242425A1 (en) 2004-04-30 2005-11-03 Leal George R Semiconductor device with a protected active die region and method therefor
FI20041525A (fi) 2004-11-26 2006-03-17 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
US7442581B2 (en) 2004-12-10 2008-10-28 Freescale Semiconductor, Inc. Flexible carrier and release method for high volume electronic package fabrication
TWI252544B (en) * 2005-02-05 2006-04-01 Phoenix Prec Technology Corp Method for continuously fabricating substrates embedded with semiconductor chips
TWI414218B (zh) * 2005-02-09 2013-11-01 Ngk Spark Plug Co 配線基板及配線基板內建用之電容器
JP2006253669A (ja) * 2005-02-09 2006-09-21 Ngk Spark Plug Co Ltd 配線基板
EP1856728B1 (en) * 2005-03-02 2008-10-22 Koninklijke Philips Electronics N.V. A method of manufacturing semiconductor packages and packages made
US7326591B2 (en) * 2005-08-31 2008-02-05 Micron Technology, Inc. Interconnecting substrates for microelectronic dies, methods for forming vias in such substrates, and methods for packaging microelectronic devices
US7518236B2 (en) * 2005-10-26 2009-04-14 General Electric Company Power circuit package and fabrication method
TWI293202B (en) * 2005-11-23 2008-02-01 Phoenix Prec Technology Corp Carrier board structure with semiconductor component embedded therein
US7425464B2 (en) 2006-03-10 2008-09-16 Freescale Semiconductor, Inc. Semiconductor device packaging
US8163830B2 (en) * 2006-03-31 2012-04-24 Intel Corporation Nanoclays in polymer compositions, articles containing same, processes of making same, and systems containing same
US7892882B2 (en) 2006-06-09 2011-02-22 Freescale Semiconductor, Inc. Methods and apparatus for a semiconductor device package with improved thermal performance
US7405102B2 (en) 2006-06-09 2008-07-29 Freescale Semiconductor, Inc. Methods and apparatus for thermal management in a multi-layer embedded chip structure
US7834449B2 (en) * 2007-04-30 2010-11-16 Broadcom Corporation Highly reliable low cost structure for wafer-level ball grid array packaging
US8237259B2 (en) * 2007-06-13 2012-08-07 Infineon Technologies Ag Embedded chip package
US20080318054A1 (en) * 2007-06-21 2008-12-25 General Electric Company Low-temperature recoverable electronic component
US20080313894A1 (en) * 2007-06-21 2008-12-25 General Electric Company Method for making an interconnect structure and low-temperature interconnect component recovery process
US20080318055A1 (en) * 2007-06-21 2008-12-25 General Electric Company Recoverable electronic component
US20080318413A1 (en) * 2007-06-21 2008-12-25 General Electric Company Method for making an interconnect structure and interconnect component recovery process
US9610758B2 (en) * 2007-06-21 2017-04-04 General Electric Company Method of making demountable interconnect structure
US9953910B2 (en) * 2007-06-21 2018-04-24 General Electric Company Demountable interconnect structure
US7872347B2 (en) * 2007-08-09 2011-01-18 Broadcom Corporation Larger than die size wafer-level redistribution packaging process
US7595226B2 (en) 2007-08-29 2009-09-29 Freescale Semiconductor, Inc. Method of packaging an integrated circuit die
US20090072382A1 (en) * 2007-09-18 2009-03-19 Guzek John S Microelectronic package and method of forming same
US9941245B2 (en) * 2007-09-25 2018-04-10 Intel Corporation Integrated circuit packages including high density bump-less build up layers and a lesser density core or coreless substrate
US7851905B2 (en) 2007-09-26 2010-12-14 Intel Corporation Microelectronic package and method of cooling an interconnect feature in same
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
US8035216B2 (en) * 2008-02-22 2011-10-11 Intel Corporation Integrated circuit package and method of manufacturing same
US8609471B2 (en) 2008-02-29 2013-12-17 Freescale Semiconductor, Inc. Packaging an integrated circuit die using compression molding
US8259454B2 (en) * 2008-04-14 2012-09-04 General Electric Company Interconnect structure including hybrid frame panel
US8466550B2 (en) * 2008-05-28 2013-06-18 Agency For Science, Technology And Research Semiconductor structure and a method of manufacturing a semiconductor structure
US8093704B2 (en) 2008-06-03 2012-01-10 Intel Corporation Package on package using a bump-less build up layer (BBUL) package
TWI453877B (zh) * 2008-11-07 2014-09-21 Advanced Semiconductor Eng 內埋晶片封裝的結構及製程
TWI373113B (en) * 2008-07-31 2012-09-21 Unimicron Technology Corp Method of fabricating printed circuit board having semiconductor components embedded therein
US7855439B2 (en) * 2008-08-28 2010-12-21 Fairchild Semiconductor Corporation Molded ultra thin semiconductor die packages, systems using the same, and methods of making the same
US20100073894A1 (en) * 2008-09-22 2010-03-25 Russell Mortensen Coreless substrate, method of manufacturing same, and package for microelectronic device incorporating same
JP5161732B2 (ja) * 2008-11-11 2013-03-13 新光電気工業株式会社 半導体装置の製造方法
FR2938976A1 (fr) * 2008-11-24 2010-05-28 St Microelectronics Grenoble Dispositif semi-conducteur a composants empiles
JP5193898B2 (ja) 2009-02-12 2013-05-08 新光電気工業株式会社 半導体装置及び電子装置
JP5535494B2 (ja) 2009-02-23 2014-07-02 新光電気工業株式会社 半導体装置
JP5106460B2 (ja) 2009-03-26 2012-12-26 新光電気工業株式会社 半導体装置及びその製造方法、並びに電子装置
JP5340789B2 (ja) 2009-04-06 2013-11-13 新光電気工業株式会社 電子装置及びその製造方法
US9054111B2 (en) 2009-04-07 2015-06-09 Freescale Semiconductor, Inc. Electronic device and method of packaging an electronic device
JP5372579B2 (ja) * 2009-04-10 2013-12-18 新光電気工業株式会社 半導体装置及びその製造方法、並びに電子装置
JP5330065B2 (ja) 2009-04-13 2013-10-30 新光電気工業株式会社 電子装置及びその製造方法
US8643164B2 (en) * 2009-06-11 2014-02-04 Broadcom Corporation Package-on-package technology for fan-out wafer-level packaging
JP5296636B2 (ja) 2009-08-21 2013-09-25 新光電気工業株式会社 半導体パッケージの製造方法
JP5541618B2 (ja) 2009-09-01 2014-07-09 新光電気工業株式会社 半導体パッケージの製造方法
JP5588137B2 (ja) * 2009-09-14 2014-09-10 新光電気工業株式会社 半導体装置の製造方法
JP5325736B2 (ja) 2009-10-06 2013-10-23 新光電気工業株式会社 半導体装置及びその製造方法
US8772087B2 (en) * 2009-10-22 2014-07-08 Infineon Technologies Ag Method and apparatus for semiconductor device fabrication using a reconstituted wafer
JP5249173B2 (ja) * 2009-10-30 2013-07-31 新光電気工業株式会社 半導体素子実装配線基板及びその製造方法
JP5543754B2 (ja) 2009-11-04 2014-07-09 新光電気工業株式会社 半導体パッケージ及びその製造方法
US20110108999A1 (en) * 2009-11-06 2011-05-12 Nalla Ravi K Microelectronic package and method of manufacturing same
US8327532B2 (en) 2009-11-23 2012-12-11 Freescale Semiconductor, Inc. Method for releasing a microelectronic assembly from a carrier substrate
JP5581519B2 (ja) 2009-12-04 2014-09-03 新光電気工業株式会社 半導体パッケージとその製造方法
CN102097415B (zh) * 2009-12-10 2013-04-03 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US8742561B2 (en) * 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US8901724B2 (en) 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8320134B2 (en) * 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8319318B2 (en) 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US9847308B2 (en) 2010-04-28 2017-12-19 Intel Corporation Magnetic intermetallic compound interconnect
US8939347B2 (en) 2010-04-28 2015-01-27 Intel Corporation Magnetic intermetallic compound interconnect
JP5584011B2 (ja) 2010-05-10 2014-09-03 新光電気工業株式会社 半導体パッケージの製造方法
US8434668B2 (en) 2010-05-12 2013-05-07 Intel Corporation Magnetic attachment structure
US8313958B2 (en) 2010-05-12 2012-11-20 Intel Corporation Magnetic microelectronic device attachment
US8609532B2 (en) 2010-05-26 2013-12-17 Intel Corporation Magnetically sintered conductive via
US20120001339A1 (en) 2010-06-30 2012-01-05 Pramod Malatkar Bumpless build-up layer package design with an interposer
US8372666B2 (en) 2010-07-06 2013-02-12 Intel Corporation Misalignment correction for embedded microelectronic die applications
KR101775150B1 (ko) 2010-07-30 2017-09-05 삼성전자주식회사 다층 라미네이트 패키지 및 그 제조방법
US8754516B2 (en) 2010-08-26 2014-06-17 Intel Corporation Bumpless build-up layer package with pre-stacked microelectronic devices
US8304913B2 (en) 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US8619431B2 (en) * 2010-12-22 2013-12-31 ADL Engineering Inc. Three-dimensional system-in-package package-on-package structure
US8487426B2 (en) 2011-03-15 2013-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with embedded die and manufacturing methods thereof
US8937382B2 (en) 2011-06-27 2015-01-20 Intel Corporation Secondary device integration into coreless microelectronic device packages
US8848380B2 (en) 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
US8617935B2 (en) 2011-08-30 2013-12-31 Freescale Semiconductor, Inc. Back side alignment structure and manufacturing method for three-dimensional semiconductor device packages
US8901755B2 (en) * 2012-03-20 2014-12-02 Stats Chippac, Ltd. Semiconductor device and method of forming conductive layer over metal substrate for electrical interconnect of semiconductor die
US9257368B2 (en) 2012-05-14 2016-02-09 Intel Corporation Microelectric package utilizing multiple bumpless build-up structures and through-silicon vias
DE112012006469B4 (de) 2012-06-08 2022-05-05 Intel Corporation Mikroelektronisches Gehäuse mit nicht komplanaren gekapselten mikroelektronischen Bauelementen und einer Aufbauschicht ohne Kontaktierhügel
US9455160B2 (en) 2013-01-14 2016-09-27 Infineon Technologies Ag Method for fabricating a semiconductor chip panel
US9299651B2 (en) 2013-11-20 2016-03-29 Bridge Semiconductor Corporation Semiconductor assembly and method of manufacturing the same
US9396300B2 (en) * 2014-01-16 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods for semiconductor devices, packaged semiconductor devices, and design methods thereof
US9704794B2 (en) * 2014-06-17 2017-07-11 Stmicroelectronics S.R.L. Electronic device with die being sunk in substrate
RU2655678C1 (ru) 2014-09-18 2018-05-29 Интел Корпорейшн Способ встраивания компонентов wlcsp в e-wlb и в e-plb
EP3159832B1 (en) * 2015-10-23 2020-08-05 Nxp B.V. Authentication token
US9831147B2 (en) * 2015-11-30 2017-11-28 Infineon Technologies Austria Ag Packaged semiconductor device with internal electrical connections to outer contacts
CN106098630A (zh) * 2016-08-09 2016-11-09 中芯长电半导体（江阴）有限公司 一种扇出型晶圆级封装方法及封装件
CN106601636B (zh) * 2016-12-21 2018-11-09 江苏长电科技股份有限公司 一种贴装预包封金属导通三维封装结构的工艺方法
US10445278B2 (en) * 2016-12-28 2019-10-15 Intel Corporation Interface bridge between integrated circuit die
CN106684050A (zh) * 2017-01-25 2017-05-17 江苏长电科技股份有限公司 一种金属柱导通埋芯片线路板结构及其工艺方法
CN109300794B (zh) * 2017-07-25 2021-02-02 中芯国际集成电路制造(上海)有限公司 封装结构及其形成方法
KR102595864B1 (ko) * 2018-12-07 2023-10-30 삼성전자주식회사 반도체 패키지

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2599893B1 (fr) * 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
US5422513A (en) 1992-10-16 1995-06-06 Martin Marietta Corporation Integrated circuit chip placement in a high density interconnect structure
US5324687A (en) * 1992-10-16 1994-06-28 General Electric Company Method for thinning of integrated circuit chips for lightweight packaged electronic systems
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5422514A (en) 1993-05-11 1995-06-06 Micromodule Systems, Inc. Packaging and interconnect system for integrated circuits
US5353195A (en) * 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
US5527741A (en) 1994-10-11 1996-06-18 Martin Marietta Corporation Fabrication and structures of circuit modules with flexible interconnect layers
US5745984A (en) 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
US5821608A (en) * 1995-09-08 1998-10-13 Tessera, Inc. Laterally situated stress/strain relieving lead for a semiconductor chip package
US5696666A (en) * 1995-10-11 1997-12-09 Motorola, Inc. Low profile exposed die chip carrier package
US5567657A (en) 1995-12-04 1996-10-22 General Electric Company Fabrication and structures of two-sided molded circuit modules with flexible interconnect layers
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
KR100237328B1 (ko) * 1997-02-26 2000-01-15 김규현 반도체 패키지의 구조 및 제조방법
JPH10242333A (ja) * 1997-03-01 1998-09-11 Nitto Denko Corp 半導体装置及び半導体装置の製造方法
JP3051700B2 (ja) 1997-07-28 2000-06-12 京セラ株式会社 素子内蔵多層配線基板の製造方法
JP3236818B2 (ja) 1998-04-28 2001-12-10 京セラ株式会社 素子内蔵多層配線基板の製造方法
US6180881B1 (en) * 1998-05-05 2001-01-30 Harlan Ruben Isaak Chip stack and method of making same
US6127833A (en) * 1999-01-04 2000-10-03 Taiwan Semiconductor Manufacturing Co. Test carrier for attaching a semiconductor device
US6306680B1 (en) * 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices
US6288905B1 (en) 1999-04-15 2001-09-11 Amerasia International Technology Inc. Contact module, as for a smart card, and method for making same
US6239482B1 (en) 1999-06-21 2001-05-29 General Electric Company Integrated circuit package including window frame
US6221694B1 (en) * 1999-06-29 2001-04-24 International Business Machines Corporation Method of making a circuitized substrate with an aperture
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6489185B1 (en) * 2000-09-13 2002-12-03 Intel Corporation Protective film for the fabrication of direct build-up layers on an encapsulated die package
US6707149B2 (en) * 2000-09-29 2004-03-16 Tessera, Inc. Low cost and compliant microelectronic packages for high i/o and fine pitch
US6586276B2 (en) * 2001-07-11 2003-07-01 Intel Corporation Method for fabricating a microelectronic device using wafer-level adhesion layer deposition

Also Published As

Publication number Publication date
WO2002033751A2 (en) 2002-04-25
CN1524293A (zh) 2004-08-25
US6734534B1 (en) 2004-05-11
HK1056948A1 (en) 2004-03-05
JP2004530285A (ja) 2004-09-30
EP1356520A2 (en) 2003-10-29
WO2002033751A3 (en) 2003-08-14
MY148046A (en) 2013-02-28
DE60139504D1 (de) 2009-09-17
CN100403534C (zh) 2008-07-16
AU2001296719A1 (en) 2002-04-29
KR100591216B1 (ko) 2006-06-22
ATE438925T1 (de) 2009-08-15
EP1356520B1 (en) 2009-08-05
KR20030060914A (ko) 2003-07-16

Similar Documents

Publication Publication Date Title
KR100591216B1 (ko) 집적 장치를 갖는 마이크로 전자 기판
US7078788B2 (en) Microelectronic substrates with integrated devices
US10212818B2 (en) Methods and apparatus for a substrate core layer
US6586822B1 (en) Integrated core microelectronic package
KR101193416B1 (ko) 3차원 실장 반도체 장치 및 그의 제조 방법
US20020070443A1 (en) Microelectronic package having an integrated heat sink and build-up layers
US6495912B1 (en) Structure of ceramic package with integrated passive devices
US20120307445A1 (en) Printed circuit board (pcb) including a wire pattern, semiconductor package including the pcb, electrical and electronic apparatus including the semiconductor package, method of fabricating the pcb, and method of fabricating the semiconductor package
US20100109142A1 (en) Interposer for semiconductor package
US20090135574A1 (en) Wiring board, semiconductor device having wiring board, and method of manufacturing wiring board
TW201041103A (en) Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
US6277672B1 (en) BGA package for high density cavity-up wire bond device connections using a metal panel, thin film and build up multilayer technology
KR20070065789A (ko) 회로판 및 그 제조방법
US6331447B1 (en) High density flip chip BGA
JP2003318327A (ja) プリント配線板および積層パッケージ
US6287890B1 (en) Low cost decal material used for packaging
CN116259604A (zh) 电子封装件及其制法
US11997788B2 (en) Printed circuit board and method of manufacturing the same
US20230171888A1 (en) Printed circuit board and method of manufacturing the same
JPH06314752A (ja) 電子部品搭載用基板
CN116113145A (zh) 印刷电路板
JP2002217512A (ja) 回路基板の構造
JP2005093930A (ja) 多層基板とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110815

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120123