JP2008147366A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2008147366A
JP2008147366A JP2006332020A JP2006332020A JP2008147366A JP 2008147366 A JP2008147366 A JP 2008147366A JP 2006332020 A JP2006332020 A JP 2006332020A JP 2006332020 A JP2006332020 A JP 2006332020A JP 2008147366 A JP2008147366 A JP 2008147366A
Authority
JP
Japan
Prior art keywords
semiconductor region
layer
semiconductor
channel
mis transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006332020A
Other languages
English (en)
Other versions
JP4310399B2 (ja
Inventor
Hisashi Irisawa
寿史 入沢
Shinichi Takagi
信一 高木
Naoharu Sugiyama
直治 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Toshiba Corp
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, National Institute of Advanced Industrial Science and Technology AIST filed Critical Toshiba Corp
Priority to JP2006332020A priority Critical patent/JP4310399B2/ja
Priority to US11/950,716 priority patent/US8008751B2/en
Priority to CN200710198916A priority patent/CN100578797C/zh
Publication of JP2008147366A publication Critical patent/JP2008147366A/ja
Application granted granted Critical
Publication of JP4310399B2 publication Critical patent/JP4310399B2/ja
Priority to US13/037,049 priority patent/US8174095B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 ｎＭＩＳＦＥＴとｐＭＩＳＦＥＴで素子方向を傾けることなく、各素子の移動度向上をはかる。
【解決手段】 絶縁体上の半導体層にｎチャネルＭＩＳトランジスタとｐチャネルＭＩＳトランジスタを形成した半導体装置であって、ｎチャネルＭＩＳトランジスタのチャネルがチャネル長方向に１軸引っ張り歪みを有するＳｉ層１０で形成され、ｐチャネルＭＩＳトランジスタのチャネルがチャネル長方向に１軸圧縮歪みを有するＳｉＧｅ２０又はＧｅ層で形成され、各トランジスタの電流方向が共に＜１１０＞方向である。
【選択図】 図１

Description

本発明は、同一基板上にｎチャネルＭＩＳトランジスタとｐチャネルＭＩＳトランジスタを形成した半導体装置及びその製造方法に関する。
ＣＭＯＳ回路の性能向上は、スケーリング則に基づくＭＩＳＦＥＴの微細化により達成されてきたが、ゲート長が５０ｎｍ以下となった現在、微細化による様々な問題が顕在化してきている。そのため、更なるＣＭＯＳ回路の性能向上には、微細化のみならず、チャネルの移動度を増大させる技術が必須となった。移動度を増大させる手段としては、チャネルに歪みを印加する方法、通常の（１００）面とは異なった面方位を用いる方法、高移動度材料であるＳｉＧｅ又はＧｅをチャネルに用いる方法が提案されている。
一方、短チャネル効果の抑制は極微細ＭＩＳＦＥＴにおける最重要課題であり、近年、短チャネル効果耐性に優れたマルチゲートＭＩＳＦＥＴが注目されている。マルチゲートＭＩＳＦＥＴでは、従来の平面型ＭＩＳＦＥＴに比べてゲートの支配力が増大するため、短チャネル効果が抑制される。従って、移動度増大技術とこれらマルチゲートＭＩＳＦＥＴの適切な融合が今後の更なる低消費電力・高性能素子を実現する上で重要であると考えられる。
しかしながら、マルチゲートＭＩＳＦＥＴを用いたＣＭＯＳ構造においてｎＭＩＳＦＥＴ、ｐＭＩＳＦＥＴ共に高い移動度を得るには、ｎＭＩＳＦＥＴとｐＭＩＳＦＥＴで電流方向を変える必要があると従来は考えられていた（例えば、特許文献１参照）。即ち、通常の（００１）基板を用いる場合、電流方向が＜１００＞方向の場合はＦｉｎ側面が（１００）面、＜１１０＞方向の場合はＦｉｎ側面が（１１０）面となる。一方、電子及び正孔の移動度はそれぞれの面上で異なり、電子の移動度は（１００）＞（１１０）、正孔の移動度は（１００）＜（１１０）である。このため、ｎＭＩＳＦＥＴは電流方向を＜１００＞方向、ｐＭＩＳＦＥＴは電流方向を＜１１０＞方向に取る必要がある。このような電流方向を取るには、素子方向をｎＭＩＳＦＥＴとｐＭＩＳＦＥＴで４５°傾ける必要があり、エリアペナルティや回路設計上の複雑化を招くという問題点があった。
また、マルチゲートＭＩＳＦＥＴの作製には、Ｆｉｎのスケーラビリティから材料的に単層の半導体層を用いることが望ましいが、単層の半導体層を用いて、ｎＭＩＳＦＥＴに電流方向に引っ張り歪み、ｐＭＩＳＦＥＴに電流方向に圧縮歪みを均一に印加する方法は未だ実現されていない。
特開２００１−１６０５９４号公報
このように従来、マルチゲートＣＭＯＳ構造においてｎＭＩＳＦＥＴとｐＭＩＳＦＥＴの両方で面方位と歪みを最適化するには、素子方向を４５°傾け、ｎＭＩＦＥＴＳではＦｉｎ側面を（１００）面、ｐＭＩＳＦＥＴでは（１１０）面にする必要があると考えられていた。しかし、この構造では、エリアペナルティや回路設計上の複雑化を招くという問題点があった。また、単層の半導体層を用いてｎＭＩＳＦＥＴ及びｐＭＩＳＦＥＴのそれぞれに最適な歪みを均一に印加することは困難であった。
本発明は、上記事情を考慮してなされたもので、その目的とするところは、ｎＭＩＳＦＥＴとｐＭＩＳＦＥＴで素子方向を傾けることなく、各素子の移動度向上をはかり得るマルチゲートＣＭＯＳ構造の半導体装置及びその製造方法を提供することにある。
上記課題を解決するために本発明は、次のような構成を採用している。
即ち、本発明の一態様は、絶縁体上の半導体層にｎチャネルＭＩＳトランジスタとｐチャネルＭＩＳトランジスタを形成した半導体装置であって、前記ｎチャネルＭＩＳトランジスタのチャネルがチャネル長方向に１軸引っ張り歪みを有するＳｉ層で形成され、前記ｐチャネルＭＩＳトランジスタのチャネルがチャネル長方向に１軸圧縮歪みを有するＳｉＧｅ又はＧｅ層で形成され、前記各トランジスタの電流方向が共に＜１１０＞方向であることを特徴とする。
また、本発明の別の一態様に係わる半導体装置は、絶縁体と、前記絶縁体上に一方向に沿って形成され、長手方向が＜１１０＞方向であり、＜１１０＞方向に１軸引っ張り歪みを有するＳｉからなる第１の半導体領域と、この第１の半導体領域の少なくとも両側面に第１のゲート絶縁膜を介して形成され、且つ＜１１０＞方向をチャネル長方向とするように形成された第１のゲート電極と、前記第１の半導体領域に形成された第１のソース／ドレイン領域と、を含んで形成されたｎチャネルＭＩＳトランジスタと、前記絶縁体上に前記第１の半導体領域と平行に形成され、長手方向が＜１１０＞方向であり、＜１１０＞方向に１軸圧縮歪みを有するＳｉＧｅ又はＧｅからなる第２の半導体領域と、この第２の半導体領域の少なくとも両側面に第２のゲート絶縁膜を介して形成され、且つ＜１１０＞方向をチャネル長方向とするように形成された第２のゲート電極と、前記第２の半導体領域に形成された第２のソース／ドレイン領域と、を含んで形成されたｐチャネルＭＩＳトランジスタと、を具備したことを特徴とする。
また、本発明の別の一態様に係わる半導体装置は、絶縁体と、前記絶縁体上に一方向に沿って形成され、長手方向が＜１１０＞方向であり、＜１１０＞方向に１軸引っ張り歪みを有するＳｉからなる第１の半導体領域と、この第１の半導体領域の両側面を埋め込むように形成された第１の素子分離絶縁膜と、前記第１の半導体領域の上面に第１のゲート絶縁膜を介して形成され、且つ＜１１０＞方向をチャネル長方向とするように形成された第１のゲート電極と、前記第１の半導体領域に形成された第１のソース／ドレイン領域と、を含んで形成されたｎチャネルＭＩＳトランジスタと、前記絶縁体上に前記第１の半導体領域と平行に形成され、長手方向が＜１１０＞方向であり、＜１１０＞方向に１軸圧縮歪みを有するＳｉＧｅ又はＧｅからなる第２の半導体領域と、この第２の半導体領域の両側部を埋め込むように形成された第２の素子分離絶縁膜と、前記第２の半導体領域の上面に第２のゲート絶縁膜を介して形成され、且つ＜１１０＞方向をチャネル長方向とするように形成された第２のゲート電極と、前記第２の半導体領域に形成された第２のソース／ドレイン領域と、を含んで形成されたｐチャネルＭＩＳトランジスタと、を具備したことを特徴とする。
また、本発明の別の一態様に係わる半導体装置の製造方法は、絶縁体上に２軸引っ張り歪みを有するＳｉ層を形成する工程と、前記Ｓｉ層上の一部にＳｉＧｅ層をエピタキシャル成長する工程と、前記ＳｉＧｅ層に酸化処理を施すことにより、前記絶縁体上に圧縮歪みを有するＳｉＧｅ又はＧｅ層を形成する工程と、前記各層をエッチングにより＜１１０＞方向と平行なストライプ状に残すことにより、＜１１０＞方向に１軸引っ張り歪みを有するＳｉ層からなる第１の半導体領域と、＜１１０＞方向に１軸圧縮歪みを有するＳｉＧｅ又はＧｅ層からなる第２の半導体領域を形成する工程と、前記第１の半導体領域にチャネル長方向に１軸引っ張り歪みを有するｎチャネルＭＩＳトランジスタを形成し、前記第２の半導体領域にチャネル長方向に１軸圧縮歪みを有するｐチャネルＭＩＳトランジスタを形成する工程と、を含むことを特徴とする。
本発明によれば、チャネル長方向に１軸引っ張り歪みを有するＳｉを用いてｎＭＩＳＦＥＴを形成し、チャネル方向に１軸圧縮歪みを有するＳｉＧｅ又はＧｅを用いてｐＭＩＳＦＥＴを形成することにより、ｎＭＩＳＦＥＴ、ｐＭＩＳＦＥＴの両方で移動度の向上をはかることができる。しかも、ｎＭＩＳＦＥＴ及びｐＭＩＳＦＥＴの電流方向が同一となるため、エリアペナルティや回路設計上の複雑化を招くこともない。
以下、本発明の詳細を図示の実施形態によって説明する。
図１〜図３（ａ）（ｂ）は、本発明の第１の実施形態に係わるマルチゲートＣＭＯＳ構造の半導体装置の素子構造を説明するためのもので、図１は鳥瞰図、図２（ａ）は図１の矢視Ａ１−Ａ１’断面図、図２（ｂ）は図１の矢視Ａ２−Ａ２’断面図、図３（ａ）は図１の矢視Ｂ１−Ｂ１’断面図、図３（ｂ）は図１の矢視Ｂ２−Ｂ２’断面図である。
単結晶Ｓｉ基板１上に形成された埋め込み絶縁膜２上の一部に、１軸引っ張り歪みを有するｐ型Ｓｉ層（第１の半導体領域）１０がＦｉｎ状に形成されている。このＳｉ層１０は、＜１１０＞方向に延在して形成され、歪みの方向は＜１１０＞方向となっている。また、絶縁膜２上の一部に、Ｓｉ層１０と平行な関係で、１軸圧縮歪みを有するｎ型ＳｉＧｅ層（第２の半導体領域）２０がＦｉｎ状に形成されている。このＳｉＧｅ層２０もＳｉ層１０と同様に、＜１１０＞方向に延在して形成され、歪みの方向は＜１１０＞方向となっている。
Ｓｉ層１０の中央部の上面及び両側面を覆うように第１のゲート絶縁膜１１が形成され、このゲート絶縁膜１１を覆うように第１のゲート電極１２が形成されている。ゲート電極１２は、ゲート絶縁膜１１上のみならず絶縁膜２上に、＜１１０＞方向と直交する方向に延在して形成されている。ゲート電極１２の側面には、ゲート側壁絶縁膜１３が形成されている。Ｓｉ層１０の表面部には、第１のソース・ドレイン領域１４が形成されている。これにより、Ｆｉｎ構造のｎＭＩＳＦＥＴが構成されている。
ＳｉＧｅ層２０の中央部の上面及び両側面を覆うように第２のゲート絶縁膜２１が形成され、このゲート絶縁膜２１を覆うように第２のゲート電極２２が形成されている。ゲート電極２２は、ゲート絶縁膜２１上のみならず絶縁膜２上に、＜１１０＞方向と直交する方向に延在して形成されている。ゲート電極２２の側面にはゲート側壁絶縁膜２３が形成されている。ＳｉＧｅ層２０の表面部には、第２のソース・ドレイン領域２４が形成されている。これにより、Ｆｉｎ構造のｐＭＩＳＦＥＴが構成されている。
このような構成であれば、ｎＭＩＳＦＥＴのチャネルは１軸性引っ張り歪みを有するＳｉ、ｐＭＩＳＦＥＴのチャネルは１軸性圧縮歪みを有するＳｉＧｅとなる。また、基板面方位は（００１）で、電流方向はｎＭＩＳＦＥＴ、ｐＭＩＳＦＥＴ共に＜１１０＞方向である。従って、チャネル側面の面方位は（１１０）面である。
ゲート絶縁膜１１，２１はＳｉＯ2 でも、ＳｉＯ2 よりも誘電率が高い絶縁膜材料（高誘電体絶縁膜）でも構わない。例えば、ＳｉＯＮ，Ｓｉ3 Ｎ4 ，Ａｌ2 Ｏ3 ，Ｔａ2Ｏ5 ，ＴｉＯ2 ，Ｌａ2 Ｏ5 ，ＣｅＯ2 ，ＺｒＯ2 ，ＨｆＯ2 ，ＳｒＴｉＯ3 ，Ｐｒ2 Ｏ3 等を用いることができる。さらに、ＺｒシリケートやＨｆシリケートのように、シリコン酸化物に金属イオンを混ぜた材料も有効であるし、それらの材料を組み合わせたのもでもよい。
また、ゲート電極１２，２２も多結晶Ｓｉ，ＳｉＧｅ，Ｇｅ，シリサイド，ジャーマノシリサイド，各種金属等、各世代のトランジスタで必要な材料を適宜選択して用いればよい。ソース／ドレイン領域１４，２４には、シリサイド、ジャーマノシリサイド，若しくはジャーマナイドを用いることができる。ゲート側壁絶縁膜１３，２３は、Ｓｉ酸化膜，Ｓｉ窒化膜又はそれらの積層膜が望ましい。
なお、図では、ソース／ドレイン領域１４，２４にも半導体層が残存しているが、ソース／ドレイン領域１４，２４の全てを金属としても構わない。また、ソース／ドレイン領域１４，２４とチャネルの間に不純物ドーピングを施した半導体層を設けない、いわゆるメタルソース／ドレイン構造としても構わない。
次に、本実施形態に係わる半導体装置の製造方法について、図４及び図５を参照して説明する。
元基板には、図４（ａ）に示すように、面内２軸性引っ張り歪みを有する単層歪みＳＯＩ（ＳＳＯＩ）基板）を用いる（K. Rim et al., "Fabrication and mobility characteristics of ultra-thin strained Si directly on insulator (SSDOI) MOSFETs," Technical Digest of International Electron Devices Meeting, p47-52, 2003）。即ち、単結晶シリコン基板１上にＳｉＯ2 等の埋め込み絶縁膜２が形成され、その上に２軸性引っ張り歪みを有する単結晶ｐ型Ｓｉ層３が形成されたものを用いる。基板面方位は、ここでは（００１）面を仮定する。ＳＳＯＩ基板の作製方法は任意であるが、歪み量は０．４％以上であることが望ましい。また、Ｓｉ層３の膜厚は典型的には１０ｎｍ以上である。無論、初期ＳＳＯＩ基板にＳｉのエピタキシャル成長を行い、Ｓｉ層３の膜厚を増加させても良い。
上記のＳＳＯＩ基板を用い、まず図４（ｂ）に示すように、Ｓｉ層３上に選択エピタキシャル成長のためのマスク材４を堆積し、フォトリソグラフィーとエッチングを行って、ｐＭＩＳＦＥＴ領域上のマスク材４を除去する。マスク材４は、Ｓｉ酸化膜かＳｉ窒化膜が望ましい。
次いで、図４（ｃ）に示すように、ｎ型ＳｉＧｅ層５の選択成長を行う。ＳｉＧｅ層５の膜厚及びＧｅ組成は任意であるが、Ｆｉｎの高さがｎＭＩＳＦＥＴとｐＭＯＳＦＥＴで揃うように適宜調整することが望ましい。例えば、Ｓｉ層３の膜厚が５０ｎｍ、ｐＭＩＳＦＥＴ領域のＧｅ濃度が５０％の場合、選択成長するＳｉＧｅ層５のＧｅ濃度を２０％とするとその膜厚は１２５ｎｍとなる。なお、ＳｉＧｅ層５の成長後に１ｎｍ以上のＳｉ層６を続けて成長させることが望ましい。これは、次工程で酸化処理を行うが、ＳｉＧｅ層５を直接酸化すると表面荒れが生じる懸念があるためである。
次いで、図４（ｄ）に示すように、ｎＭＩＳＦＥＴ領域のマスク材４を残したまま酸化処理を施す。酸化雰囲気は酸素１００％である必要は無いが、乾燥雰囲気とする。また、酸化温度はＦｉｎ中ＳｉＧｅの融点を極えない温度とする。無論、酸化温度、酸化ガス分圧は酸化中一定である必要は無く、適宜調整して良い。
ＳｉＧｅ層５を乾燥雰囲気下で酸化すると、Ｓｉが選択的に酸化されて酸化膜７が形成されると共に、Ｇｅは母体半導体中に吐き出される（T. Tezuka et al.,“A novel fabrication technique of ultrathin and relaxed SiGe buffer layers with high Ge fraction for Sub-100 nm strained silicon-on-insulator MOSFETs,”Japanese Journal of Applied Physics, vol40, p2866-2874, 2001.）。つまり、ｐＭＩＳＦＥＴ領域のＧｅ組成が酸化の進行と共に増大する。また、酸化中にＧｅ原子は半導体層中を拡散するため、Ｇｅ組成を厚さ方向に均一にすることができる。
即ち、ｎＭＩＳＦＥＴ領域をＳＳＯＩとしたまま、ｐＭＩＳＦＥＴ領域をＧｅ濃度の高いＳｉＧｅ層８（SiGe on Insurator：ＳＧＯＩ）層に置換することができる。さらに、最終のＧｅ組成を以下の条件を満たすように設定することで、ＳＧＯＩ層に圧縮歪みを印加することが可能である。その条件とは、ＳＧＯＩ層のそのＧｅ組成における無歪みの場合の面内格子定数が元ＳＳＯＩ基板の面内格子定数よりも大きいことである。
次いで、図４（ｅ）に示すように、ＳＧＯＩ層の形成後にｎＭＩＳＦＥＴ領域のマスク材４及びｐＭＩＳＦＥＴ領域の酸化膜７を剥離する。これにより、絶縁膜２上に２軸引っ張り歪みを有するｐ型Ｓｉ層３と２軸圧縮歪みを有するｎ型ＳｉＧｅ層８を形成することができる。
このように作製した基板において、図５の鳥瞰図に示すように、マルチゲートＭＩＳＦＥＴの活性領域となるＦｉｎを形成する。即ち、ｎＭＩＳＦＥＴ形成領域に＜１１０＞方向に１軸引っ張り歪みを有するストライプ状のｐ型Ｓｉ層１０を形成し、ｐＭＩＳＦＥＴ形成領域に＜１１０＞方向に１軸圧縮歪みを有するストライプ状のｎ型ＳｉＧｅ層２０を形成する。
Ｆｉｎは通常のフォトリソグラフィー、若しくは電子線リソグラフィ−でマスク材を加工した後、異方性エッチングを行うことで作製しても良い。また、基板上のダミー部材に側壁を形成し、その側壁をＦｉｎ形成のマスクとして利用する、いわゆる側壁転写（Sidewall Transfer：ＳＷＴ）プロセス（Y.-K Choi et al., “Sub-20nm CMOS FinFET technologies,” Technical Digest of International Electron Devices Meeting, p421-424, 2001.）を採用しても良く、その形成方法に制限は無い。
Ｆｉｎの幅は、５ｎｍ以上５００ｎｍ以下が望ましい。これは、Ｆｉｎの幅が５ｎｍよりも短いと、Ｆｉｎが倒れやすくなると共に、その後の素子形成が難しくなり、Ｆｉｎの幅が５００ｎｍを超えると、１軸方向の歪みを持たせることができなくなるためである。
Ｆｉｎの方向は電流方向が＜１１０＞方向となるように長手方向を＜１１０＞方向とする。このように細いメサ構造を形成すると、短辺方向の歪みが開放されることが分かっている（T. Irisawa et al., “High current drive uniaxially-strained SGOI pMOSFETs fabricated by lateral strain relaxation technique,”VLSI Technology 2005, Digest of Technical Papers, p178-179, 2003.及び T. Lei et al.,“Strain relaxation in patterned strained silicon directly on insulator structures,”Applied Physics Letters, vol87, p2338-2340, 2006.）。その結果、図５に示すように、ｎＭＩＳＦＥＴのチャネルには電流方向１軸引っ張り歪み、ｐＭＩＳＦＥＴのチャネルには電流方向１軸圧縮歪みが印加されることになる。
ｐＭＩＳＦＥＴでは、電流方向１軸圧縮歪みは、Ｆｉｎ上面の（００１）面／＜１１０＞方向、及び側面の（１１０）面／＜１１０＞方向で共に最適な歪み方向となる（H. Irie et al.,“In-plane mobility anisotripy and universality under uni-axial straines in n- and p-MOS inversion layers on (100), (110), and (111) Si,” Technical Digest of International Electron Devices Meeting, p225-228, 2004.）。さらに、（１１０）面／＜１１０＞方向の正孔移動度は（１００）面の正孔移動度より大きいため、この方法で作製するマルチゲートＳＧＯＩ−ｐＭＩＳＦＥＴでは非常に高い移動度が実現される（T. Irisawa et al., “High performance multi-gate pMOSFETs using uniaxially-strained SGOI channels,” Technical Digest of International Electron Devices Meeting, p727-730, 2005.）。
一方、電流方向１軸引っ張り歪みｎＭＩＳＦＥＴでも、以下の理由により高い移動度が期待できる。まず、上面（００１）面／＜１１０＞方向では、歪みの小さい場合は２軸引っ張り歪みより効果は小さいが移動度の増大があり、歪みが大きい場合（０．８％以上）は２軸引っ張り歪みよりも大きな移動度の増大が期待できる（K. Uchida et al., “Physical mechanisms of electron mobility enhancement in uniaxial stressed MOSFETs and impact of uniaxial stress engineering in ballistic regime,” Technical Digest of International Electron Devices Meeting, p135-138, 2005.）。これは、＜１１０＞方向１軸歪みが印加された場合、６重に縮退していた伝導帯谷の縮退が解けることによるフォノン散乱の抑制効果に加え、電子が多く占有する２重縮退伝導帯谷の電子の＜１１０＞方向有効質量が減少するためである。
また、側面の（１１０）面／＜１１０＞方向では、無歪みの場合は、電子は＜１１０＞方向に重い有効質量を持つ４重縮退伝導帯谷をより多く占有するため、（００１）面に比べて移動度が小さくなる。しかし、＜１１０＞方向に１軸引っ張り歪みが印加されると、＜１１０＞方向に軽い有効質量を持つ２重縮退伝導帯谷がエネルギー的に低くなり、電子は優先的に２重縮退伝導帯谷を占有するようになるため、移動度は大幅に増大する。この場合も２重縮退伝導帯谷の＜１１０＞方向有効質量は減少するので、（００１）面と同様に、（１１０）面においても歪みの大きな場合には＜１１０＞方向１軸引っ張り歪みが最適な歪み方向になると考えられる。
以上のように、本実施形態の構造はｎＭＩＳＦＥＴ、ｐＭＩＳＦＥＴの両方で面方位及び歪み方向が最適化され、且つ電流方向が同一となる。これにより、移動度向上を享受しつつ、エリアペナルティや回路設計上の複雑化を招かないマルチゲートＣＭＯＳ構造を実現することができる。
これ以降は、ゲート絶縁膜１１，２１の形成、ゲート電極１２，２２の形成、エクステンションドーピング層の形成、ゲート側壁絶縁膜１３，２３の形成、更にはソース／ドレイン領域１４，２４の形成といった通常の微細ＭＩＳＦＥＴ作製プロセスを経ることで、前記図１に示すような構造のマルチゲートＣＭＯＳ構造の半導体装置を作製することができる。
このように本実施形態によれば、１軸引っ張り歪みＳｉ−ｎＭＩＳＦＥＴ、１軸圧縮歪みＳＧＯＩ（ＧＯＩ）−ｐＭＩＳＦＥＴからなるマルチゲートＣＭＯＳを実現することができる。そしてこの場合、ｎＭＩＳＦＥＴ、ｐＭＩＳＦＥＴ両方で面方位及び歪み方向が最適化され、且つ電流方向が同一となる。これにより、エリアペナルティや回路設計上の複雑化を招くことなく、駆動力向上をはかることができる。
なお、本実施形態では元基板の面方位を（００１）としたが、元基板の面方位が（１１０）面の場合も有効である。この場合、図６に示すように、Ｆｉｎ上面は（１１０）面、Ｆｉｎ側面は（００１）面となる。この場合も（００１）基板を用いた場合と同様の理由により、マルチゲートＭＩＳＦＥＴ、及び平面型ＭＩＳＦＥＴ両方で歪みによる移動度の増大がｎＭＩＳＦＥＴ、ｐＭＩＳＦＥＴの双方で得られる。
（第２の実施形態）
図７（ａ）（ｂ）は、本発明の第２の実施形態に係わるマルチゲートＣＭＯＳ構造の半導体装置の素子構造を示す断面図である。なお、図７（ａ）は図３（ａ）と同様に、図１のＢ１−Ｂ１’断面に相当し、図７（ｂ）は図３（ｂ）と同様に、図１のＢ２−Ｂ２’断面に相当している。また、図３（ａ）（ｂ）と同一部分には同一符号を付して、その詳しい説明は省略する。
第１の実施形態ではＦｉｎ上面と側面をチャネルとして用いるトライゲートＭＩＳＦＥＴの例を説明した、本実施形態はＦｉｎ全体をゲートで覆い包むゲートオールアラウンドＭＩＳＦＥＴを作製する場合の例である。
本実施形態では、前記図５に示すようにｎＭＩＳＦＥＴ形成領域及びｐＭＩＳＦＥＴ形成領域の各々にＦｉｎを形成した後に、各々のＦｉｎのチャネル下の埋め込み酸化膜２をウェットエッチングで除去する。その後、ｎＭＩＳＦＥＴ形成領域ではチャネル全体を囲むように、第１のゲート絶縁膜１１及び第１のゲート電極１２を形成し、ｐＭＩＳＦＥＴ形成領域ではチャネル全体を囲むように、第２のゲート絶縁膜２１及び第２のゲート電極２２を形成する。
このような構成であっても、先の第１の実施形態と同様の効果が得られる。さらに、ゲートオールアラウンド構造であることから、ゲート電極によるチャネルの支配力を更に増大させることができる。
（第３の実施形態）
図８（ａ）（ｂ）は、本発明の第２の実施形態に係わるマルチゲートＣＭＯＳ構造の半導体装置の素子構造を示す断面図である。なお、なお、図８（ａ）は図３（ａ）と同様に、図１のＢ１−Ｂ１’断面に相当し、図８（ｂ）は図３（ｂ）と同様に、図１のＢ２−Ｂ２’断面に相当している。図３と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態は、Ｆｉｎの両側面のみをチャネルとして用いるダブルゲートＭＩＳＦＥＴを作製する場合の例である。
本実施形態では、Ｆｉｎ形成時に用いたマスク材１６，２６（例えばＳｉ窒化膜）をＦｉｎ上面に残した状態でゲート絶縁膜１１，２１及びゲート電極１２，２２の形成を行う。これにより、Ｆｉｎの上面はゲート電極１２，２２で制御されることが無くなり、ダブルゲートＭＩＳＦＥＴを作製することができる。
このような構成であっても、先の第１の実施形態と同様の効果が得られる。さらに、本実施形態の場合、正孔移動度は（１１０）＞（１００）であるため、ｐＭＩＳＦＥＴではトライゲート構造に比べ移動度が増大する効果も得られる。
また、本実施形態では、マスク材１６，２６を厚く形成しておくことにより、Ｆｉｎの両側のゲート電極１２，２２を電気的に分離することもでき、ダブルゲートにより左右のチャネルを独立に制御することも可能である。
（第４の実施形態）
図９（ａ）（ｂ）は、本発明の第４の実施形態に係わるマルチゲートＣＭＯＳ構造の半導体装置の素子構造を示す断面図である。なお、図９（ａ）は図３（ａ）と同様に、図１のＢ１−Ｂ１’断面に相当し、図９（ｂ）は図３（ｂ）と同様に、図１のＢ２−Ｂ２’断面に相当している。図３と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態は、Ｆｉｎ上面のみをチャネルとして用いる通常の平面型ＭＩＳＦＥＴに対して適用した例である。
本実施形態においては、前記図５に示すようにｎＭＩＳＦＥＴ形成領域及びｐＭＩＳＦＥＴ形成領域の各々にＦｉｎを形成した後に、通常のＳＴＩ（Shallow Trench Isolation）等の素子分離プロセスを行って、各々のＦｉｎの両側面に素子分離用絶縁膜１８，２８を埋め込み平坦化すると共に、Ｆｉｎ上面だけを露出させる。続いて、ｎＭＩＳＦＥＴ形成領域ではＳｉ層１０の上面に第１のゲート絶縁膜１１を形成し、第１のゲート絶縁膜１１及び埋め込み絶縁膜１８上に第２のゲート電極１２を形成する。さらに、ｐＭＩＳＦＥＴ形成領域ではＳｉＧｅ層２０の上面に第１のゲート絶縁膜２１を形成し、第１のゲート絶縁膜２１及び埋め込み絶縁膜２８上に第２のゲート電極２２を形成する。
このような構成であれば、ｎＭＩＳＦＥＴ、ｐＭＩＳＦＥＴ両方で面方位及び歪み方向が最適化され、且つ電流方向が同一となる平面型ＣＭＯＳ構造を実現することができる。
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。実施形態ではｎＭＩＳＦＥＴ及びｐＭＩＳＦＥＴ共に１本のＦｉｎで構成される例について説明したが、それぞれが複数本のＦｉｎで構成されるＭＩＳＦＥＴに対しても本発明は有効である。また、第２の半導体領域はＳｉＧｅに限るものではなくＧｅであっても良い。さらに、埋め込み絶縁膜の下地となる基板は必ずしも単結晶Ｓｉ基板に限るものではなく、各種の半導体基板を用いることが可能である。
また、実施形態では、Ｓｉをｐ型、ＳｉＧｅ又はＧｅをｎ型にしたが、必ずしも第１及び第２の半導体領域の導電型は限定されるものではなく、不純物をドーピングしない真性半導体であっても良い。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
第１の実施形態に係わる半導体装置の概略構成を示す鳥瞰図。 第１の実施形態に係わる半導体装置の概略構成を示す断面図。 第１の実施形態に係わる半導体装置の概略構成を示す断面図。 第１の実施形態の半導体装置の製造工程を示す断面図。 第１の実施形態の半導体装置の製造工程を示す鳥瞰図。 第１の実施形態の変形例を示す鳥瞰図。 第２の実施形態に係わる半導体装置の概略構成を示す断面図。 第３の実施形態に係わる半導体装置の概略構成を示す断面図。 第４の実施形態に係わる半導体装置の概略構成を示す断面図。
符号の説明
１…Ｓｉ基板
２…埋め込み絶縁膜
３…２軸引っ張り歪みＳｉ層
４…選択成長用マスク材
５…ＳｉＧｅ層
６…Ｓｉ層
７…酸化膜
８…２軸圧縮歪みＳｉＧｅ層
１０…１軸引っ張り歪みＳｉ層（第１の半導体領域）
１１…第１のゲート絶縁膜
１２…第２のゲート絶縁膜
１３，２３…ゲート側壁絶縁膜
１４…第１のソース／ドレイン領域
１６，２６…Ｆｉｎ形成用マスク材
１８，２８…素子分離用酸化膜
２０…１軸圧縮歪みＳｉＧｅ層（第２の半導体層）
２１…第１のゲート絶縁膜
２２…第２のゲート絶縁膜
２４…第２のソース／ドレイン領域

Claims (12)

  1. 絶縁体上の半導体層にｎチャネルＭＩＳトランジスタとｐチャネルＭＩＳトランジスタを形成した半導体装置であって、
    前記ｎチャネルＭＩＳトランジスタのチャネルがチャネル長方向に１軸引っ張り歪みを有するＳｉ層で形成され、前記ｐチャネルＭＩＳトランジスタのチャネルがチャネル長方向に１軸圧縮歪みを有するＳｉＧｅ又はＧｅ層で形成され、前記各トランジスタの電流方向が共に＜１１０＞方向であることを特徴とする半導体装置。
  2. 絶縁体と、
    前記絶縁体上に一方向に沿って形成され、長手方向が＜１１０＞方向であり、＜１１０＞方向に１軸引っ張り歪みを有するＳｉからなる第１の半導体領域と、この第１の半導体領域の少なくとも両側面に第１のゲート絶縁膜を介して形成され、且つ＜１１０＞方向をチャネル長方向とするように形成された第１のゲート電極と、前記第１の半導体領域に形成された第１のソース／ドレイン領域と、を含んで形成されたｎチャネルＭＩＳトランジスタと、
    前記絶縁体上に前記第１の半導体領域と平行に形成され、長手方向が＜１１０＞方向であり、＜１１０＞方向に１軸圧縮歪みを有するＳｉＧｅ又はＧｅからなる第２の半導体領域と、この第２の半導体領域の少なくとも両側面に第２のゲート絶縁膜を介して形成され、且つ＜１１０＞方向をチャネル長方向とするように形成された第２のゲート電極と、前記第２の半導体領域に形成された第２のソース／ドレイン領域と、を含んで形成されたｐチャネルＭＩＳトランジスタと、
    を具備したことを特徴とする半導体装置。
  3. 前記第１及び第２の半導体領域の上面は、それぞれ（１００）面であることを特徴とする請求項２記載の半導体装置。
  4. 前記第１及び第２の半導体領域の上面は、それぞれ（１１０）面であることを特徴とする請求項２記載の半導体装置。
  5. 前記第１及び第２の半導体領域の長手方向と直交する方向の幅は、それぞれ５〜５００ｎｍであることを特徴とする請求項２〜４の何れかに記載の半導体装置。
  6. 前記第１及び第２のゲート電極は、前記第１及び第２の半導体領域の両側面に加え上面にも形成されたトライゲート構造であることを特徴とする請求項２〜5の何れかに記載の半導体装置。
  7. 前記第１及び第２のゲート電極は、前記第１及び第２の半導体領域の両側面に加え上面及び下面にも形成されたゲートオールアラウンド構造であることを特徴とする請求項２〜５の何れかに記載の半導体装置。
  8. 絶縁体と、
    前記絶縁体上に一方向に沿って形成され、長手方向が＜１１０＞方向であり、＜１１０＞方向に１軸引っ張り歪みを有するＳｉからなる第１の半導体領域と、この第１の半導体領域の両側面を埋め込むように形成された第１の素子分離絶縁膜と、前記第１の半導体領域の上面に第１のゲート絶縁膜を介して形成され、且つ＜１１０＞方向をチャネル長方向とするように形成された第１のゲート電極と、前記第１の半導体領域に形成された第１のソース／ドレイン領域と、を含んで形成されたｎチャネルＭＩＳトランジスタと、
    前記絶縁体上に前記第１の半導体領域と平行に形成され、長手方向が＜１１０＞方向であり、＜１１０＞方向に１軸圧縮歪みを有するＳｉＧｅ又はＧｅからなる第２の半導体領域と、この第２の半導体領域の両側部を埋め込むように形成された第２の素子分離絶縁膜と、前記第２の半導体領域の上面に第２のゲート絶縁膜を介して形成され、且つ＜１１０＞方向をチャネル長方向とするように形成された第２のゲート電極と、前記第２の半導体領域に形成された第２のソース／ドレイン領域と、を含んで形成されたｐチャネルＭＩＳトランジスタと、
    を具備したことを特徴とする半導体装置。
  9. 絶縁体上に２軸引っ張り歪みを有するＳｉ層を形成する工程と、
    前記Ｓｉ層上の一部にＳｉＧｅ層をエピタキシャル成長する工程と、
    前記ＳｉＧｅ層に酸化処理を施すことにより、前記絶縁体上に圧縮歪みを有するＳｉＧｅ又はＧｅ層を形成する工程と、
    前記各層をエッチングにより＜１１０＞方向と平行なストライプ状に残すことにより、＜１１０＞方向に１軸引っ張り歪みを有するＳｉ層からなる第１の半導体領域と、＜１１０＞方向に１軸圧縮歪みを有するＳｉＧｅ又はＧｅ層からなる第２の半導体領域を形成する工程と、
    前記第１の半導体領域にチャネル長方向に１軸引っ張り歪みを有するｎチャネルＭＩＳトランジスタを形成し、前記第２の半導体領域にチャネル長方向に１軸圧縮歪みを有するｐチャネルＭＩＳトランジスタを形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  10. 前記絶縁体上に形成する前記Ｓｉ層は、表面が（００１）面を有することを特徴とする請求項９記載の半導体装置の製造方法。
  11. 前記Ｓｉ層上の一部に前記ＳｉＧｅ層をエピタキシャル成長するに際し、前記Ｓｉ層のｎチャネルＭＩＳトランジスタ形成領域上にマスク材を形成したのち、該マスク材で覆われていないｐチャネルＭＩＳトランジスタ形成領域に前記ＳｉＧｅ層をエピタキシャル成長することを特徴とする請求項９記載の半導体装置の製造方法。
  12. 前記ｎチャネルＭＩＳトランジスタを形成するに際し、前記第１の半導体領域を＜１１０＞方向と直交する方向に横断する第１のゲート電極を形成した後、前記第１のゲート電極をマスクに前記第１の半導体領域に第１のソース／ドレイン領域を形成し、
    前記ｐチャネルＭＩＳトランジスタを形成するに際し、前記第２の半導体領域を＜１１０＞方向と直交する方向に横断する第２のゲート電極を形成した後、前記第２のゲート電極をマスクに前記第２の半導体領域に第２のソース／ドレイン領域を形成することを特徴とする請求項９記載の半導体装置の製造方法。
JP2006332020A 2006-12-08 2006-12-08 半導体装置及びその製造方法 Active JP4310399B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006332020A JP4310399B2 (ja) 2006-12-08 2006-12-08 半導体装置及びその製造方法
US11/950,716 US8008751B2 (en) 2006-12-08 2007-12-05 Semiconductor device and manufacturing method thereof
CN200710198916A CN100578797C (zh) 2006-12-08 2007-12-07 半导体器件及其制造方法
US13/037,049 US8174095B2 (en) 2006-12-08 2011-02-28 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006332020A JP4310399B2 (ja) 2006-12-08 2006-12-08 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008147366A true JP2008147366A (ja) 2008-06-26
JP4310399B2 JP4310399B2 (ja) 2009-08-05

Family

ID=39496928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006332020A Active JP4310399B2 (ja) 2006-12-08 2006-12-08 半導体装置及びその製造方法

Country Status (3)

Country Link
US (2) US8008751B2 (ja)
JP (1) JP4310399B2 (ja)
CN (1) CN100578797C (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009182057A (ja) * 2008-01-29 2009-08-13 Toshiba Corp 半導体装置とその製造方法
JP2010034470A (ja) * 2008-07-31 2010-02-12 Renesas Technology Corp 半導体装置
US7842982B2 (en) 2008-01-29 2010-11-30 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP2010272859A (ja) * 2009-05-21 2010-12-02 Internatl Business Mach Corp <Ibm> 電界効果トランジスタ（ｆｅｔ）インバータとその製造方法（単一ゲート・インバータのナノワイヤ・メッシュ）
JP2011176195A (ja) * 2010-02-25 2011-09-08 Toshiba Corp 窒化物半導体装置
JP2012142494A (ja) * 2011-01-05 2012-07-26 Takehide Shirato 半導体装置及びその製造方法
JP2012248698A (ja) * 2011-05-27 2012-12-13 Toshiba Corp 半導体装置およびその製造方法
JP2014179604A (ja) * 2013-03-11 2014-09-25 Renesas Electronics Corp フィンｆｅｔ構造を有する半導体装置及びその製造方法
KR20160033626A (ko) * 2014-09-18 2016-03-28 소이텍 다양한 변형 상태를 가지는 트랜지스터 채널을 포함하는 반도체 구조를 제조하기 위한 방법, 및 관련 반도체 구조
US9659827B2 (en) 2014-07-21 2017-05-23 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices by forming source/drain regions before gate electrode separation
JP2018026565A (ja) * 2016-08-10 2018-02-15 東京エレクトロン株式会社 半導体素子のための拡張領域
JP2018537867A (ja) * 2015-10-30 2018-12-20 ユニバーシティ オブ フロリダ リサーチ ファウンデーション インコーポレイテッド カプセル化ナノ構造及び作製方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2918793B1 (fr) * 2007-07-11 2009-10-09 Commissariat Energie Atomique Procede de fabrication d'un substrat semiconducteur-sur- isolant pour la microelectronique et l'optoelectronique.
JP2011014762A (ja) * 2009-07-03 2011-01-20 Toshiba Corp 半導体装置及び半導体装置の製造方法
US20110049473A1 (en) * 2009-08-28 2011-03-03 International Business Machines Corporation Film Wrapped NFET Nanowire
US8169025B2 (en) * 2010-01-19 2012-05-01 International Business Machines Corporation Strained CMOS device, circuit and method of fabrication
US8558279B2 (en) * 2010-09-23 2013-10-15 Intel Corporation Non-planar device having uniaxially strained semiconductor body and method of making same
US9761666B2 (en) * 2011-06-16 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel field effect transistor
CN103107192B (zh) * 2011-11-10 2016-05-18 中芯国际集成电路制造(北京)有限公司 半导体装置及其制造方法
CN102437085B (zh) * 2011-11-16 2014-12-10 西安电子科技大学 机械致单轴应变soi晶圆的制作方法
CN102437019B (zh) * 2011-11-16 2014-09-24 西安电子科技大学 基于机械弯曲台的SiN埋绝缘层上单轴应变SGOI晶圆的制作方法
CN103999226B (zh) * 2011-12-19 2017-02-15 英特尔公司 在栅绕式架构中的锗和iii‑v纳米线及纳米带的cmos实现
US9087687B2 (en) * 2011-12-23 2015-07-21 International Business Machines Corporation Thin heterostructure channel device
CN103999200B (zh) 2011-12-23 2016-12-28 英特尔公司 具有包含不同材料取向或组成的纳米线或半导体主体的共衬底半导体器件
CN107195671B (zh) * 2011-12-23 2021-03-16 索尼公司 单轴应变纳米线结构
US8828851B2 (en) * 2012-02-01 2014-09-09 Stmicroeletronics, Inc. Method to enable the formation of silicon germanium channel of FDSOI devices for PFET threshold voltage engineering
US8617968B1 (en) 2012-06-18 2013-12-31 International Business Machines Corporation Strained silicon and strained silicon germanium on insulator metal oxide semiconductor field effect transistors (MOSFETs)
US8497171B1 (en) * 2012-07-05 2013-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET method and structure with embedded underlying anti-punch through layer
US20140054705A1 (en) * 2012-08-27 2014-02-27 International Business Machines Corporation Silicon germanium channel with silicon buffer regions for fin field effect transistor device
US8633516B1 (en) * 2012-09-28 2014-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain stack stressor for semiconductor device
US8946063B2 (en) * 2012-11-30 2015-02-03 International Business Machines Corporation Semiconductor device having SSOI substrate with relaxed tensile stress
US8785284B1 (en) * 2013-02-20 2014-07-22 International Business Machines Corporation FinFETs and fin isolation structures
KR102029794B1 (ko) 2013-03-15 2019-10-08 삼성전자주식회사 반도체 장치
KR102069609B1 (ko) * 2013-08-12 2020-01-23 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8895381B1 (en) * 2013-08-15 2014-11-25 International Business Machines Corporation Method of co-integration of strained-Si and relaxed Si or strained SiGe FETs on insulator with planar and non-planar architectures
US9048303B1 (en) * 2014-01-30 2015-06-02 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
US9337279B2 (en) 2014-03-03 2016-05-10 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
KR102190477B1 (ko) 2014-04-25 2020-12-14 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9362182B2 (en) * 2014-11-06 2016-06-07 International Business Machines Corporation Forming strained fins of different material on a substrate
US9543323B2 (en) * 2015-01-13 2017-01-10 International Business Machines Corporation Strain release in PFET regions
US9761699B2 (en) * 2015-01-28 2017-09-12 International Business Machines Corporation Integration of strained silicon germanium PFET device and silicon NFET device for finFET structures
US9613871B2 (en) 2015-07-16 2017-04-04 Samsung Electronics Co., Ltd. Semiconductor device and fabricating method thereof
US9680018B2 (en) * 2015-09-21 2017-06-13 International Business Machines Corporation Method of forming high-germanium content silicon germanium alloy fins on insulator
US9972683B2 (en) 2015-10-27 2018-05-15 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US9768178B2 (en) * 2015-11-11 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device, static random access memory cell and manufacturing method of semiconductor device
US9899387B2 (en) * 2015-11-16 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate device and method of fabrication thereof
US9601569B1 (en) * 2015-12-07 2017-03-21 Samsung Electronics Co., Ltd. Semiconductor device having a gate all around structure
US11171211B1 (en) 2020-05-11 2021-11-09 Samsung Electronics Co., Ltd. Group IV and III-V p-type MOSFET with high hole mobility and method of manufacturing the same
US20230170420A1 (en) * 2021-11-29 2023-06-01 Intel Corporation Strained semiconductor on insulator (ssoi) based gate all around (gaa) transistor structures

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001160594A (ja) 1999-09-20 2001-06-12 Toshiba Corp 半導体装置
JP3927165B2 (ja) 2003-07-03 2007-06-06 株式会社東芝 半導体装置
US7538351B2 (en) 2005-03-23 2009-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming an SOI structure with improved carrier mobility and ESD protection
JP4239203B2 (ja) * 2005-05-31 2009-03-18 株式会社東芝 半導体装置とその製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009182057A (ja) * 2008-01-29 2009-08-13 Toshiba Corp 半導体装置とその製造方法
JP4543093B2 (ja) * 2008-01-29 2010-09-15 株式会社東芝 半導体装置
US7842982B2 (en) 2008-01-29 2010-11-30 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP2010034470A (ja) * 2008-07-31 2010-02-12 Renesas Technology Corp 半導体装置
JP2010272859A (ja) * 2009-05-21 2010-12-02 Internatl Business Mach Corp <Ibm> 電界効果トランジスタ（ｆｅｔ）インバータとその製造方法（単一ゲート・インバータのナノワイヤ・メッシュ）
JP2011176195A (ja) * 2010-02-25 2011-09-08 Toshiba Corp 窒化物半導体装置
JP2012142494A (ja) * 2011-01-05 2012-07-26 Takehide Shirato 半導体装置及びその製造方法
JP2012248698A (ja) * 2011-05-27 2012-12-13 Toshiba Corp 半導体装置およびその製造方法
JP2014179604A (ja) * 2013-03-11 2014-09-25 Renesas Electronics Corp フィンｆｅｔ構造を有する半導体装置及びその製造方法
US9659827B2 (en) 2014-07-21 2017-05-23 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices by forming source/drain regions before gate electrode separation
US9935017B2 (en) 2014-07-21 2018-04-03 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices by forming source/drain regions before gate electrode separation
KR20160033626A (ko) * 2014-09-18 2016-03-28 소이텍 다양한 변형 상태를 가지는 트랜지스터 채널을 포함하는 반도체 구조를 제조하기 위한 방법, 및 관련 반도체 구조
JP2016063222A (ja) * 2014-09-18 2016-04-25 ソイテックＳｏｉｔｅｃ 異なる歪み状態を有するトランジスタチャネルを含んだ半導体構造を製造するための方法、及び関連する半導体構造
KR102496961B1 (ko) * 2014-09-18 2023-02-08 소이텍 다양한 변형 상태를 가지는 트랜지스터 채널을 포함하는 반도체 구조를 제조하기 위한 방법, 및 관련 반도체 구조
JP2018537867A (ja) * 2015-10-30 2018-12-20 ユニバーシティ オブ フロリダ リサーチ ファウンデーション インコーポレイテッド カプセル化ナノ構造及び作製方法
JP2018026565A (ja) * 2016-08-10 2018-02-15 東京エレクトロン株式会社 半導体素子のための拡張領域

Also Published As

Publication number Publication date
CN100578797C (zh) 2010-01-06
US8174095B2 (en) 2012-05-08
CN101202288A (zh) 2008-06-18
JP4310399B2 (ja) 2009-08-05
US8008751B2 (en) 2011-08-30
US20110147805A1 (en) 2011-06-23
US20080135886A1 (en) 2008-06-12

Similar Documents

Publication Publication Date Title
JP4310399B2 (ja) 半導体装置及びその製造方法
JP4239203B2 (ja) 半導体装置とその製造方法
US7728324B2 (en) Field effect transistor, integrated circuit element, and method for manufacturing the same
JP4966153B2 (ja) 電界効果トランジスタおよびその製造方法
US7304336B2 (en) FinFET structure and method to make the same
JP5163311B2 (ja) 半導体装置及びその製造方法
JP2005019970A (ja) 歪みシリコンフィンｆｅｔデバイス
JP2009267021A (ja) 半導体装置及びその製造方法
JP2007329295A (ja) 半導体及びその製造方法
JP5032418B2 (ja) 電界効果トランジスタ、集積回路素子、及びそれらの製造方法
JP2006332243A (ja) 半導体装置及びその製造方法
JP2010129974A (ja) 相補型半導体装置とその製造方法
JP4632046B2 (ja) 高移動度シリコンチャネルを有する縦型ｍｉｓｆｅｔ半導体装置
JP4301816B2 (ja) 半導体装置及び半導体装置の製造方法
JP2006049895A (ja) 半導体デバイス、半導体チップ及び半導体デバイス製造方法
JP2010287675A (ja) 半導体装置及びその製造方法
JP2007134548A (ja) 半導体装置および半導体装置の製造方法
JP2010034470A (ja) 半導体装置
JP2010118566A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090310

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090406

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120522

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4310399

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120522

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130522

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130522

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350