JP2008060478A - 半導体レーザ装置及びその製造方法 - Google Patents

半導体レーザ装置及びその製造方法 Download PDF

Info

Publication number
JP2008060478A
JP2008060478A JP2006238086A JP2006238086A JP2008060478A JP 2008060478 A JP2008060478 A JP 2008060478A JP 2006238086 A JP2006238086 A JP 2006238086A JP 2006238086 A JP2006238086 A JP 2006238086A JP 2008060478 A JP2008060478 A JP 2008060478A
Authority
JP
Japan
Prior art keywords
cleavage
semiconductor laser
laser device
degrees
wall surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006238086A
Other languages
English (en)
Other versions
JP4832221B2 (ja
Inventor
Hiroshi Ono
啓 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006238086A priority Critical patent/JP4832221B2/ja
Priority to US11/889,818 priority patent/US7924897B2/en
Priority to CN200710141907.XA priority patent/CN101136535B/zh
Publication of JP2008060478A publication Critical patent/JP2008060478A/ja
Priority to US13/021,062 priority patent/US20110124140A1/en
Application granted granted Critical
Publication of JP4832221B2 publication Critical patent/JP4832221B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/34Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00Nanooptics, e.g. quantum optics or photonic crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0201Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0201Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202Cleaving
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】窒化物半導体等の六方晶系の半導体材料を用い且つ構造的に安定な劈開面を有する半導体レーザ装置及びその製造方法を実現できようにする。
【解決手段】半導体レーザ装置は、基板11及び基板11の上に形成された半導体層積層体12の一部が切り出され、導波部23aと交差する方向の2つチップ端面13と、導波部23aと並行な方向の2つのチップ側面14とを有するチップを備えている。2つのチップ端面13の少なくとも一方における劈開面13aの両側方の領域には、チップの一部が、切り欠かれて、チップ端面13と接する第1の壁面31aと、チップ側面14と接する第2の壁面31bとを露出する切り欠き部31がそれぞれ形成されており、2つの切り欠き部31のうちの少なくとも一方における第1の壁面31aが延びる方向と、劈開面13aが延びる方向とがなす角度θは、10度以上且つ40度以下である。
【選択図】図1

Description

本発明は、半導体レーザ装置及びその製造方法に関し、特にチップ端面を劈開により形成した半導体レーザ及びその製造方法に関する。
通信装置用の素子又はCD若しくはDVD用の読み出し用及び書き込み用の素子として、AlGaAs系赤外レーザ装置又はInGaP系赤色レーザ装置等のIII−V族化合物半導体レーザ装置が広く用いられている。近年、一般式がAlxGayIn(1-x-y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)で表される窒化物半導体を用いることにより、さらに波長の短い青色や紫外の半導体レーザ装置が実現されている。窒化物半導体を用いた半導体レーザ装置は、次世代DVD(Blu-Ray Disc)等の高密度光ディスクの書き込み及び読み出し光源として実用化されつつある。現在、数十mWの青色レーザ装置が市販されているが、今後、記録速度の向上にむけてさらなる高出力化が求められており、100mW級のレーザ装置も市場に出現しつつある。
一般に半導体レーザ装置は、共振器端面を劈開により形成する。AlGaInAs系やAlGaInP系といった閃亜鉛鉱構造の半導体材料により形成されている、赤外及び赤色の半導体レーザ装置においては、劈開面が90度ごとであるため劈開性が非常に高い。しかし、GaN等の窒化物半導体は、その結晶構造が六方晶系のウルツァイト構造であるため、劈開面である(1−100)面と60度ずれた面も等価な劈開面となる。このため、劈開時に劈開方向に対して60度の方向にも割れが生じ、構造的に安定した劈開面を形成することが困難である。
この問題を解決する試みとして、特許文献1には、窒化物半導体層にダイヤモンド針などを用いて破線状にスクライブ傷を形成し、形成したスクライブ傷を劈開ガイドとして用いて、ブレーキングにより劈開を行う方法が開示されている。しかし、スクライブ又はダイシングによって劈開ガイド溝を形成する場合には、窒化物半導体層に傷をつけるため、溝自体に端面クラック、凹凸、割れ及び欠け等が多く発生して、そこから劈開面がずれてしまうという問題がある。また、スクライブによる溝は形状が必ずしも一定ではないため、劈開の位置を精度良く制御することは困難である。
一方、特許文献2、特許文献3には、劈開ガイド溝をエッチングにより形成する方法が開示されている。劈開ガイド溝をエッチングにより形成する場合には、溝の位置及び形状を精度良く制御できる。
特開2003−17791号公報。 特昭59−14914号公報。 特開平11−251265号公報。
しかしながら、窒化物半導体の場合には、先に述べたように、本質的に劈開性が低く60度方向にも劈開面を有するため、劈開ガイド溝が形成されていても、溝に沿って劈開が生じなかったり、溝の端部以外の部分から劈開が開始されたりして、意図した劈開面を得ることができないという問題が依然として発生することが、本願発明者らの検討により明らかになった。
本発明は、前記従来の問題を解決し、窒化物半導体等の六方晶系の半導体材料を用い且つ構造的に安定な劈開面を有する半導体レーザ装置及びその製造方法を実現できるようにすることを目的とする。
前記の目的を達成するため、本発明は半導体レーザ装置を、劈開ガイドが平面V字状の先端部を有する構成とする。
具体的に、本発明に係る半導体レーザ装置は、基板及び該基板の上に形成された半導体層積層体を切り出したチップを備え、半導体層積層体は、ストライプ状の導波部を含む、六方晶構造を有する半導体材料からなる複数の半導体層からなり、チップは、導波部と交差する方向の2つチップ端面と、導波部と平行な方向の2つのチップ側面とを有し、各チップ端面における導波部を含む領域は、半導体層積層体が劈開された劈開面であり、少なくとも一方のチップ端面における導波部の両側方の領域には、それぞれチップの一部が切り欠かれて、チップ端面と接する第1の壁面と、チップ側面と接する第2の壁面とを露出する切り欠き部が形成されており、2つの切り欠き部のうちの少なくとも一方における第1の壁面が延びる方向と、劈開面が延びる方向とがなす角度は、10度以上且つ40度以下であることを特徴とする。
本発明に係る半導体レーザ装置は、第1の壁面が延びる方向と、劈開面が延びる方向とがなす角度は、10度以上且つ40度以下であるため、劈開ガイドとなる第1の壁面が延びる方向が、劈開面と等価な結晶面と大きく異なる方向となる。従って、劈開面と異なる方向に劈開が進むことを抑えることができるので、正確な劈開面を形成することが可能となる。その結果、構造的に安定な劈開面を有する半導体レーザ装置を実現できる。
本発明の半導体レーザ装置において、チップにおける導波部と切り欠き部との間の部分には、導波部及び切り欠き部と間隔をおいて、導波部と並行に延びる段差部が形成されていることが好ましい。このような構成とすることにより、切り欠き部の端部だけでなく、段差部においても劈開クラック等を集中して発生させることができ、段差部同士の間の部分における劈開面の精度を向上させることができる。
本発明の半導体レーザ装置において、各切り欠き部における第2の壁面から、劈開面を延長した位置までの距離は、5μm以上且つ25μm以下であることが好ましい。
本発明の半導体レーザ装置において、各切り欠き部は、導波部側に設けられた第1の部分と、チップ側面側に設けられた第2の部分とを有し、第1の部分においては、第1の壁面と、該第1の壁面と接し且つ第2の壁面と平行な第3の壁面とが露出し、第2の部分においては、第2の壁面と、該第2の壁面及び第3の壁面と接する第4の壁面とが露出し、第3の壁面から劈開面を延長した位置までの距離は、1μm以上且つ5μm以下であり、第4の壁面から劈開面を延長した位置までの距離は、10μm以上且つ25μm以下であり、第4の壁面が延びる方向と、劈開面が延びる方向とがなす角度は、10度以上且つ40度以下であることが好ましい。このような構成とすることにより、一旦劈開ガイドから劈開ラインがずれた場合にも、劈開ラインを修正することが可能となる。
本発明の半導体レーザ装置において、各切り欠き部は、深さが1μm以上且つ10μm以下であることが好ましい。
本発明の半導体レーザ装置において、各切り欠き部は、導波部側の端部における深さが他の部分よりも深いことが好ましい。このような構成とすることにより、切り欠き部の先端の底部に応力を集中させることができるため、劈開面の精度を向上させることができる。
本発明の半導体レーザ装置において、各切り欠き部における導波部側の部分はエッチングにより形成された浅い切り欠き部であり、切り欠き部における他の部分はスクライビングにより形成された深い切り欠き部であり、浅い切り欠き部の深さは2μm以下であることが好ましい。このような構成とすることにより、切り欠き部の先端部の形状の精度を保ったまま、深い溝を形成することが可能となる。
本発明の半導体レーザ装置において、劈開面の両側方に形成された2つの切り欠き部の間の間隔は、30μm以上且つ100μm以下であることが好ましい。
本発明の半導体レーザ装置において、各切り欠き部は、チップの半導体層積層体の側から形成されていることが好ましい。
本発明の半導体レーザ装置において、各切り欠き部は、チップの基板側から形成されていることが好ましい。
本発明の半導体レーザ装置において、2つの切り欠き部のうちの一方における第1の壁面が延びる方向と、劈開面が延びる方向とがなす角度は、10度以上且つ40度以下であり、2つの切り欠き部のうちの他方における第1の壁面が延びる方向と、劈開面が延びる方向とがなす角度は、90度であることが好ましい。このような構成とすることにより、先端部の位置ずれによる劈開クラックの発生を抑えることができる。
本発明に係る半導体レーザ装置の製造方法は、基板の上にn型クラッド層、活性層及びp型クラッド層を含む半導体層積層体を順次結晶成長した後、p型クラッド層を選択的にエッチングすることにより、互いに間隔をおいて一方向に延びるストライプ状の複数の導波部を有する半導体ウェハを形成する工程(a)と、複数の導波部を有する半導体ウェハを選択的にエッチングして、導波部と交差する方向に導波部を除いて列状に配置された複数の凹部を形成する工程(b)と、一列に配置された複数の凹部を劈開ガイドとして用い、劈開ガイドに沿って導波部が露出する劈開面を形成する工程(c)とを備え、各凹部は、導波部と交差する方向の2つの端部の少なくとも一方に、平面V字状の先端部を有し、先端部を囲む2つの辺がなす角度は20度以上且つ80度以下であり、先端部を囲む2つの辺のうちの少なくとも一方の辺が延びる方向と、劈開面が形成される方向とがなす角度は、10度以上且つ40度以下であることを特徴とする。
本発明に係る半導体レーザ装置の製造方法によれば、半導体ウェハを選択的にエッチングして、導波部と交差する方向に導波部を除いて列状に配置された複数の凹部を形成する工程を備え、各凹部は、導波部と交差する方向の2つの端部の少なくとも一方に、平面V字状の先端部を有し、先端部を囲む2つの辺がなす角度は20度以上且つ80度以下であり、先端部を囲む2つの辺のうちの少なくとも一方の辺が延びる方向と、劈開面が形成される方向とがなす角度は、10度以上且つ40度以下であるため、劈開ガイドとなる凹部の先端部の方向が、劈開面と等価な結晶面と大きく異なる方向となる。従って、劈開面以外の方向に劈開が進むことを抑え、凹部の先端同士を結ぶ劈開ラインにそって正確に劈開を行うことが可能となる。その結果、歩留まり良く半導体レーザ装置を製造することが可能となる。
本発明の半導体レーザ装置の製造方法において各凹部は、導波部と交差する方向の2つの端部の両方に、先端部を有していることが好ましい。
本発明の半導体レーザ装置の製造方法において、各凹部の平面形状は、導波部と平行な両方向にそれぞれ平面等脚台形状に突出した突出部を有する形状であり、突出部における導波部と平行な方向の幅は、20μm以上且つ50μm以下であり、凹部の突出部を除く部分における導波部と平行な方向の幅は、2μm以上且つ10μm以下であり、突出部の斜辺が延びる方向と、劈開面が形成される方向とがなす角度は10度以上且つ40度以下であることが好ましい。
本発明の半導体レーザ装置の製造方法において、工程(b)よりも後で且つ工程(c)よりも前に、各凹部における少なくとも先端部を除く部分をスクライブすることにより、先端部を除く部分の深さを先端部よりも深くする工程(d)をさらに備えていることが好ましい。
本発明の半導体レーザ装置の製造方法においてスクライブは、ダイヤモンド針を用いて行うことが好ましい。
本発明の半導体レーザ装置の製造方法においてスクライブは、レーザ光又は電子ビームを用いて行うことが好ましい。
本発明の半導体レーザ装置の製造方法において工程(a)は、半導体層積層体における各導波部の両側方の部分を選択的にエッチングすることにより、メサ状の段差部を形成する工程を含み、工程(b)において、各凹部は、段差部を避けて形成することが好ましい。
本発明の半導体レーザ装置の製造方法において工程(b)は、半導体ウェハにおける各導波部と各凹部との間の領域に、導波部と平行な方向に延びる溝部をそれぞれ形成する工程を含むことが好ましい。
本発明の半導体レーザ装置の製造方法において、先端部を囲む2つの辺のうちの一方が延びる方向と劈開面が形成される方向とがなす角度は、10度以上且つ40度以下であり、先端部を囲む2つの辺のうちの他方が延びる方向と劈開面が形成される方向とは一致していることが好ましい。
本発明の半導体レーザ装置において、各凹部はウェハにおける半導体層積層体側に形成されていることが好ましい。
本発明の半導体レーザ装において、各凹部はウェハにおける基板の半導体層積層体と反対側に形成されていることが好ましい。
本発明に係る半導体レーザ装置及びその製造方法によれば、窒化物半導体等の六方晶系の半導体材料を用い且つ構造的に安定な劈開面を有する半導体レーザ装置及びその製造方法を実現できる。
(第1の実施形態)
本発明の第1の実施形態について図面を参照して説明する。図1(a)〜(c)は第1の実施形態に係る半導体レーザ装置の構成であり、(a)は全体を示し、(b)は平面構成を示し、(c)は共振器端面側の断面構成を示している。本実施形態の半導体レーザ装置は、窒化物半導体からなる半導体層の積層体を有する半導体ウェハから切り出された半導体チップである。
図1に示すように本実施形態の半導体レーザ装置は、窒化ガリウム(GaN)からなる基板11と、基板11の上に形成された窒化物半導体層積層体12とを備えている。窒化物半導体層積層体12は、基板11の上に順次結晶成長したn型半導体層21と、InGaNからなる多重量子井戸構造の活性層22と、p型半導体層23とを有している。p型半導体層23は選択的にエッチングされており、リッジストライプ部23aが形成されている。
p型半導体層23の上には、リッジストライプ部23aの上面を除いて、電流を狭窄するための誘電体層24が形成されている。誘電体層24の上には、リッジストライプ部23aの上面と接してp側電極25が形成され、基板11の窒化物半導体層積層体12と反対側の面(裏面)には、n側電極26が形成されている。
本実施形態の半導体レーザ装置は、リッジストライプ部23aとほぼ直交するチップ端面13は、半導体ウェハを劈開して形成された面である。一方、リッジストライプ部23aとほぼ平行なチップ側面14は、ダイシングにより形成された面である。本実施形態の場合、チップ端面13のうちリッジストライプ部23aを含む中央部は、窒化物半導体層積層体12の(1−100)面が露出した平滑な劈開面13aとなっている。チップ端面13における劈開面13aの両側方の領域は、劈開により形成されているが、完全な劈開面とはなっておらず、劈開クラック及び段差等が発生している。以下において劈開面とは、単に劈開により形成した面ではなく、劈開により単一の結晶面が露出した面をいう。
本実施形態の半導体レーザ装置をチップ端面13の側からみた場合に、劈開面13aの両側方の部分には、窒化物半導体層積層体12の一部が切り欠かれて形成された切り欠き部31が形成されている。切り欠き部31の平面形状は、ほぼ直角台形状であり、切り欠き部31によりチップ端面13と接する第1の壁面31aと、チップ側面14と接する第2の壁面31bとが露出している。第1の壁面31aが延びる方向と劈開面13aが延びる方向とがなす角度θは10度以上且つ40度以下となっている。切り欠き部31の詳細については後述する。
図2(a)〜(c)は第1の実施形態に係る半導体レーザ装置を形成するための劈開前の半導体ウェハの構成であり、(a)は平面構成を示し、(b)は(a)のIIb−IIb線における断面構成を示し、(c)は(a)のIIc−IIc線における断面構成を示している。
図2に示すように第1の実施形態の半導体ウェハ10は、基板11と、基板11の(0001)面の上に、互いに間隔をおいて基板の<1−100>方位に沿って延びるように形成された、複数のリッジストライプ部23aを有する窒化物半導体層積層体12とを備えている。窒化物半導体層積層体12には、リッジストライプ部23aを除く部分をエッチングすることにより形成した複数の凹部32が、基板の<11−20>方位に沿って一列に配置されており、劈開ガイド溝33が形成されている。劈開ガイド溝33は、互いに間隔をおいて複数形成されており、各劈開ガイド溝33に沿って、窒化物半導体層積層体12を劈開してチップ端面13を形成した後、リッジストライプ部23aと平行な方向にダイシングして、半導体レーザ装置のチップ41を切り出す。切り出した各チップ41には、凹部32のほぼ4分の1が残り、切り欠き部31となる。
各凹部32は、窒化物半導体層積層体12をドライエッチングすることにより形成されており、両端部に平面V字状の先端部を有している。凹部32をドライエッチングにより形成することにより、スクライブによりガイド溝を形成する場合とは異なり、凹部32の位置及び形状を正確に制御することができる。このため、劈開ガイドとしての機能を最大限に発揮できる形状とすることができ、劈開歩留まりを飛躍的に向上することができる。
また、凹部32の平面形状をリッジストライプ部23aと交差する方向の両端部が尖った、扁平な六角形状としているため、凹部32の先端同士を結ぶように劈開が生じやすく、意図した方位の劈開面を生じさせることが容易となる。
以下に、凹部32の形状についてさらに詳細に説明する。図3(a)及び(b)は半導体ウェハ10を劈開した場合における凹部32の間の部分の構成であり、(a)は平面構成を示しており、(b)は断面構成を示している。凹部32は、劈開により半分に破断され切り欠き部31となっているが、以下においては破断される前の凹部32の状態を説明する。
結晶構造が六方晶の窒化物半導体の場合には、一列に配置された平面形状が方形状の凹部からなる劈開ガイドが形成されていても、劈開ガイドに正確に沿った劈開ラインを形成することが困難である。本実施形態の凹部32の平面形状は、平面方形状の基部32aの両端に、平面V字状の先端部32bが組み合わされ、リッジストライプ部23aと交差する方向に尖った先端を有する形状となっている。このため、図3に示すように劈開ライン51にずれが生じた場合にも、先端部32bの壁面に沿って劈開ラインの方向が修正されるので、凹部32の先端から劈開が行われ、リッジストライプ部23aを含む領域に正確な劈開ラインを形成することが可能となる。
先端部32bにおいて、劈開ライン51の方向が壁面によって修正される理由は、劈開ライン51と先端部32bの壁面とが交差する領域において、劈開クラック及び段差が発生するためである。細かい劈開クラック等が先端部32bの壁面に沿って生じることにより、劈開ライン51が先端部32bの壁面に沿った方向に導かれる。このため、先端部32bの壁面と劈開面となる劈開ライン51とが交差する角度が非常に重要となる。
図4(a)〜(c)はGaNからなる基板11の上に形成した窒化物半導体層積層体12に、端部の2つの壁面が形成する先端の角度2θが異なる種々の凹部32を形成した後、劈開を行った場合の結果を模式的に示している。図4において凹部32の幅wは20μm、深さtは2μmとし、凹部32の先端同士の間隔dは50μmとした。
図4(a)に示したように凹部32の先端の角度2θが60度の場合には、凹部32の基部32aにおいて劈開ラインがずれていても、先端部32bにおいて壁面に沿って劈開ライン51が修正され、凹部32の先端同士を結ぶ劈開ライン51を得ることができる。一方、先端の角度2θが20度以下又は80度以上の場合には、先端部32bにおいて劈開ラインを修正する効果がほとんどない。
図5は凹部32の先端の角度θと、劈開ガイドの機能率との相関を示している。劈開ガイドの機能率とは、凹部32の先端同士を結ぶ劈開ラインを得ることができた割合であり、図5においては先端の角度2θが約60度の場合を1として正規化して示している。先端同士を結ぶ劈開ラインが得られたかどうかの判定は、顕微鏡観察により行い、約100個のサンプルについて観察を行った。
図5に示すように、先端の角度2θが80度を超える場合又は20度より小さい場合には、正規化した劈開ガイドの機能率は0.5以下となり、凹部32が劈開ガイドとして十分に機能していないことを示している。これは結晶構造が六方晶である窒化物半導体に特有な現象である。窒化物半導体は、六方晶のウルツァイト構造であるために、劈開面である<1−100>方位の面と等価な面が60度ごとに存在する。先端の角度2θが60度の場合は、<11−20>方位と平行な凹部32の中心軸と先端部32bの壁面とがなす角度θはそれぞれ30度となり、先端部32bの壁面の方向は最も劈開面から離れた方向となる。このため、図3に模式的に示すように、壁面に沿って劈開クラック等が生じやすくなると考えられる。
このため、凹部32の先端の角度2θは、先端部32bにおける壁面の方向が、劈開面及び劈開面と等価な面からできるだけ離れた方向となるようにすることが好ましい。具体的には、20度以上且つ80度以下とすればよく、劈開ガイドの機能率が0.9以上となる40度以上且つ70度以下とすることが好ましく、さらに好ましくは60度とする。また、先端部32bの壁面が延びる方向と劈開面が延びる方向とがなす角度θは、2分の1の10度以上且つ40度以下とすればよい。
次に、凹部32の幅wについて検討を行った。凹部32の幅wは、凹部32の内側に劈開ライン51が形成されている場合には、劈開ラインのずれを修正する機能にほとんど影響を与えない。しかし、凹部32の幅wが10μm以下の場合には、微小な欠陥又は付着物等の影響により、劈開ライン51が凹部32そのものから逸脱してしまうおそれがあることが明らかとなった。劈開ライン51が凹部32の外側へ逸脱すると、劈開ライン51は凹部32の内側に戻ることができなくなり、凹部32は劈開ガイドとしての機能を失い、一列に形成されたチップ41の大部分が劈開不良となってしまう。
図6は凹部の幅wと劈開ガイドの機能率との関係を示している。図6においては、凹部の幅wが20μmの際の劈開ガイドの機能率を1として正規化して示している。また、凹部の先端の角度2θは約60度、深さtは2μmとし、凹部32の先端同士の間隔dは50μmとした。
図6に示すようにガイドの幅wが10μm以下になると劈開ガイドの機能が低下している。これは、劈開ラインが凹部32の外側へ逸脱しやすくなるためである。一方、凹部32の幅wを広くしすぎると、凹部32には配線用の金メッキ等を形成できないため、端面部の放熱性が悪化し素子特性の低下をまねく結果となる。従って、現実的には凹部32の幅wは50μm以下とすることが望ましい。
次に、凹部32の先端同士の間隔dが劈開ガイド溝としての機能に及ぼす影響について検討した結果について説明する。GaNからなる基板11の上に形成した窒化物半導体層積層体12に、間隔を変えて凹部32を形成した後、劈開を行ったところ、凹部32の先端間の間隔dが100μm以上となると、凹部32同士の間において劈開ラインにずれが生じやすくなることが明らかになった。
図7は凹部の先端同士の間隔dと劈開ガイドの機能率との関係を示している。図7においては、間隔dが20μmの場合における劈開ガイドの機能率を1として正規化して示している。図7に示すように凹部の間隔dが広くなるにつれ、劈開ガイドの機能率が低下することがわかる。凹部32の方向と、劈開面である(1−100)方向の結晶面とは厳密には一致せず、若干の角度のずれが存在する。このため、凹部32同士の間隔が大きくなると、凹部と凹部との間において劈開クラックが発生するおそれが高くなり、劈開ガイドの機能率が低下すると考えられる。従って、凹部32同士の間隔dは100μm以下とればよく、40μm以下とすることが好ましい。しかし、凹部32同士の間隔dを狭くしすぎると、凹部32の先端がリッジストライプ部23aに近づきすぎ、凹部32の先端部に形成される劈開クラックがレーザ特性に影響を与えるおそれがある。このため、凹部32同士の間隔dは20μm以上とすることが好ましい。
次に、凹部32の深さtについて検討を行った。深さtが異なる凹部32について劈開ガイドの機能を調べたところ、深さtが1μm未満の場合には、劈開ガイドの機能がかなり低下するが、深さtが1μm以上の場合には、劈開ガイドとして十分な機能を発揮することが明らかとなった。また、凹部32の深さtが深いほど、劈開ガイドの機能が向上するがわかった。しかし、ドライエッチングにより10μm以上の深さの凹部32を作製する場合には、GaNに対して大きな選択比がとれるマスク材がほとんど存在しないため、マスク材の厚さを厚くしなければならない。マスク材の厚さを厚くすると、パターンの解像度及び精度が低下するため、凹部32の先端の形状がなまってしまい、劈開位置の精密な制御ができなくなることがわかった。従って、凹部32の深さtは、1μm以上且つ10μm以下とすればよく、2μm以上且つ5μm以下とすることが好ましい。
一方、本実施形態における窒化物半導体層積層体12の厚さは、約4μmである。凹部32の深さtを窒化物半導体層積層体12の厚さよりも深くし、図8に示すような構成としてもよい。このようにすることにより、劈開歩留まりを向上させることができる。これはガイド溝の先端底部の、最も応力が加わる箇所が、窒化物半導体層積層体12ではなく基板11の内部となるため、劈開時に窒化物半導体層積層体12に過度の応力が加わることを避けることができるためであると考えられる。
また、ドライエッチングにより作製した凹部32の底部の形状は、ドライエッチングのパワー、圧力及びガス種等の条件によって変化させることができる。図9に示すように凹部32の深さを、先端部32bにおいて基部32aよりも深くすると、劈開時に劈開クラックや段差が凹部32の最先端部に集中して発生する。このため、リッジストライプ部23aを含む領域に良好な劈開面13aを形成することができ、歩留まりが向上することが明らかになった。これは凹部32の先端底部の角度が急峻になることにより、先端の底部に応力が集中し、劈開クラック等が発生しやすくなるためではないかと考えられる。このように劈開クラック及び段差を特定の位置に発生するように制御することにより、ストライプ導波部23aにおける劈開不良を抑制し、歩留まりを向上させることが可能となる。
本実施形態において、凹部32は、平面方形状の基部32aの両側に平面V字状の先端部32bを有している。しかし、図10に示すように基部32aの一端にのみ先端部32bを設けた形状としてもよい。隣接する2つの凹部32の先端同士を対向して配置した場合、2つの先端同士を結ぶ劈開ラインが形成されやすい。このため、劈開ラインの位置を正確に制御できるという効果が得られる。しかし、対向する先端の位置にずれが生じると、劈開ラインと結晶面とにずれが生じ、クラックが発生する原因となる。このため、一方の凹部32を先端がない形状とすることにより、凹部32の先端の位置ずれによるクラックの発生を抑えることができる。また、基部32aの両側に先端部32bが組み合わされた凹部と、基部32aだけの凹部とを交互に配置してもよい。
また、凹部32の先端部32bを2つの辺の長さが等しい平面V字状としているが、図11に示すように凹部32の一方の側のみから先端部が狭まるような形状としてもよい。この場合には凹部32の段差の一方の側に集まるように劈開ラインが形成される。従って、先端の角度は2θではなくθとなる。
以下に、第1の実施形態に係る半導体レーザ装置の製造方法の一例を説明する。まず、キャリア濃度1018cm-3程度のn型GaN基板11の上に、有機金属気相成長(MOCVD)法により、n−GaNバッファ層(図示せず)を200nm形成した後、厚さが1μmのn−GaN層と、厚さが1.8μmのn−Al0.04Ga0.96Nクラッド層と、厚さが150nmのn−GaN光ガイド層とを含むn型半導体層21を形成する。続いて、厚さが3nmのIn0.10Ga0.90Nウェル層と、厚さが7.5nmのIn0.02Ga0.98Nバリア層とを有する三重量子井戸構造の活性層22を形成する。さらに、厚さが120nmのp−GaN光ガイド層と、厚さが0.5μmのp−Al0.05Ga0.95Nクラッド層と、厚さが100nmのp−GaNコンタクト層とを含むp型半導体層23を形成する。n型半導体層21には、ドナー不純物としてシリコン(Si)を5×1017cm-3程度ドーピングし、p型半導体層23にはアクセプター不純物としてマグネシウム(Mg)を1×1019cm-3程度ドーピングする。また、最表面のpコンタクト層には、1×1020cm-3程度の高濃度にMgをドーピングする。なお、本実施形態における半導体積層構造は、一例であり、半導体積層構造や成長方法はこれに限るものではない。
次に、p型コンタクト層の上に、酸化シリコン(SiO)膜を常圧CVDにより200nmの厚さに堆積する。続いて、N雰囲気において800℃の温度で30分間の熱処理を行い、p型半導体層23のMgを活性化する。続いて、フォトリソグラフィ及び反応性イオンエッチング(RIE)を用いたドライエッチングにより、ストライプ状のSiOマスクを形成する。その後、SiOをマスクとしてClガスによる誘導結合プラズマ(ICP)を用いたドライエッチングにより、0.5μm程度までp型半導体層23をエッチングし、リッジストライプ部23aを形成する。その後、ICPドライエッチングのダメージを回復する目的で、800℃の温度で30分間の熱処理をN雰囲気において行う。続いて、マスクに用いたSiO膜を緩衝フッ酸(BHF)で除去した後に、再びSiO誘電体層24として厚さが200nmのSiO膜を堆積する。
次に、フォトリソグラフィ及び緩衝フッ酸溶液(BHF)によるウェットエッチングによりリッジストライプ部23aの上部のみを露出する開口部をSiO誘電体層24に形成する。続いて、フォトリソグラフィと電子線蒸着により、パラジウム(Pd)と白金(Pt)とからなるp側電極25を形成する。Pd及びPtの膜厚はそれぞれ40nm及び35nmとし、基板を70℃に加熱した状態で蒸着を行う。その後、400℃の熱処理を加えることにより、5×10-4Ωcm2以下の良好なコンタクト抵抗が得られる。蒸着時の温度については、検討の結果、70℃〜100℃程度に加熱した場合、最もコンタクト抵抗が良化することが明らかになっている。パターンニングに用いるレジストの熱耐性も考慮すると、70℃での蒸着が、プロセスの歩留まりも低下せず、コンタクト抵抗も良化する最適な条件であるといえる。
次に、フォトリソグラフィ及びICPによるドライエッチングにより、図3に示したように、チップ端面を形成するライン上に、リッジストライプ部を避けて、凹部32を形成することにより破線状の劈開ガイド溝33を形成する。続いて、p側電極の上に配線用の金メッキを形成した後、基板11の裏面を研削及び研磨して、基板11の厚さを約100μmとする。その後、基板11の裏面にチタン(Ti)と白金(Pt)と金(Au)とからなるn電極を形成する。Ti、Pt及びAuの膜厚はそれぞれ5nm、100nm及び500nmとする。これにより10-4Ωcm-2台以下の良好なコンタクト抵抗を実現できる。
最後に、劈開ガイド溝33に沿って、基板11の裏面側からブレーキングにより劈開することによりチップ端面を形成する。さらに、ダイシングによりリッジストライプ部23aと平行にチップを切り出すことにより、半導体レーザ装置が得られる。
(第2の実施形態)
以下に、本発明の第2の実施形態について図面を参照して説明する。図12は第2の実施形態に係る半導体レーザ装置を示している。図12において図1と同一の構成要素には同一の符号を附すことにより説明を省略する。
図12に示すように本実施形態の半導体レーザ装置は、リッジストライプ部23aの両側方において、p型半導体層23と、活性層22と、n型半導体層21の一部とがエッチングされ、素子分離のためにメサ状の段差部35が形成されている。
本実施形態では、凹部32とリッジストライプ部23aとの間に、メサ状の段差部35がリッジストライプ部23aと平行な方向に形成されている。このように、凹部32とリッジストライプ部23aとの間にリッジストライプ部23aと平行な方向に延びる段差部35を形成することにより、劈開面13aに劈開クラック等が生じることを抑えることができる。
以下に、段差部35を形成することにより劈開クラックの発生を抑えることができる理由について説明する。図13(a)及び(b)は、本実施形態に係る半導体レーザ装置の凹部32同士の間の部分の構造であり、(a)は平面構造を示しており、(b)は断面構造を示している。
図13に示すように半導体ウェハ10を劈開した場合には、凹部32の先端部32b付近に劈開クラック及び段差等が集中して発生する。本実施形態においては、凹部32とリッジストライプ部23aとの間に設けられた段差部35の位置においても劈開クラックが集中して発生する。その結果、段差部35と段差部35との間の部分においては、正確な劈開ラインが得られ、リッジストライプ部23aを含む部分において劈開クラックが発生することを抑えることができる。
本実施形態では段差部35を、リッジストライプ部23aと平行な方向に延びるメサ状の段差部としたが、凹部32とリッジストライプ部23aとの間に数μmの段差があればよく、図14に示すように凹部32とリッジストライプ部23aとの間に、リッジストライプ部23aと平行な溝部を形成することにより段差部35を形成してもよい。この場合、凹部32と段差部35とを同時にエッチングして形成することができるので、プロセス数を増加させることがなくコスト的に有利である。また、凹部32とリッジストライプ部23aとの間に数μmの段差をリッジストライプ部23aと平行方向に形成できれば、他の構造であってもよい。
(第3の実施形態)
以下に、本発明の第3の実施形態について図面を参照して説明する。図15(a)及び(b)は第3の実施形態に係る半導体レーザ装置の凹部32同士の間の部分の構造であり、(a)は平面構造を示しており、(b)は断面構造を示している。図15において図3と同一の構成要素には同一の符号を附すことにより説明を省略する。
図15に示すように本実施形態の半導体レーザ装置の凹部32は、ドライエッチングにより形成した浅い凹部32Aと、浅い凹部32Aの中央部をスクライブして形成した深い凹部32Bとにより構成されている。
スクライブにより凹部を形成すると凹部の深さを容易に深くすることができる。しかし、スクライブにより形成した凹部は形状を一定にできないため、劈開クラック等が生じやすく、劈開ラインを正確にコントロールできない。一方、エッチングにより凹部を形成する場合には、深い凹部を形成することが困難であるが、凹部の深さがあまりに浅いと、凹部の先端同士の間に正確な劈開ラインを形成することが困難となる。また、凹部から劈開ラインが逸脱してしまい、劈開ガイド溝としての機能を喪失するおそれもある。
劈開ラインの精度を必要としない凹部32の中央部は、スクライブにより形成した深い凹部32Bとし、正確な先端の形状が必要な端部は、エッチングにより形成した浅い凹部32Aとすることにより、浅い凹部32Aの部分の深さを浅くしても、凹部32同士の間の部分においては正確な劈開ラインが実現できる。
深い凹部32Bは、ドライエッチングにより浅い凹部32Aを形成した後、ダイヤモンド針を用いて、浅い凹部32Aの中央部をスクライブすることにより形成できる。また、レーザ光又は電子ビーム等を用いて形成してもよい。レーザ光又は電子ビーム等のスポットサイズとパワーとを適宜設定することにより、ダイヤモンド針によるスクライブと同等の深いガイド溝を形成することができる。また、ダイヤモンド針によるスクライブより、レーザ光又は電子ビームを用いたスクライブの方がスキャンスピードを速くすることが可能であり、作業時間を大幅に短縮できる。
(第4の実施形態)
以下に、本発明の第4の実施形態について図面を参照して説明する。図16(a)及び(b)は第4の実施形態に係る半導体レーザ装置の凹部32同士の間の部分の構造であり、(a)は平面構造を示しており、(b)は断面構造を示している。図16において図3と同一の構成要素には同一の符号を附すことにより説明を省略する。
図16に示すように本実施形態の半導体レーザ装置の凹部32は、幅が2段に変化しており、幅が広い第1の領域32Cと、第1の領域32Cの両側に形成され第1の領域よりも幅が狭い第2の領域32Dとにより構成されている。
先に説明したように、凹部32の幅が狭くなると劈開ガイドの機能率が低下する。しかし、これは幅wが狭いと一旦劈開ライン51がずれた際に、凹部32の内側に劈開ライン51を戻すことができず、1列分の共振器ほぼすべてが劈開不良となることによる。凹部32の内側に劈開ライン51を維持できた場合だけを比較すると、幅が狭い方が劈開ライン51の精度が向上する。このため、本実施形態においては、凹部32を幅wが広い第1の領域と、幅wが狭い第2の領域とを組み合わせることにより、凹部32の先端間における劈開ライン51の精度を向上させると共に、一旦劈開ライン51がずれた場合においても、凹部32の内側に劈開ライン51を戻すことができるようにしている。第1の領域32Cにおける幅w1は20μm以上且つ50μm以下とし、第2の領域32Dにおける幅w2は2μmから10μmとすればよい。
また、第1の領域32Cと第2の領域32Dとの間には、幅wが徐々に狭くなる部分が設けられていることが好ましい。これにより、凹部32の平面形状は、リッジストライプ部23aと平行な両方向にそれぞれ平面等脚台形状に突出した突出部である第2の領域32Dを有する形状となる。第2の領域32Dの幅wが徐々に狭くなる部分、つまり等脚台形の斜辺に相当する部分における、傾斜の角度は、先端部の角度θと同様に10度以上且つ40度以下とすることが好ましい。このようにすることにより、凹部32の内側でずれた劈開ライン51の方向が修正され、先端に導かれる確率を高くすることができる。但し、先端部の角度θと同一でなくてもよい。
第1〜第3の実施形態において、リッジ型の半導体レーザ装置について説明したが、電極ストライプ型の半導体レーザ装置及び埋込ストライプ型の半導体レーザ装置等にも適用可能である。また、凹部32を窒化物半導体層積層体12の側から形成する例を示したが、凹部32を基板11の裏面側から形成しても、同様の効果を得ることができる。
本発明に係る半導体レーザ装置及びその製造方法は、窒化物半導体等の六方晶系の半導体材料を用い且つ構造的に安定な劈開面を有する半導体レーザ装置を実現でき、特に共振器端面を劈開により形成した半導体レーザ及びその製造方法等として有用である。
(a)〜(c)は本発明の第1の実施形態に係る半導体レーザ装置を示し、(a)は斜視図であり、(b)は平面図であり、(c)はチップ端面側の断面図である。 (a)〜(c)は本発明の第1の実施形態に係る半導体レーザ装置を製造するための半導体ウェハを示し、(a)は平面図であり、(b)は(a)のIIb−IIb線における断面図であり、(c)は(a)のIc−Ic線における断面図である。 (a)及び(b)は本発明の第1の実施形態に係る半導体レーザ装置の劈開面を示し、(a)は平面図であり、(b)は断面図である。 (a)〜(c)は本発明の第1の実施形態に係る半導体レーザ装置の凹部の先端の角度と劈開ラインとの関係を示す平面図である。 本発明の第1の実施形態に係る半導体レーザ装置の凹部の先端の角度と劈開ガイドの機能率との相関を示すグラフである。 本発明の第1の実施形態に係る半導体レーザ装置の凹部の幅と劈開ガイドの機能率との相関を示すグラフである。 本発明の第1の実施形態に係る半導体レーザ装置の凹部の深さと劈開ガイドの機能率との相関を示すグラフである。 本発明の第1の実施形態に係る半導体レーザ装置の変形例を示す斜視図である。 (a)及び(b)は本発明の第1の実施形態に係る半導体レーザ装置の変形例における劈開面を示し、(a)は平面図であり、(b)は断面図である。 (a)及び(b)は本発明の第1の実施形態に係る半導体レーザ装置の変形例における劈開面を示し、(a)は平面図であり、(b)は断面図である。 (a)及び(b)は本発明の第1の実施形態に係る半導体レーザ装置の変形例における劈開面を示し、(a)は平面図であり、(b)は断面図である。 本発明の第2の実施形態に係る半導体レーザ装置を示す斜視図である。 (a)及び(b)は本発明の第2の実施形態に係る半導体レーザ装置の劈開面を示し、(a)は平面図であり、(b)は断面図である。 (a)及び(b)は本発明の第1の実施形態に係る半導体レーザ装置の変形例における劈開面を示し、(a)は平面図であり、(b)は断面図である。 (a)及び(b)は本発明の第3の実施形態に係る半導体レーザ装置の劈開面を示し、(a)は平面図であり、(b)は断面図である。 (a)及び(b)は本発明の第4の実施形態に係る半導体レーザ装置の劈開面を示し、(a)は平面図であり、(b)は断面図である。
符号の説明
10 半導体ウェハ
11 基板
12 窒化物半導体層積層体
13 チップ端面
13a 劈開面
14 チップ側面
21 n型半導体層
22 活性層
23 p型半導体層
23a リッジストライプ部
24 誘電体層
25 p側電極
26 n側電極
31 切り欠き部
31a 第1の壁面
31b 第2の壁面
32 凹部
32A 凹部
32B 凹部
32C 第1の領域
32D 第2の領域
32a 基部
32b 先端部
33 劈開ガイド溝
35 段差部
41 チップ
51 劈開ライン

Claims (22)

  1. 基板及び該基板の上に形成された半導体層積層体を切り出したチップを備え、
    前記半導体層積層体は、ストライプ状の導波部を含む、六方晶構造を有する半導体材料からなる複数の半導体層からなり、
    前記チップは、前記導波部と交差する方向の2つのチップ端面と、前記導波部と平行な方向の2つのチップ側面とを有し、
    前記各チップ端面における前記導波部を含む領域は、前記半導体層積層体が劈開された劈開面であり、
    少なくとも一方の前記チップ端面における前記導波部の両側方の領域には、それぞれ前記チップの一部が切り欠かれて、前記チップ端面と接する第1の壁面と、前記チップ側面と接する第2の壁面とを露出する切り欠き部が形成されており、
    2つの前記切り欠き部のうちの少なくとも一方における前記第1の壁面が延びる方向と、前記劈開面が延びる方向とがなす角度は、10度以上且つ40度以下であることを特徴とする半導体レーザ装置。
  2. 前記チップにおける前記導波部と前記切り欠き部との間の部分には、前記導波部及び前記切り欠き部と間隔をおいて、前記導波部と並行に延びる段差部が形成されていることを特徴とする請求項1に記載の半導体レーザ装置。
  3. 前記各切り欠き部における前記第2の壁面から、前記劈開面を延長した位置までの距離は、5μm以上且つ25μm以下であることを特徴とする請求項1から2のいずれか1項に記載の半導体レーザ装置。
  4. 前記各切り欠き部は、前記導波部側に設けられた第1の部分と、前記チップ側面側に設けられた第2の部分とを有し、
    前記第1の部分においては、前記第1の壁面と、該第1の壁面と接し且つ前記第2の壁面と平行な第3の壁面とが露出し、
    前記第2の部分においては、前記第2の壁面と、該第2の壁面及び前記第3の壁面と接する第4の壁面とが露出し、
    前記第3の壁面から前記劈開面を延長した位置までの距離は、1μm以上且つ5μm以下であり、
    前記第4の壁面から前記劈開面を延長した位置までの距離は、10μm以上且つ25μm以下であり、
    前記第4の壁面が延びる方向と、前記劈開面が延びる方向とがなす角度は、10度以上且つ40度以下であることを特徴とする請求項1から2のいずれか1項に記載の半導体レーザ装置。
  5. 前記各切り欠き部は、深さが1μm以上且つ10μm以下であることを特徴とする請求項1から4のいずれか1項に記載の半導体レーザ装置。
  6. 前記各切り欠き部は、前記導波部側の端部における深さが他の部分よりも深いことを特徴とする請求項1から5のいずれか1項に記載の半導体レーザ装置。
  7. 前記各切り欠き部における前記導波部側の部分はエッチングにより形成された浅い切り欠き部であり、前記切り欠き部における他の部分はスクライビングにより形成された深い切り欠き部であり、前記浅い切り欠き部の深さは2μm以下であることを特徴とする請求項1から4のいずれか1項に記載の半導体レーザ装置。
  8. 前記劈開面の両側方に形成された2つの切り欠き部の間の間隔は、30μm以上且つ100μm以下であることを特徴とする請求項1から7のいずれか1項に記載の半導体レーザ装置。
  9. 前記各切り欠き部は、前記チップの前記半導体層積層体の側から形成されていることを特徴とする請求項1から8のいずれか1項に記載の半導体レーザ装置。
  10. 前記各切り欠き部は、前記チップの前記基板側から形成されていることを特徴とする請求項1から8のいずれか1項に記載の半導体レーザ装置。
  11. 2つの前記切り欠き部のうちの一方における前記第1の壁面が延びる方向と、前記劈開面が延びる方向とがなす角度は、10度以上且つ40度以下であり、
    2つの前記切り欠き部のうちの他方における前記第1の壁面が延びる方向と、前記劈開面が延びる方向とがなす角度は、90度であることを特徴とする請求項1に記載の半導体レーザ装置。
  12. 基板の上にn型クラッド層、活性層及びp型クラッド層を含む半導体層積層体を順次結晶成長した後、前記p型クラッド層を選択的にエッチングすることにより、互いに間隔をおいて一方向に延びるストライプ状の複数の導波部を有する半導体ウェハを形成する工程(a)と、
    前記複数の導波部を有する半導体ウェハを選択的にエッチングして、前記導波部と交差する方向に前記導波部を除いて列状に配置された複数の凹部を形成する工程(b)と、
    前記一列に配置された複数の凹部を劈開ガイドとして用い、前記劈開ガイドに沿って前記導波部が露出する劈開面を形成する工程(c)とを備え、
    前記各凹部は、前記導波部と交差する方向の2つの端部の少なくとも一方に、平面V字状の先端部を有し、
    前記先端部を囲む2つの辺がなす角度は20度以上且つ80度以下であり、前記先端部を囲む2つの辺のうちの少なくとも一方の辺が延びる方向と、前記劈開面が形成される方向とがなす角度は、10度以上且つ40度以下であることを特徴とする半導体レーザ装置の製造方法。
  13. 前記各凹部は、前記導波部と交差する方向の2つの端部の両方に、前記先端部を有していることを特徴とする請求項12に記載の半導体レーザ装置の製造方法。
  14. 前記各凹部の平面形状は、前記導波部と平行な両方向にそれぞれ平面等脚台形状に突出した突出部を有する形状であり、
    前記突出部における前記導波部と平行な方向の幅は、20μm以上且つ50μm以下であり、
    前記凹部の前記突出部を除く部分における前記導波部と平行な方向の幅は、2μm以上且つ10μm以下であり、
    前記突出部の斜辺が延びる方向と、前記劈開面が形成される方向とがなす角度は10度以上且つ40度以下であることを特徴とする請求項12又は13に記載の半導体レーザ装置の製造方法。
  15. 前記工程(b)よりも後で且つ前記工程(c)よりも前に、
    前記各凹部における少なくとも前記先端部を除く部分をスクライブすることにより、前記先端部を除く部分の深さを前記先端部よりも深くする工程(d)をさらに備えていることを特徴とする請求項12又は13に記載の半導体レーザ装置の製造方法。
  16. 前記スクライブは、ダイヤモンド針を用いて行うことを特徴とする請求項15に記載の半導体レーザ装置の製造方法。
  17. 前記スクライブは、レーザ光又は電子ビームを用いて行うことを特徴とする請求項15に記載の半導体レーザ装置の製造方法。
  18. 前記工程(a)は、前記半導体層積層体における前記各導波部の両側方の部分を選択的にエッチングすることにより、メサ状の段差部を形成する工程を含み、
    前記工程(b)において、前記各凹部は、前記段差部を避けて形成することを特徴とする請求項12から17のいずれか1項に記載の半導体レーザ装置の製造方法。
  19. 前記工程(b)は、前記半導体ウェハにおける前記各導波部と前記各凹部との間の領域に、前記導波部と平行な方向に延びる溝部をそれぞれ形成する工程を含むことを特徴とする請求項12から17のいずれか1項に記載の半導体レーザ装置の製造方法。
  20. 前記先端部を囲む2つの辺のうちの一方が延びる方向と前記劈開面が形成される方向とがなす角度は、10度以上且つ40度以下であり、
    前記先端部を囲む2つの辺のうちの他方が延びる方向と前記劈開面が形成される方向とは一致していることを特徴とする請求項12から19のいずれか1項に記載の半導体レーザ装置の製造方法。
  21. 前記各凹部は、前記ウェハにおける前記半導体層積層体側に形成されていることを特徴とする請求項12から20のいずれか1項に記載の半導体レーザ装置。
  22. 前記各凹部は、前記ウェハにおける前記基板の前記半導体層積層体と反対側に形成されていることを特徴とする請求項12から20のいずれか1項に記載の半導体レーザ装置。
JP2006238086A 2006-09-01 2006-09-01 半導体レーザ装置の製造方法 Expired - Fee Related JP4832221B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006238086A JP4832221B2 (ja) 2006-09-01 2006-09-01 半導体レーザ装置の製造方法
US11/889,818 US7924897B2 (en) 2006-09-01 2007-08-16 Semiconductor laser device
CN200710141907.XA CN101136535B (zh) 2006-09-01 2007-08-16 半导体激光装置及其制造方法
US13/021,062 US20110124140A1 (en) 2006-09-01 2011-02-04 Semiconductor laser device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006238086A JP4832221B2 (ja) 2006-09-01 2006-09-01 半導体レーザ装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008060478A true JP2008060478A (ja) 2008-03-13
JP4832221B2 JP4832221B2 (ja) 2011-12-07

Family

ID=39151456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006238086A Expired - Fee Related JP4832221B2 (ja) 2006-09-01 2006-09-01 半導体レーザ装置の製造方法

Country Status (3)

Country Link
US (2) US7924897B2 (ja)
JP (1) JP4832221B2 (ja)
CN (1) CN101136535B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021418A (ja) * 2008-07-11 2010-01-28 Ricoh Co Ltd 面発光レーザの製造方法および面発光レーザと面発光レーザアレイならびに光走査装置と画像形成装置
JP2010129763A (ja) * 2008-11-27 2010-06-10 Sony Corp 半導体レーザおよびその製造方法
US7950269B2 (en) 2008-04-18 2011-05-31 Mitsubishi Electric Corporation Control apparatus for internal combustion engine
WO2011068008A1 (ja) * 2009-12-01 2011-06-09 住友電気工業株式会社 Iii族窒化物半導体レーザ素子、及びiii族窒化物半導体レーザ素子を作製する方法
JP2011211244A (ja) * 2011-07-27 2011-10-20 Sumitomo Electric Ind Ltd Iii族窒化物半導体レーザ素子、及びiii族窒化物半導体レーザ素子を作製する方法
WO2013084807A1 (ja) * 2011-12-08 2013-06-13 ソニー株式会社 半導体レーザ素子の製造方法、及び、半導体レーザ素子
WO2015068597A1 (ja) * 2013-11-06 2015-05-14 シャープ株式会社 半導体素子の製造方法および半導体素子
KR101752408B1 (ko) * 2010-02-24 2017-06-29 엘지전자 주식회사 질화물 반도체 소자 및 그의 벽개면 형성 방법
US10164409B2 (en) 2016-02-23 2018-12-25 Stanley Electric Co., Ltd. Semiconductor light-emitting device and method for manufacturing the same
WO2020121767A1 (ja) * 2018-12-13 2020-06-18 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び半導体装置の製造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008047751A1 (fr) * 2006-10-17 2008-04-24 Sanyo Electric Co., Ltd. Dispositif laser à semi-conducteur à base de nitrure, et procédé de fabrication associé
JP4924681B2 (ja) * 2009-09-10 2012-04-25 住友電気工業株式会社 Iii族窒化物半導体レーザ素子、及びiii族窒化物半導体レーザ素子を作製する方法
JP2011077456A (ja) * 2009-10-01 2011-04-14 Sumitomo Electric Ind Ltd 半導体光素子及び半導体光デバイス
JP5131266B2 (ja) * 2009-12-25 2013-01-30 住友電気工業株式会社 Iii族窒化物半導体レーザ素子、及びiii族窒化物半導体レーザ素子を作製する方法
JP2011165869A (ja) * 2010-02-09 2011-08-25 Mitsubishi Electric Corp 半導体発光素子及びその製造方法
JP2011249556A (ja) * 2010-05-27 2011-12-08 Panasonic Corp 半導体レーザ装置及びその製造方法
DE102010056054A1 (de) * 2010-12-23 2012-06-28 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer Mehrzahl von Laserbarren, Laserbarren und Laserdiode
JP5670764B2 (ja) * 2011-01-13 2015-02-18 浜松ホトニクス株式会社 レーザ加工方法
JP4971508B1 (ja) * 2011-01-21 2012-07-11 住友電気工業株式会社 Iii族窒化物半導体レーザ素子、及びiii族窒化物半導体レーザ素子を作製する方法
JP2013026517A (ja) * 2011-07-22 2013-02-04 Sumitomo Electric Ind Ltd 半導体光素子を作製する方法、及び半導体光素子
JP5961989B2 (ja) * 2011-12-02 2016-08-03 日亜化学工業株式会社 半導体レーザ素子及びその製造方法
CN103545714B (zh) * 2013-10-20 2016-04-06 北京工业大学 一种具有新型近腔面电流非注入区结构的半导体激光器及制造方法
CN105302063B (zh) * 2015-11-03 2017-12-01 沈阳仪表科学研究院有限公司 划片机搭载机械视觉调整装置
CN106299069A (zh) * 2016-08-31 2017-01-04 厦门三安光电有限公司 一种激光二极管及其制作方法
JP6696691B2 (ja) * 2016-09-05 2020-05-20 株式会社東芝 テラヘルツ量子カスケードレーザ装置
DE102017117136B4 (de) 2017-07-28 2022-09-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Mehrzahl von Laserdioden und Laserdiode
US11923653B2 (en) * 2020-12-23 2024-03-05 Lumentum Operations Llc Angled flip-chip bump layout

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5671989A (en) * 1979-11-15 1981-06-15 Mitsubishi Electric Corp Preparation method of semiconductor laser
JPS62190892A (ja) * 1986-02-18 1987-08-21 Matsushita Electric Ind Co Ltd 半導体レ−ザ装置の製造方法
JPH01215086A (ja) * 1988-02-24 1989-08-29 Mitsubishi Electric Corp 半導体レーザの製造方法
JPH11251265A (ja) * 1998-03-06 1999-09-17 Sony Corp 半導体装置およびその製造方法ならびに半導体装置製造用基板
JP2002064236A (ja) * 2000-08-17 2002-02-28 Nippon Telegr & Teleph Corp <Ntt> 結晶性基板の劈開方法
JP2002064237A (ja) * 2000-08-17 2002-02-28 Nippon Telegr & Teleph Corp <Ntt> 結晶性基板の劈開方法
JP2005072352A (ja) * 2003-08-26 2005-03-17 Ulvac Japan Ltd 層間絶縁膜のドライエッチング方法
JP2005191547A (ja) * 2003-12-01 2005-07-14 Matsushita Electric Ind Co Ltd 半導体レーザ素子及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5914914A (ja) 1982-07-15 1984-01-25 日産コンクリ−ト工業株式会社 フエロセメントパネルとその製造方法、それを使用した枠状構造物の組立方法
ID16181A (id) * 1995-12-25 1997-09-11 Sony Corp Alat semi konduktor dengan permukaan terbelah
PL219109B1 (pl) * 2001-06-06 2015-03-31 Ammono Spółka Z Ograniczoną Odpowiedzialnością Sposób otrzymywania objętościowego monokrystalicznego azotku zawierającego gal oraz urządzenie do otrzymywania objętościowego monokrystalicznego azotku zawierającego gal
JP2003017791A (ja) * 2001-07-03 2003-01-17 Sharp Corp 窒化物半導体素子及びこの窒化物半導体素子の製造方法
JP4932121B2 (ja) * 2002-03-26 2012-05-16 日本電気株式会社 Iii−v族窒化物系半導体基板の製造方法
TWI347054B (en) * 2003-07-11 2011-08-11 Nichia Corp Nitride semiconductor laser device and method of manufacturing the nitride semiconductor laser device
US20050116243A1 (en) * 2003-12-01 2005-06-02 Atsunori Mochida Semiconductor laser device and its manufacturing method
JP4651312B2 (ja) * 2004-06-10 2011-03-16 シャープ株式会社 半導体素子の製造方法
JP4854275B2 (ja) * 2004-12-08 2012-01-18 シャープ株式会社 窒化物半導体発光素子およびその製造方法
CN1805230B (zh) * 2004-12-20 2011-06-01 夏普株式会社 氮化物半导体发光元件及其制造方法
JP4948307B2 (ja) * 2006-07-31 2012-06-06 三洋電機株式会社 半導体レーザ素子およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5671989A (en) * 1979-11-15 1981-06-15 Mitsubishi Electric Corp Preparation method of semiconductor laser
JPS62190892A (ja) * 1986-02-18 1987-08-21 Matsushita Electric Ind Co Ltd 半導体レ−ザ装置の製造方法
JPH01215086A (ja) * 1988-02-24 1989-08-29 Mitsubishi Electric Corp 半導体レーザの製造方法
JPH11251265A (ja) * 1998-03-06 1999-09-17 Sony Corp 半導体装置およびその製造方法ならびに半導体装置製造用基板
JP2002064236A (ja) * 2000-08-17 2002-02-28 Nippon Telegr & Teleph Corp <Ntt> 結晶性基板の劈開方法
JP2002064237A (ja) * 2000-08-17 2002-02-28 Nippon Telegr & Teleph Corp <Ntt> 結晶性基板の劈開方法
JP2005072352A (ja) * 2003-08-26 2005-03-17 Ulvac Japan Ltd 層間絶縁膜のドライエッチング方法
JP2005191547A (ja) * 2003-12-01 2005-07-14 Matsushita Electric Ind Co Ltd 半導体レーザ素子及びその製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7950269B2 (en) 2008-04-18 2011-05-31 Mitsubishi Electric Corporation Control apparatus for internal combustion engine
JP2010021418A (ja) * 2008-07-11 2010-01-28 Ricoh Co Ltd 面発光レーザの製造方法および面発光レーザと面発光レーザアレイならびに光走査装置と画像形成装置
JP2010129763A (ja) * 2008-11-27 2010-06-10 Sony Corp 半導体レーザおよびその製造方法
WO2011068008A1 (ja) * 2009-12-01 2011-06-09 住友電気工業株式会社 Iii族窒化物半導体レーザ素子、及びiii族窒化物半導体レーザ素子を作製する方法
US8076167B2 (en) 2009-12-01 2011-12-13 Sumitomo Electric Industries, Ltd. Group-III nitride semiconductor laser device, and method for fabricating group-III nitride semiconductor laser device
US8139619B2 (en) 2009-12-01 2012-03-20 Sumitomo Electric Industries, Ltd. Group-III nitride semiconductor laser device, and method for fabricating group-III nitride semiconductor laser device
CN102763293A (zh) * 2009-12-01 2012-10-31 住友电气工业株式会社 Ⅲ族氮化物半导体激光元件、及制作ⅲ族氮化物半导体激光元件的方法
KR101752408B1 (ko) * 2010-02-24 2017-06-29 엘지전자 주식회사 질화물 반도체 소자 및 그의 벽개면 형성 방법
JP2011211244A (ja) * 2011-07-27 2011-10-20 Sumitomo Electric Ind Ltd Iii族窒化物半導体レーザ素子、及びiii族窒化物半導体レーザ素子を作製する方法
WO2013084807A1 (ja) * 2011-12-08 2013-06-13 ソニー株式会社 半導体レーザ素子の製造方法、及び、半導体レーザ素子
WO2015068597A1 (ja) * 2013-11-06 2015-05-14 シャープ株式会社 半導体素子の製造方法および半導体素子
US9721838B2 (en) 2013-11-06 2017-08-01 Sharp Kabushiki Kaisha Production method for semiconductor element, and semiconductor element
US10164409B2 (en) 2016-02-23 2018-12-25 Stanley Electric Co., Ltd. Semiconductor light-emitting device and method for manufacturing the same
WO2020121767A1 (ja) * 2018-12-13 2020-06-18 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び半導体装置の製造方法
JPWO2020121767A1 (ja) * 2018-12-13 2021-10-21 ソニーグループ株式会社 半導体装置及び半導体装置の製造方法
JP7468361B2 (ja) 2018-12-13 2024-04-16 ソニーグループ株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US7924897B2 (en) 2011-04-12
JP4832221B2 (ja) 2011-12-07
CN101136535B (zh) 2012-01-11
US20110124140A1 (en) 2011-05-26
US20080056319A1 (en) 2008-03-06
CN101136535A (zh) 2008-03-05

Similar Documents

Publication Publication Date Title
JP4832221B2 (ja) 半導体レーザ装置の製造方法
JP4854275B2 (ja) 窒化物半導体発光素子およびその製造方法
JP4963060B2 (ja) 窒化物系半導体レーザ素子及びその製造方法
US8062959B2 (en) Method of manufacturing semiconductor element
JP5121461B2 (ja) 窒化化合物半導体素子
JP5245904B2 (ja) 半導体レーザ素子の製造方法
KR20030007907A (ko) 반도체 레이저 소자 및 그 제조방법
KR20120105043A (ko) Ⅲ족 질화물 반도체 레이저 소자, ⅲ족 질화물 반도체 레이저 소자를 제작하는 방법, 및 스크라이브 홈의 형성에 의한 손상을 평가하는 방법
JP5298889B2 (ja) 窒化物半導体素子
WO2006041134A1 (ja) 窒化化合物半導体素子およびその製造方法
JP5625387B2 (ja) 半導体レーザ素子及びその製造方法
US7674391B2 (en) Manufacturing method of optical semiconductor device
JP2018117015A (ja) 窒化物半導体レーザ素子およびその製造方法
JP2011029224A (ja) 半導体レーザ装置
JP5273459B2 (ja) 半導体レーザの製造方法
JP4244058B2 (ja) 半導体発光素子の製造方法
JP7468361B2 (ja) 半導体装置及び半導体装置の製造方法
JP2005191547A (ja) 半導体レーザ素子及びその製造方法
US7787510B2 (en) Nitride semiconductor laser chip, nitride semiconductor laser device, and manufacturing method of nitride semiconductor laser chip
JP3655767B2 (ja) 半導体レーザ素子およびその製造方法
JP5503391B2 (ja) 窒化物系半導体レーザ素子の製造方法
JP4932380B2 (ja) 半導体レーザ素子の製造方法
JP2008066384A (ja) 半導体レーザ装置及びその製造方法
US20040264534A1 (en) Semiconductor laser device and method for manufacturing the same
JP4839497B2 (ja) 半導体発光装置及び半導体発光装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110920

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees