JP2007019403A - 高周波パッケージ装置 - Google Patents

高周波パッケージ装置 Download PDF

Info

Publication number
JP2007019403A
JP2007019403A JP2005201745A JP2005201745A JP2007019403A JP 2007019403 A JP2007019403 A JP 2007019403A JP 2005201745 A JP2005201745 A JP 2005201745A JP 2005201745 A JP2005201745 A JP 2005201745A JP 2007019403 A JP2007019403 A JP 2007019403A
Authority
JP
Japan
Prior art keywords
cavity
wall portion
bottom wall
frequency
frequency package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005201745A
Other languages
English (en)
Other versions
JP4575247B2 (ja
JP2007019403A5 (ja
Inventor
Kazutaka Takagi
一考 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005201745A priority Critical patent/JP4575247B2/ja
Priority to US11/367,460 priority patent/US7888797B2/en
Priority to EP06251239.7A priority patent/EP1753024B1/en
Priority to KR1020060021767A priority patent/KR100721302B1/ko
Priority to TW095107954A priority patent/TWI320298B/zh
Priority to CN200610058503XA priority patent/CN1897259B/zh
Publication of JP2007019403A publication Critical patent/JP2007019403A/ja
Publication of JP2007019403A5 publication Critical patent/JP2007019403A5/ja
Application granted granted Critical
Publication of JP4575247B2 publication Critical patent/JP4575247B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1616—Cavity shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Waveguides (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Waveguide Connection Structure (AREA)

Abstract

【課題】大形化することなく、良好な電気的特性を有する高周波パッケージ装置を提供すること。
【解決手段】底壁部１１と、この底壁部１１上方の空間を囲み底壁部１１上に設けた側壁部１３、この側壁部１３の開口を封止し側壁部１３とともに底壁部１１上に空洞１７を形成する蓋部１６を有する高周波パッケージと、空洞１７内の底壁部１１上に配置した誘電体基板１８と、側壁部１３を貫通する入力線路１５ａおよび出力線路１５ｂとを具備した高周波パッケージ装置において、蓋部１６の空洞１７側裏面の一部に突出部１９を設け、底壁部１１との距離を短くした。
【選択図】図１

Description

本発明は、マイクロ波やミリ波などの高周波帯で用いる高周波回路を空洞内に収納する高周波パッケージ装置に関する。
高周波帯で使用する高周波回路は、たとえば半導体素子やコンデンサ、抵抗、コイル、ストリップ線路などの回路素子から構成され、高周波パッケージ装置に設けた気密の空洞内に収納して使用される。
高周波パッケージ装置の空洞は空洞幅に依存した共振周波数を有し、空洞内に設ける高周波回路は、通常、空洞幅に依存した共振周波数と相違する周波数帯で用いられる。たとえば、空洞幅に依存した共振周波数を高周波回路の使用周波帯よりも高くしている。
ところで、近年、高周波パッケージ装置は高出力化している。高出力化に伴い空洞に収納する回路素子の数が増加し、空洞幅が大きくなる傾向がある。空洞幅が大きくなると共振周波数が低くなる。その結果、空洞幅に依存した共振周波数と高周波回路の使用周波数が接近し、高周波回路の電気的特性が劣化する。
従来の高周波パッケージ装置は、空洞幅の大きな空洞を使用する場合、上記した問題を解決するために、たとえば空洞内を仕切り壁などで２分割し、共振周波数を高くしている（特許文献１参照）。また、空洞を構成する蓋部の高さを高くして、共振周波数が高くなるようにしている（特許文献２参照）。
特開平５−８３０１０号公報 特開２０００−２３６０４５号公報
従来の高周波パッケージ装置は、大きな空洞幅をもつ空洞を使用する場合、たとえば空洞内を仕切り壁で２分割し、あるいは、空洞の高さを高くして、空洞の共振周波数を高くし、空洞幅に依存する空洞の共振周波数と、空洞内に設ける高周波回路の使用周波数帯とをずらしている。
しかし、空洞内を仕切り壁で分割する方法は、空洞を形成する側壁部や仕切り壁を加工する場合に、両者の高さが相違して、側壁部の開口を封止する蓋と仕切り壁との接合部分に隙間が生じる場合がある。このため、導波管モードが発生し、電気的特性が低下する。また、空洞の高さを高くする方法は、装置全体の高さが高くなり大形化するという問題がある。
本発明は、上記した欠点を解決し、大形化することなく、良好な電気的特性を有する高周波パッケージ装置を提供することを目的とする。
本発明は、底壁部と、この底壁部上方の空間を囲み前記底壁部上に設けた側壁部、この側壁部の開口を封止し前記側壁部とともに前記底壁部上に空洞を形成する蓋部を有する高周波パッケージと、前記空洞内の前記底壁部上に配置した誘電体基板と、前記側壁部を貫通する入力線路および出力線路とを具備した高周波パッケージ装置において、前記蓋部の空洞側裏面の一部を突出させ、前記底壁部との距離を短くした領域を設けたことを特徴とする。
本発明によれば、高周波パッケージを構成する蓋部の空洞側裏面の一部を突出させ、蓋部裏面と底壁部との距離を短くしている。この構成によれば、比誘電率の低い空気の層に対する比誘電率の高い誘電体基板の層の比率が大きくなり、空洞幅に依存する共振周波数が低下する。したがって、空洞幅に依存する共振周波数を高周波回路の使用周波数帯域からずらすことができ、良好な電気的特性が得られる。また、蓋部の空洞側裏面の一部を突出させる構造であるため、装置が大形化することもない。
本発明の実施形態について図１の断面図を参照して説明する。
高周波パッケージ部分は底壁部１１などから構成されている。底壁部１１はたとえば金属製基板１２の一部を利用している。底壁部１１上には、底壁部１１上方の一部空間を囲むように、たとえば全体が４角形状の枠体で形成された側壁部１３が設けられている。側壁部１３はある高さと厚さに形成されている。側壁部１３はほとんどの部分が金属で形成され、その一部、たとえば４角形状に設けられた４つの側壁部分のうちの、たとえば対向する２つの側壁部分１３ａ、１３ｂの一部が誘電体１４ａ、１４ｂで形成されている。
誘電体１４ａ、１４ｂはそれぞれ、たとえば幅の小さい上段部ａ１、ｂ１と幅の大きい下段部ａ２、ｂ２とで構成され、両方の下段部ａ２、ｂ２は、たとえばその内側端部が空洞１４内に突出し、その外側端部ｂ２は外側に突出している。そして、下段部ａ２上のたとえば全長部分にわたって帯状の入力線路１５ａが形成され、入力線路１５ａは上段部ａ１と下段部ａ２の間を貫通している。また、下段部ｂ２上のたとえば全長部分にわたって帯状の出力線路１５ａが形成され、出力線路１５ａは上段部ｂ１と下段部ｂ２の間を貫通している。
側壁部１３上部の開口は蓋部１６で封止され、側壁部１３および蓋部１６は底壁部１１上に気密の空洞１７を形成している。
また、２つの誘電体１４ａ、１４ｂの間に位置する底壁部１１上に誘電体基板１８が配置されている。誘電体基板１８上にはたとえば高周波回路（図示せず）が形成される。入力線路１５ａと高周波回路との間、および高周波回路と出力線路１５ｂとの間はワイヤーＷなどで電気的に接続される。
そして、蓋部１６の空洞１７側裏面の一部、たとえば入力線路１５ａと出力線路１５ｂとの間に挟まれた位置に、底壁部１１に向かって図示下方に突出する突出部１９を形成し、蓋部１６の裏面と底壁部１１との距離を短くした領域を設けている。突出部１９は、たとえば蓋部１６と同じ材質の金属板を蓋部１６に接合して形成する。
ここで、蓋部の空洞側裏面に突出部を設けた場合の空洞の共振周波数特性について図２を参照して説明する。図２の横軸は空洞の高さＨ（ｍｍ）、縦軸は共振周波数（ＧＨｚ）を示す。図２の共振周波数特性Ｐは、図３に示すように、空洞３１の幅Ｗが１６ｍｍ、アルミナからなる誘電体基板３２の厚さｔが０．２５ｍｍの場合である。
共振周波数特性Ｐ（図２）から分かるように、空洞の高さＨたとえば空洞の蓋部と底壁部の距離が小さくなると、比誘電率の低い空気の層に対する比誘電率の高い誘電体基板の層の比率が大きくなり、空洞の共振周波数が低下する。したがって、蓋部の裏面に突出部を設ければ、空洞の共振周波数が低下し、高周波回路の使用帯域と空洞の共振周波数がずれ、電気的特性の悪化が防止される。
この場合、蓋部の空洞側裏面を突出させる構造であるため、装置が大形化することもない。また、蓋の形状を変更するだけでよいため、空洞の共振周波数による影響を容易に除去できる。突出部は接合などで形成できるため、突出部の製造が容易である。
また、図２の共振周波数特性Ｐから分かるように、空洞の高さＨを小さくする場合、空洞の高さＨに対する共振周波数の変化量が大きくなっている。したがって、共振周波数を大きく変化させる場合でも突出部の突出量は小さくてよく、突出部と高周波回路との接触などが回避される。また、蓋部の裏面の一部、たとえば入力線路と出力線路との間に突出部を設ける構造であるため、入力線路や出力線路と高周波回路とを接続するワイヤーとの接触も防止できる。
ここで、図３に示すような空洞において、誘電体基板の厚さｔ（ｔ＝０．２５ｍｍ）が一定で、空洞幅Ｗおよび空洞の高さＨを変えた場合の共振特性について図４を参照して説明する。図４の横軸は周波数（ＧＨｚ）で、透過係数Ｓ12を△印で示す。
図４（ａ）は、空洞幅Ｗが８ｍｍ、高さＨが２ｍｍの場合で、空洞幅Ｗが狭いため使用周波数の帯域（１４ＧＨｚ帯）では空洞共振は発生していない。
図４（ｂ）は、空洞幅Ｗが１６ｍｍ、高さＨが２ｍｍの場合で、使用周波数の帯域（１４ＧＨｚ帯）で空洞共振Ｒ２が発生している。
図４（ｃ）は、空洞幅Ｗが１６ｍｍ、高さＨが図４（ｂ）の場合よりも低く、０．５ｍｍの場合で、空洞共振Ｒ４が低い周波数（１２．５ＧＨｚ帯）にずれている。
図４（ａ）〜図４（ｃ）の関係から分かるように、たとえば空洞幅が８ｍｍから１６ｍｍと大きくなって空洞の共振周波数が低下し、使用周波数帯と共振周波数が接近しても、たとえば蓋部に突出部を設けて空洞の高さＨを低くすれば、使用周波数帯と共振周波数がずれ、電気的特性の悪化を防止できる。
次に、本発明の他の実施形態について図５の断面図を参照して説明する。図５は、図１に対応する部分に同じ符号を付し、重複する説明を一部省略する。
この実施形態は、蓋部１６の空洞側裏面の突出部１９を絞り加工で形成している。この場合も、空洞１７の高さＨ、つまり蓋部１６の裏面と底壁部１１との距離が小さくなり、図１の場合と同様の効果が得られる。
図１および図５の実施形態は、空洞１７内の底壁部１１上に１個の誘電体基板１８を配置している。しかし、底壁部１１上には、２個以上の誘電体基板１８を配置してもよく、また、誘電体基板１８とともに、その他の回路素子を配置しても同様の効果が得られる。
本発明の実施形態を説明する概略の断面図である。 本発明に係る共振周波数特性を説明する特性図である。 本発明の特性を説明するための空洞構造を示す斜視図である。 本発明の特性を説明する特性図である。 本発明の他の実施形態を説明する概略の断面図である。
符号の説明
１１…底壁部
１２…金属製基板
１３…側壁部
１４ａ、１４ｂ…誘電体
１５ａ…入力線路
１５ｂ…出力線路
１６…蓋部
１７…空洞
１８…誘電体
１９…突出部

Claims (3)

  1. 底壁部と、この底壁部上方の空間を囲み前記底壁部上に設けた側壁部、この側壁部の開口を封止し前記側壁部とともに前記底壁部上に空洞を形成する蓋部を有する高周波パッケージと、前記空洞内の前記底壁部上に配置した誘電体基板と、前記側壁部を貫通する入力線路および出力線路とを具備した高周波パッケージ装置において、前記蓋部の空洞側裏面の一部を突出させ、前記底壁部との距離を短くした領域を設けたことを特徴とする高周波パッケージ装置。
  2. 底壁部との距離を短くした領域は、入力線路と出力線路との間に位置する請求項１記載の高周波パッケージ装置。
  3. 底壁部との距離を短くした領域は、蓋部の空洞側裏面の一部に金属板を接合して形成した請求項１記載の高周波パッケージ装置。
JP2005201745A 2005-07-11 2005-07-11 高周波パッケージ装置 Active JP4575247B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005201745A JP4575247B2 (ja) 2005-07-11 2005-07-11 高周波パッケージ装置
US11/367,460 US7888797B2 (en) 2005-07-11 2006-03-06 High frequency package device with internal space having a resonant frequency offset from frequency used
KR1020060021767A KR100721302B1 (ko) 2005-07-11 2006-03-08 고주파 패키지 장치
EP06251239.7A EP1753024B1 (en) 2005-07-11 2006-03-08 High frequency package device
TW095107954A TWI320298B (en) 2005-07-11 2006-03-09 High frequency package device
CN200610058503XA CN1897259B (zh) 2005-07-11 2006-03-10 高频封装装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005201745A JP4575247B2 (ja) 2005-07-11 2005-07-11 高周波パッケージ装置

Publications (3)

Publication Number Publication Date
JP2007019403A true JP2007019403A (ja) 2007-01-25
JP2007019403A5 JP2007019403A5 (ja) 2008-05-29
JP4575247B2 JP4575247B2 (ja) 2010-11-04

Family

ID=37487672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005201745A Active JP4575247B2 (ja) 2005-07-11 2005-07-11 高周波パッケージ装置

Country Status (6)

Country Link
US (1) US7888797B2 (ja)
EP (1) EP1753024B1 (ja)
JP (1) JP4575247B2 (ja)
KR (1) KR100721302B1 (ja)
CN (1) CN1897259B (ja)
TW (1) TWI320298B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010161121A (ja) * 2009-01-06 2010-07-22 Mitsubishi Electric Corp 高周波モジュール

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5377096B2 (ja) 2008-09-08 2013-12-25 株式会社東芝 高周波パッケージ装置およびその製造方法
US9929211B2 (en) * 2008-09-24 2018-03-27 Qualcomm Incorporated Reducing spin pumping induced damping of a free layer of a memory device
US20100091477A1 (en) * 2008-10-14 2010-04-15 Kabushiki Kaisha Toshiba Package, and fabrication method for the package
US7990223B1 (en) 2010-05-31 2011-08-02 Kabushiki Kaisha Toshiba High frequency module and operating method of the same
CN104041195B (zh) 2012-10-17 2016-12-21 华为技术有限公司 光电子器件
KR20150075347A (ko) 2013-12-25 2015-07-03 가부시끼가이샤 도시바 반도체 패키지, 반도체 모듈 및 반도체 디바이스
JP2015149649A (ja) 2014-02-07 2015-08-20 株式会社東芝 ミリ波帯用半導体パッケージおよびミリ波帯用半導体装置
JP2015149650A (ja) 2014-02-07 2015-08-20 株式会社東芝 ミリ波帯用半導体パッケージおよびミリ波帯用半導体装置
JP5921586B2 (ja) * 2014-02-07 2016-05-24 株式会社東芝 ミリ波帯用半導体パッケージおよびミリ波帯用半導体装置
JP6455402B2 (ja) 2015-11-16 2019-01-23 三菱電機株式会社 マイクロ波帯・ミリ波帯パッケージ
FR3066643B1 (fr) * 2017-05-16 2020-03-13 Stmicroelectronics (Grenoble 2) Sas Boitier electronique pourvu d'une fente locale formant un event
CN109887904A (zh) * 2019-04-16 2019-06-14 中国电子科技集团公司第十三研究所 一种毫米波芯片的封装结构及印刷电路板
CN110444511A (zh) * 2019-07-23 2019-11-12 中国科学技术大学 提高超导量子处理器谐振频率的封装盒体结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01107141U (ja) * 1988-01-07 1989-07-19
JPH05110310A (ja) * 1991-10-16 1993-04-30 Fujitsu Ltd マイクロ波回路
JP2003197798A (ja) * 2001-12-26 2003-07-11 Kyocera Corp 高周波回路用パッケージ蓋体及びこれを用いた高周波回路用パッケージ
JP2005050861A (ja) * 2003-07-29 2005-02-24 Kyocera Corp 半導体素子用パッケージ蓋体及びこれを用いた半導体素子パッケージ

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975762A (en) * 1981-06-11 1990-12-04 General Electric Ceramics, Inc. Alpha-particle-emitting ceramic composite cover
JPS596303U (ja) * 1982-07-05 1984-01-17 株式会社東芝 高周波回路装置
JPH01107141A (ja) 1987-10-20 1989-04-25 Daido Steel Co Ltd 溶接溶込量の非破壊判定法
JPH01314401A (ja) 1988-06-15 1989-12-19 Fujitsu Ltd マイクロ波・ミリ波モジュール
US5268533A (en) * 1991-05-03 1993-12-07 Hughes Aircraft Company Pre-stressed laminated lid for electronic circuit package
JPH0583010A (ja) 1991-09-19 1993-04-02 Nec Corp 半導体装置
JPH05121888A (ja) 1991-10-28 1993-05-18 Fujitsu Ltd 高周波回路装置
TW238419B (ja) * 1992-08-21 1995-01-11 Olin Corp
US6611054B1 (en) * 1993-12-22 2003-08-26 Honeywell Inc. IC package lid for dose enhancement protection
JP2734364B2 (ja) * 1993-12-30 1998-03-30 日本電気株式会社 半導体装置
JP3378435B2 (ja) * 1995-09-29 2003-02-17 株式会社東芝 超高周波帯無線通信装置
JP3500268B2 (ja) * 1997-02-27 2004-02-23 京セラ株式会社 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ
JP3013812B2 (ja) * 1997-07-15 2000-02-28 住友電気工業株式会社 半導体容器及び半導体モジュール
US6057600A (en) 1997-11-27 2000-05-02 Kyocera Corporation Structure for mounting a high-frequency package
JPH11238823A (ja) 1998-02-23 1999-08-31 Toshiba Corp 半導体パッケージ
US6483406B1 (en) 1998-07-31 2002-11-19 Kyocera Corporation High-frequency module using slot coupling
JP2000236045A (ja) * 1999-02-16 2000-08-29 Mitsubishi Electric Corp 高周波パッケージ
JP3929197B2 (ja) * 1999-03-17 2007-06-13 松下電器産業株式会社 高周波回路素子
JP3739230B2 (ja) * 1999-04-26 2006-01-25 株式会社日立製作所 高周波通信装置
US6392298B1 (en) * 2000-02-28 2002-05-21 Ericsson Inc. Functional lid for RF power package
JP2001274278A (ja) * 2000-03-27 2001-10-05 Toshiba Corp マイクロ波半導体装置およびその製造方法
JP2002343982A (ja) * 2001-05-16 2002-11-29 Mitsubishi Electric Corp 光モジュール、光送信器及び光受信器
US6472962B1 (en) * 2001-05-17 2002-10-29 Institute Of Microelectronics Inductor-capacitor resonant RF switch
JP2003008309A (ja) * 2001-06-25 2003-01-10 Nec Corp マイクロ波帯干渉防止パッケージ
US6586863B2 (en) * 2001-06-28 2003-07-01 Samsung Electro-Mechanics Co., Ltd. Rosen type piezoelectric transformer with multiple output electrodes
JP4610134B2 (ja) * 2001-08-09 2011-01-12 京セラ株式会社 高周波回路用パッケージ
US6531668B1 (en) * 2001-08-30 2003-03-11 Intel Corporation High-speed MEMS switch with high-resonance-frequency beam
JP3973402B2 (ja) * 2001-10-25 2007-09-12 株式会社日立製作所 高周波回路モジュール
JP3922039B2 (ja) * 2002-02-15 2007-05-30 株式会社日立製作所 電磁波吸収材料及びそれを用いた各種製品
US6853072B2 (en) 2002-04-17 2005-02-08 Sanyo Electric Co., Ltd. Semiconductor switching circuit device and manufacturing method thereof
US6822541B2 (en) * 2002-04-25 2004-11-23 Kyocera Corporation Electromagnetic wave absorber and high-frequency circuit package using the same
JP3830430B2 (ja) * 2002-07-09 2006-10-04 京セラ株式会社 高周波回路用パッケージ蓋体及びその製造方法並びにこれを用いた高周波回路用パッケージ
JP2004111570A (ja) * 2002-09-17 2004-04-08 Kyocera Corp 高周波回路用パッケージ
JP2004214577A (ja) * 2003-01-09 2004-07-29 Mitsubishi Electric Corp マイクロ波集積回路実装ケース
US7378655B2 (en) * 2003-04-11 2008-05-27 California Institute Of Technology Apparatus and method for sensing electromagnetic radiation using a tunable device
JP3829839B2 (ja) * 2003-11-14 2006-10-04 三菱電機株式会社 高周波パッケージ
GB0328246D0 (en) * 2003-12-04 2004-06-16 Qinetiq Ltd Improvements relating to electronic circuit packages
US7405924B2 (en) * 2004-09-27 2008-07-29 Idc, Llc System and method for protecting microelectromechanical systems array using structurally reinforced back-plate
JP4519637B2 (ja) * 2004-12-28 2010-08-04 株式会社東芝 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01107141U (ja) * 1988-01-07 1989-07-19
JPH05110310A (ja) * 1991-10-16 1993-04-30 Fujitsu Ltd マイクロ波回路
JP2003197798A (ja) * 2001-12-26 2003-07-11 Kyocera Corp 高周波回路用パッケージ蓋体及びこれを用いた高周波回路用パッケージ
JP2005050861A (ja) * 2003-07-29 2005-02-24 Kyocera Corp 半導体素子用パッケージ蓋体及びこれを用いた半導体素子パッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010161121A (ja) * 2009-01-06 2010-07-22 Mitsubishi Electric Corp 高周波モジュール

Also Published As

Publication number Publication date
KR20070007705A (ko) 2007-01-16
CN1897259A (zh) 2007-01-17
EP1753024B1 (en) 2017-09-27
CN1897259B (zh) 2011-01-26
EP1753024A1 (en) 2007-02-14
TW200704334A (en) 2007-01-16
TWI320298B (en) 2010-02-01
JP4575247B2 (ja) 2010-11-04
US20070007647A1 (en) 2007-01-11
KR100721302B1 (ko) 2007-05-28
US7888797B2 (en) 2011-02-15

Similar Documents

Publication Publication Date Title
JP4575247B2 (ja) 高周波パッケージ装置
US20070047174A1 (en) High-voltage feed-through capacitor and magnetron
WO2015129731A1 (ja) 電子部品収納用パッケージおよび電子装置
KR100983855B1 (ko) 고주파용 반도체 장치
JPH09321501A (ja) 多層高周波回路基板
US7795729B2 (en) Transceiver device
JP2000236045A (ja) 高周波パッケージ
JP3328235B2 (ja) 半導体装置用セラミックパッケージ
JP2000244211A (ja) 導波管接続パッケージ
JPH06236935A (ja) マイクロ波回路用パッケージ
US7900350B2 (en) Method of manufacturing a wiring board
JP7237609B2 (ja) 電子部品用パッケージおよび電子装置
JP6748223B2 (ja) 半導体パッケージおよび半導体装置
WO2019168056A1 (ja) 半導体パッケージ、半導体装置および半導体パッケージの製造方法
JP6208618B2 (ja) 素子実装基板および実装構造体
JP2008277336A (ja) 半導体パッケージ
JP2000100992A (ja) 高周波パッケージ
US20170141047A1 (en) Microwave and millimeter wave package
JP4095263B2 (ja) 高周波パッケージ
JP2010147791A (ja) 積層電子部品及び電子デバイス
JP2970027B2 (ja) マイクロ波用半導体装置
JP2008211309A (ja) 誘電体共振部品
JP2002280481A (ja) 高周波回路素子収納用パッケージ
JPS63200545A (ja) 高周波用混成集積回路
JP2007019404A (ja) 高周波パッケージ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100720

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100819

R151 Written notification of patent or utility model registration

Ref document number: 4575247

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3