JP6455402B2 - マイクロ波帯・ミリ波帯パッケージ - Google Patents

マイクロ波帯・ミリ波帯パッケージ

Info

Publication number
JP6455402B2
JP6455402B2 JP2015223846A JP2015223846A JP6455402B2 JP 6455402 B2 JP6455402 B2 JP 6455402B2 JP 2015223846 A JP2015223846 A JP 2015223846A JP 2015223846 A JP2015223846 A JP 2015223846A JP 6455402 B2 JP6455402 B2 JP 6455402B2
Authority
JP
Japan
Prior art keywords
metal film
dielectric cap
side wall
base plate
surface metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015223846A
Other languages
English (en)
Other versions
JP2017092375A (ja
Inventor
宮下　美代
美代 宮下
山本　和也
和也 山本
宏昭 前原
宏昭 前原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2015223846A priority Critical patent/JP6455402B2/ja
Priority to US15/212,525 priority patent/US10340224B2/en
Priority to DE102016221073.4A priority patent/DE102016221073B4/de
Priority to CN201611007713.6A priority patent/CN107039356B/zh
Publication of JP2017092375A publication Critical patent/JP2017092375A/ja
Application granted granted Critical
Publication of JP6455402B2 publication Critical patent/JP6455402B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、マイクロ波帯・ミリ波帯で用いる半導体装置に好適なパッケージに関する。
マイクロ波帯・ミリ波帯で用いる半導体パッケージは、半導体素子や整合回路等を実装する回路基板をパッケージ空洞内の平坦部に実装する構造となっており、空洞部分の寸法（例えば、縦、横、高さ）に依存した空洞共振周波数を伴う（例えば特許文献１〜４参照。）以下、簡略化のために、マイクロ波帯・ミリ波帯の総称として高周波と記す。この空洞共振周波数と高周波パッケージの使用周波数帯域が重なる、あるいは近接した場合、入出力端子間のアイソレーションの低下による不要発振、使用周波数帯域内での通過特性のディップ(不連続な凹み)や反射利得等を引き起こし、所望の高周波特性を得ることが困難となる。
通常、マイクロ波・ミリ波帯で用いる半導体パッケージは、小型化、低コスト化の観点から、必要最小限の大きさで設計される。パッケージ内に実装した高周波回路の出力電力が比較的小さく、使用周波数帯域も比較的低い場合には、パッケージ固有の空洞共振周波数は使用周波数帯域より十分高くなる。しかし、近年の高出力化と高周波化の要求により、パッケージの寸法が大型化すると空洞共振周波数が低下し、高周波回路の使用周波数帯域に近づく、あるいは重なってしまう場合がしばしば生じるようになった。
パッケージの寸法は、実装する高周波回路の寸法、例えば半導体素子の寸法、入出力分配合成回路や整合回路を構成する基板の寸法で大凡決定される。例として、比較的周波数が近い１２ＧＨｚ帯、１４ＧＨｚ帯、１８ＧＨｚ帯において出力電力１００Ｗ級の増幅器を搭載するパッケージを考えると、パッケージ寸法は大凡同程度になる。しかし、前述した空洞共振周波数が近づく、あるいは重なる問題がしばしば生じるため、従来は周波数帯ごとに最適なパッケージ寸法や空洞内構造を選択せざるを得なくなり、パッケージの開発期間が長くなる、あるいは低コスト化の妨げになるという問題点があった。
近年、低コスト化の観点からパッケージの材料の一部を金属からセラミックに代表される誘電体を多用する流れが注目されている。代表例の一つが、パッケージの蓋（以下，キャップと呼ぶ）や側壁を誘電体材料で形成する例である（例えば特許文献３及び特許文献４を参照。）。誘電体のキャップの表面側もしくは裏面（空洞側）をメッキ等により完全に金属層で覆うと、金属性のキャップを使用していた場合と同様に電磁シールドの効果を保つことができ、パッケージ内に実装した高周波回路はパッケージ外部の環境に影響を受けることなく動作できる。しかし、誘電体のキャップは誘電率が空気の誘電率より高いために、空洞共振周波数を低下させる方向に作用するので、使用周波数帯とパッケージ寸法固有の空洞共振周波数が近接している場合には、特に注意深く使用する必要がある。
特開平５−８３０１０号 特開２０００−２３６０４５号 特許第５３７７０９６号 特開平９−１４８４７０号
以上述べたような技術的背景に対して、これまでにいつくかの方策が開示されている。特許文献１では、パッケージ寸法増大に伴う空洞共振周波数低下に対して、パッケージ内に電磁的な遮蔽壁を設けることで空洞を分割している。その結果、個別の空洞寸法が小さくなり、空洞共振周波数の低下を抑制できる。しかし、遮蔽壁によりパッケージ内の半導体素子の実装方法や回路基板の寸法が大幅に制限されるという問題点があった。
特許文献２では、金属性のキャップにおいて中央部に凸部を設け、空洞共振周波数の低下を抑制する手法が記載されている。しかし、この手法では、キャップの高さが高くなることとキャップを変形するための加工コストが増大するという問題点があった。
特許文献３及び特許文献４では、セラミック等の誘電体キャップの空洞側の面の金属膜の一部に開口部を設けることで、誘電体キャップによる空洞共振周波数の低下の抑制や、パッケージ内に半導体素子や回路基板を実装した際のワイヤと誘電体キャップ内側の金属膜との間の電磁結合を抑制する例が示されている。
しかしながら、特許文献３及び4において、誘電体キャップの空洞側だけでなく、表面にも金属膜を設け、その金属膜をパッケージ底面及び側壁の導体部分と接続することでパッケージ上方に向かって完全に電磁シールドすると、誘電体キャップの寸法で決定される共振が新たに発生し、さらに発生した共振の高次モードが使用周波数帯にまで及んでしまうという問題点があった。
本発明の目的は、誘電体キャップを用いる高周波パッケージにおいて、誘電体キャップの表面に設けた金属膜により、パッケージ上面方向への電磁シールドを確実に実現しながら、パッケージ固有の最低次の空洞共振周波数と次の空洞共振周波数との差を大きくし、パッケージの広帯域化を図る手段を提供することである。
本発明に係るマイクロ波帯・ミリ波帯用パッケージは、半導体素子を上面に固定した導
体ベースプレートと、前記導体ベースプレート上に前記半導体素子を囲むように設けられ、前記導体ベースプレートと電気的に接続された導体部分を有する側壁と、前記導体ベースプレートと前記側壁と共に内部空間を形成すべく、前記側壁上に設置された誘電体キャップと、前記誘電体キャップの外側の面上に設けられた表面金属膜と、前記誘電体キャップの内側の面上に設けられ、前記導体ベースプレートと対向する前記誘電体キャップの面に対して、中心が略一致する第１の裏面金属膜と、前記誘電体キャップを貫通するように設けられ、前記表面金属膜と前記第１の裏面金属膜との間及び前記表面金属膜と前記側壁の導体部分との間をそれぞれ電気的接続する複数のビアと、を備え、前記第１の裏面金属膜の形状が、矩形，円形，楕円形，多角形のいずれかの形状であり、前記第１の裏面金属膜の中心から前記第１の裏面金属膜の最短の端までの長さが、前記側壁と前記導体ベースプレートと前記誘電体キャップで形成された空間が導体で囲まれ空気で充填されている際に生じる最低次の空洞共振周波数に対する波長の１／１６から３／１６の範囲であることを特徴とする。
本発明に係るマイクロ波帯・ミリ波帯用パッケージは、誘電体キャップの表面を覆う金属膜により完全な電磁シールドと誘電体キャップ内で生じる不要共振の抑制とを実現しながら、パッケージ固有の最低次の空洞共振周波数と最低次の次の空洞共振周波数との差を大きくし、パッケージの広帯域化を図ることができるという効果を有する。
実施の形態１に係る高周波パッケージの斜視図。 実施の形態１に係る高周波パッケージの上方から見た平面図。 実施の形態１に係る高周波パッケージの断面図：（ａ）Ｘ１−Ｘ１に沿った断面図、（ｂ）ＳＷ１部の拡大図。 実施の形態１に係る高周波パッケージの断面図：（ａ）Ｘ２−Ｘ２に沿った断面図、（ｂ）ＳＷ２部の拡大図。 実施の形態１に係る高周波パッケージの側壁の例：（ａ）側壁全体が導体で構成された例の斜視図、（ｂ）（ａ）のＸ３−Ｘ３に沿った断面図、（ｃ）側壁が誘電体と導電性のビアで構成された例の斜視図、（ｄ）（ｃ）のＸ４−Ｘ４に沿った断面図、（ｅ）（ｃ）のＸ５−Ｘ５に沿った断面図。 実施の形態１に係る誘電体キャップ裏面(パッケージ装着時に空洞側になる面)の平面図。 矩形空洞共振器内における最低次の共振に対する定在波の様子の例。 矩形空洞共振器内における共振時の電界分布の例：（ａ）最低次の空洞共振、（ｂ）最低次の次の空洞共振。 実施の形態１に係る誘電体キャップを用いた高周波パッケージにおける裏面の部分的金属膜と空洞部との重なり幅（Ｗ１）と共振周波数の計算例：（ａ）重なり幅に対する最低次及び最低次の次の共振周波数、（ｂ）重なり幅に対する最低次及び次の共振周波数との差の計算例。 実施の形態１に係る空洞共振周波数に対するビア間隔と総ビア面積の関係例：（ａ）平面図、（ｂ）断面図。 実施の形態１に係る他の誘電体キャップの裏面金属膜の変形例：（ａ）円形、（ｂ）六角形、（ｃ）八角形。 実施の形態２に係る高周波パッケージの断面図（図１（ｂ）のＸ１−Ｘ１線に沿った例）。 実施の形態２に係る誘電体キャップ裏面(パッケージ装着時に空洞側になる面)の平面図。 実施の形態２に係る誘電体キャップを用いた高周波パッケージにおける裏面の部分的金属膜と空洞部との重なり幅(Ｗｂ)と共振周波数の計算例：（ａ）重なり幅に対する最低次及び最低次の次の共振周波数、（ｂ）重なり幅に対する最低次及び次の共振周波数との差の計算例。 実施の形態２に係る他の誘電体キャップの裏面金属膜の変形例：（ａ）円形、（ｂ）六角形、（ｃ）八角形。 実施の形態３に係る高周波パッケージの断面図（図１（ｂ）のＸ１−Ｘ１線に沿った例）。 実施の形態３に係る誘電体キャップ裏面(パッケージ装着時に空洞側になる面)の平面図。 実施の形態３に係る誘電体キャップを用いた高周波パッケージにおける裏面の部分的金属膜と空洞部との重なり幅（Ｗｃ）と共振周波数の計算例：（ａ）重なり幅に対する最低次及び最低次の次の共振周波数、（ｂ）重なり幅に対する最低次及び次の共振周波数との差の計算例。 実施の形態３に係る他の誘電体キャップの裏面金属膜の変形例：（ａ）円形、（ｂ）六角形、（ｃ）八角形。 実施の形態４に係る高周波パッケージの例：（ａ）断面図（図１（ｂ）のＸ２−Ｘ２線に沿った例）、（ｂ）（ａ）のＳＷ３部の拡大図。 実施の形態４に係る誘電体キャップを用いた高周波パッケージにおける裏面の部分的金属膜と空洞部との重なり幅（Ｗｃ）と共振周波数の計算例。●、■は実施の形態１と同じパッケージの側壁の場合、○、□は側壁の導体部分を最外周のみに後退させた場合。
本発明の実施の形態に係る高周波パッケージについて図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
［実施の形態１］
（構造の説明）
図１は本発明の実施の形態１の高周波パッケージを示す斜視図、図２は実施の形態１に係る高周波パッケージの上方から見た平面図、図３（ａ）は図２に示すＸ１−Ｘ１線に沿った断面図、図３（ａ）の側壁周辺ＳＷ１部の拡大図、図４（ａ）は図２に示すＸ２−Ｘ２線に沿った断面図と、図４（ｂ）は図４（ａ）の側壁周辺ＳＷ２部の拡大図を示す。また、図５は側壁の具体的な構成例、図６は実施の形態１に係る誘電体キャップ裏面(パッケージ装着時に空洞側になる面)の平面図である。
図１〜４において、１は導体ベースプレート、２はパッケージの側壁全体、２ａはパッケージの側壁の内面、２ｂは側壁の内部、２ｃは側壁の外面、３は誘電体キャップ、４は空洞部、５は半導体素子、６はフィードスルー部、６ａはフィードスルー部の誘電体、６ｂはフィードスルー部の信号線導体、８は半導体素子５とフィードスルー部の信号線導体６ｂを電気的に繋ぐボンディングワイヤ、９は誘電体キャップ３の表面に設けた金属膜である。
側壁２の例としては、図５（ａ）及び（ｂ）に示すように側壁全体が導体で構成される場合や、図５（ｃ）〜（ｅ）に示すように、側壁がセラミックに代表される誘電体２ｄを上面２ｆから下面２ｇに向けて貫通するように導電性のビア２ｅを備えた場合がある。図５（ｃ）〜（ｅ）に示す例において、上面２ｆ、下面２ｇ、内面２ａ、外面２ｃを覆うようにメッキ等で金属膜を付けてもよい。
以下、側壁２の導体部分と記す場合は、図５（ａ）の例では側壁２全体を、図５（ｃ）の例ではビア２ｅ、または前記上面２ｆ、下面２ｇ、内面２ａ、外面２ｃを覆うように設けた金属膜を表すこととする。
金属膜１０ａは誘電体キャップ３の裏面に設けた金属膜で，１０ａは側壁２に導電性接着剤など固定し、側壁２の導体部分を介して導体ベースプレート１と電気的に接続するために設けた金属膜部分で、金属膜の幅は側壁２の厚み以下である。１０ｂは誘電体キャップ３の裏面金属膜で、側壁との接続する金属膜１０ａとは誘電体露出部１２によって裏面上では金属膜は図６に示すように分離されている。
裏面金属膜１０ｂは、複数のビア１１を介して誘電体パッケージ３の表面金属膜９に電気的に接続され、表面金属膜９は、複数のビア１１と金属膜１０ａを介して、側壁２の導体部分と電気的に接続される。つまり、金属膜９、１０ａ、１０ｂは導体ベースプレート１と電気的に接続される。１２は、前記金属膜１０ａおよび１０ｂの間に設けられた誘電体の露出部である。ここで、裏面金属膜１０ｂは、図６に示すように、誘電体キャップ３の中心に対して、金属膜１０ｂの矩形の中心が略一致するように、且つ線対称に形成されている。
半導体素子５が接地固定される導体表面を有する導体ベースプレート１は，例えば，銅，銅タングステン合金，モリブデン，銅モリブデン合金，Ｋｏｖａｒ等の導電性金属で構成される。導体ベースプレート１の導体表面に電気的接続される導体部分を有する側壁２は，ロウ付けあるいは導電性接着剤などにより導体ベースプレート１に接合されて、半導体素子５を実装する空間を形成する。半導体素子５は、側壁２で囲まれた空間内で、導体ベースプレート１の接地用導体面上に半田付けや導電性樹脂などで通常固定される。図３及び図４では，半導体素子５だけを空洞２内に実装されている場合を示しているが、半導体素子５に加えて、半導体素子５の入出力分配回路基板や整合回路基板等も併せて実装してもよい。
フィードスルー部６は，信号線導体６ｂを誘電体６ａで挟んで固定した構造を有し、予めフィードスルー部６の大きさだけ開口した側壁２に部分にはめこまれる（特許文献３の第１図参照）。側壁２の内側で、フィードスルー部６の信号線導体６ｂと半導体素子５が金ワイヤ８等で電気的に接続され、入出力信号端子を形成する。空洞部４中に充填される気体（例えば、空気、窒素ガス等）よりも高い誘電率を有する誘電体（例えば、セラミック、エポキシ樹脂等）を用いた誘電体キャップ３は、裏面（空洞側の面）にメッキ等で設けた金属膜１０ａと側壁２とを導電性接着剤など固定し、側壁２の導体部分を介して、導体ベースプレート１と電気的に接続する。一方、メッキ等で形成された誘電体キャップ３の表面金属膜９は、裏面金属膜１０ａ及び１０ｂと，内部に金属が充填あるいは表面がメッキされている複数のビア１１を介して電気的に接続されている。
以上述べた電気的接続により、図２〜図６に示す高周波パッケージは、少なくともパッケージ上面方向に対しては、導体ベースプレート１と電気的に接続された表面金属膜９により完全に電磁シールドされた構造となっている。従って、パッケージを回路基板等に実装した際に、パッケージの上方向に別の金属体が近接配置されたとしても、パッケージ内の高周波回路の特性に影響を及ぼすことはない。
（誘電体キャップの裏面金属膜と共振周波数との関係）
次に空洞共振周波数についての一般的な説明を述べ、続いて実施の形態１の特徴を述べる。金属で囲まれた矩形の空洞における共振は、例えば、Robert E. Collin、”Foundations for Microwave Engineering”で述べられている通り、対向する面の間で定在波が生じることで起こる。実施の形態１の高周波パッケージにおいて、高出力化に伴い、実装する半導体素子５の面積が大きくなった場合は、側壁２で囲まれた導体ベースプレート１上の奥行き（ｄ）、幅（ｗ）の寸法を大きくすればよい。これらの寸法に対して誘電体キャップ３を含むパッケージの高さ（ｈ）は通常、十分に小さい。そのため、空洞部分の共振周波数は側壁２の対向する面で生じる定在波のみを考慮すれば実用上十分である。
図７に、幅ｗ、奥行きｄ、高さｈで定義される空洞の最低次の共振に対する定在波の様子を示す。図において、各寸法がｄ＜ｗ、かつｈ << ｗ、ｄの関係にあるとすると、最低次の共振は側壁２の対向する面が節となる基本振動の定在波が生じる場合である。図８（ａ）に、図７に示す共振時の電界分布の例を示す。図８（ａ）において、Ｅ１で示す中程度の濃さで表される領域が最も電界強度が高く、Ｅ３で示す最も濃い領域が最も電界強度が弱い。そして、Ｅ２で示す白色に近いグレーの箇所は、Ｅ１とＥ２の電界強度の中間である。図８（ａ）より、共振の最大電界部（Ｅ１の領域）は側壁２で囲まれた領域のちょうど中心、座標に置き換えると(ｘ,ｙ)=(ｗ／２, ｄ／２)に位置し、定在波の波長をそれぞれλ１=２ｗ,λ２=２ｄとすると、この座標は定在波のλ／４（λは空洞共振周波数の１波長）で表すことができる。
次に、この最低次の共振の次に発生する第２次共振について説明する。図８（ｂ）に最低次の共振の次に発生する共振に対する電界分布の例を示す。図８（ｂ）に示すＥ１〜Ｅ３の電界強度の意味は前述と同様である。図７において、ｄ＜ｗであるため、最低時の次の共振ではｘ方向に２倍振動、ｙ方向には基本振動の定在波が関与する。このような共振に対して、最大電界部は２カ所存在し、ｘ方向については、側壁２の対向するそれぞれの面から対向面の距離ｗの１／４、言い換えればλ／８だけパッケージの中心側に位置することになる。さらに、この次の次数の共振ではｘ方向は基本振動、ｙ方向には２倍振動の定在波が関与し、この場合y方向については側壁２の対向するそれぞれの面から対向面の距離ｗの１／４、言い換えればλ／８だけパッケージの中心側にそれぞれ電界の最大部が位置することになる。
このように、共振の次数によって電界最大部の位置は異なる。空洞中に誘電体を挿入したときの空洞共振周波数の変化量は、誘電体の挿入位置での電界の大きさにも依存するため、図５において、誘電体キャップ３の裏面の金属膜開口部１２の位置と、その位置での電界分布との関係で変化量を調整できる。
図９（ａ）に、誘電体キャップ３の裏面金属膜１０ｂと空洞４との重なり幅Ｗ１（図３〜図５に記載）を変化させた時の空洞共振周波数の変化に関する計算例を示す。計算では、側壁の内面２ａの寸法を奥行ｄ＝１４．３ｍｍ、幅ｗ＝１５．２ｍｍ、高さｈ＝２．４ｍｍとし、厚さ１ｍｍの誘電体キャップ３の比誘電率を９とした。パッケージの使用可能周波数帯域の目標は１２〜１８ＧＨｚの広帯域とする。図において、●は最低次の空洞共振周波数、■は最低次の次(第２次)の空洞共振周波数を示す。また、横軸は裏面金属膜１０ｂと空洞４との重なり幅Ｗ１を示しており、Ｗ１は最低次の共振で発生する定在波の波長λで規格化されている。横軸で、Ｗ１＝０は裏面金属膜１０ｂがない場合、つまり誘電体キャップ３の誘電体が空洞内全面に露出している場合である。またＷ１の最大値はＷ１＝λ／４の時で、空洞側の裏面金属膜１０ｂが開口部無しで全面を覆っている場合を示す。
図９（ａ）より、Ｗ１＝０、即ち裏面金属膜１０ｂが存在しない時に、空洞共振周波数は最も低域にシフトしている。最低次の空洞共振周波数は重なり幅Ｗ１がλ／８まではほぼ一定で、λ／８より大きくなると徐々に高くなり始める。一方，２次の共振周波数は、裏面金属膜１０ｂが挿入された段階から徐々に高域にシフトする。図９（ｂ）は、最低次と第２次の空洞共振周波数の差を重なり幅Ｗ１に対してプロットしたものである。実施の形態１の誘電体キャップ３の構造を採用する場合、Ｗ１＝λ／８の時に周波数の差が最大値になり、Ｗ１＝λ／１６（＝０．０６２５）からＷ１＝３λ／１６の範囲でもＷ１＝０及びＷ１＝λ／４に比べて、共振周波数の差が大きいことが分かる。
次に従来と実施の形態１との違いを説明する。例えば、１４ＧＨｚ帯で使用する高周波パッケージにおいて、裏面金属膜１０ｂが空洞側の全面を覆っている場合(Ｗ１＝λ／４の場合)に、最低空洞共振周波数が図７（ａ）に示すように１４．５ＧＨｚとなれば、従来は共振周波数を１４ＧＨｚ帯からずらすために、誘電体キャップ３の裏面金属膜１０ｂを無し（Ｗ１＝０）にすることで、共振周波数を１２ＧＨｚまで低域にずらし、１４ＧＨｚでの使用を可能にする手法がとられていた。しかし、この場合第２次の空洞共振周波数が図７（ａ）に示すように１７．５ＧＨｚまで低下し、目的である１２〜１８ＧＨｚの広帯域な使用は望めない。これに対して、実施の形態１の構造では、裏面金属膜１０ｂを誘電体キャップ３の中心に対して、裏面金属膜１０ｂの中心が略一致するように設け、Ｗ１＝λ／１６〜３λ／１６の寸法にすることで、１２〜１８ＧＨｚの広帯域な使用を可能にする。
さらに、裏面金属膜１０ｂを複数のビア１１で表面金属膜９と接続する場合の効果を述べる。図６において、裏面金属膜１０ｂを表面金属膜９ではなく、裏面金属膜１０ａの四隅で金属膜を用いて接続した場合の計算例を表１に示す。この構造は、特許文献４の図１と類似した構造である。一方、表２は、図６において、裏面金属膜１０ｂが全面を覆っている場合（Ｗ１＝λ／４）の計算結果である。裏面金属膜１０ｂが全面を覆っているので、誘電体キャップ３の誘電率が計算結果に影響を及ぼすことはない。表１と表２で計算した誘電体キャップ３の第一の違いは、裏面金属膜１０ｂを複数のビア１１で表面金属膜９と電気的に接続していることの有無である。また第２の違いは、表１ではビア１１を介して表面金属膜９と電気的に接続せず、裏面金属膜１０ｂの四隅と１０ａの四隅とを、各々電気的に接続していることである。
Figure 0006455402
Figure 0006455402
表１は、図６において、裏面金属膜１０ｂの四隅と、表面金属膜９ではなく裏面金属膜１０ａの四隅とを各々金属膜を用いて接続し、Ｗ１＝λ／８とした場合の計算例である。表２は、図６においてＷ１＝λ／４の場合の共振周波数を計算した例である。
表２より、金属で囲まれた場合のＴＥ１０１モードの空洞共振周波数に比べて、表１に示す金属膜に一部開口がある場合、表１のＴＥ１０１モードの空洞共振周波数は誘電体キャップ３の誘電率の影響を受けて、１４．３ＧＨｚから１３ＧＨｚに約１．３ＧＨｚだけ低下している。前述したように、金属膜に開口を設けて誘電体を露出させる手段により、１４ＧＨｚ帯でパッケージを使用する場合において、空洞共振周波数をずらすことができ、共振による影響を回避するための実用上有効な手段の一つであることが分かる。
しかしながら、表1に示すように金属膜で囲まれた誘電体キャップに誘電体露出部（開口部）があることにより、誘電体キャップ自身の外形寸法に固有な共振周波数が多数発生し、使用周波数帯域、例えば１４ＧＨｚ帯近傍まで及んでいることが分かる。またＴＥ１０１モードの次の高次モードであるＴＥ２０１モードの周波数も、表２の２２．３ＧＨｚから表１の２０．２ＧＨｚに低下している。このような誘電体キャップ内での共振周波数の新たな発生とＴＥ２０１モード周波数の低下は、例えば１４〜１８ＧＨｚの広帯域利用を図る際の阻害要因であることが分かる。これに対して、図９（ａ）、（ｂ）に示すように、実施の形態１の誘電体キャップ構造を用いれば、誘電体キャップ内で発生する不要共振がないだけでなく、最低次及び第２次の空洞共振周波数の間隔が広がるので、１２〜１８ＧＨｚの広帯域な使用を可能にする。
（共振周波数とビアの関係）
次に、実施の形態１に係るパッケージ構造における共振周波数とビアの関係を図１０に示す。図１０で、Ｇ１は隣接するビアの間隔、Ｄ１はビアの直径を示す。また表３に、計算によって明らかにした、第２次空洞共振周波数(ｆ２)とビア間隔Ｇ１との関係、誘電体キャップ内の共振周波数(ｆｒ)と第２次空洞共振周波数(ｆ２)の関係、そして裏面金属膜１０ｂ上のビア１１の総面積(Ｓｖ)と裏面金属膜(Ｓ１０ｂ)の面積との関係をまとめている。
表３は、実施の形態１に係るパッケージ構造において、表１に示すような誘電体キャップ３内の生じる最低次の共振周波数が広帯域動作のために必要な第２次空洞共振周波数よりも高くなるために必要な条件である、ビア１１の間隔Ｇ１、及び裏面金属膜１０ｂの総面積に対するビア１１の総面積の割合（Ｓｖ／Ｓ１０ｂ）を示している。表３で、ｆ２は第２次空洞共振周波数、ｆｒは誘電体キャップ３内の生じる最低次の共振周波数、ｃは真空中の光速、Ｓｖは金属膜１０ｂと金属膜９とを接続するビアの総断面積、Ｓ１０ｂは金属膜１０ｂの面積である。
種々のビア間隔Ｇ１に対して誘電体キャップ３内の最低次の共振周波数ｆｒが第２次共振周波数ｆ２よりも高くなる条件を電磁界計算により見出した条件が、表３の条件１の式である。この条件１の式は、金属で囲まれた空洞内の最低次共振周波数がλ／２に関係することからのアナロジーで説明できるため、理論的にも正しいことが推察される。
さらに、同計算において、ビア１１の総面積Ｓｖが裏面金属膜１０ｂの面積Ｓ１０ｂの２％以上であれば、誘電体キャップ３内の最低次共振周波数ｆｒが第２次空洞共振周波数ｆ２よりも高くなることも併せて見出した。この条件が、表３中の条件２である。従って、条件１と条件２を満足すれば、ｆｒをｆ２より高くできる。
Figure 0006455402
例えば、１８ＧＨｚ以下でセラミックキャップ中の共振を起こさないようにするには、ｆ２＝１８ＧＨｚ、εr＝９として、Ｇ１＜１．４ｍｍを得る。従って、１．４ｍｍ以下のビア１１の間隔を有する複数のビアを用いて、裏面金属膜１０ｂと表面の金属膜９とを繋げば、誘電体キャップによる共振を目的である１２〜１８ＧＨｚの周波数範囲よりも高くできる。さらに、この時、ビア１１の総面積（Ｓｖ）が裏面金属膜の面積Ｓ１０ｂに対して２％以上あれば、誘電体キャップ３内の最低次共振周波数ｆｒが第２次空洞共振周波数ｆ２よりも高くすることができる。
図１１は、実施の形態１に係る誘電体キャップの裏面金属膜１０ｂの変形例である。図１１（ａ）は円形、図１１（ｂ）は六角形、図１１（ｃ）は八角形の例である。ビアは簡略化のために省略している。円形では、図９（ａ）に示したＷ１＝λ／８におて、最低次の周波数が約０．１ＧＨｚ低下し、第２次の周波数が約０．１ＧＨｚ高くなるため、図９（ｂ）における両周波数の差は約０．２ＧＨｚだけ四角形の場合よりも広くなる。従って円形に近い八角形や六角形等の多角形においても、円形に近い周波数差を広げる効果が期待できる。また本例では、計算を簡単化するために、重なり幅Ｗ１を縦横同一寸法の例を示したが、一辺がＷ１、他辺がＷ１以上であれば、長方形や楕円形でも同様の効果が得られる。
（実施の形態１の効果）
以上述べたように，実施の形態１に係る誘電体キャップを有する高周波パッケージは、誘電体キャップの表面を覆う金属膜による完全な電磁シールドの実現と、誘電体キャップ内で生じる不要共振の抑制とを実現しながら、パッケージ固有の最低次の空洞共振周波数と最低次の次の空洞共振周波数との差を大きくし、パッケージの広帯域化を図ることができるという効果を有する。
［実施の形態２］
（構造の説明）
図１２は、本発明の実施の形態２の高周波パッケージを示す断面図、図１３は実施の形態２に係る誘電体キャップの裏面金属膜の平面図である。図１３において、１３ａは誘電体キャップ３装着時に側壁内面２ａと接する金属膜１０ａの部分、１３ｂは側壁内部２ｂと接する金属膜１０ａの部分、１３ｃは側壁外面２ｃと接する金属膜１０ａの部分を示す。
図１２、図１３に示すように、裏面金属膜１０ａと同一面に上に形成された裏面金属膜１０ｃには誘電体露出部（開口部）１２ｂがあるため、誘電体キャップ３の中心に対してドーナッツ状（ここでは帯状と呼ぶ）になっている。さらに裏面金属膜１０ｃは表面金属膜９と、実施の形態１と同様に複数のビア１１で電気的に接続されている。実施の形態１との違いは、裏面金属膜に開口部１２ｂがあることである。
（作用）
図１４（ａ）に、誘電体キャップ３の帯状導体部１０ｃの空洞４との重なり幅Ｗｂを変化させたときの最低次及び第２次空洞共振周波数の計算例を示す。ここで、パッケージ寸法は実施の形態１の計算例（図９）と同じである。また、重なり幅Ｗｂは図１２及び図１３に示すように、矩形の帯状金属膜１０ｃの中心（Ｙ１−Ｙ１線及びＹ２−Ｙ２線）は、誘電体キャップ３の中心から側壁内面２ａに向かって垂直方向に、キャップ３の中心と側壁内面２ａ間の半分の距離を移動した位置にある。そのため、帯状の裏面金属膜１０ｃは、２次の空洞共振の電界最大部がその幅の中心部に重なるように配置される。
図１４（ａ）では、重なり幅ＷｂをＷｂの幅の中心部から外側と内側に均等な幅で変化させている。図１４（ａ）において、横軸は帯状金属膜１０ｃと空洞４との重なり幅Ｗｂで，Ｗｂは最低次の共振で発生する定在波の波長λで規格化されている。図においては、Ｗｂ＝λ／４の時は，空洞４と誘電体キャップ３の接触面は全面金属膜で覆われている。Ｗｂ＝０の時は、帯状の裏面金属膜１０ｃが無く、裏面の誘電体が完全に露出していることは、実施の形態１の図６と同様である。図９（ｂ）に比べて、図１４（ｂ）の周波数差の最大値はやや低下しているが、その分重なり幅Ｗｂに対する周波数差の変化は緩慢になっている。
図１５は、実施の形態２に係る誘電体キャップの裏面金属膜１０ｃの変形例である。図１５（ａ）は円形、図１５（ｂ）は六角形、図１５（ｃ）は八角形の例である。ビアは簡略化のために省略している。いずれの例でも、実施の形態１の四角形に対して円形の方が、周波数差が広くなることと同様に、図１４の四角形で示した効果よりも少し広い周波数差が得られる効果が期待できる。また本例では、計算を簡単化するために、重なり幅Ｗｂを縦横同一寸法の例を示したが、一辺がＷｂであれば、多角形や楕円形でも同様の効果が得られる。
（実施の形態２の効果）
このように，実施の形態２に係る高周波パッケージでは、重なり幅Ｗｂに対する共振周波数のシフト量が緩やかであるため、金属膜１０ｃ幅のバラツキに関する共振周波数のバラツキが小さいという効果が、実施の形態１の効果に加えてある。
［実施の形態３］
図１６は、本発明の実施の形態３に係る高周波パッケージを示す断面図、図１７は実施の形態３に係る誘電体キャップ３の裏面金属膜の平面図である。実施の形態１の図６との違いは、側壁２と接する裏面金属膜１０ａに対して、誘電体キャップ裏面上において、外周は１０ａと完全に接し、内周は誘電体キャップ３の中心に向かって、額縁状に張り出していることである。図１６及び図１７の１０ｃは、この裏面金属膜の張り出し部を示す。
（作用）
図１８（ａ）に、誘電体キャップ３の導体１０ｂの空洞４との重なり幅Ｗｃ（誘電体キャップ３の中心，すなわち，最低次の共振における最大電界部から各側壁２への垂直方向の長さ）を変化させたときの空洞共振周波数の変化を、金属膜１０ｃの空洞４との重なり幅Ｗｄをパラメータとして計算した例である。パッケージ寸法は実施の形態１と同じである。図において，●○は最低次の共振周波数，■□は第２次空洞共振周波数を示す。横軸は金属膜１０ｂと空洞４との重なり幅Ｗｃで、Ｗｃを最低次の共振で発生する定在波の波長λで規格化して表示している。また、●■は金属膜１０ｃと空洞４との重なり幅Ｗｄが０、○□はλ／１６(≒２ｍｍ)の時の計算結果である。
誘電体キャップ３の中心から側壁２の各面への垂直方向の長さの最大値は、上記定在波の節から腹までの距離に等しく、λ／４で表される。実施の形態２で述べたように、最低次の共振の最大電界部を覆うように配置した金属膜１０ｂは，重なり幅Ｗｃがλ／８の時に，最低次の空洞共振周波数は最も低域にシフトし、かつ、第２次空洞共振周波数との差が最大となる。Ｗｃ＝λ／８の時に、金属膜張り出し部１０ｃの幅Ｗｄを変えると，最低次及び第２次共振周波数が高域にシフトするが、第２次共振周波数の変化が最低次の共振周波数の変化よりやや大きいため、図１８（ｂ）に示すように、共振周波数の差は、金属膜１０ｃを設けることによりやや大きくなる。従って、実施の形態１よりも広帯域なパッケージを提供できる。
図１９は、実施の形態３に係る誘電体キャップの裏面金属膜１０ｂ、１０ｃの変形例である。図１９（ａ）は円形、図１９（ｂ）は六角形、図１９（ｃ）は八角形の例である。ビアは簡略化のために省略している。いずれの例でも実施の形態１及び２の変形例で述べたように、最低次と第２次の間の周波数差を四角形の場合より広くする効果が期待できる。また本例では、計算を簡単化するために、重なり幅Ｗｃ、Ｗｄを縦横同一寸法の例を示したが、多角形や楕円形でも同様の効果が得られる。
（実施の形態３の効果）
このように，実施の形態３に係る高周波パッケージでは、実施の形態１に対して新たに追加した、側壁から内側に設けた金属膜１０ｃにより、実施の形態１よりも広帯域なパッケージを提供できる。その他の効果は実施の形態１と同じである。
[実施の形態４]
図２０（ａ）は、本発明の実施の形態４に係る高周波パッケージの断面図で、図２０（ｂ）は図２０（ａ）中のＳＷ３部の拡大図である。図２０（ａ）の断面図は、図２の上面図に記載されたＸ２−Ｘ２面に対する断面図である。図において、側壁２はセラミック等の誘電体で形成され、導電性接着剤等を介して導体ベースプレート１に接続される。また，１５は側壁２の上部の誘電体キャップ３の裏面導体１０ａとの接触面にメッキ等で形成された導体であり、同様に導電性接着剤等を介して導体１０ａに接続される、１６は前記導体１４及び１５を電気的に接続するために側壁２のパッケージ外側の面にメッキ等で構成した導体である。換言すれば、図５（ｄ）、（ｅ）において、ビア２ｅを取り除き、外面２ｃと上面２ｆ、下面２ｇだけ金属膜を付けた側壁の構造である。実施の形態１〜３と違い、側壁２の導体部分が導体１４、１５、１６だけで構成されているため、空洞４の側壁２に対する境界条件が異なっている。その他の構造は実施の形態１と同じである。
（作用）
図２１に、本発明の実施の形態４に係る高周波パッケージの誘電体キャップ３の裏面金属膜１０ｂの空洞４との重なり幅Ｗ１（パッケージ中心，すなわち，最低次の共振における最大電界部，から各側壁２への垂直方向の長さ）を変化させたときの共振周波数の変化を示す．図において、○●は最低次の共振周波数、□■は次の次数(2次)の共振周波数を示す。また，横軸は金属膜１０ｂと空洞４との重なり幅Ｗ１を示しており、その値は最低次の共振で発生する定在波の波長λで規格化している。また，○□は本実施の形態４の高周波パッケージの共振周波数，●■は前述の実施の形態１の高周波パッケージの共振周波数を示す。
実施の形態４の共振周波数は、重なり幅Ｗ１の変化に対し、実施の形態１の共振周波数と同様な変化を示すが、その絶対値を実施の形態１の共振周波数より全体的に低くすることができる。これは、側壁の境界条件の変更による。空洞共振周波数は通常、パッケージの寸法で決まり、その寸法は実装する半導体素子と整合回路基板等の寸法で決定される。実施の形態１〜３で、誘電体キャップの構造を変更することで広帯域化は図れるが、本実施の形態はその周波数範囲を微調整するのに有効である。
（実施の形態４の効果）
このように，実施の形態４に係る高周波パッケージでは、実施の形態１〜３に対して新たに追加した、側壁から内側に設けた金属膜１０ｃにより、実施の形態１〜３で得られた最低次と第２次の空洞共振周波数範囲を全体的に低域にシフトすることができ、周波数範囲の調整に効果がある。その他の効果は実施の形態１〜３と同じである。
１． 導体ベースプレート
２． パッケージの側壁全体
２ｂ. パッケージの側壁の内部
２ｃ. パッケージの側壁の外面
２ｄ. パッケージの側壁の誘電体部分
２ｅ. パッケージの側壁内を貫通する導電性のビア
２ｆ. パッケージの側壁の上面(誘電体キャップ１０ａと接する部分)
２ｇ. パッケージの側壁の下面(導体ベースプレート１と接する部分)
３． 誘電体キャップ
４． パッケージの空洞部分
５． 半導体素子
６． フィードスルー部
６ａ． フィードスルー部の誘電体
６ｂ. フィードスルー部の信号線導体
８. ボンディングワイヤ
９． 誘電体キャップの表面金属膜
１０ａ キャップ部裏面金属膜でパッケージ側壁と接続する部分
１０ｂ キャップ部裏面金属膜で１０ａとはビアを介して接続される孤立パターン部分
１０ｃ １０ａと連続的に繋がり、１０ａよりも誘電体キャップの中心方向に張り出した誘電体キャップ裏面金属膜の幅
１１． 誘電体キャップの表面金属膜と裏面金属膜とを繋ぐビア
１２． 誘電体キャップの誘電体露出部
１２ａ. 誘電体キャップ内側の面の外周の誘電体露出部
１２ｂ. 誘電体キャップ内側の面に設けた金属膜の開口部
１３ａ. 誘電体キャップの外周で、パッケージの側壁の内面２ａに接する箇所
１３ｂ. 誘電体キャップの外周で、パッケージの側壁の内側２ｂに接する箇所
１３ｃ. 誘電体キャップの外周で、パッケージの側壁の外面２ｃに接する箇所
Ｅ１． 電界強度が最も高い領域
Ｅ２． 電界強度が中程度の領域
Ｅ３． 電界強度が最も低い領域
Ｗ１． 誘電体キャップ裏面の部分的金属膜と空洞部との重なり幅
Ｗａ． 誘電体キャップ裏面中心からパッケージ側壁内面（１０ａ）までの距離
Ｗｂ． 誘電体キャップ裏面のドーナッツ状部分的金属膜と空洞部との重なり幅
Ｗｃ． 誘電体キャップ裏面の部分的金属膜と空洞部との重なり幅
Ｗｄ． 誘電体キャップ裏面金属膜の内、パッケージ側壁内面（１０ａ）から内側に張り出した部分の幅
１４． パッケージ側壁下部導体
１５． パッケージ側壁上部導体
１６． パッケージ側壁側部導体
ｄ． パッケージの空洞の奥行き
ｗ． パッケージの空洞の幅
ｈ． パッケージの空洞の高さ

Claims (5)

  1. 半導体素子を上面に固定した導体ベースプレートと、
    前記導体ベースプレート上に前記半導体素子を囲むように設けられ、前記導体ベースプレートと電気的に接続された導体部分を有する側壁と、
    前記導体ベースプレートと前記側壁と共に内部空間を形成すべく、前記側壁上に設置された誘電体キャップと、
    前記誘電体キャップの外側の面上に設けられた表面金属膜と、
    前記誘電体キャップの内側の面上に設けられ、前記導体ベースプレートと対向する前記誘電体キャップの面に対して、中心が略一致する第１の裏面金属膜と、
    前記誘電体キャップを貫通するように設けられ、前記表面金属膜と前記第１の裏面金属膜との間及び前記表面金属膜と前記側壁の導体部分との間をそれぞれ電気的接続する複数のビアとを備え、
    前記第１の裏面金属膜の形状が、矩形，円形，楕円形，多角形のいずれかの形状であり、前記第１の裏面金属膜の中心から前記第１の裏面金属膜の最短の端までの長さが、前記側壁と前記導体ベースプレートと前記誘電体キャップで形成された空間が導体で囲まれ空気で充填されている際に生じる最低次の空洞共振周波数に対する波長の１／１６から３／１６の範囲であることを特徴とするマイクロ波帯・ミリ波帯パッケージ。
  2. 半導体素子を上面に固定した導体ベースプレートと、
    前記導体ベースプレート上に前記半導体素子を囲むように設けられ、前記導体ベースプレートと電気的に接続された導体部分を有する側壁と、
    前記導体ベースプレートと前記側壁と共に内部空間を形成すべく、前記側壁上に設置された誘電体キャップと、
    前記誘電体キャップの外側の面上に設けられた表面金属膜と、
    前記誘電体キャップの内側の面上に設けられ、前記導体ベースプレートと対向する前記誘電体キャップの面に対して、中心が略一致する第１の裏面金属膜と、
    前記誘電体キャップを貫通するように設けられ、前記表面金属膜と前記第１の裏面金属膜との間及び前記表面金属膜と前記側壁の導体部分との間をそれぞれ電気的接続する複数のビアとを備え、
    前記第１の裏面金属膜の形状が、矩形，円形，楕円形，多角形のいずれかの形状であり、さらに、前記第１の裏面金属膜内で略相似形かつ面積が小さく、中心が略一致する開口部を備え、
    前記開口部の前記第１の裏面金属膜の幅が、前記側壁と前記導体ベースプレートと前記誘電体キャップで形成された空間が導体で囲まれ空気で充填されている際に生じる最低次の空洞共振周波数に対する波長の１／１６から３／１６の範囲であることを特徴とするマイクロ波帯・ミリ波帯パッケージ。
  3. 半導体素子を上面に固定した導体ベースプレートと、
    前記導体ベースプレート上に前記半導体素子を囲むように設けられ、前記導体ベースプレートと電気的に接続された導体部分を有する側壁と、
    前記導体ベースプレートと前記側壁と共に内部空間を形成すべく、前記側壁上に設置された誘電体キャップと、
    前記誘電体キャップの外側の面上に設けられた表面金属膜と、
    前記誘電体キャップの内側の面上に設けられ、前記導体ベースプレートと対向する前記誘電体キャップの面に対して、中心が略一致する第１の裏面金属膜と、
    前記誘電体キャップを貫通するように設けられ、前記表面金属膜と前記第１の裏面金属膜との間及び前記表面金属膜と前記側壁の導体部分との間をそれぞれ電気的接続する複数のビアと、
    前記誘電体キャップの内側の面に位置し、外周部が前記側壁に接し、内周部が前記誘電体キャップの中心方向に張り出した第２の裏面金属膜とを備え、
    前記表面金属膜と前記第２の裏面金属膜とを複数のビアを介して電気的に接続することを特徴とするマイクロ波帯・ミリ波帯パッケージ。
  4. 前記誘電体キャップの比誘電率をεｒ、真空中の光速をｃ、前記最低次の共振周波数の次に高い共振周波数をｆ２とした場合に、前記複数のビアの間隔Ｇ１は、Ｇ１＜ｃ／［（εｒ）１／２・ｆ２・２］であること、且つ、前記第１の裏面金属膜の面積Ｓと前記複数のビアの総断面積Ｓｖとの比Ｓｖ／Ｓが２％以上であることを特徴とする請求項１又は２に記載のマイクロ波帯・ミリ波帯パッケージ。
  5. 前記側壁の導体部分を前記側壁の外側の面に設けたことを特徴とする請求項１〜４の何れか１項に記載のマイクロ波帯・ミリ波帯パッケージ。
JP2015223846A 2015-11-16 2015-11-16 マイクロ波帯・ミリ波帯パッケージ Active JP6455402B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015223846A JP6455402B2 (ja) 2015-11-16 2015-11-16 マイクロ波帯・ミリ波帯パッケージ
US15/212,525 US10340224B2 (en) 2015-11-16 2016-07-18 Microwave and millimeter wave package
DE102016221073.4A DE102016221073B4 (de) 2015-11-16 2016-10-26 Mikrowellen- und Millimeter-Wellen-Gehäuse
CN201611007713.6A CN107039356B (zh) 2015-11-16 2016-11-16 微米波段及毫米波段封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015223846A JP6455402B2 (ja) 2015-11-16 2015-11-16 マイクロ波帯・ミリ波帯パッケージ

Publications (2)

Publication Number Publication Date
JP2017092375A JP2017092375A (ja) 2017-05-25
JP6455402B2 true JP6455402B2 (ja) 2019-01-23

Family

ID=58640571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015223846A Active JP6455402B2 (ja) 2015-11-16 2015-11-16 マイクロ波帯・ミリ波帯パッケージ

Country Status (4)

Country Link
US (1) US10340224B2 (ja)
JP (1) JP6455402B2 (ja)
CN (1) CN107039356B (ja)
DE (1) DE102016221073B4 (ja)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5377096A (en) 1976-12-17 1978-07-08 Teijin Ltd Preparation of thieno 2,3-c quinolin-4(5h)-one-7-acetic acids
JP2740294B2 (ja) * 1989-09-20 1998-04-15 山形日本電気株式会社 高周波半導体用容器
JPH0583010A (ja) 1991-09-19 1993-04-02 Nec Corp 半導体装置
JP3127645B2 (ja) 1993-01-28 2001-01-29 富士通株式会社 パッケージ構造
JPH06268020A (ja) * 1993-03-10 1994-09-22 Sumitomo Electric Ind Ltd 半導体装置
US5602421A (en) * 1995-01-31 1997-02-11 Hughes Aircraft Company Microwave monolithic integrated circuit package with improved RF ports
JPH09148470A (ja) 1995-11-29 1997-06-06 Toshiba Corp 高周波用半導体外囲器
JP2000236045A (ja) 1999-02-16 2000-08-29 Mitsubishi Electric Corp 高周波パッケージ
JP2002026611A (ja) * 2000-07-07 2002-01-25 Nec Corp フィルタ
JP4575247B2 (ja) 2005-07-11 2010-11-04 株式会社東芝 高周波パッケージ装置
JP5377096B2 (ja) 2008-09-08 2013-12-25 株式会社東芝 高周波パッケージ装置およびその製造方法
US9117835B2 (en) * 2009-08-31 2015-08-25 Stalix Llc Highly integrated miniature radio frequency module
JP2012195329A (ja) * 2011-03-15 2012-10-11 Mitsubishi Electric Corp 高周波モジュール、及び高周波モジュール用シールドカバー
JP2015023194A (ja) * 2013-07-19 2015-02-02 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
DE102016221073B4 (de) 2023-06-15
US10340224B2 (en) 2019-07-02
US20170141047A1 (en) 2017-05-18
DE102016221073A1 (de) 2017-05-18
CN107039356B (zh) 2019-07-16
JP2017092375A (ja) 2017-05-25
CN107039356A (zh) 2017-08-11

Similar Documents

Publication Publication Date Title
JP4188373B2 (ja) 多層誘電体基板および半導体パッケージ
KR102541479B1 (ko) 통합 안테나를 갖는 패키징된 전자 디바이스 및 록킹 구조
US8247889B2 (en) Package having an inner shield and method for making the same
JP2007019403A (ja) 高周波パッケージ装置
JP7049500B2 (ja) 半導体素子実装用基板および半導体装置
JP3829839B2 (ja) 高周波パッケージ
JP5047357B2 (ja) 高周波収納ケースおよび高周波モジュール
WO2009116403A1 (ja) 多層誘電体基板および半導体パッケージ
JP6455402B2 (ja) マイクロ波帯・ミリ波帯パッケージ
JP4874177B2 (ja) 接続端子及びこれを用いたパッケージ並びに電子装置
US10111318B2 (en) Circuit substrate, and noise reduction method for circuit substrate
KR100554105B1 (ko) 마이크로스트립 안테나
CN109524776B (zh) 一种新型宽带高增益片上基片集成波导天线
KR20110136162A (ko) 광대역이 가능한 조합형 유전체 공진기 조립체
JPH08162810A (ja) ストリップライン導波管変換回路
EP1455410B1 (en) Bandpass filter
JPH11346106A (ja) マイクロストリップ線路の接続方法
JP5171652B2 (ja) 高周波モジュール
US20230262898A1 (en) Selected Reject Band Non-Radiofrequency-Coupling Tile and Associated Methods and Systems
JPH0870060A (ja) セラミック多層パッケージ
JP2008277336A (ja) 半導体パッケージ
JP2006073935A (ja) 半導体パッケージ
JP3441975B2 (ja) 高周波パッケージ
JPH09148470A (ja) 高周波用半導体外囲器
JP2010272700A (ja) 多層高周波パッケージ基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180925

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20180928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181203

R150 Certificate of patent or registration of utility model

Ref document number: 6455402

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250