JP2006344668A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006344668A JP2006344668A JP2005167119A JP2005167119A JP2006344668A JP 2006344668 A JP2006344668 A JP 2006344668A JP 2005167119 A JP2005167119 A JP 2005167119A JP 2005167119 A JP2005167119 A JP 2005167119A JP 2006344668 A JP2006344668 A JP 2006344668A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- diffusion layer
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 134
- 238000009792 diffusion process Methods 0.000 claims abstract description 77
- 238000002955 isolation Methods 0.000 claims abstract description 8
- 239000012535 impurity Substances 0.000 claims description 51
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000009413 insulation Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 152
- 238000000926 separation method Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】半導体装置は、第1領域10Cと、該第1領域10Cに隣接した第2領域10Bと、該第2領域10Bに隣接した第3領域10Aとを含み、半導体層10に設けられ、不揮発性メモリ素子の形成領域を画定する分離絶縁層20と、前記第1領域10Cに形成された第1拡散層14と、前記第1拡散層14に形成された第1ソース領域及び第1ドレイン領域38と、前記第1拡散層14と離間され、且つ、該第1拡散層14の周囲及び前記第2領域10Bに形成された第2拡散層16と、前記第2拡散層10Bに形成された第2ソース領域及び第2ドレイン領域36と、前記第3領域10Aに形成された第3拡散層12と、前記半導体層10上方に形成された第1絶縁層30と、前記第1絶縁層30上方に設けられた第1導電層32とを含む。
【選択図】 図1
Description
不揮発性メモリ素子を含む半導体装置であって、
前記不揮発性メモリ素子は、第1領域と、該第1領域に隣接して形成された第2領域と、該第2領域に隣接して形成された第3領域とを含み、
前記不揮発性メモリ素子は、
半導体層と、
前記半導体層に設けられ、前記不揮発性メモリ素子の形成領域を画定する分離絶縁層と、
前記第1領域の前記半導体層に形成された第1拡散層と、
前記第1拡散層に形成された第1ソース領域及び第1ドレイン領域と、
前記第1拡散層と離間され、且つ、該第1拡散層の周囲及び前記第2領域の前記半導体層に形成された第2拡散層と、
前記第2拡散層に形成された第2ソース領域及び第2ドレイン領域と、
前記第3領域の前記半導体層に形成された第3拡散層と、
前記不揮発性メモリ素子の前記形成領域の前記半導体層上方に形成された第1絶縁層と、
前記第1絶縁層上方に設けられた第1導電層と、を含む。
前記第1拡散層は、第1導電型を有し、
前記第2拡散層は、第2導電型を有することができる。
前記第1ソース領域及び前記第1ドレイン領域は、第2導電型を有し、
前記第2ソース領域及び前記第2ドレイン領域は、第1導電型を有することができる。
前記第3拡散層は、第1導電型を有することができる。
前記第3拡散層は、第2導電型を有することができる。
前記第2拡散層と前記第3拡散層とは、連続していることができる。
前記第1拡散層を囲むように、該第1拡散層よりも不純物濃度の低い第4拡散層が形成されていることができる。
前記第4拡散層は、前記第2拡散層と離間していることができる。
前記第4拡散層は、第1導電型を有することができる。
前記第1導電層上方に形成された第2絶縁層と、
前記第1拡散層と前記第2拡散層との間の領域上方であって、前記第2絶縁層上方に形成された第2導電層と、を含むことができる。
不揮発性メモリ素子を含む半導体装置であって、
前記不揮発性メモリ素子は、第1領域と、該第1領域に隣接して形成された第2領域と、該第2領域に隣接して形成された第3領域を含み、
前記不揮発性メモリ素子は、
半導体層と、
前記半導体層に設けられ、前記不揮発性メモリ素子の形成領域を画定する分離絶縁層と、
前記第1領域の前記半導体層に形成された第1拡散層と、
前記第1拡散層に形成された第1ソース領域及び第1ドレイン領域と、
前記第2領域の前記半導体層に形成された第2拡散層と、
前記第2領域に形成された第2ソース領域及び第2ドレイン領域と、
前記第3領域の前記半導体層に形成され、前記第1拡散層よりも不純物濃度が高い第3拡散層と、
前記不揮発性メモリ素子の前記形成領域の前記半導体層上方に形成された第1絶縁層と、
前記第1絶縁層上方に設けられた第1導電層と、を含む。
前記第1拡散層は、第1導電型を有し、
前記第1ソース領域及び前記第1ドレイン領域は、第2導電型を有し、
前記第2拡散層は、第2導電型を有し、
前記第2ソース領域及び前記第2ドレイン領域は、第1導電型を有し、
前記第3拡散層は、第1導電型を有することができる。
前記第1導電型は、N型であり、
前記第2導電型は、P型であることができる。
1.1.第1の例
以下に、本実施の形態の第1の例にかかる半導体装置に含まれる不揮発性メモリ素子(以下、「メモリセル」ともいう)について、図1ないし3を参照しつつ説明する。図1は、本実施の形態の半導体装置に含まれるメモリセルC100を示す斜視図であり、図2は、メモリセルC100のフローティングゲート電極32と、不純物領域の配置を示す平面図であり、図3(A)は、図2のA−A線に沿った断面図である。図3(B)は、図2のB−B線に沿った断面である。図3(C)は、図2のC−C線に沿った断面図である。なお、図1のX−X線は、図2のX−X線と対応している。
次に、第1の実施の形態の第2の例について、図4ないし図6を参照しつつ説明する。第2の例にかかる半導体装置は、第1の例と比してコントロールゲート部の構造が異なる例である。具体的には、第2の例にかかる不揮発性記憶装置では、フローティングゲート電極32下に設けられたN型の不純物領域をコントロールゲートとしている点が第1の実施の形態と異なる点である。図4は、本実施の形態の不揮発性記憶装置であるメモリセルC100を示す斜視図であり、図5は、メモリセルC100のフローティングゲート電極32と、各種不純物領域35,36,38等の配置を示す平面図であり、図6(A)は、図5のA−A線に沿った断面図である。図6(B)は、図5のB−B線に沿った断面である。図6(C)は、図5のC−C線に沿った断面図である。なお、第1の実施の形態と同様の構造、同様の部材については、詳細な説明を省略する。
次に、第2の実施の形態にかかる半導体装置について、図面を参照しつつ説明する。図7は、第2の実施の形態にかかる半導体装置を模式的に示す断面図であり、図5のI−I線に対応する断面を示す。第2の実施の形態は、第1の実施の形態にかかる半導体装置において、N型ウェル14と隣り合うP型ウェル16との離間部の上方に反転防止層を設ける例である。
次に、第3の実施の形態にかかる半導体装置について、図8、9を参照しつつ説明する。図8は、第3の実施の形態にかかる半導体装置を模式的に示す斜視図であり、図9は、フローティングゲート電極32と各種不純物領域の位置関係を模式的に示す平面図である。なお、第3の実施の形態では、上述の第1の実施の形態の第2の例にかかる半導体装置と同様の構造のメモリセルC100を例として、第1の実施の形態と異なる点について説明する。
次に、第4の実施の形態にかかる半導体装置について、図10、11を参照しつ説明する。図10は、第4の実施の形態にかかる半導体装置を模式的に示す斜視図であり、図11は、フローティングゲート電極32と各種不純物領域の位置関係を模式的に示す平面図である。なお、第4の実施の形態では、上述の第1の実施の形態の第1の例にかかる半導体装置と同様の構造を例として、第1の実施の形態と異なる点を説明する。
Claims (13)
- 不揮発性メモリ素子を含む半導体装置であって、
前記不揮発性メモリ素子は、第1領域と、該第1領域に隣接して形成された第2領域と、該第2領域に隣接して形成された第3領域とを含み、
前記不揮発性メモリ素子は、
半導体層と、
前記半導体層に設けられ、前記不揮発性メモリ素子の形成領域を画定する分離絶縁層と、
前記第1領域の前記半導体層に形成された第1拡散層と、
前記第1拡散層に形成された第1ソース領域及び第1ドレイン領域と、
前記第1拡散層と離間され、且つ、該第1拡散層の周囲及び前記第2領域の前記半導体層に形成された第2拡散層と、
前記第2拡散層に形成された第2ソース領域及び第2ドレイン領域と、
前記第3領域の前記半導体層に形成された第3拡散層と、
前記不揮発性メモリ素子の前記形成領域の前記半導体層上方に形成された第1絶縁層と、
前記第1絶縁層上方に設けられた第1導電層と、を含む、半導体装置。 - 請求項1において、
前記第1拡散層は、第1導電型を有し、
前記第2拡散層は、第2導電型を有する、半導体装置。 - 請求項2において
前記第1ソース領域及び前記第1ドレイン領域は、第2導電型を有し、
前記第2ソース領域及び前記第2ドレイン領域は、第1導電型を有する、半導体装置。 - 請求項3において、
前記第3拡散層は、第1導電型を有する、半導体装置。 - 請求項3において、
前記第3拡散層は、第2導電型を有する、半導体装置。 - 請求項5において、
前記第2拡散層と前記第3拡散層とは、連続している、半導体装置。 - 請求項1ないし6のいずれかにおいて、
前記第1拡散層を囲むように、該第1拡散層よりも不純物濃度の低い第4拡散層が形成されている、半導体装置。 - 請求項7において、
前記第4拡散層は、前記第2拡散層と離間している、半導体装置。 - 請求項7または8において、
前記第4拡散層は、第1導電型を有する、半導体装置。 - 請求項1ないし9のいずれかにおいて、
前記第1導電層上方に形成された第2絶縁層と、
前記第1拡散層と前記第2拡散層との間の領域上方であって、前記第2絶縁層上方に形成された第2導電層と、を含む、半導体装置。 - 不揮発性メモリ素子を含む半導体装置であって、
前記不揮発性メモリ素子は、第1領域と、該第1領域に隣接して形成された第2領域と、該第2領域に隣接して形成された第3領域を含み、
前記不揮発性メモリ素子は、
半導体層と、
前記半導体層に設けられ、前記不揮発性メモリ素子の形成領域を画定する分離絶縁層と、
前記第1領域の前記半導体層に形成された第1拡散層と、
前記第1拡散層に形成された第1ソース領域及び第1ドレイン領域と、
前記第2領域の前記半導体層に形成された第2拡散層と、
前記第2領域に形成された第2ソース領域及び第2ドレイン領域と、
前記第3領域の前記半導体層に形成され、前記第1拡散層よりも不純物濃度が高い第3拡散層と、
前記不揮発性メモリ素子の前記形成領域の前記半導体層上方に形成された第1絶縁層と、
前記第1絶縁層上方に設けられた第1導電層と、を含む、半導体装置。 - 請求項11において、
前記第1拡散層は、第1導電型を有し、
前記第1ソース領域及び前記第1ドレイン領域は、第2導電型を有し、
前記第2拡散層は、第2導電型を有し、
前記第2ソース領域及び前記第2ドレイン領域は、第1導電型を有し、
前記第3拡散層は、第1導電型を有する、半導体装置。 - 請求項1ないし12のいずれかにおいて、
前記第1導電型は、N型であり、
前記第2導電型は、P型である、半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005167119A JP4591691B2 (ja) | 2005-06-07 | 2005-06-07 | 半導体装置 |
US11/422,404 US20060273373A1 (en) | 2005-06-07 | 2006-06-06 | Semiconductor device |
US11/422,716 US7626225B2 (en) | 2005-06-07 | 2006-06-07 | Semiconductor device including nonvolatile memory having a floating gate electrode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005167119A JP4591691B2 (ja) | 2005-06-07 | 2005-06-07 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006344668A true JP2006344668A (ja) | 2006-12-21 |
JP4591691B2 JP4591691B2 (ja) | 2010-12-01 |
Family
ID=37493313
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005167119A Expired - Fee Related JP4591691B2 (ja) | 2005-06-07 | 2005-06-07 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20060273373A1 (ja) |
JP (1) | JP4591691B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014120741A (ja) * | 2012-12-19 | 2014-06-30 | Renesas Electronics Corp | 半導体装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4548603B2 (ja) * | 2005-06-08 | 2010-09-22 | セイコーエプソン株式会社 | 半導体装置 |
JP6286292B2 (ja) * | 2014-06-20 | 2018-02-28 | 株式会社フローディア | 不揮発性半導体記憶装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03270155A (ja) * | 1990-03-20 | 1991-12-02 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JPH04250663A (ja) * | 1991-01-25 | 1992-09-07 | Sony Corp | 半導体メモリ装置 |
JPH07202141A (ja) * | 1994-01-07 | 1995-08-04 | Mitsubishi Electric Corp | 半導体装置 |
JPH10335505A (ja) * | 1997-05-09 | 1998-12-18 | Motorola Inc | 単一レベル・ゲート不揮発性メモリ素子およびそのアクセス方法 |
JP2001185633A (ja) * | 1999-12-15 | 2001-07-06 | Texas Instr Inc <Ti> | Eepromデバイス |
JP2002158291A (ja) * | 2000-09-08 | 2002-05-31 | Texas Instr Inc <Ti> | 基板への降伏電圧が高い低電圧トランジスタ |
JP2002289704A (ja) * | 2001-03-23 | 2002-10-04 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2004363260A (ja) * | 2003-06-04 | 2004-12-24 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置 |
JP2005039067A (ja) * | 2003-07-15 | 2005-02-10 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1199828B (it) * | 1986-12-22 | 1989-01-05 | Sgs Microelettronica Spa | Cella di memoria eeprom a singolo livello di polisilicio scrivibile e cancellabile bit a bit |
US6324095B1 (en) * | 2000-05-09 | 2001-11-27 | Agere Systems Guardian Corp. | Low voltage flash EEPROM memory cell with improved data retention |
US6731541B2 (en) * | 2001-05-09 | 2004-05-04 | Gennum Corporation | Low voltage single poly deep sub-micron flash EEPROM |
KR100493061B1 (ko) * | 2003-06-20 | 2005-06-02 | 삼성전자주식회사 | 비휘발성 메모리가 내장된 단일 칩 데이터 처리 장치 |
JP2005353984A (ja) * | 2004-06-14 | 2005-12-22 | Seiko Epson Corp | 不揮発性記憶装置 |
JP2006048749A (ja) * | 2004-07-30 | 2006-02-16 | Seiko Epson Corp | 不揮発性記憶装置及び不揮発性記憶装置のデータ書き込み方法 |
JP3956143B2 (ja) * | 2004-09-10 | 2007-08-08 | セイコーエプソン株式会社 | 半導体装置 |
-
2005
- 2005-06-07 JP JP2005167119A patent/JP4591691B2/ja not_active Expired - Fee Related
-
2006
- 2006-06-06 US US11/422,404 patent/US20060273373A1/en not_active Abandoned
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03270155A (ja) * | 1990-03-20 | 1991-12-02 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JPH04250663A (ja) * | 1991-01-25 | 1992-09-07 | Sony Corp | 半導体メモリ装置 |
JPH07202141A (ja) * | 1994-01-07 | 1995-08-04 | Mitsubishi Electric Corp | 半導体装置 |
JPH10335505A (ja) * | 1997-05-09 | 1998-12-18 | Motorola Inc | 単一レベル・ゲート不揮発性メモリ素子およびそのアクセス方法 |
JP2001185633A (ja) * | 1999-12-15 | 2001-07-06 | Texas Instr Inc <Ti> | Eepromデバイス |
JP2002158291A (ja) * | 2000-09-08 | 2002-05-31 | Texas Instr Inc <Ti> | 基板への降伏電圧が高い低電圧トランジスタ |
JP2002289704A (ja) * | 2001-03-23 | 2002-10-04 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2004363260A (ja) * | 2003-06-04 | 2004-12-24 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置 |
JP2005039067A (ja) * | 2003-07-15 | 2005-02-10 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014120741A (ja) * | 2012-12-19 | 2014-06-30 | Renesas Electronics Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20060273373A1 (en) | 2006-12-07 |
JP4591691B2 (ja) | 2010-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100736506B1 (ko) | 불휘발성 기억 장치 | |
JP5985293B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR100744139B1 (ko) | 단일 게이트 구조를 가지는 eeprom 및 그 동작 방법 | |
JPH05211338A (ja) | 不揮発性半導体装置 | |
US9368506B2 (en) | Integrated circuits and methods for operating integrated circuits with non-volatile memory | |
JP2008098519A (ja) | 不揮発性半導体メモリ | |
JP2014229844A (ja) | 半導体装置 | |
JP2007149943A (ja) | 不揮発性メモリセル及びeeprom | |
JP2007149997A (ja) | 不揮発性メモリセル及びeeprom | |
JP2006344735A (ja) | 半導体装置 | |
US8044513B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
JP4591691B2 (ja) | 半導体装置 | |
JP2011066038A (ja) | 半導体記憶装置 | |
JP4548603B2 (ja) | 半導体装置 | |
KR100559719B1 (ko) | 반도체 소자의 고전압 트랜지스터 | |
US10388660B2 (en) | Semiconductor device and method for manufacturing the same | |
US8390052B2 (en) | Nonvolatile semiconductor memory device | |
JP4016679B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5856836B2 (ja) | 不揮発性半導体記憶装置 | |
JP2006013201A (ja) | 半導体装置 | |
JP2010027797A (ja) | 半導体装置及び半導体装置の製造方法。 | |
JP2010045084A (ja) | 不揮発性半導体記憶装置 | |
JP2006228869A (ja) | 半導体記憶装置 | |
JP2008192912A (ja) | 半導体装置 | |
JP2010129620A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090513 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090514 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090703 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100616 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100818 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100831 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4591691 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |