JP2006237118A - 圧電素子の製造方法 - Google Patents
圧電素子の製造方法 Download PDFInfo
- Publication number
- JP2006237118A JP2006237118A JP2005046749A JP2005046749A JP2006237118A JP 2006237118 A JP2006237118 A JP 2006237118A JP 2005046749 A JP2005046749 A JP 2005046749A JP 2005046749 A JP2005046749 A JP 2005046749A JP 2006237118 A JP2006237118 A JP 2006237118A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- lower electrode
- upper electrode
- manufacturing
- piezoelectric element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/04—Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning
- H10N30/045—Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning by polarising
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
- H10N30/082—Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/42—Piezoelectric device making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49401—Fluid pattern dispersing device making, e.g., ink jet
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
【課題】圧電薄膜への電界の発生を防止して圧電素子に高い圧電特性を確保させる製造方法を提供することを目的とするものである。
【解決手段】基板1の上に下部電極層2、圧電薄膜層3および上部電極層4を形成する第一の工程と、エッチングにドライエッチングを含む第二の工程と、前記下部電極層2と上部電極層4との間に電圧を印加して圧電薄膜層3を分極処理する第三の工程と、それぞれの圧電素子に個片化処理する第四の工程とを少なくとも含む圧電素子の製造方法において、少なくともドライエッチングを行うときに下部電極層2と上部電極層4とを短絡保持する。
【選択図】図1
【解決手段】基板1の上に下部電極層2、圧電薄膜層3および上部電極層4を形成する第一の工程と、エッチングにドライエッチングを含む第二の工程と、前記下部電極層2と上部電極層4との間に電圧を印加して圧電薄膜層3を分極処理する第三の工程と、それぞれの圧電素子に個片化処理する第四の工程とを少なくとも含む圧電素子の製造方法において、少なくともドライエッチングを行うときに下部電極層2と上部電極層4とを短絡保持する。
【選択図】図1
Description
本発明は例えばセンサ、アクチュエータなどに用いられる圧電薄膜を用いた圧電素子の製造方法に関するものである。
ペロブスカイト型構造を有する強誘電体の圧電薄膜は優れた誘電性・圧電性・焦電性を有しており、各種センサ、アクチュエータ、トランスデューサなど幅広い圧電デバイスへの応用が期待されている。
強誘電体の圧電薄膜は内部に自発分極を有しており、これに外圧が加わるとその歪みによって分極電荷に変化が生じ、電流が検出される。また、圧電薄膜に電圧を印加するとそれに応じて圧電薄膜は伸縮する。
このような圧電薄膜を用いた圧電素子は基板上に下部電極層、圧電薄膜層、上部電極層を順次積層形成することにより構成することができ、この下部電極層と上部電極層との間に電圧を印加すると圧電薄膜層は伸縮し、機械的変位が得られる。そのため圧電素子の性能を向上させるためには圧電薄膜層の分極方向を電圧印加方向、つまり膜厚方向に一致させることが重要となる。
従来の圧電素子の製造方法としては、図22(a)〜図22(e)に示すようなものがあり、図22(a)〜図22(e)は従来の圧電素子の製造方法を示す断面図である。
まず、図22(a)に示すように二酸化珪素膜付き単結晶からなる第一の基板101の上に白金層、イリジウム層、チタン層の順にスパッタリング法を用いて下部電極層102を形成し、そしてこの下部電極層102を反応性イオンエッチング法によりパターンニングし、さらにゾルゲル法を用いて圧電薄膜層103をパターンニングして下部電極層102の上に形成する。この圧電薄膜層103としてはマグネシウムニオブ酸鉛を含むチタン酸ジルコン酸鉛(PZT)を用いている。この圧電薄膜層103の上にチタン層、イリジウム層の順にスパッタリング法を用いて上部電極層104を形成し、反応性イオンエッチング法により上部電極層104をパターンニングする。
そして、図22(b)に示すように別の基板またはシート105を接着層106を介して第1の基板101の上の上部電極層104の側に接着する。ここで接着層106にはポリエステルフィルムシートを用いている。そして、図22(c)に示すようにこのポリエステルフィルムシートからなる接着層106にUVランプ照射して接着強度を弱めて第1の基板101を接着層106から剥離する。
そして、図22(d)に示すように予め加工してある第2の基板108の上に接着層107を介して下部電極層102に接着する。さらに、図22(e)に示すように別の基板またはシート105を介して接着層106にUV光を照射し、接着層106と上部電極層104の間の接着強度を弱め、上部電極層104から接着層106および別の基板またはシート105を剥離・除去する。
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
特開2000−91656号公報
しかしながら、上記従来の構成では、上部電極層104が帯電することにより圧電薄膜層103に電界が生じ、自発分極の分極状態が変化してしまうことである。上部電極層104の帯電は静電気ならびに加工工程およびドライエッチングなどに使用するプラズマ中の電荷発生、ならびに急激な温度変化等による圧電薄膜層103の焦電効果によって発生するが、この電界が分極処理の工程の前に分極する方向と反対の電界が発生した場合、分極処理の工程において、分極を所定方向に十分揃えることが困難となる。
本発明は、前記従来の課題を解決するもので、製造工程の途中における圧電薄膜層103への電界の発生を防止することにより高い圧電特性を確保することができる圧電素子の製造方法を提供することを目的とするものである。
前記従来の課題を解決するために、本発明は、基板の上に下部電極層、圧電薄膜層および上部電極層を形成する第一の工程と、ドライエッチングを含んでエッチング処理する第二の工程と、前記下部電極層と上部電極層の間に電圧を印加して分極処理する第三の工程と、それぞれの圧電素子に個片化処理する第四の工程を含む圧電素子の製造方法において、少なくともドライエッチングを行うときに下部電極層と上部電極層を短絡保持する製造方法とするものである。
本発明の圧電素子の製造方法は、圧電薄膜層への電界の発生を防止し、分極処理する工程において所定の分極方向に高均質に揃えることができることから、高い圧電特性を確保することができる圧電素子の製造方法を提供することができる。
(実施の形態1)
以下、本発明の実施の形態1における圧電素子の製造方法について、図面を参照しながら説明する。
以下、本発明の実施の形態1における圧電素子の製造方法について、図面を参照しながら説明する。
図1は本発明の実施の形態1における圧電素子の製造方法を示すフローチャート、図2〜図15は圧電素子の製造工程を説明するための断面図である。
図1のフローチャートに従って、それぞれの製造工程について説明する。図1〜図15において、例えば圧電素子の製造方法として多数個取りの生産を考えた場合には各圧電素子の下部電極間および上部電極間を電気的に同電位になるように接続する構成とすることが好ましく、ここではその中の1個の圧電素子の断面構造を例として図示している。
まず初めに、第一の工程として、図2に示すようにシリコンからなる基板1の表面に下部電極層2としてPt、PtとTiの合金またはTiとこのTiの上にPtを積層してPtが<111>方向に結晶配向するように形成する。この下部電極層2を形成する方法としてはDCまたはRFのマグネトロンスパッタリングなどの方法が代表的である。
次に、図3に示すように前記下部電極層2の上に圧電薄膜層3としてPb(Zr1-xTix)O3を<001>方向に結晶配向するようにスパッタリングなどの方法により形成するとともに、圧電薄膜層3の面積を下部電極層2の面積よりも小さくなるように形成する。
その後、図4に示すように圧電薄膜層3を形成していない下部電極層2の一部と電気的に接続するように圧電薄膜層3の上にAuなどの電極材料を用いてスパッタリング、真空蒸着などの方法により上部電極層4を形成する。このとき、圧電薄膜層3の面積を下部電極層2の面積より小さくするとともに、上部電極層4の面積を圧電薄膜層3の面積よりも大きくすることによって、上部電極層4と下部電極層2を短絡させるようにすると生産性の観点から効率が良い。
このとき、圧電薄膜層3の上に直接Auを形成すると密着強度などが問題になる場合には、下地層にCrやTiなどを形成すれば良い。ここでは、Tiを20Åから100Åの膜厚になるように真空蒸着により形成することで十分な密着性が得られた。
以上のように、下部電極層2の上に圧電薄膜層3が形成されない領域を設け、その領域を上部電極層4が覆うように基板1の上に下部電極層2、圧電薄膜層3および上部電極層4を順次積層して形成することで上部電極層4と下部電極層2を短絡し、上部電極層4と下部電極層2を同電位に保つことができる。このような構成とすることによって、上部電極層4が帯電することによっておこる圧電薄膜層3の電界発生によって圧電薄膜層3の分極状態の変化を回避することが可能となる。
また、上部電極層4のパターンニングによって下部電極層2と短絡させることが困難な場合には、上部電極層4とは別に導電性接着剤を用いて上部電極層4と下部電極層2を接続することも可能であり、この導電性接着剤を用いて短絡することによって分極処理の直前に導電性接着剤を機械的に除去したり、エッチングによって剥離したりすることによって簡単に除去することが可能となり、所定の分極方向に高均質に揃えることができる圧電素子の製造方法を実現することができる。
また、導電性接着剤と同様の効果を発揮することができる別の方法としてワイヤボンディングを用いたり、導電性テープを用いて上部電極層4と下部電極層2を短絡することも可能である。これらの方法は圧電素子の用途、構造、コストなどの観点から適宜選択することが可能である。
このような構成とすることにより、圧電薄膜層3を形成した後、分極処理を行う工程の前に下部電極層2と上部電極層4を短絡させることで圧電薄膜層3を安定した分極状態で保持することができることから、分極処理において所定の分極方向に揃えることができる。
また、後の工程も含めて電界が圧電薄膜層3にかかった場合に圧電薄膜層3の一部が焦電効果による放電破壊が起こることがある。これに対して、下部電極層2と上部電極層4を短絡しておくことによって、この焦電効果による放電破壊を防止することが可能である。
さらに、急激な温度変化によっても圧電薄膜層3の一部が焦電効果による放電破壊が起こることがあり、これに対しても下部電極層2と上部電極層4を短絡しておくことによって、この焦電効果による放電破壊を防止することが可能である。
次に、第二の工程として、図5に示すように第一のレジスト膜5を形成する。そして図6に示すようにドライエッチングによって上部電極層4および圧電薄膜層3を下部電極層2に到達するまで加工した後、図7に示すように第一のレジスト膜5を除去する。このとき、ドライエッチングを用いてエッチングすることによって微細なパターンを高精度に加工することができることから小型で高精度な圧電素子を生産するときにはこのドライエッチングが好ましい。このドライエッチングは、平行平板型反応性イオンエッチングが最も一般的であり、この方法は真空にしたチャンバー内にエッチングをしたい被加工物を入れ、エッチングガスとして例えばCF4ガス;20sccm、Arガス;40sccmを導入する。この時の真空度は20〜30mmTorrが好ましい。
そして、ドライエッチング装置の上部電極と平行に置かれた被加工物ホルダーに高周波電力(700W)を加えると、エッチングガスはプラズマ化される。このプラズマ中でエッチング種が膜中に吸着されると、被加工物の表面で化学反応が起こり、その生成物は被加工物の表面から離脱することによってエッチングを行うことができる。このとき、下部電極層2と上部電極層4は短絡されているので、上部電極層2と下部電極層4の間には電界はかからず、圧電薄膜層3の分極状態は安定して保持されている。
その後、図8に示すように第二のレジスト膜6を形成した後、図9に示すように、酸あるいはアルカリ液を用いてエッチングするウエットエッチングによって上部電極層4および下部電極層2を短絡している部分の上部電極層4の一部をエッチング加工する。次に、図10に示すように第二のレジスト膜6を除去する。
ここで、エッチングには一般的に前述のドライエッチングとウエットエッチングがあり、ドライエッチングは微細形状の被加工物を高精度にエッチング加工できる技術であるが、焦電性を有する圧電薄膜などの材料の加工には加工ダメージなどの欠点も有している。一方、ウエットエッチングは加工ダメージは小さいがエッチングが等方的に進行することによってサイドエッチが生じることから、微細パターンの加工には適さない。このような特徴を組み合わせることによって高精度で高性能な圧電素子の製造方法を実現することができる。
なお、上部電極層4および下部電極層2を短絡させる部分を何処に形成するかについては圧電素子の形状と製造工程の観点から所定の任意の位置に形成することが可能である。
次に、第三の工程として、図11に示すように下部電極層2と上部電極層4に直流電圧を印加することによって分極処理を行う。このときの分極温度は圧電材料のキューリ点付近まで加熱して行うことが望ましい。
なお、分極温度の昇降温の際には下部電極層2と上部電極層4を短絡することにより、さらに焦電効果による分極状態の劣化を回避することができることから、より好ましい。
次に、第四の工程として、図12に示すように第三のレジスト膜7を個片化する圧電素子の形状になるように上部電極層4と圧電薄膜層3および下部電極層2の一部を覆うように形成する。
このとき、第三のレジスト膜7は上部電極層4と圧電薄膜層3を完全に被覆することになるので、後工程でのドライエッチングによっても放電破壊のダメージは比較的弱い。更に、この放電破壊によるダメージを防止するには第三のレジスト膜7に導電性を付与することによって防止することが可能である。
その後、図13に示すようにドライエッチングにより表出した下部電極層2をエッチングした後、図14に示すようにシリコンよりなる基板1をドライエッチングによりエッチングして圧電素子の個片に加工する。
このとき、下部電極層2をエッチングするときのガスを変えて、シリコンよりなる基板1をエッチングすることがより好ましく、エッチングガスを変えないでエッチングを行った場合には下部電極層2も横からサイドエッチングされる場合がある。例えば、下部電極層2をエッチングするガスとしてCF4やArによってエッチングを行い、シリコンからなる基板1をエッチングするガスとしてSF6、C4F8等のガスを用いることによって下部電極層2をエッチングして形成した圧電薄膜層3の下方の裾野部分を損傷することなく、シリコンからなる基板1のみを垂直下方に高精度にエッチングすることが可能になる。
なお、第四の工程をエッチングによって個片化する方法について説明してきたが、ダイシングによって切断加工することによっても個片化することも可能である。いずれの方法によって個片化するかは圧電素子の形状と生産性の観点から適宜選択すればよい。
次に、図15に示すように第三のレジスト膜7をUV/オゾンを用いて除去することにより、製造工程の途中における圧電薄膜層3への電界の発生を防止することにより、高精度に加工できるとともに高い圧電特性を確保できる圧電素子を製造することができる。
その後、例えば個片化された圧電素子をセラミック等の気密パッケージ内に接着剤等により固定し、下部電極層2および上部電極層4をワイヤボンディング等でそれぞれ配線することにより圧電フィルタ、圧電アクチュエータおよび各種センサ素子などの圧電デバイスを作製することができる。
なお、圧電薄膜層3の形成後に上部電極層4と下部電極層2を短絡するために、後工程でこの短絡部分を除去することが容易な導電性接着剤、カーボン、銅箔などを用いた導電性テープあるいはワイヤボンディングなどにより結線することで上部電極層4と下部電極層2を短絡する方法を行うことも可能である。
また、複数の圧電素子の上面電極層4と下部電極層2を並列に短絡することで、分極状態が変化することを回避することも可能である。
以上説明してきたように、本発明の実施の形態1の圧電素子の製造方法は分極工程の前に下部電極層2と上部電極層4を短絡させることにより安定した分極状態を保持することができることから、高い圧電特性を確保することができる圧電素子の製造方法を提供することができる。
(実施の形態2)
以下、本発明の実施の形態2における圧電素子の製造方法について、図面を参照しながら説明する。
以下、本発明の実施の形態2における圧電素子の製造方法について、図面を参照しながら説明する。
図16は本実施の形態2における圧電素子の製造方法を示すフローチャート、図17〜図21は製造工程を説明するための断面図である。本実施の形態2について、図16の製造工程を示すフローチャートに従って説明する。
本実施の形態2の圧電素子の製造方法において、特に実施の形態1と大きく異なっている点は、分極処理の後に下部電極層2と上部電極層4を再度短絡させることで、より分極後の分極状態を安定して保持できるとともに静電破壊、焦電破壊などの発生を防止するように構成したものである。その結果、分極処理の工程を通過した後も圧電素子が完成されるまで確実に分極状態を保持する製造方法を提供することができる。
本実施の形態2における圧電素子の製造方法においても、多数個取りの生産を考えた構成が生産性の観点から好ましく、それぞれの圧電素子の下部電極層2と上部電極層4を電気的に短絡接続する構成を基本としている。
また、第一の工程から第三の工程までの製造工程は実施の形態1と同様の製造工程によって製造することができる。従って、本実施の形態2における第一の工程〜第三の工程までの製造工程は実施の形態1の図2〜図11までと同様であるので、その説明を省略する。
次に、第四の工程として、図17に示すようにシリコンからなる基板1の表面に下部電極層2と上部電極層4を電気的に接続するように導電性接着剤などの導電体8の形成、カーボン、銅箔などを用いた導電性テープあるいはワイヤボンディングなどにより結線することで導電体8を形成して上部電極層4と下部電極層2を短絡する。これらの方法は後工程で短絡部分を断線処理する場合に速やか且つ容易に断線させることができる。
このような製造方法によって、基板1の上に形成される複数の圧電素子の上部電極層4と下部電極層2をそれぞれ結線することにより、基板1の上に形成した複数の圧電素子を容易に一括で短絡することが可能となり、製造工程の簡素化が図れる。
その後、図18に示すように第三のレジスト膜7を下部電極層2の一部を残して表面部分を覆うように形成する。
次に、図19に示すようにドライエッチングにより下部電極層2を基板1に到達するまでエッチングした後、図20に示すようにシリコンよりなる基板1をドライエッチングによりエッチングする。このエッチング方法は実施の形態1と同じ方法によってエッチングすることができる。
次に、図21に示すように第三のレジスト7をUV/オゾンを用いて洗浄を行う方法によって除去する。以上の工程により素子化された圧電素子をセラミック等の気密パッケージに接着剤等により固定し、下部電極層2および上部電極層4をワイヤボンディング等でそれぞれ配線した後、最後に上部電極層4と下部電極層2の短絡部分を断線処理することによって、それぞれの圧電素子を完成することができる。
本発明にかかる圧電素子の製造方法は、上部電極層が帯電することにより圧電薄膜層に電界が生じることから回避することができるため、所定の分極状態の劣化を防止したり、加工のダメージを防止することができることから高性能な圧電素子の製造方法として有用である。
1 基板
2 下部電極層
3 圧電薄膜層
4 上部電極層
5 第一のレジスト膜
6 第二のレジスト膜
7 第三のレジスト膜
8 導電体
2 下部電極層
3 圧電薄膜層
4 上部電極層
5 第一のレジスト膜
6 第二のレジスト膜
7 第三のレジスト膜
8 導電体
Claims (9)
- 基板の上に下部電極層、圧電薄膜層および上部電極層を順次積層する第一の工程と、エッチングにドライエッチングを含んでエッチング処理する第二の工程と、前記下部電極層と上部電極層の間に電圧を印加して分極処理する第三の工程と、それぞれの圧電素子に個片化処理する第四の工程を含む圧電素子の製造方法において、少なくともドライエッチングを行うときに下部電極層と上部電極層を短絡保持する圧電素子の製造方法。
- 第一の工程において、下部電極層と上部電極層の短絡を薄膜電極で形成する請求項1に記載の圧電素子の製造方法。
- 第一の工程において、圧電薄膜層の面積を下部電極層の面積より小さくするとともに、上部電極層の面積を圧電薄膜層の面積よりも大きくすることによって、上部電極層と下部電極層を短絡する請求項2に記載の圧電素子の製造方法。
- 第一の工程において、下部電極層と上部電極層との短絡を導電性接着剤で形成する請求項1に記載の圧電素子の製造方法。
- 第一の工程において、下部電極層と上部電極層の短絡をワイヤボンディングで形成する請求項1に記載の圧電素子の製造方法。
- 第一の工程において、下部電極層と上部電極層の短絡を導電性テープで形成する請求項1に記載の圧電素子の製造方法。
- 第二の工程において、ドライエッチングによって圧電素子の形状にエッチングを行った後、ウエットエッチングによって下部電極層と上部電極層の短絡を断線処理する請求項1に記載の圧電素子の製造方法。
- 第三の工程において、分極処理の直前に下部電極層と上部電極層の短絡を断線処理する請求項1に記載の圧電素子の製造方法。
- 第三の工程において、分極処理した後、再度上部電極層と下部電極層を短絡し、第四の工程において、個片化した後に下部電極層と上部電極層の短絡を断線処理する請求項1に記載の圧電素子の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005046749A JP2006237118A (ja) | 2005-02-23 | 2005-02-23 | 圧電素子の製造方法 |
DE112006000191.4T DE112006000191B4 (de) | 2005-02-23 | 2006-02-15 | Prozess zur Herstellung eines Piezoelektrischen Elements |
US11/813,551 US8006357B2 (en) | 2005-02-23 | 2006-02-15 | Process for fabricating piezoelectric element |
KR20077015924A KR100880306B1 (ko) | 2005-02-23 | 2006-02-15 | 압전 소자의 제조 방법 |
CNB2006800048076A CN100530735C (zh) | 2005-02-23 | 2006-02-15 | 压电元件的制造方法 |
PCT/JP2006/302619 WO2006090618A1 (ja) | 2005-02-23 | 2006-02-15 | 圧電素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005046749A JP2006237118A (ja) | 2005-02-23 | 2005-02-23 | 圧電素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006237118A true JP2006237118A (ja) | 2006-09-07 |
Family
ID=36927259
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005046749A Pending JP2006237118A (ja) | 2005-02-23 | 2005-02-23 | 圧電素子の製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8006357B2 (ja) |
JP (1) | JP2006237118A (ja) |
KR (1) | KR100880306B1 (ja) |
CN (1) | CN100530735C (ja) |
DE (1) | DE112006000191B4 (ja) |
WO (1) | WO2006090618A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010135595A (ja) * | 2008-12-05 | 2010-06-17 | Yamaha Corp | 圧電体素子及びその製造方法、並びに該圧電体素子を用いた角速度センサ |
JP2012155832A (ja) * | 2011-01-07 | 2012-08-16 | Nhk Spring Co Ltd | 圧電素子の製造方法、圧電素子、圧電アクチュエータ、及びヘッド・サスペンション |
JP2018154033A (ja) * | 2017-03-17 | 2018-10-04 | 株式会社リコー | 液体吐出ヘッド、液体吐出ヘッドの製造方法、液体吐出ユニット、および液体を吐出する装置 |
JP2019146095A (ja) * | 2018-02-23 | 2019-08-29 | パイオニア株式会社 | デバイス、圧電デバイス、及び電極パッド |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006237118A (ja) * | 2005-02-23 | 2006-09-07 | Matsushita Electric Ind Co Ltd | 圧電素子の製造方法 |
JP5265163B2 (ja) | 2007-09-27 | 2013-08-14 | 富士フイルム株式会社 | 圧電デバイスおよび液体吐出ヘッド |
JPWO2015076135A1 (ja) * | 2013-11-20 | 2017-03-16 | コニカミノルタ株式会社 | 薄膜圧電アクチュエータおよびその製造方法 |
NL2012419B1 (en) * | 2014-03-13 | 2016-01-06 | Novioscan B V | High voltage MEMS, and a portable ultrasound device comprising such a MEMS. |
US10355196B2 (en) * | 2016-02-10 | 2019-07-16 | Seiko Epson Corporation | Piezoelectric element, piezoelectric element application device, and method of manufacturing piezoelectric element |
GB2555835B (en) * | 2016-11-11 | 2018-11-28 | Novosound Ltd | Ultrasound transducer |
JP7191519B2 (ja) | 2017-03-03 | 2022-12-19 | キヤノン株式会社 | 圧電素子の製造方法、振動波モータの製造方法、光学機器の製造方法および電子機器の製造方法 |
DE102018200377A1 (de) * | 2018-01-11 | 2019-07-11 | Robert Bosch Gmbh | Verfahren zum Herstellen einer mikromechanischen Schichtstruktur |
US10777733B2 (en) * | 2018-11-28 | 2020-09-15 | Taiwan Semiconductor Manufacturing Company Ltd. | Method and apparatus for manufacturing semiconductor device |
CN111463343B (zh) * | 2019-01-22 | 2022-03-08 | 中国科学院上海硅酸盐研究所 | 一种适用于压电单晶材料的极化方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3909924A (en) * | 1974-03-27 | 1975-10-07 | Nat Semiconductor Corp | Method of fabrication of silicon pressure transducer sensor units |
JPS5432268A (en) * | 1977-08-17 | 1979-03-09 | Fujitsu Ltd | Etching method |
US5537863A (en) * | 1993-07-15 | 1996-07-23 | Nikon Corporation | Scanning probe microscope having a cantilever used therein |
US6308554B1 (en) * | 1994-03-12 | 2001-10-30 | Robert Bosch Gmbh | Electronic device having an acceleration-sensitive sensor |
JPH09214271A (ja) * | 1996-02-07 | 1997-08-15 | Matsushita Electric Ind Co Ltd | Sawデバイスの製造方法 |
JPH10104387A (ja) * | 1996-09-30 | 1998-04-24 | Toshiba Corp | 炉内検査装置 |
DE19742688C1 (de) * | 1997-09-26 | 1999-03-18 | Siemens Ag | Verfahren zur Herstellung eines Stapelaktors und Stapelaktor |
JP2000050391A (ja) * | 1998-07-31 | 2000-02-18 | Olympus Optical Co Ltd | 超音波トランスデューサーおよびその製造方法 |
JP3690135B2 (ja) | 1998-09-10 | 2005-08-31 | セイコーエプソン株式会社 | デバイスの製造方法 |
JP3368885B2 (ja) * | 2000-03-15 | 2003-01-20 | 株式会社村田製作所 | 弾性表面波装置の製造方法 |
WO2001075985A1 (fr) * | 2000-03-30 | 2001-10-11 | Fujitsu Limited | Actionneur piezoelectrique, son procede de fabrication et tete a jet d'encre dotee de cet actionneur |
US6705708B2 (en) * | 2001-02-09 | 2004-03-16 | Seiko Espon Corporation | Piezoelectric thin-film element, ink-jet head using the same, and method for manufacture thereof |
JP4434537B2 (ja) * | 2001-08-27 | 2010-03-17 | パナソニック株式会社 | 圧電機能部品 |
JP2003298137A (ja) * | 2002-04-05 | 2003-10-17 | Matsushita Electric Ind Co Ltd | 圧電機能部品の製造方法及びその製造装置 |
JP2003347303A (ja) * | 2002-05-28 | 2003-12-05 | Sony Corp | 半導体装置の製造方法 |
US7299528B2 (en) * | 2002-11-05 | 2007-11-27 | Lee David M | Method for forming a multi-frequency surface acoustic wave device |
KR100528350B1 (ko) * | 2004-02-27 | 2005-11-15 | 삼성전자주식회사 | 잉크젯 프린트헤드의 압전 액츄에이터 및 그 형성 방법 |
US7497962B2 (en) * | 2004-08-06 | 2009-03-03 | Canon Kabushiki Kaisha | Method of manufacturing liquid discharge head and method of manufacturing substrate for liquid discharge head |
JP2006237118A (ja) * | 2005-02-23 | 2006-09-07 | Matsushita Electric Ind Co Ltd | 圧電素子の製造方法 |
-
2005
- 2005-02-23 JP JP2005046749A patent/JP2006237118A/ja active Pending
-
2006
- 2006-02-15 CN CNB2006800048076A patent/CN100530735C/zh not_active Expired - Fee Related
- 2006-02-15 US US11/813,551 patent/US8006357B2/en not_active Expired - Fee Related
- 2006-02-15 KR KR20077015924A patent/KR100880306B1/ko not_active IP Right Cessation
- 2006-02-15 DE DE112006000191.4T patent/DE112006000191B4/de not_active Expired - Fee Related
- 2006-02-15 WO PCT/JP2006/302619 patent/WO2006090618A1/ja active Application Filing
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010135595A (ja) * | 2008-12-05 | 2010-06-17 | Yamaha Corp | 圧電体素子及びその製造方法、並びに該圧電体素子を用いた角速度センサ |
JP2012155832A (ja) * | 2011-01-07 | 2012-08-16 | Nhk Spring Co Ltd | 圧電素子の製造方法、圧電素子、圧電アクチュエータ、及びヘッド・サスペンション |
JP2018154033A (ja) * | 2017-03-17 | 2018-10-04 | 株式会社リコー | 液体吐出ヘッド、液体吐出ヘッドの製造方法、液体吐出ユニット、および液体を吐出する装置 |
JP2019146095A (ja) * | 2018-02-23 | 2019-08-29 | パイオニア株式会社 | デバイス、圧電デバイス、及び電極パッド |
Also Published As
Publication number | Publication date |
---|---|
CN101120455A (zh) | 2008-02-06 |
KR100880306B1 (ko) | 2009-01-28 |
DE112006000191T5 (de) | 2007-11-08 |
WO2006090618A1 (ja) | 2006-08-31 |
KR20070093102A (ko) | 2007-09-17 |
DE112006000191B4 (de) | 2015-08-20 |
US8006357B2 (en) | 2011-08-30 |
US20100125988A1 (en) | 2010-05-27 |
CN100530735C (zh) | 2009-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006237118A (ja) | 圧電素子の製造方法 | |
JP4492821B2 (ja) | 圧電素子 | |
WO2006013717A1 (ja) | 静電容量型超音波振動子、及びその製造方法 | |
US20180103323A1 (en) | Microphone and method for manufacturing the same | |
JP2004304490A (ja) | 薄膜圧電共振子の製造方法、薄膜圧電共振子の製造装置、薄膜圧電共振子および電子部品 | |
US20150325228A1 (en) | Ultrasonic transducer using ferroelectric polymer | |
US7834525B2 (en) | Thin film piezoelectric transformer and method of manufacturing the same | |
JPWO2008149741A1 (ja) | プラズマ処理装置のドライクリーニング方法 | |
Fuentes-Fernandez et al. | Optimization of Pb (Zr0. 53, Ti0. 47) O3 films for micropower generation using integrated cantilevers | |
JP4815743B2 (ja) | 圧電素子の製造方法 | |
JP5766027B2 (ja) | ドライエッチング方法及びデバイス製造方法 | |
CN102792477A (zh) | 具备pzt膜的传感器元件的制造方法 | |
WO2012086169A1 (ja) | 誘電体デバイスの製造方法及びアッシング方法 | |
JP2952159B2 (ja) | マイクロアクチュエータの製造方法 | |
JP2005235796A (ja) | 圧電薄膜素子の製造方法 | |
JP5800710B2 (ja) | 圧電素子の製造方法 | |
JP2008251889A (ja) | キャパシタの製造方法 | |
CN114698372B (zh) | 声波换能单元及其制作方法、声波换能器 | |
JPH11132873A (ja) | 圧電検出器及びその製造方法 | |
JP2006234443A (ja) | 圧電振動型慣性センサ及びその製造方法 | |
JP2011049419A (ja) | 圧電デバイスの製造方法 | |
JP2002289804A (ja) | 強誘電体薄膜デバイスの回復処理方法 | |
JP2007036125A (ja) | 半導体デバイス | |
JPH04340931A (ja) | アクティブデバイス | |
JPH06132578A (ja) | 積層型アクチュエーター |