JP2003298137A - 圧電機能部品の製造方法及びその製造装置 - Google Patents
圧電機能部品の製造方法及びその製造装置Info
- Publication number
- JP2003298137A JP2003298137A JP2002103284A JP2002103284A JP2003298137A JP 2003298137 A JP2003298137 A JP 2003298137A JP 2002103284 A JP2002103284 A JP 2002103284A JP 2002103284 A JP2002103284 A JP 2002103284A JP 2003298137 A JP2003298137 A JP 2003298137A
- Authority
- JP
- Japan
- Prior art keywords
- piezoelectric
- layer
- lower electrode
- voltage
- piezoelectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
(57)【要約】
【課題】 本発明は分極処理時に圧電層が破壊されない
圧電機能部品の製造方法を提供することを目的とする。 【解決手段】 基板の表面に少なくとも下部電極層、圧
電層及び上部電極層を順次積層形成し、上記上下部電極
層間に電圧を印加して圧電層の分極処理を行う際に、接
地電位に対して正もしくは負のどちらか一方にバイアス
された高周波電圧を印加して圧電層の分極処理を行う。
圧電機能部品の製造方法を提供することを目的とする。 【解決手段】 基板の表面に少なくとも下部電極層、圧
電層及び上部電極層を順次積層形成し、上記上下部電極
層間に電圧を印加して圧電層の分極処理を行う際に、接
地電位に対して正もしくは負のどちらか一方にバイアス
された高周波電圧を印加して圧電層の分極処理を行う。
Description
【０００１】
【発明の属する技術分野】本発明は例えばセンサ、アク
チュエータ、メモリ、光スイッチなどに用いられる圧電
機能部品の製造方法及びその製造装置に関するものであ
る。
チュエータ、メモリ、光スイッチなどに用いられる圧電
機能部品の製造方法及びその製造装置に関するものであ
る。
【０００２】
【従来の技術】従来の圧電機能部品は、基板の表面上に
順次、下部電極層、圧電層、上部電極層を積層形成した
ものである。そして上下部電極層に直流電圧を加えるこ
とで圧電層を分極処理して各種機能を発揮する構成とな
っていた。
順次、下部電極層、圧電層、上部電極層を積層形成した
ものである。そして上下部電極層に直流電圧を加えるこ
とで圧電層を分極処理して各種機能を発揮する構成とな
っていた。
【０００３】
【発明が解決しようとする課題】上記従来例において問
題となるのは、圧電機能性を最大限得るために圧電層に
分極処理を施す際に圧電機能部品が壊れやすいというこ
とであった。すなわち、圧電層は通常、結晶状態が完全
に単結晶状態ではないため、分極の方向が一揃えではな
く、圧電機能性が不安定な状態となるので、この分極方
向をそろえるために分極処理を行う。そして、分極処理
は温度が高い状態で行い、直流電圧を印加することが一
般的であるが、圧電機能部品の温度を上げ下げする際に
圧電層に焦電効果によって静電気が発生し、分極の劣化
さらには圧電機能部品の破壊を発生させることがあっ
た。また、直流電圧の印加の際に電界によって圧電層に
クラックが発生するという問題があった。
題となるのは、圧電機能性を最大限得るために圧電層に
分極処理を施す際に圧電機能部品が壊れやすいというこ
とであった。すなわち、圧電層は通常、結晶状態が完全
に単結晶状態ではないため、分極の方向が一揃えではな
く、圧電機能性が不安定な状態となるので、この分極方
向をそろえるために分極処理を行う。そして、分極処理
は温度が高い状態で行い、直流電圧を印加することが一
般的であるが、圧電機能部品の温度を上げ下げする際に
圧電層に焦電効果によって静電気が発生し、分極の劣化
さらには圧電機能部品の破壊を発生させることがあっ
た。また、直流電圧の印加の際に電界によって圧電層に
クラックが発生するという問題があった。
【０００４】そこで本発明は、上下部電極層間への電圧
のかけ方を制御して圧電層の分極処理時に破壊されるこ
とが無いように信頼性の高い分極処理を行う圧電機能部
品の製造方法及びその製造装置を提供することを目的と
するものである。
のかけ方を制御して圧電層の分極処理時に破壊されるこ
とが無いように信頼性の高い分極処理を行う圧電機能部
品の製造方法及びその製造装置を提供することを目的と
するものである。
【０００５】
【課題を解決するための手段】上記課題を解決するため
本発明は、基板の表面に少なくとも下部電極層、圧電層
及び上部電極層を順次積層形成し、上下電極層に電圧を
印加して圧電層の分極処理を行う際に、接地電位に対し
て正若しくは負のどちらか一方にバイアスされた高周波
電圧を印加して圧電層の分極処理を行うものであり、信
頼性の高い分極処理が行えることになる。
本発明は、基板の表面に少なくとも下部電極層、圧電層
及び上部電極層を順次積層形成し、上下電極層に電圧を
印加して圧電層の分極処理を行う際に、接地電位に対し
て正若しくは負のどちらか一方にバイアスされた高周波
電圧を印加して圧電層の分極処理を行うものであり、信
頼性の高い分極処理が行えることになる。
【０００６】
【発明の実施の形態】本発明の請求項１に記載の発明
は、基板の表面に少なくとも下部電極層、圧電層及び上
部電極層を順次積層形成し、上下部電極層に電圧を印加
して圧電層の分極処理を行う際に、接地電位に対して正
若しくは負のどちらか一方にバイアスされた高周波電圧
を印加して電圧層の分極処理を行う電圧機能部品の製造
方法であって、接地電位に対して正若しくは負方向のど
ちらか一方にバイアスされた高周波電圧を印加すること
で圧電層の分極処理を行う際に破壊等の原因となるピン
ホール、不純物等による圧電層中の低抵抗成分を除去す
ることにより、圧電層自身への急激な電界印加を抑制し
ながら分極が可能となり、更に圧電層への長時間の連続
的な電流の漏洩を防止し圧電機能部品の発熱を抑制しな
がら分極が可能となり、圧電機能部品の破壊が無く高電
界で分極が可能となるという効果を有する。
は、基板の表面に少なくとも下部電極層、圧電層及び上
部電極層を順次積層形成し、上下部電極層に電圧を印加
して圧電層の分極処理を行う際に、接地電位に対して正
若しくは負のどちらか一方にバイアスされた高周波電圧
を印加して電圧層の分極処理を行う電圧機能部品の製造
方法であって、接地電位に対して正若しくは負方向のど
ちらか一方にバイアスされた高周波電圧を印加すること
で圧電層の分極処理を行う際に破壊等の原因となるピン
ホール、不純物等による圧電層中の低抵抗成分を除去す
ることにより、圧電層自身への急激な電界印加を抑制し
ながら分極が可能となり、更に圧電層への長時間の連続
的な電流の漏洩を防止し圧電機能部品の発熱を抑制しな
がら分極が可能となり、圧電機能部品の破壊が無く高電
界で分極が可能となるという効果を有する。
【０００７】請求項２に記載の発明は、基板の表面に少
なくとも下部電極層、圧電層及び上部電極層を順次積層
形成し、上下部電極層に電圧を印加して圧電層の分極処
理を行う際に、初めに高周波電圧を印加し、次に上下部
電極層間に直流の電圧を加えることで圧電層の分極処理
を行う圧電機能部品の製造方法であって、高周波電圧を
印加することで圧電層の分極処理を行う際に破壊等の原
因となるピンホール、不純物等による圧電層中の低抵抗
成分を初めに除去し、その後直流電界により分極処理を
行うことで、破壊無く高電界で分極処理が可能となると
いう効果を有する。
なくとも下部電極層、圧電層及び上部電極層を順次積層
形成し、上下部電極層に電圧を印加して圧電層の分極処
理を行う際に、初めに高周波電圧を印加し、次に上下部
電極層間に直流の電圧を加えることで圧電層の分極処理
を行う圧電機能部品の製造方法であって、高周波電圧を
印加することで圧電層の分極処理を行う際に破壊等の原
因となるピンホール、不純物等による圧電層中の低抵抗
成分を初めに除去し、その後直流電界により分極処理を
行うことで、破壊無く高電界で分極処理が可能となると
いう効果を有する。
【０００８】請求項３に記載の発明は、基板の表面に少
なくとも下部電極層、圧電層及び上部電極層を順次積層
形成し、上下部電極層に電圧を印加して圧電層の分極処
理を行う際に、初めに高周波電圧を印加し、次に上下部
電極層間を短絡した状態で圧電機能部品の温度を上げ、
次に上下部電極層間に直流の電圧を加え、次に、上下部
電極層間を短絡した状態で圧電機能部品の温度を下げる
ことで圧電層の分極処理を行う圧電機能部品の製造方法
であって、高周波電圧を印加することで圧電層の分極処
理を行う際に破壊等の原因となるピンホール、不純物等
による圧電層中の低抵抗成分を初めに除去し、その後分
極処理前後の温度昇降時に上部電極層と下部電極層を短
絡することにより、温度昇降に伴う焦電作用による分極
の劣化を防ぎ、且つ高速に温度昇降が可能となる効果を
有し、更に分極の熱振動に対する劣化が少ない高信頼性
を有する圧電機能部品が得られるという効果を有する。
なくとも下部電極層、圧電層及び上部電極層を順次積層
形成し、上下部電極層に電圧を印加して圧電層の分極処
理を行う際に、初めに高周波電圧を印加し、次に上下部
電極層間を短絡した状態で圧電機能部品の温度を上げ、
次に上下部電極層間に直流の電圧を加え、次に、上下部
電極層間を短絡した状態で圧電機能部品の温度を下げる
ことで圧電層の分極処理を行う圧電機能部品の製造方法
であって、高周波電圧を印加することで圧電層の分極処
理を行う際に破壊等の原因となるピンホール、不純物等
による圧電層中の低抵抗成分を初めに除去し、その後分
極処理前後の温度昇降時に上部電極層と下部電極層を短
絡することにより、温度昇降に伴う焦電作用による分極
の劣化を防ぎ、且つ高速に温度昇降が可能となる効果を
有し、更に分極の熱振動に対する劣化が少ない高信頼性
を有する圧電機能部品が得られるという効果を有する。
【０００９】請求項４に記載の発明は、圧電層及び上部
電極層が下部電極層より一回り小さくした請求項１に記
載の圧電機能部品の製造方法であって、基板を除去する
ことなく上下部電極層を得ることが可能となるという効
果を有し、更に端面での上下部電極層間の短絡を抑制す
ることが可能となるという効果を有する。
電極層が下部電極層より一回り小さくした請求項１に記
載の圧電機能部品の製造方法であって、基板を除去する
ことなく上下部電極層を得ることが可能となるという効
果を有し、更に端面での上下部電極層間の短絡を抑制す
ることが可能となるという効果を有する。
【００１０】請求項５に記載の発明は、基板の表面に少
なくとも下部電極層、圧電層及び上部電極層を順次積層
形成し、次に上部電極層上に第一のレジスト膜を形成
し、その後ドライエッチングで第一のレジスト膜の外周
を圧電層の下部までエッチングし、次に上部第一のレジ
スト膜を剥離し、次に圧電層及び上部電極層を覆う第二
のレジスト膜を形成し、その後この第二のレジスト膜に
よって覆われていない圧電層及び基板をドライエッチン
グしてなる圧電機能部品の製造方法であって、上下部電
極層間の短絡を抑制し、サブミクロンの形状を精度良く
作製することが可能となるという効果を有する。
なくとも下部電極層、圧電層及び上部電極層を順次積層
形成し、次に上部電極層上に第一のレジスト膜を形成
し、その後ドライエッチングで第一のレジスト膜の外周
を圧電層の下部までエッチングし、次に上部第一のレジ
スト膜を剥離し、次に圧電層及び上部電極層を覆う第二
のレジスト膜を形成し、その後この第二のレジスト膜に
よって覆われていない圧電層及び基板をドライエッチン
グしてなる圧電機能部品の製造方法であって、上下部電
極層間の短絡を抑制し、サブミクロンの形状を精度良く
作製することが可能となるという効果を有する。
【００１１】請求項６に記載の発明は、高周波電圧は電
界強度が１６ｋＶ／ｃｍ〜２００ｋＶ／ｃｍである請求
項１に記載の圧電機能部品の製造方法であって、圧電層
中のピンホール、不純物等による低抵抗成分を圧電機能
部品を破壊することなく除去するという効果を有する。
界強度が１６ｋＶ／ｃｍ〜２００ｋＶ／ｃｍである請求
項１に記載の圧電機能部品の製造方法であって、圧電層
中のピンホール、不純物等による低抵抗成分を圧電機能
部品を破壊することなく除去するという効果を有する。
【００１２】請求項７に記載の発明は、直流電圧は基板
直上の下部電圧層が圧電層上の上部電極層より高電位で
あり、１６ｋＶ／ｃｍ〜２００ｋＶ／ｃｍの高周波信号
の実効電圧値以下である信号である請求項１に記載の圧
電機能部品の製造方法であって、圧電機能部品を破壊す
ることなく分極が可能で、高い圧電定数が得られるとい
う効果を有する。
直上の下部電圧層が圧電層上の上部電極層より高電位で
あり、１６ｋＶ／ｃｍ〜２００ｋＶ／ｃｍの高周波信号
の実効電圧値以下である信号である請求項１に記載の圧
電機能部品の製造方法であって、圧電機能部品を破壊す
ることなく分極が可能で、高い圧電定数が得られるとい
う効果を有する。
【００１３】請求項８に記載の発明は、電圧層の分極処
理は分極処理時の最大電圧までランプ状若しくは少なく
とも２回以上のステップ状またはステップ状とランプ状
を複合させて圧電層に電界を印加する請求項１に記載の
圧電機能部品の製造方法であって、分極時の急激な格子
歪によるクラックを防止するという効果を有する。
理は分極処理時の最大電圧までランプ状若しくは少なく
とも２回以上のステップ状またはステップ状とランプ状
を複合させて圧電層に電界を印加する請求項１に記載の
圧電機能部品の製造方法であって、分極時の急激な格子
歪によるクラックを防止するという効果を有する。
【００１４】請求項９に記載の発明は、少なくとも一対
の上下部電極層と圧電層を有する圧電機能部品におい
て、この圧電層に分極処理を行う際に、高周波電源、整
流回路、三分岐スイッチ、加熱源を少なくともそれぞれ
一つ持ち、初めに上記圧電機能部品の上下部電極層に高
周波電源のみが接続されるよう三分岐スイッチを切り替
えて所定の高周波電圧を印加し、次に三分岐スイッチを
切り替えて上下部電極層間が短絡するようにした状態で
加熱源を昇温させて圧電機能部品が所定の温度になるま
で加熱し、次に三分岐スイッチを切り替えて高周波電源
と整流回路が直列に上下部電極層間に接続された状態
で、高周波電源に所定の電圧を発生させ、次に、三分岐
スイッチを切り替えて上下部電極層間が短絡するように
した状態で加熱源を降温させて圧電機能部品の温度を下
げるようにする圧電機能部品の製造装置であって、分極
処理時に温度をかけることにより圧電層の使用温度また
は動作温度の上昇に伴う熱振動による分極劣化を抑制す
る効果を有し、更に分極処理時の温度履歴による焦電効
果を無効化することで、圧電層への分極劣化を防止し信
頼性のよい圧電機能部品を得ることができるという効果
を有する。
の上下部電極層と圧電層を有する圧電機能部品におい
て、この圧電層に分極処理を行う際に、高周波電源、整
流回路、三分岐スイッチ、加熱源を少なくともそれぞれ
一つ持ち、初めに上記圧電機能部品の上下部電極層に高
周波電源のみが接続されるよう三分岐スイッチを切り替
えて所定の高周波電圧を印加し、次に三分岐スイッチを
切り替えて上下部電極層間が短絡するようにした状態で
加熱源を昇温させて圧電機能部品が所定の温度になるま
で加熱し、次に三分岐スイッチを切り替えて高周波電源
と整流回路が直列に上下部電極層間に接続された状態
で、高周波電源に所定の電圧を発生させ、次に、三分岐
スイッチを切り替えて上下部電極層間が短絡するように
した状態で加熱源を降温させて圧電機能部品の温度を下
げるようにする圧電機能部品の製造装置であって、分極
処理時に温度をかけることにより圧電層の使用温度また
は動作温度の上昇に伴う熱振動による分極劣化を抑制す
る効果を有し、更に分極処理時の温度履歴による焦電効
果を無効化することで、圧電層への分極劣化を防止し信
頼性のよい圧電機能部品を得ることができるという効果
を有する。
【００１５】以下本発明の一実施の形態を添付図面に従
って説明する。図１は本実施の形態による圧電機能部品
の製造方法の流れを説明したものであるが、実際の製造
順序を図２〜図１２を用いて説明する。
って説明する。図１は本実施の形態による圧電機能部品
の製造方法の流れを説明したものであるが、実際の製造
順序を図２〜図１２を用いて説明する。
【００１６】初めに、図２に示すようにシリコンからな
る基板１の表面上にＳｉとの密着層としてＴｉのバッフ
ァ層２を形成する。本実施の形態では１０〜２００Å程
度で十分な密着性が得られている。これを形成する方法
としては真空蒸着やＤＣ若しくはＲＦのマグネトロンス
パッタ装置を用いることが代表的である。
る基板１の表面上にＳｉとの密着層としてＴｉのバッフ
ァ層２を形成する。本実施の形態では１０〜２００Å程
度で十分な密着性が得られている。これを形成する方法
としては真空蒸着やＤＣ若しくはＲＦのマグネトロンス
パッタ装置を用いることが代表的である。
【００１７】次に図３に示すように下部電極層３として
Ｐｔ若しくはＰｔとＴｉの合金層またはＰｔとＴｉの積
層金属をＰｔが＜１１１＞方向に結晶配向するように形
成する。これを形成する方法としてはＤＣ若しくはＲＦ
のマグネトロンスパッタリングなどの方法によって形成
する。
Ｐｔ若しくはＰｔとＴｉの合金層またはＰｔとＴｉの積
層金属をＰｔが＜１１１＞方向に結晶配向するように形
成する。これを形成する方法としてはＤＣ若しくはＲＦ
のマグネトロンスパッタリングなどの方法によって形成
する。
【００１８】次に図４に示すように圧電層４としてＰｂ
（Ｚｒ1-xＴｉx）Ｏ3を＜００１＞方向に結晶配向する
ようにスパッタリングなどの方法により形成する。次に
図５に示すように上部電極層５としてＡｕをスパッタリ
ング、真空蒸着などの方法により形成する。Ａｕを直接
形成した場合に密着強度などが問題になる場合は、Ａｕ
を形成する前にＣｒやＴｉなどを薄く形成しておけば良
い。実験ではＴｉを２０から１００Å程度、真空蒸着に
より形成することで十分な密着性が得られた。
（Ｚｒ1-xＴｉx）Ｏ3を＜００１＞方向に結晶配向する
ようにスパッタリングなどの方法により形成する。次に
図５に示すように上部電極層５としてＡｕをスパッタリ
ング、真空蒸着などの方法により形成する。Ａｕを直接
形成した場合に密着強度などが問題になる場合は、Ａｕ
を形成する前にＣｒやＴｉなどを薄く形成しておけば良
い。実験ではＴｉを２０から１００Å程度、真空蒸着に
より形成することで十分な密着性が得られた。
【００１９】次に図６に示すように第一のレジスト７を
形成する。次に図７に示すようにドライエッチングによ
って上部電極層５及び圧電層４を加工する。次に図８に
示すように、第一のレジスト膜７を剥離する。
形成する。次に図７に示すようにドライエッチングによ
って上部電極層５及び圧電層４を加工する。次に図８に
示すように、第一のレジスト膜７を剥離する。
【００２０】次に、図９に示すように第二のレジスト膜
８を形成するが、その外周部は前記ドライエッチングに
よりエッチングされた上部電極層５と、圧電層３の垂直
下方から外方に残る表面部分を覆うように形成する。そ
して次に図１０に示すようにドライエッチングにより、
下部電極層３及び密着層２を基板１に到達するまでエッ
チングする。
８を形成するが、その外周部は前記ドライエッチングに
よりエッチングされた上部電極層５と、圧電層３の垂直
下方から外方に残る表面部分を覆うように形成する。そ
して次に図１０に示すようにドライエッチングにより、
下部電極層３及び密着層２を基板１に到達するまでエッ
チングする。
【００２１】次に図１１に示すように、シリコンよりな
る基板１をドライエッチングによりエッチングする。こ
のとき、図１０における圧電層４、下部電極層３及びバ
ッファ層２をエッチングしたときのガスとはエッチング
ガスを変えて、シリコンよりなる基板１をエッチングす
る。エッチングガスを変えない場合は、圧電層４、下部
電極層３及びバッファ層２も横からエッチングされてし
まう。また、例えば、圧電層４、下部電極層３及びバッ
ファ層２をエッチングするガスをＣＦ4やＡｒによって
行い、基板１をエッチングするガスをＳＦ6、Ｏ2、Ｃ4
Ｆ8等のガスを使うことにより、圧電層４、下部電極層
３及びバッファ層２をエッチングした後、形成した圧電
層３の下方の裾野部を損なうことなく、基板１のみを垂
直下方にエッチングすることが可能になる。
る基板１をドライエッチングによりエッチングする。こ
のとき、図１０における圧電層４、下部電極層３及びバ
ッファ層２をエッチングしたときのガスとはエッチング
ガスを変えて、シリコンよりなる基板１をエッチングす
る。エッチングガスを変えない場合は、圧電層４、下部
電極層３及びバッファ層２も横からエッチングされてし
まう。また、例えば、圧電層４、下部電極層３及びバッ
ファ層２をエッチングするガスをＣＦ4やＡｒによって
行い、基板１をエッチングするガスをＳＦ6、Ｏ2、Ｃ4
Ｆ8等のガスを使うことにより、圧電層４、下部電極層
３及びバッファ層２をエッチングした後、形成した圧電
層３の下方の裾野部を損なうことなく、基板１のみを垂
直下方にエッチングすることが可能になる。
【００２２】次に図１２に示すように第二のレジスト膜
８を酸素アッシングなどの方法によって除去する。これ
らの工程を得て素子化された圧電機能部品をセラミック
等の気密の十分確保されたパッケージに接着材等により
固定し、上下部電極層３，５をワイヤーボンディング等
でそれぞれ配線し電極を取る。
８を酸素アッシングなどの方法によって除去する。これ
らの工程を得て素子化された圧電機能部品をセラミック
等の気密の十分確保されたパッケージに接着材等により
固定し、上下部電極層３，５をワイヤーボンディング等
でそれぞれ配線し電極を取る。
【００２３】次に、図１３（ａ）〜（ｃ）に高周波電圧
印加によるピンホール及び低抵抗成分除去工程の電界印
加の実施の形態を示す。高周波電圧としては、接地面に
対して正若しくは負のどちらか一方にバイアスされた高
周波の正弦波若しくは矩形波または三角波を用いること
が効果的である。ピンホールは通常成膜時等の異物混入
が主要因であり、その異物を起点として圧電層４である
Ｐｂ（Ｚｒ1-xＴｉx）Ｏ3が成長するため、絶縁耐圧が
減少するのである。また、低抵抗成分は主に薄膜の粒界
等に介在する。
印加によるピンホール及び低抵抗成分除去工程の電界印
加の実施の形態を示す。高周波電圧としては、接地面に
対して正若しくは負のどちらか一方にバイアスされた高
周波の正弦波若しくは矩形波または三角波を用いること
が効果的である。ピンホールは通常成膜時等の異物混入
が主要因であり、その異物を起点として圧電層４である
Ｐｂ（Ｚｒ1-xＴｉx）Ｏ3が成長するため、絶縁耐圧が
減少するのである。また、低抵抗成分は主に薄膜の粒界
等に介在する。
【００２４】これは成膜時ペロプスカイト構造を取らな
かったＰｂＯやＰｂＯ2等のＰｂを主体とした酸化物が
主であり、圧電層４のＰｂ（Ｚｒ1-xＴｉx）Ｏ3の薄膜
より高誘電率材料である。このため本実施の形態のよう
なキャパシタ構造をとった薄膜構成の上下部電極層３，
５間に図のような高周波の正弦波または矩形波または三
角波の電界を印刷する際、低抵抗成分及び高誘電率層に
効率よく電流が流れ低電界にてピンホール等の低抵抗成
分除去が可能となるのである。
かったＰｂＯやＰｂＯ2等のＰｂを主体とした酸化物が
主であり、圧電層４のＰｂ（Ｚｒ1-xＴｉx）Ｏ3の薄膜
より高誘電率材料である。このため本実施の形態のよう
なキャパシタ構造をとった薄膜構成の上下部電極層３，
５間に図のような高周波の正弦波または矩形波または三
角波の電界を印刷する際、低抵抗成分及び高誘電率層に
効率よく電流が流れ低電界にてピンホール等の低抵抗成
分除去が可能となるのである。
【００２５】次に高周波電圧を印加する際の上下部電極
層３，５の電位について説明する。図１４は上部電極層
５を接地電位としたときに、圧電層４の電界に対する圧
電定数ｄ３１推移を示したものである。圧電定数は上部
電極層５を接地電位とした際、下部電極層３に正方向の
電界を印加した際に、電界に対する圧電定数の変化が少
なく安定であることから、低抵抗成分除去工程及び分極
制御工程においては下部電極層３を正方向、上部電極層
５を接地電位として実施した。尚下部電極層３を接地電
位、上部電極層５を負方向とした際も同様の効果が得ら
れることは容易に類推できる。
層３，５の電位について説明する。図１４は上部電極層
５を接地電位としたときに、圧電層４の電界に対する圧
電定数ｄ３１推移を示したものである。圧電定数は上部
電極層５を接地電位とした際、下部電極層３に正方向の
電界を印加した際に、電界に対する圧電定数の変化が少
なく安定であることから、低抵抗成分除去工程及び分極
制御工程においては下部電極層３を正方向、上部電極層
５を接地電位として実施した。尚下部電極層３を接地電
位、上部電極層５を負方向とした際も同様の効果が得ら
れることは容易に類推できる。
【００２６】次に印加する高周波電圧の電界強度を示
す。図１４に示しているｄ３１の電圧依存性から分かる
ように、実験で実施した上部電極層５を接地電位として
下部電極層３に正方向の電位を与え分極する際は、分極
反転電界は１６ｋＶ／ｃｍ以下の電界では分極方向が十
分に揃わないため、分極時はこの電界強度以上の電界に
て分極制御を行うことが必要となり、高周波電圧の印加
は分極制御時に効率よく電界が印加されるように、また
低抵抗成分の混入に伴う電界印加時の異常な発熱による
素子の破壊を防ぐことを目的とするため、少なくとも分
極制御時と同一極性でかつ分極制御時の電界強度以上の
電界を印加する必要がある。また、２００ｋＶ／ｃｍ以
上の電界強度を印加すると発熱により圧電層４自身若し
くは上下部電極層３，５が破壊されるため、これらの間
の電界強度にて処理する必要がある。実験では２４０ｋ
Ｖ／ｃｍ印加時に発熱による上部電極層５及び圧電層４
の破壊を確認した。
す。図１４に示しているｄ３１の電圧依存性から分かる
ように、実験で実施した上部電極層５を接地電位として
下部電極層３に正方向の電位を与え分極する際は、分極
反転電界は１６ｋＶ／ｃｍ以下の電界では分極方向が十
分に揃わないため、分極時はこの電界強度以上の電界に
て分極制御を行うことが必要となり、高周波電圧の印加
は分極制御時に効率よく電界が印加されるように、また
低抵抗成分の混入に伴う電界印加時の異常な発熱による
素子の破壊を防ぐことを目的とするため、少なくとも分
極制御時と同一極性でかつ分極制御時の電界強度以上の
電界を印加する必要がある。また、２００ｋＶ／ｃｍ以
上の電界強度を印加すると発熱により圧電層４自身若し
くは上下部電極層３，５が破壊されるため、これらの間
の電界強度にて処理する必要がある。実験では２４０ｋ
Ｖ／ｃｍ印加時に発熱による上部電極層５及び圧電層４
の破壊を確認した。
【００２７】また図１５（ａ）〜（ｃ）は分極制御時の
電界と温度の時間プロファイルを示す。分極時には直流
電界を用い、電界強度は低抵抗成分除去工程にて用いた
電界強度以下である必要がある。電界印加時は０．４Ｖ
／ｓｅｃのランプ制御にて２０ｋＶ／ｃｍ〜８０ｋＶ／
ｃｍまで段階的に印加することにより、分極時の圧電層
４の急激な格子歪を抑制しクラック等の破壊なしで高電
界にて分極処理が可能となり、電界依存性が少なく高い
圧電性を有した圧電機能部品を実現することが可能とな
るのである。
電界と温度の時間プロファイルを示す。分極時には直流
電界を用い、電界強度は低抵抗成分除去工程にて用いた
電界強度以下である必要がある。電界印加時は０．４Ｖ
／ｓｅｃのランプ制御にて２０ｋＶ／ｃｍ〜８０ｋＶ／
ｃｍまで段階的に印加することにより、分極時の圧電層
４の急激な格子歪を抑制しクラック等の破壊なしで高電
界にて分極処理が可能となり、電界依存性が少なく高い
圧電性を有した圧電機能部品を実現することが可能とな
るのである。
【００２８】この際の電界の印加方法として、図１５
（ａ），（ｂ）に示すように十分に時間を取ったランプ
状にて所定の電界まで電界を印加する方法若しくは、図
１５（ｃ）に示すようにランプ制御なしに段階状に徐々
に電界を印加する方法により圧電層４に徐々に電界を印
加していく際にも同様の効果が得られることは容易に類
推できる。実験では初期から電界を印加した際には８０
ｋＶ／ｃｍの電界強度ではクラックが生じたが、上記プ
ロファイルにて分極制御を行った際は８０ｋＶ／ｃｍで
も圧電層４にクラックが無く処理が可能となった。
（ａ），（ｂ）に示すように十分に時間を取ったランプ
状にて所定の電界まで電界を印加する方法若しくは、図
１５（ｃ）に示すようにランプ制御なしに段階状に徐々
に電界を印加する方法により圧電層４に徐々に電界を印
加していく際にも同様の効果が得られることは容易に類
推できる。実験では初期から電界を印加した際には８０
ｋＶ／ｃｍの電界強度ではクラックが生じたが、上記プ
ロファイルにて分極制御を行った際は８０ｋＶ／ｃｍで
も圧電層４にクラックが無く処理が可能となった。
【００２９】また、図１５には分極処理時の温度プロフ
ァイルも併記している。分極処理時に温度を上げる効果
としては高温動作時の圧電機能部品の信頼性向上が上げ
られるが、分極処理時に温度を加える際、Ｐｂ（Ｚｒ
1-xＴｉx）Ｏ3は圧電特性とともに焦電特性も保有して
いるため、温度変化により分極の緩和が生じることが類
推できる。通常、分極処理の際分極方向と逆の向きに焦
電荷が発生する方向の温度変化を緩やかにすることによ
り、焦電荷の影響を回避するが、本発明では温度の昇降
の際上下電極間を短絡若しくは分極制御回路に組み込ん
だ状態とすることにより温度変化を急激に変化させるこ
とを可能とした。これにより工程時間の短縮が可能とな
った。
ァイルも併記している。分極処理時に温度を上げる効果
としては高温動作時の圧電機能部品の信頼性向上が上げ
られるが、分極処理時に温度を加える際、Ｐｂ（Ｚｒ
1-xＴｉx）Ｏ3は圧電特性とともに焦電特性も保有して
いるため、温度変化により分極の緩和が生じることが類
推できる。通常、分極処理の際分極方向と逆の向きに焦
電荷が発生する方向の温度変化を緩やかにすることによ
り、焦電荷の影響を回避するが、本発明では温度の昇降
の際上下電極間を短絡若しくは分極制御回路に組み込ん
だ状態とすることにより温度変化を急激に変化させるこ
とを可能とした。これにより工程時間の短縮が可能とな
った。
【００３０】図１６に本実施の形態に用いた分極制御装
置の一例を示す。図１６のように高周波電源９、整流回
路１０、平坦化回路１１、安定化回路１２を含む直流安
定化回路を有した分極制御回路と直流バイアス回路１３
を有した低抵抗成分除去回路を三分岐スイッチ及びスイ
ッチ１４，１５，１６により切り替える機能を有し、圧
電層４に分極処理を行う際に初めに上記圧電機能部品の
上下部電極層３，５に高周波電源と直流バイアス回路の
みが接続されるよう図中のスイッチ１４，１５，１６を
それぞれＢ，Ｄ，Ｆと切り替えて所定の高周波電圧を印
加し、次に圧電機能部品側のスイッチ１５，１６をＥ，
Ｅと繋がるように切り替えて上下部電極層３，５間が短
絡するようにした状態で加熱源を昇温させて圧電機能部
品が所定の温度になるまで加熱し、次に各スイッチ１４
〜１６をＡ，Ｃ，Ｆと接続し、高周波電源９と整流回路
１０が直列に上下部電極層３，５間に接続された状態
で、高周波電源に所定の電圧を発生させ、次に圧電機能
部品側スイッチ１５，１６をＥ，Ｅと接続し上下部電極
層３，５間が短絡するようにした状態で加熱源を降温さ
せて圧電機能部品の温度を下げるように制御する。図１
７は本実施の形態に用いた分極制御システムの一例であ
る。１７はパソコン、１８はシグナルジェネレータ、１
９はパワーアンプ、２０はオシロスコープ、２１は恒温
槽、２２は保護回路、２３は圧電機能部品、１５，１６
はスイッチである。
置の一例を示す。図１６のように高周波電源９、整流回
路１０、平坦化回路１１、安定化回路１２を含む直流安
定化回路を有した分極制御回路と直流バイアス回路１３
を有した低抵抗成分除去回路を三分岐スイッチ及びスイ
ッチ１４，１５，１６により切り替える機能を有し、圧
電層４に分極処理を行う際に初めに上記圧電機能部品の
上下部電極層３，５に高周波電源と直流バイアス回路の
みが接続されるよう図中のスイッチ１４，１５，１６を
それぞれＢ，Ｄ，Ｆと切り替えて所定の高周波電圧を印
加し、次に圧電機能部品側のスイッチ１５，１６をＥ，
Ｅと繋がるように切り替えて上下部電極層３，５間が短
絡するようにした状態で加熱源を昇温させて圧電機能部
品が所定の温度になるまで加熱し、次に各スイッチ１４
〜１６をＡ，Ｃ，Ｆと接続し、高周波電源９と整流回路
１０が直列に上下部電極層３，５間に接続された状態
で、高周波電源に所定の電圧を発生させ、次に圧電機能
部品側スイッチ１５，１６をＥ，Ｅと接続し上下部電極
層３，５間が短絡するようにした状態で加熱源を降温さ
せて圧電機能部品の温度を下げるように制御する。図１
７は本実施の形態に用いた分極制御システムの一例であ
る。１７はパソコン、１８はシグナルジェネレータ、１
９はパワーアンプ、２０はオシロスコープ、２１は恒温
槽、２２は保護回路、２３は圧電機能部品、１５，１６
はスイッチである。
【００３１】尚、本実施の形態では、基板１上に下部電
極層３、圧電層４、上部電極層５を成膜したのちフォト
リソグラフィー工程を得て素子化し、その後上下部電極
層３，５から端子を取り出し分極制御を行ったが、ウェ
ハー状態にて一度に分極制御を行うことも可能である。
極層３、圧電層４、上部電極層５を成膜したのちフォト
リソグラフィー工程を得て素子化し、その後上下部電極
層３，５から端子を取り出し分極制御を行ったが、ウェ
ハー状態にて一度に分極制御を行うことも可能である。
【００３２】
【発明の効果】以上のように本発明によれば、基板の表
面に少なくとも下部電極層、圧電層及び上部電極層を順
次積層形成し、上下部電極層に電圧を印加して圧電層の
分極処理を行う際に、初めに高周波電圧を印加して圧電
層の分極処理を行う圧電機能部品の製造方法であって、
ピンホール、不純物等による圧電層中の低抵抗成分の除
去、焦電効果に伴う分極状態の変化低減及び高温時の熱
振動に伴う分極劣化の低減、分極状態の安定化、高圧電
定数化という効果を有し、信頼性の高い分極処理を行う
ことが可能になるのである。
面に少なくとも下部電極層、圧電層及び上部電極層を順
次積層形成し、上下部電極層に電圧を印加して圧電層の
分極処理を行う際に、初めに高周波電圧を印加して圧電
層の分極処理を行う圧電機能部品の製造方法であって、
ピンホール、不純物等による圧電層中の低抵抗成分の除
去、焦電効果に伴う分極状態の変化低減及び高温時の熱
振動に伴う分極劣化の低減、分極状態の安定化、高圧電
定数化という効果を有し、信頼性の高い分極処理を行う
ことが可能になるのである。
【００３３】また、本発明は圧電層を利用する他の圧電
機能部品、例えばセンサ、アクチュエータ、メモリ、光
スイッチなど圧電層の両側に電極を構成し、これら電極
に電圧を加えることで発生する圧電層の特性変化、例え
ば歪み、誘電率変化の現象を利用する部品のすべてに応
用できるものである。
機能部品、例えばセンサ、アクチュエータ、メモリ、光
スイッチなど圧電層の両側に電極を構成し、これら電極
に電圧を加えることで発生する圧電層の特性変化、例え
ば歪み、誘電率変化の現象を利用する部品のすべてに応
用できるものである。
【図１】本発明の一実施の形態による圧電機能部品の製
造工程を示す流れ図
造工程を示す流れ図
【図２】同製造工程の一部を示す断面図
【図３】同断面図
【図４】同断面図
【図５】同断面図
【図６】同断面図
【図７】同断面図
【図８】同断面図
【図９】同断面図
【図１０】同断面図
【図１１】同断面図
【図１２】同断面図
【図１３】（ａ）〜（ｃ）本発明の一実施の形態による
圧電層へ印加する高周波電圧を示す波形図
圧電層へ印加する高周波電圧を示す波形図
【図１４】本発明の一実施の形態による素子の圧電定数
ｄ３１と電界強度との相関図
ｄ３１と電界強度との相関図
【図１５】（ａ）〜（ｃ）本発明の一実施の形態による
圧電素子への分極制御時の直流電界印加方式及び温度プ
ロファイルを示す説明図
圧電素子への分極制御時の直流電界印加方式及び温度プ
ロファイルを示す説明図
【図１６】本発明の一実施の形態による分極制御装置を
示す図
示す図
【図１７】本発明の一実施の形態による分極制御装置を
示す図
示す図
【符号の説明】
１ 基板
２ バッファ層
３ 下部電極層
４ 圧電層
５ 上部電極層
７ 第一のレジスト膜
８ 第二のレジスト膜
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 中谷 将也
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
Claims (9)
- 【請求項１】 基板の表面に少なくとも下部電極層、圧
電層及び上部電極層を順次積層形成し、上記上下部電極
層に電圧を印加して圧電層の分極処理を行う際に、接地
電位に対して正若しくは負のどちらか一方にバイアスさ
れた高周波電圧を印加して圧電層の分極処理を行う圧電
機能部品の製造方法。 - 【請求項２】 基板の表面に少なくとも下部電極層、圧
電層及び上部電極層を順次積層形成し、上記上下部電極
層に電圧を印加して圧電層の分極処理を行う際に、初め
に高周波電圧を印加し、次に上下部電極層間に直流の電
圧を加えることで圧電層の分極処理を行う圧電機能部品
の製造方法。 - 【請求項３】 基板の表面に少なくとも下部電極層、圧
電層及び上部電極層を順次積層形成し、上記上下部電極
層に電圧を印加して圧電層の分極処理を行う際に、初め
に高周波電圧を印加し、次に上下部電極層間を短絡した
状態で圧電機能部品の温度を上げ、次に上下部電極層間
に直流の電圧を加え、次に上下部電極層間を短絡した状
態で素子の温度を下げることで圧電層の分極処理を行う
圧電機能部品の製造方法。 - 【請求項４】 圧電層及び上部電極層が下部電極層より
一回り小さく形成する請求項１に記載の圧電機能部品の
製造方法。 - 【請求項５】 基板の表面に少なくとも下部電極層、圧
電層及び上部電極層を順次積層形成し、次に上部電極層
上に第一のレジスト膜を形成し、その後ドライエッチン
グで第一のレジスト膜の外周を圧電層の下部までエッチ
ングし、次に上部第一のレジスト膜を剥離し、次に圧電
層及び上部電極層を覆う第二のレジスト膜を形成し、そ
の後この第二のレジスト膜によって覆われていない圧電
層及び基板をドライエッチングしてなる請求項１〜４の
いずれか１つに記載の圧電機能部品の製造方法。 - 【請求項６】 高周波電圧は圧電層へ印加される電界強
度が１６ｋＶ／ｃｍ〜２００ｋＶ／ｃｍであり、接地電
位に対して正若しくは負の一方向にバイアスされている
交流信号若しくは矩形信号または三角波である請求項１
に記載の圧電機能部品の製造方法。 - 【請求項７】 直流電圧は基板直上の下部電極層が圧電
層上の上部電極層より高電位であり、１６ｋＶ／ｃｍ〜
２００ｋＶ／ｃｍの高周波信号の実効電圧値以下である
請求項２に記載の圧電機能部品の製造方法。 - 【請求項８】 圧電層の分極処理は分極処理時最大電圧
までランプ状若しくは少なくとも２回以上のステップ状
またはステップ状とランプ状を複合させて圧電層に電界
を印加する請求項１〜７のいずれか１つに記載の圧電機
能部品の製造方法。 - 【請求項９】 少なくとも一対の上下部電極層と圧電層
を有する圧電機能部品において、この圧電層に分極処理
を行う際に、高周波電源、整流回路、三分岐スイッチ、
加熱源を少なくともそれぞれ一つ持ち、初めに上記圧電
機能部品の上下部電極層に高周波電源のみが接続される
よう三分岐スイッチを切り替えて所定の高周波電圧を印
加し、次に三分岐スイッチを切り替えて上下部電極層間
が短絡するようにした状態で加熱源を昇温させて所定の
温度になるまで加熱し、次に三分岐スイッチを切り替え
て高周波電源と整流回路が直列に上下部電極層間に接続
された状態で、高周波電源に所定の電圧を発生させ、次
に、三分岐スイッチを切り替えて上下部電極層間が短絡
するようにした状態で加熱源を降温させて温度を下げる
ように構成した圧電機能部品の製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002103284A JP2003298137A (ja) | 2002-04-05 | 2002-04-05 | 圧電機能部品の製造方法及びその製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002103284A JP2003298137A (ja) | 2002-04-05 | 2002-04-05 | 圧電機能部品の製造方法及びその製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003298137A true JP2003298137A (ja) | 2003-10-17 |
Family
ID=29389206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002103284A Pending JP2003298137A (ja) | 2002-04-05 | 2002-04-05 | 圧電機能部品の製造方法及びその製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003298137A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005203477A (ja) * | 2004-01-14 | 2005-07-28 | Matsushita Electric Ind Co Ltd | 圧電素子の製造方法 |
| WO2006090618A1 (ja) * | 2005-02-23 | 2006-08-31 | Matsushita Electric Industrial Co., Ltd. | 圧電素子の製造方法 |
| JP2011513961A (ja) * | 2008-02-27 | 2011-04-28 | コンチネンタル オートモーティヴ ゲゼルシャフト ミット ベシュレンクテル ハフツング | ピエゾセラミックの分極方法 |
| JP2014127681A (ja) * | 2012-12-27 | 2014-07-07 | Stanley Electric Co Ltd | 圧電式回転角センサの分極方法 |
-
2002
- 2002-04-05 JP JP2002103284A patent/JP2003298137A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005203477A (ja) * | 2004-01-14 | 2005-07-28 | Matsushita Electric Ind Co Ltd | 圧電素子の製造方法 |
| WO2006090618A1 (ja) * | 2005-02-23 | 2006-08-31 | Matsushita Electric Industrial Co., Ltd. | 圧電素子の製造方法 |
| KR100880306B1 (ko) | 2005-02-23 | 2009-01-28 | 파나소닉 주식회사 | 압전 소자의 제조 방법 |
| US8006357B2 (en) | 2005-02-23 | 2011-08-30 | Panasonic Corporation | Process for fabricating piezoelectric element |
| JP2011513961A (ja) * | 2008-02-27 | 2011-04-28 | コンチネンタル オートモーティヴ ゲゼルシャフト ミット ベシュレンクテル ハフツング | ピエゾセラミックの分極方法 |
| JP2014127681A (ja) * | 2012-12-27 | 2014-07-07 | Stanley Electric Co Ltd | 圧電式回転角センサの分極方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10424716B2 (en) | Method for producing piezoelectric device | |
| JP2006237118A (ja) | 圧電素子の製造方法 | |
| JP2009130182A (ja) | 圧電薄膜素子 | |
| CN105405959A (zh) | 一种具有高功率密度的三元系弛豫铁电单晶压电变压器 | |
| JP2003298137A (ja) | 圧電機能部品の製造方法及びその製造装置 | |
| JP2007123494A (ja) | 可変容量コンデンサ | |
| US5614438A (en) | Method for making LSCO stack electrode | |
| JP3246923B2 (ja) | 強誘電体デバイス | |
| JPH04118977A (ja) | 酸化物超電導三端子素子 | |
| JPH10256570A (ja) | 薄膜デバイスおよび薄膜の製造方法 | |
| JPH05145132A (ja) | 接合領域を正確に制御するジヨセフソン・トンネル接合の製作方法 | |
| JP2008251889A (ja) | キャパシタの製造方法 | |
| JPH08167693A (ja) | 半導体装置及びその製造方法 | |
| JP4815743B2 (ja) | 圧電素子の製造方法 | |
| JP5384843B2 (ja) | 圧電素子構造体の製造方法および圧電素子構造体 | |
| JP4327761B2 (ja) | 半導体装置 | |
| KR100703473B1 (ko) | 평판표시장치 및 그 구동방법 | |
| JP3139491B2 (ja) | 強誘電体素子及び半導体記憶装置 | |
| JP2663785B2 (ja) | 静電吸着装置 | |
| JPH09199373A (ja) | 薄膜コンデンサ | |
| JP2002289804A (ja) | 強誘電体薄膜デバイスの回復処理方法 | |
| JP3319453B2 (ja) | 半導体集積回路の製造方法 | |
| KR950003959B1 (ko) | 강유전체 박막센서의 구조 및 제조방법 | |
| JPS62293785A (ja) | 薄膜半導体素子の製造方法 | |
| JPH0794801A (ja) | 圧電素子の製造方法 |