JPH10256570A - 薄膜デバイスおよび薄膜の製造方法 - Google Patents
薄膜デバイスおよび薄膜の製造方法Info
- Publication number
- JPH10256570A JPH10256570A JP6135197A JP6135197A JPH10256570A JP H10256570 A JPH10256570 A JP H10256570A JP 6135197 A JP6135197 A JP 6135197A JP 6135197 A JP6135197 A JP 6135197A JP H10256570 A JPH10256570 A JP H10256570A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- region
- layer
- local heating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transducers For Ultrasonic Waves (AREA)
- Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
- Chemical Vapour Deposition (AREA)
- Pressure Sensors (AREA)
Abstract
(57)【要約】
【課題】 薄膜形成の際の基板温度を局部的に制御し
て、優れた特性の薄膜を形成するとともに、その薄膜周
辺の領域に悪影響を及ぼさない薄膜の形成方法、および
薄膜デバイスを提供する。 【解決手段】 下部電極７や圧電体薄膜８を形成する際
にマイクロヒータ５を薄膜形成領域Ｒに対応して局部的
に設け、このマイクロヒータ５に通電することで薄膜形
成領域Ｒに対応する基板温度のみを薄膜形成に適した温
度に上昇させている。このため、このようにして加熱さ
れる薄膜形成領域Ｒで優れた特性を有する薄膜８が形成
される一方、薄膜形成領域Ｒ以外の基板領域の温度上昇
が抑制され、薄膜材料が処理回路の形成領域に拡散され
たり、すでに半導体基板２中にドープした不純物が再拡
散されてしまい、処理回路の性能が著しく低下してしま
うといった問題を解消することができる。
て、優れた特性の薄膜を形成するとともに、その薄膜周
辺の領域に悪影響を及ぼさない薄膜の形成方法、および
薄膜デバイスを提供する。 【解決手段】 下部電極７や圧電体薄膜８を形成する際
にマイクロヒータ５を薄膜形成領域Ｒに対応して局部的
に設け、このマイクロヒータ５に通電することで薄膜形
成領域Ｒに対応する基板温度のみを薄膜形成に適した温
度に上昇させている。このため、このようにして加熱さ
れる薄膜形成領域Ｒで優れた特性を有する薄膜８が形成
される一方、薄膜形成領域Ｒ以外の基板領域の温度上昇
が抑制され、薄膜材料が処理回路の形成領域に拡散され
たり、すでに半導体基板２中にドープした不純物が再拡
散されてしまい、処理回路の性能が著しく低下してしま
うといった問題を解消することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、基板上に薄膜を形
成する方法（薄膜の形成方法）、および薄膜デバイス、
例えば半導体基板に圧電体薄膜を形成してなる超音波セ
ンサーなどに関する。
成する方法（薄膜の形成方法）、および薄膜デバイス、
例えば半導体基板に圧電体薄膜を形成してなる超音波セ
ンサーなどに関する。
【０００２】
【従来の技術】薄膜形成技術は、エレクトロニクス分
野、特に半導体製造プロセスを中心に発展してきた。例
えば、基板に圧電体薄膜を形成し、超音波センサーを作
成する技術もその１つである。近年、このような超音波
センサーを単体で製造するのではなく、同一の半導体基
板に、超音波センサーと、そのセンサーから出力される
信号を処理する処理回路とを形成した知能化センサーの
製造が検討されてきている。
野、特に半導体製造プロセスを中心に発展してきた。例
えば、基板に圧電体薄膜を形成し、超音波センサーを作
成する技術もその１つである。近年、このような超音波
センサーを単体で製造するのではなく、同一の半導体基
板に、超音波センサーと、そのセンサーから出力される
信号を処理する処理回路とを形成した知能化センサーの
製造が検討されてきている。
【０００３】
【発明が解決しようとする課題】ところで、高感度のセ
ンサーを形成するには、例えば特開平６−２９９３３０
号公報に記載されたように基板に赤外線を照射して基板
全体の温度を数百度の高温に加熱する必要がある。しか
しながら、このように高温で薄膜形成を行うことによっ
て、優れた特性のセンサーを製造することができる反
面、薄膜材料が処理回路の形成領域に拡散されたり、す
でに半導体基板中にドープした不純物が再拡散されてし
まい、処理回路の性能が著しく低下してしまうという問
題がある。
ンサーを形成するには、例えば特開平６−２９９３３０
号公報に記載されたように基板に赤外線を照射して基板
全体の温度を数百度の高温に加熱する必要がある。しか
しながら、このように高温で薄膜形成を行うことによっ
て、優れた特性のセンサーを製造することができる反
面、薄膜材料が処理回路の形成領域に拡散されたり、す
でに半導体基板中にドープした不純物が再拡散されてし
まい、処理回路の性能が著しく低下してしまうという問
題がある。
【０００４】この発明は、上記のような問題に鑑みてな
されたものであり、薄膜形成の際の基板温度を局部的に
制御して、優れた特性の薄膜を形成するとともに、その
薄膜周辺の領域に悪影響を及ぼさない薄膜の形成方法、
および薄膜デバイスを提供することを目的とする。
されたものであり、薄膜形成の際の基板温度を局部的に
制御して、優れた特性の薄膜を形成するとともに、その
薄膜周辺の領域に悪影響を及ぼさない薄膜の形成方法、
および薄膜デバイスを提供することを目的とする。
【０００５】
【課題を解決するための手段】請求項１の発明は、基板
に対して薄膜が局部的に形成されてなる薄膜デバイスで
あって、上記目的を達成するため、前記基板と前記薄膜
との間に局部加熱層を設けている。
に対して薄膜が局部的に形成されてなる薄膜デバイスで
あって、上記目的を達成するため、前記基板と前記薄膜
との間に局部加熱層を設けている。
【０００６】請求項２の発明は、前記局部加熱層に対応
して前記基板の上面部に空隙領域を設けている。
して前記基板の上面部に空隙領域を設けている。
【０００７】請求項３の発明は、前記局部加熱層と前記
基板との間に空隙領域を設けている。
基板との間に空隙領域を設けている。
【０００８】請求項４の発明は、前記局部加熱層と前記
基板との間に熱的遮断層を設けている。
基板との間に熱的遮断層を設けている。
【０００９】請求項５の発明は、基板に対して薄膜を形
成する薄膜の製造方法であって、上記目的を達成するた
め、前記基板に対して前記薄膜を形成する薄膜形成領域
に局部加熱層を形成する第１の工程と、前記局部加熱層
によって加熱しながら、前記局部加熱層に対して薄膜材
料を堆積する第２の工程と、を備えている。
成する薄膜の製造方法であって、上記目的を達成するた
め、前記基板に対して前記薄膜を形成する薄膜形成領域
に局部加熱層を形成する第１の工程と、前記局部加熱層
によって加熱しながら、前記局部加熱層に対して薄膜材
料を堆積する第２の工程と、を備えている。
【００１０】請求項６の発明は、前記第２の工程に先立
って、前記局部加熱層に対応して前記基板の上面部に空
隙領域を設ける第３の工程をさらに備えている。
って、前記局部加熱層に対応して前記基板の上面部に空
隙領域を設ける第３の工程をさらに備えている。
【００１１】請求項７の発明は、前記第１の工程に先立
って、前記基板上に熱的遮断層を形成する第４の工程を
さらに備え、前記第１の工程では、前記薄膜形成領域に
対応する前記熱的遮断層上に前記局部加熱層を形成して
いる。
って、前記基板上に熱的遮断層を形成する第４の工程を
さらに備え、前記第１の工程では、前記薄膜形成領域に
対応する前記熱的遮断層上に前記局部加熱層を形成して
いる。
【００１２】請求項８の発明は、基板に対して薄膜を形
成する薄膜の製造方法であって、上記目的を達成するた
め、前記薄膜を形成する薄膜形成領域に対応する前記基
板上に犠牲層を形成する第１の工程と、前記犠牲層に対
して局部加熱層を形成する第２の工程と、前記犠牲層を
除去して前記局部加熱層を浮き構造に仕上げる第３の工
程と、前記局部加熱層によって加熱しながら、前記局部
加熱層に対して薄膜材料を堆積する第４の工程と、を備
えている。
成する薄膜の製造方法であって、上記目的を達成するた
め、前記薄膜を形成する薄膜形成領域に対応する前記基
板上に犠牲層を形成する第１の工程と、前記犠牲層に対
して局部加熱層を形成する第２の工程と、前記犠牲層を
除去して前記局部加熱層を浮き構造に仕上げる第３の工
程と、前記局部加熱層によって加熱しながら、前記局部
加熱層に対して薄膜材料を堆積する第４の工程と、を備
えている。
【００１３】請求項９の発明は、前記第２の工程に先立
って、前記基板および前記犠牲層上に熱的遮断層を形成
する第５の工程をさらに備え、前記第２の工程では、前
記薄膜形成領域に対応する前記熱的遮断層上に前記局部
加熱層を形成している。
って、前記基板および前記犠牲層上に熱的遮断層を形成
する第５の工程をさらに備え、前記第２の工程では、前
記薄膜形成領域に対応する前記熱的遮断層上に前記局部
加熱層を形成している。
【００１４】請求項１０の発明は、前記薄膜を圧電体材
料より構成している。
料より構成している。
【００１５】この発明の一構成では、基板に対して薄膜
を形成する薄膜形成領域に局部加熱層が形成されてお
り、この局部加熱層によって加熱しながら、局部加熱層
に対して薄膜材料を堆積して薄膜が形成される。このよ
うに、加熱される領域が薄膜に対応する領域に限定され
る。
を形成する薄膜形成領域に局部加熱層が形成されてお
り、この局部加熱層によって加熱しながら、局部加熱層
に対して薄膜材料を堆積して薄膜が形成される。このよ
うに、加熱される領域が薄膜に対応する領域に限定され
る。
【００１６】また、この発明の他の構成では、局部加熱
層に対応して基板の上面部に空隙領域が設けられたり、
局部加熱層と基板との間に空隙領域が設けられており、
局部加熱層によって加熱処理を行ったとしても、空隙領
域が薄膜形成領域以外の基板領域への熱伝導を抑制して
温度上昇を防止する。
層に対応して基板の上面部に空隙領域が設けられたり、
局部加熱層と基板との間に空隙領域が設けられており、
局部加熱層によって加熱処理を行ったとしても、空隙領
域が薄膜形成領域以外の基板領域への熱伝導を抑制して
温度上昇を防止する。
【００１７】さらに、この発明の別の構成では、局部加
熱層と基板との間に熱的遮断層が設けられており、局部
加熱層において発生した熱が基板側に熱伝導されるのを
抑制して基板の温度上昇を防止する。
熱層と基板との間に熱的遮断層が設けられており、局部
加熱層において発生した熱が基板側に熱伝導されるのを
抑制して基板の温度上昇を防止する。
【００１８】
【発明の実施の形態】図１は、この発明にかかる薄膜デ
バイスの第１の実施の形態を示す図であり、ここでは、
超音波センサーと、この超音波センサーから出力される
信号を処理する処理回路とを同一基板に形成してなる知
能化センサーを薄膜デバイスの一例として示している。
この薄膜デバイス１は、シリコンなどの半導体基板２の
処理回路形成領域に処理回路（図示省略）を形成すると
ともに、この半導体基板２の薄膜形成領域Ｒに超音波セ
ンサーＳを形成している。なお、処理回路については、
従来より周知であるため、ここでは、その説明を省略す
る。
バイスの第１の実施の形態を示す図であり、ここでは、
超音波センサーと、この超音波センサーから出力される
信号を処理する処理回路とを同一基板に形成してなる知
能化センサーを薄膜デバイスの一例として示している。
この薄膜デバイス１は、シリコンなどの半導体基板２の
処理回路形成領域に処理回路（図示省略）を形成すると
ともに、この半導体基板２の薄膜形成領域Ｒに超音波セ
ンサーＳを形成している。なお、処理回路については、
従来より周知であるため、ここでは、その説明を省略す
る。
【００１９】超音波センサーＳでは、同図に示すよう
に、半導体基板２の上面部で、しかも薄膜形成領域Ｒに
対応して空隙領域３が形成されている。また、半導体基
板２上に熱的遮断層４が形成されている。この熱的遮断
層４としては、例えば窒化ケイ素、酸化ケイ素、窒化チ
タン、酸化アルミニウム、またはこれらの多層膜で構成
されている。そして、この熱的遮断層４上には、薄膜形
成領域Ｒに対応してマイクロヒータ５が設けられてい
る。このマイクロヒータ５としては、ポリシリコン、酸
化ケイ素あるいは窒化ケイ素などを用いることができ、
適当な電流を流すことでマイクロヒータ５は発熱し、後
の製造方法の説明において詳述するように、薄膜を形成
する際に半導体基板２の薄膜形成領域Ｒを加熱するため
の局部加熱層として機能する。この時、マイクロヒータ
５からの熱は薄膜形成領域Ｒ以外の基板領域に熱伝導し
ようとするが、上記のように設けられた空隙領域３およ
び熱的遮断層４によって薄膜形成領域Ｒ以外の基板領域
への熱伝導が抑制される。
に、半導体基板２の上面部で、しかも薄膜形成領域Ｒに
対応して空隙領域３が形成されている。また、半導体基
板２上に熱的遮断層４が形成されている。この熱的遮断
層４としては、例えば窒化ケイ素、酸化ケイ素、窒化チ
タン、酸化アルミニウム、またはこれらの多層膜で構成
されている。そして、この熱的遮断層４上には、薄膜形
成領域Ｒに対応してマイクロヒータ５が設けられてい
る。このマイクロヒータ５としては、ポリシリコン、酸
化ケイ素あるいは窒化ケイ素などを用いることができ、
適当な電流を流すことでマイクロヒータ５は発熱し、後
の製造方法の説明において詳述するように、薄膜を形成
する際に半導体基板２の薄膜形成領域Ｒを加熱するため
の局部加熱層として機能する。この時、マイクロヒータ
５からの熱は薄膜形成領域Ｒ以外の基板領域に熱伝導し
ようとするが、上記のように設けられた空隙領域３およ
び熱的遮断層４によって薄膜形成領域Ｒ以外の基板領域
への熱伝導が抑制される。
【００２０】このマイクロヒータ５を覆うように、絶縁
層６が熱的遮断層４およびマイクロヒータ５上に形成さ
れている。この絶縁層６としては、酸化マグネシウム、
窒化ケイ素、酸化ケイ素、窒化チタン、酸化アルミニウ
ムなどを用いることができる。そして、絶縁層６上に下
部電極７が設けられている。この下部電極７としては、
例えばアルミニウム、チタン／白金、クロム／金あるい
はチタン／クロムなどを用いることができる。なお、こ
こで、「チタン／白金」はチタン層と白金層を重ね合わ
せた積層構造の電極を意味し、また「クロム／金」はク
ロム層と金層を重ね合わせた積層構造の電極を意味し、
さらに「チタン／クロム」はチタン層とクロム層を重ね
合わせた積層構造の電極を意味している。
層６が熱的遮断層４およびマイクロヒータ５上に形成さ
れている。この絶縁層６としては、酸化マグネシウム、
窒化ケイ素、酸化ケイ素、窒化チタン、酸化アルミニウ
ムなどを用いることができる。そして、絶縁層６上に下
部電極７が設けられている。この下部電極７としては、
例えばアルミニウム、チタン／白金、クロム／金あるい
はチタン／クロムなどを用いることができる。なお、こ
こで、「チタン／白金」はチタン層と白金層を重ね合わ
せた積層構造の電極を意味し、また「クロム／金」はク
ロム層と金層を重ね合わせた積層構造の電極を意味し、
さらに「チタン／クロム」はチタン層とクロム層を重ね
合わせた積層構造の電極を意味している。
【００２１】また、下部電極７と絶縁層６の上に、薄膜
形成領域Ｒに対応しながら、圧電体材料からなる薄膜８
が堆積されている。圧電体材料としては、酸化亜鉛、硫
化亜鉛、窒化アルミニウム、窒化インジウムおよび窒化
ガリウムなどの半導体材料系と、チタン酸ジルコン酸鉛
（ＰＺＴ）、チタン酸ランタン酸鉛（ＰＬＴ）、チタン
酸鉛およびチタン酸バリウムなどの強誘電体材料系を用
いることができるが、いずれの材料を用いてもよい。そ
れらの材料のうち、酸化亜鉛（ＺｎＯ）、チタン酸ジル
コン酸鉛（ＰＺＴ）、チタン酸鉛（ＰｂＴｉＯ3）につ
いて、音響インピーダンス、透過率、電歪定数ｇ33、圧
電定数ｄ33、電気機械結合係数ｋ33、比誘電率ε33、形
成温度（薄膜の軸を基板の軸に揃えるのに必要な温度）
およびキュリー温度を表１にリストアップしておく。な
お、参考のために、酸化シリコンおよび、高分子系の強
誘電体として知られているポリフッ化ビニリデン（ＰＶ
ＤＦ）についての諸定数についても、同表にリストアッ
プしておく。
形成領域Ｒに対応しながら、圧電体材料からなる薄膜８
が堆積されている。圧電体材料としては、酸化亜鉛、硫
化亜鉛、窒化アルミニウム、窒化インジウムおよび窒化
ガリウムなどの半導体材料系と、チタン酸ジルコン酸鉛
（ＰＺＴ）、チタン酸ランタン酸鉛（ＰＬＴ）、チタン
酸鉛およびチタン酸バリウムなどの強誘電体材料系を用
いることができるが、いずれの材料を用いてもよい。そ
れらの材料のうち、酸化亜鉛（ＺｎＯ）、チタン酸ジル
コン酸鉛（ＰＺＴ）、チタン酸鉛（ＰｂＴｉＯ3）につ
いて、音響インピーダンス、透過率、電歪定数ｇ33、圧
電定数ｄ33、電気機械結合係数ｋ33、比誘電率ε33、形
成温度（薄膜の軸を基板の軸に揃えるのに必要な温度）
およびキュリー温度を表１にリストアップしておく。な
お、参考のために、酸化シリコンおよび、高分子系の強
誘電体として知られているポリフッ化ビニリデン（ＰＶ
ＤＦ）についての諸定数についても、同表にリストアッ
プしておく。
【００２２】
【表１】
【００２３】この薄膜８の上面に上部電極９が形成され
ている。なお、上部電極９を構成する材料としては、下
部電極７として使用可能な上記電極材料を用いることが
できるが、下部電極７と上部電極９とを必ずしも同一電
極材料で形成しなければならないというわけではなく、
電極材料の組み合わせは任意である。
ている。なお、上部電極９を構成する材料としては、下
部電極７として使用可能な上記電極材料を用いることが
できるが、下部電極７と上部電極９とを必ずしも同一電
極材料で形成しなければならないというわけではなく、
電極材料の組み合わせは任意である。
【００２４】さらに、電極露出領域１０を除いてデバイ
スの表面全体がデバイス保護用の保護絶縁層１１で覆わ
れている。
スの表面全体がデバイス保護用の保護絶縁層１１で覆わ
れている。
【００２５】次に、上記のように構成された薄膜デバイ
ス１の製造方法について図２ないし図４を参照しつつ具
体的に説明する。まず、超音波センサーＳから出力され
る信号を処理する処理回路が形成された半導体基板２を
準備し、この半導体基板２の上面に次の作成条件、 ・ガス ：ＳｉＨ4（３０ｓｃｃｍ）＋Ｏ2（５０ｓｃｃ
ｍ） ・圧力 ：０．４Ｔｏｒｒ ・炉温度：４００゜Ｃ で減圧化学的気相堆積（ＬＰＣＶＤ）法により０．８μ
ｍの厚みを有する熱的遮断層（酸化ケイ素）４を形成す
る（図２）。
ス１の製造方法について図２ないし図４を参照しつつ具
体的に説明する。まず、超音波センサーＳから出力され
る信号を処理する処理回路が形成された半導体基板２を
準備し、この半導体基板２の上面に次の作成条件、 ・ガス ：ＳｉＨ4（３０ｓｃｃｍ）＋Ｏ2（５０ｓｃｃ
ｍ） ・圧力 ：０．４Ｔｏｒｒ ・炉温度：４００゜Ｃ で減圧化学的気相堆積（ＬＰＣＶＤ）法により０．８μ
ｍの厚みを有する熱的遮断層（酸化ケイ素）４を形成す
る（図２）。
【００２６】それに続いて、熱的遮断層４上に次の作成
条件 ・ガス ：ＳｉＨ4（４５ｓｃｃｍ） ・圧力 ：０．５Ｔｏｒｒ ・炉温度：６００゜Ｃ で減圧化学的気相堆積（ＬＰＣＶＤ）法によりポリシリ
コン層（図示省略）を堆積させ、またリン（Ｐ）を当該
ポリシリコン層に拡散させて、その比抵抗を１．５×１
０-5（Ωｍ）まで下げた後、反応性イオンエッチング法
により図３(a)に示すように略Ｍ字状にパターニングし
ている。薄膜形成領域Ｒに対応して熱的遮断層４上にマ
イクロヒータ（ポリシリコン）５が形成される（図
３）。
条件 ・ガス ：ＳｉＨ4（４５ｓｃｃｍ） ・圧力 ：０．５Ｔｏｒｒ ・炉温度：６００゜Ｃ で減圧化学的気相堆積（ＬＰＣＶＤ）法によりポリシリ
コン層（図示省略）を堆積させ、またリン（Ｐ）を当該
ポリシリコン層に拡散させて、その比抵抗を１．５×１
０-5（Ωｍ）まで下げた後、反応性イオンエッチング法
により図３(a)に示すように略Ｍ字状にパターニングし
ている。薄膜形成領域Ｒに対応して熱的遮断層４上にマ
イクロヒータ（ポリシリコン）５が形成される（図
３）。
【００２７】次に、熱的遮断層４およびマイクロヒータ
５上に次の作成条件、 ・ターゲット ：酸化マグネシウム ・スパッタガス：アルゴン＋酸素（比率１：１） ・圧力 ：４Ｐａ ・基板温度 ：２５０゜Ｃ で高周波マグネトロン・スパッタ法により１０ｎｍの厚
みを有する酸化マグネシウムよりなる絶縁層６を形成す
る（図４）。このように、絶縁層６として酸化マグネシ
ウムを用いた場合、後で形成する圧電体薄膜８と電極
７、９との配向性が向上されるため、超音波の受信感度
を向上させることができる。
５上に次の作成条件、 ・ターゲット ：酸化マグネシウム ・スパッタガス：アルゴン＋酸素（比率１：１） ・圧力 ：４Ｐａ ・基板温度 ：２５０゜Ｃ で高周波マグネトロン・スパッタ法により１０ｎｍの厚
みを有する酸化マグネシウムよりなる絶縁層６を形成す
る（図４）。このように、絶縁層６として酸化マグネシ
ウムを用いた場合、後で形成する圧電体薄膜８と電極
７、９との配向性が向上されるため、超音波の受信感度
を向上させることができる。
【００２８】そして、絶縁層６上にレジスト層１２を形
成し、さらに写真製版法を用いて互いに平行な複数の開
口１３、１３をレジスト層１２に形成する（図４
(a)）。このようにして形成したレジスト層１２をエッ
チングマスクとし、２５ｗｔ％の異方性エッチング液Ｔ
ＭＡＨを用いて液温度１００゜Ｃで１０時間エッチング
することで、図４に示すようにマイクロヒータ５の下方
に位置する半導体基板２の上面部が異方性エッチングさ
れて、空隙領域３が形成される。なお、こうして空隙領
域３を形成した後で、レジスト層１２を除去しておく。
成し、さらに写真製版法を用いて互いに平行な複数の開
口１３、１３をレジスト層１２に形成する（図４
(a)）。このようにして形成したレジスト層１２をエッ
チングマスクとし、２５ｗｔ％の異方性エッチング液Ｔ
ＭＡＨを用いて液温度１００゜Ｃで１０時間エッチング
することで、図４に示すようにマイクロヒータ５の下方
に位置する半導体基板２の上面部が異方性エッチングさ
れて、空隙領域３が形成される。なお、こうして空隙領
域３を形成した後で、レジスト層１２を除去しておく。
【００２９】次に、マイクロヒータ５に電流を流して基
板温度を５５０゜Ｃに高めながら、絶縁層６上に次の作
成条件、 ・ターゲット ：チタン、白金 ・スパッタガス：アルゴン ・圧力 ：５Ｐａ ・基板温度 ：５５０゜Ｃ で高周波マグネトロン・スパッタ法により白金（０．１
μｍ）／チタン（０．１μｍ）構造の下部電極７を形成
する。
板温度を５５０゜Ｃに高めながら、絶縁層６上に次の作
成条件、 ・ターゲット ：チタン、白金 ・スパッタガス：アルゴン ・圧力 ：５Ｐａ ・基板温度 ：５５０゜Ｃ で高周波マグネトロン・スパッタ法により白金（０．１
μｍ）／チタン（０．１μｍ）構造の下部電極７を形成
する。
【００３０】そして、マイクロヒータ５に電流を流して
基板温度を４５０゜Ｃに高めながら、次の作成条件、 ・ターゲット ：チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ
0.52Ｔｉ0.48）Ｏ3） ・スパッタガス：アルゴン＋酸素（比率１：１） ・圧力 ：１Ｐａ ・印加電極 ：６００Ｗ ・成膜速度 ：０．３μｍ／時 ・基板温度 ：４５０゜Ｃ で高周波マグネトロン・スパッタ法により厚み１μｍの
チタン酸ジルコン酸鉛（ＰＺＴ）よりなる圧電体薄膜８
を、薄膜形成領域Ｒに対応させながら、下部電極７上に
堆積する。
基板温度を４５０゜Ｃに高めながら、次の作成条件、 ・ターゲット ：チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ
0.52Ｔｉ0.48）Ｏ3） ・スパッタガス：アルゴン＋酸素（比率１：１） ・圧力 ：１Ｐａ ・印加電極 ：６００Ｗ ・成膜速度 ：０．３μｍ／時 ・基板温度 ：４５０゜Ｃ で高周波マグネトロン・スパッタ法により厚み１μｍの
チタン酸ジルコン酸鉛（ＰＺＴ）よりなる圧電体薄膜８
を、薄膜形成領域Ｒに対応させながら、下部電極７上に
堆積する。
【００３１】また、圧電体薄膜８および絶縁層６に次の
作成条件、 ・ターゲット ：白金 ・スパッタガス：アルゴン ・圧力 ：５Ｐａ で高周波マグネトロン・スパッタ法により白金の上部電
極９を形成する。この後、薄膜デバイスの表面を保護す
る保護絶縁層１１を形成する。
作成条件、 ・ターゲット ：白金 ・スパッタガス：アルゴン ・圧力 ：５Ｐａ で高周波マグネトロン・スパッタ法により白金の上部電
極９を形成する。この後、薄膜デバイスの表面を保護す
る保護絶縁層１１を形成する。
【００３２】以上のように、この実施の形態によれば、
下部電極７や圧電体薄膜８を形成する際にマイクロヒー
タ５を薄膜形成領域Ｒに対応して局部的に設け、このマ
イクロヒータ５に通電することで薄膜形成領域Ｒに対応
する基板温度のみを薄膜形成に適した温度に上昇させて
いるため、薄膜形成領域Ｒ以外の基板領域の温度上昇を
抑制することができ、従来の問題、つまり薄膜材料が処
理回路の形成領域に拡散されたり、すでに半導体基板２
中にドープした不純物が再拡散されてしまい、処理回路
の性能が著しく低下してしまうといった問題を解消する
ことができる。
下部電極７や圧電体薄膜８を形成する際にマイクロヒー
タ５を薄膜形成領域Ｒに対応して局部的に設け、このマ
イクロヒータ５に通電することで薄膜形成領域Ｒに対応
する基板温度のみを薄膜形成に適した温度に上昇させて
いるため、薄膜形成領域Ｒ以外の基板領域の温度上昇を
抑制することができ、従来の問題、つまり薄膜材料が処
理回路の形成領域に拡散されたり、すでに半導体基板２
中にドープした不純物が再拡散されてしまい、処理回路
の性能が著しく低下してしまうといった問題を解消する
ことができる。
【００３３】また、この実施の形態では、マイクロヒー
タ（局部加熱層）５に対応して半導体基板２の上面部に
空隙領域３を設けているため、マイクロヒータ５によっ
て加熱処理を行ったとしても、空隙領域３が薄膜形成領
域Ｒ以外の基板領域への熱伝導を抑制して温度上昇を防
止し、上記従来の問題を解消している。なお、上記のよ
うにして作製されたマイクロヒータ５に１０ｍＷ（３．
３Ｖ、３ｍＡ）の電力を印加すると、１３０Ｋの温度上
昇が確認され、さらに９００゜Ｃまで上昇させても、マ
イクロヒータ５の断線は見られなかった。また、マイク
ロヒータ５の昇温時において、マイクロヒータ５の周辺
部の基板領域の温度上昇は見られなかった。
タ（局部加熱層）５に対応して半導体基板２の上面部に
空隙領域３を設けているため、マイクロヒータ５によっ
て加熱処理を行ったとしても、空隙領域３が薄膜形成領
域Ｒ以外の基板領域への熱伝導を抑制して温度上昇を防
止し、上記従来の問題を解消している。なお、上記のよ
うにして作製されたマイクロヒータ５に１０ｍＷ（３．
３Ｖ、３ｍＡ）の電力を印加すると、１３０Ｋの温度上
昇が確認され、さらに９００゜Ｃまで上昇させても、マ
イクロヒータ５の断線は見られなかった。また、マイク
ロヒータ５の昇温時において、マイクロヒータ５の周辺
部の基板領域の温度上昇は見られなかった。
【００３４】さらに、マイクロヒータ５と半導体基板２
との間に熱的遮断層４を設けているため、マイクロヒー
タ５において発生した熱が半導体基板２側に熱伝導され
るのを抑制して基板２の温度上昇を防止することがで
き、上記従来の問題を解消することができる。
との間に熱的遮断層４を設けているため、マイクロヒー
タ５において発生した熱が半導体基板２側に熱伝導され
るのを抑制して基板２の温度上昇を防止することがで
き、上記従来の問題を解消することができる。
【００３５】図５は、この発明にかかる薄膜デバイスの
第２の実施の形態を示す図である。この薄膜デバイスが
第１の実施の形態（図１）と大きく相違する点は、浮き
構造によって空隙領域３が形成されている点であり、そ
の他の基本的構成は同一である。したがって、ここで
は、この薄膜デバイスの具体的製造方法を中心に説明
し、同一の構成については同一あるいは相当符号を付し
て説明を省略する。
第２の実施の形態を示す図である。この薄膜デバイスが
第１の実施の形態（図１）と大きく相違する点は、浮き
構造によって空隙領域３が形成されている点であり、そ
の他の基本的構成は同一である。したがって、ここで
は、この薄膜デバイスの具体的製造方法を中心に説明
し、同一の構成については同一あるいは相当符号を付し
て説明を省略する。
【００３６】まず、超音波センサーＳから出力される信
号を処理する処理回路が形成された半導体基板２を準備
し、この半導体基板２の上面に次の作成条件、 ・ガス ：ＳｉＨ4（３０ｓｃｃｍ）＋Ｏ2（５０ｓｃｃ
ｍ） ・圧力 ：０．４Ｔｏｒｒ ・炉温度：４００゜Ｃ で減圧化学的気相堆積（ＬＰＣＶＤ）法により０．４μ
ｍの厚みを有する犠牲層（酸化ケイ素）２１を形成する
（図６）。
号を処理する処理回路が形成された半導体基板２を準備
し、この半導体基板２の上面に次の作成条件、 ・ガス ：ＳｉＨ4（３０ｓｃｃｍ）＋Ｏ2（５０ｓｃｃ
ｍ） ・圧力 ：０．４Ｔｏｒｒ ・炉温度：４００゜Ｃ で減圧化学的気相堆積（ＬＰＣＶＤ）法により０．４μ
ｍの厚みを有する犠牲層（酸化ケイ素）２１を形成する
（図６）。
【００３７】それに続いて、この犠牲層２１を覆うよう
に、半導体基板２および犠牲層２１上に次の作成条件、 ・ガス ：ＳｉＣｌ2Ｈ2（４０ｓｃｃｍ）＋ＮＨ3（４
０ｓｃｃｍ） ・圧力 ：０．６Ｔｏｒｒ ・炉温度：７８０゜Ｃ で減圧化学的気相堆積（ＬＰＣＶＤ）法により０．６μ
ｍの厚みを有する熱的遮断層（窒化ケイ素）４を形成す
る（図６）。
に、半導体基板２および犠牲層２１上に次の作成条件、 ・ガス ：ＳｉＣｌ2Ｈ2（４０ｓｃｃｍ）＋ＮＨ3（４
０ｓｃｃｍ） ・圧力 ：０．６Ｔｏｒｒ ・炉温度：７８０゜Ｃ で減圧化学的気相堆積（ＬＰＣＶＤ）法により０．６μ
ｍの厚みを有する熱的遮断層（窒化ケイ素）４を形成す
る（図６）。
【００３８】そして、上記において説明した実施の形態
と同様にして、薄膜形成領域Ｒに対応して熱的遮断層４
上にマイクロヒータ（ポリシリコン）５を形成する（図
６）。さらに、熱的遮断層４およびマイクロヒータ５上
に次の作成条件、 ・ガス ：ＳｉＣｌ2Ｈ2（４０ｓｃｃｍ）＋ＮＨ3（４
０ｓｃｃｍ） ・圧力 ：０．６Ｔｏｒｒ ・炉温度：７８０゜Ｃ で減圧化学的気相堆積（ＬＰＣＶＤ）法により２０ｎｍ
の厚みを有する絶縁層（窒化ケイ素）６を形成する（図
６）。なお、この実施の形態では、同図(a)に示すよう
に、犠牲層２１をエッチング除去するための２つの開口
２２、２２と、マイクロヒータ５に通電するための２つ
の開口２３、２３をそれぞれ設けている。
と同様にして、薄膜形成領域Ｒに対応して熱的遮断層４
上にマイクロヒータ（ポリシリコン）５を形成する（図
６）。さらに、熱的遮断層４およびマイクロヒータ５上
に次の作成条件、 ・ガス ：ＳｉＣｌ2Ｈ2（４０ｓｃｃｍ）＋ＮＨ3（４
０ｓｃｃｍ） ・圧力 ：０．６Ｔｏｒｒ ・炉温度：７８０゜Ｃ で減圧化学的気相堆積（ＬＰＣＶＤ）法により２０ｎｍ
の厚みを有する絶縁層（窒化ケイ素）６を形成する（図
６）。なお、この実施の形態では、同図(a)に示すよう
に、犠牲層２１をエッチング除去するための２つの開口
２２、２２と、マイクロヒータ５に通電するための２つ
の開口２３、２３をそれぞれ設けている。
【００３９】次に、絶縁層６に設けられた開口２２、２
２を介してエッチング液（ＨＦ）を用いて犠牲層２１を
エッチング除去する。これによって、図５に示すよう
に、空隙領域３が形成され、上記第１実施の形態と同様
に、マイクロヒータ５に１０ｍＷ（３．３Ｖ、３ｍＡ）
の電力を印加すると、１３０Ｋの温度上昇が確認され、
さらに９００゜Ｃまで上昇させても、マイクロヒータ５
の断線は見られなかった。また、マイクロヒータ５の昇
温時において、マイクロヒータ５の周辺部の基板領域の
温度上昇は見られなかった。
２を介してエッチング液（ＨＦ）を用いて犠牲層２１を
エッチング除去する。これによって、図５に示すよう
に、空隙領域３が形成され、上記第１実施の形態と同様
に、マイクロヒータ５に１０ｍＷ（３．３Ｖ、３ｍＡ）
の電力を印加すると、１３０Ｋの温度上昇が確認され、
さらに９００゜Ｃまで上昇させても、マイクロヒータ５
の断線は見られなかった。また、マイクロヒータ５の昇
温時において、マイクロヒータ５の周辺部の基板領域の
温度上昇は見られなかった。
【００４０】次に、マイクロヒータ５に電流を流して基
板温度を２５０゜Ｃに高めながら、絶縁層６上に次の作
成条件、 ・ターゲット ：金、クロム ・スパッタガス：アルゴン ・圧力 ：５Ｐａ ・基板温度 ：２５０゜Ｃ でスパッタ法により金（０．２μｍ）／クロム（３０ｎ
ｍ）構造の下部電極７を形成する。
板温度を２５０゜Ｃに高めながら、絶縁層６上に次の作
成条件、 ・ターゲット ：金、クロム ・スパッタガス：アルゴン ・圧力 ：５Ｐａ ・基板温度 ：２５０゜Ｃ でスパッタ法により金（０．２μｍ）／クロム（３０ｎ
ｍ）構造の下部電極７を形成する。
【００４１】そして、マイクロヒータ５に電流を流して
基板温度を２００゜Ｃに高めながら、次の作成条件、 ・ターゲット ：酸化亜鉛 ・スパッタガス：アルゴン＋酸素（比率１：１） ・圧力 ：１Ｐａ ・印加電極 ：４００Ｗ ・成膜速度 ：１μｍ／時 ・基板温度 ：２００゜Ｃ で高周波マグネトロン・スパッタ法により厚み３μｍの
酸化亜鉛よりなる圧電体薄膜８を、薄膜形成領域Ｒに対
応させながら、下部電極７上に堆積する。
基板温度を２００゜Ｃに高めながら、次の作成条件、 ・ターゲット ：酸化亜鉛 ・スパッタガス：アルゴン＋酸素（比率１：１） ・圧力 ：１Ｐａ ・印加電極 ：４００Ｗ ・成膜速度 ：１μｍ／時 ・基板温度 ：２００゜Ｃ で高周波マグネトロン・スパッタ法により厚み３μｍの
酸化亜鉛よりなる圧電体薄膜８を、薄膜形成領域Ｒに対
応させながら、下部電極７上に堆積する。
【００４２】また、圧電体薄膜８および絶縁層６に次の
作成条件、 ・ターゲット ：アルミニウム ・スパッタガス：アルゴン ・圧力 ：５Ｐａ でスパッタ法により厚み０．２μｍのアルミニウムの上
部電極９を形成する。
作成条件、 ・ターゲット ：アルミニウム ・スパッタガス：アルゴン ・圧力 ：５Ｐａ でスパッタ法により厚み０．２μｍのアルミニウムの上
部電極９を形成する。
【００４３】以上のように、この実施の形態において
も、 下部電極７や圧電体薄膜８を形成する際にマイクロヒ
ータ５を薄膜形成領域Ｒに対応して局部的に設け、この
マイクロヒータ５に通電することで薄膜形成領域Ｒに対
応する基板温度のみを薄膜形成に適した温度に上昇させ
る、 マイクロヒータ（局部加熱層）５に対応して空隙領域
３を設けている、 マイクロヒータ５と半導体基板２との間に熱的遮断層
４を設けている、ため、第１の実施の形態と同様の効果
が得られる。
も、 下部電極７や圧電体薄膜８を形成する際にマイクロヒ
ータ５を薄膜形成領域Ｒに対応して局部的に設け、この
マイクロヒータ５に通電することで薄膜形成領域Ｒに対
応する基板温度のみを薄膜形成に適した温度に上昇させ
る、 マイクロヒータ（局部加熱層）５に対応して空隙領域
３を設けている、 マイクロヒータ５と半導体基板２との間に熱的遮断層
４を設けている、ため、第１の実施の形態と同様の効果
が得られる。
【００４４】なお、上記においては、薄膜材料としてチ
タン酸ジルコン酸鉛（ＰＺＴ）および酸化亜鉛を用いて
薄膜デバイスを製造する方法を具体的に説明したが、こ
れら以外の薄膜材料、つまり、硫化亜鉛、窒化アルミニ
ウム、窒化インジウム、窒化ガリウム、チタン酸ランタ
ン酸鉛（ＰＬＴ）、チタン酸鉛およびチタン酸バリウム
などの圧電体材料を用いた場合も、上記と同様にして薄
膜デバイスを製造することができる。
タン酸ジルコン酸鉛（ＰＺＴ）および酸化亜鉛を用いて
薄膜デバイスを製造する方法を具体的に説明したが、こ
れら以外の薄膜材料、つまり、硫化亜鉛、窒化アルミニ
ウム、窒化インジウム、窒化ガリウム、チタン酸ランタ
ン酸鉛（ＰＬＴ）、チタン酸鉛およびチタン酸バリウム
などの圧電体材料を用いた場合も、上記と同様にして薄
膜デバイスを製造することができる。
【００４５】また、上記においては、圧電体材料の薄膜
を形成してなる薄膜デバイスについて説明したが、この
発明の適用対象は圧電体薄膜を備えた薄膜デバイスに限
定されるものではなく、基板を加熱して所望の形成温度
で形成された薄膜を備える薄膜デバイス全般に適用する
ことができ、圧電体薄膜以外としては例えば焦電体薄膜
がある。
を形成してなる薄膜デバイスについて説明したが、この
発明の適用対象は圧電体薄膜を備えた薄膜デバイスに限
定されるものではなく、基板を加熱して所望の形成温度
で形成された薄膜を備える薄膜デバイス全般に適用する
ことができ、圧電体薄膜以外としては例えば焦電体薄膜
がある。
【００４６】
【発明の効果】以上のように、この発明によれば、基板
に対して薄膜を形成する薄膜形成領域に局部加熱層を形
成し、この局部加熱層によって加熱しながら、局部加熱
層に対して薄膜材料を堆積して薄膜を形成するように構
成しているので、加熱される領域を薄膜に対応する領域
に限定することができ、加熱されている薄膜形成領域に
優れた特性の薄膜を形成することができる一方、薄膜形
成領域以外の基板領域の温度が上昇するのを防止するこ
とができる。
に対して薄膜を形成する薄膜形成領域に局部加熱層を形
成し、この局部加熱層によって加熱しながら、局部加熱
層に対して薄膜材料を堆積して薄膜を形成するように構
成しているので、加熱される領域を薄膜に対応する領域
に限定することができ、加熱されている薄膜形成領域に
優れた特性の薄膜を形成することができる一方、薄膜形
成領域以外の基板領域の温度が上昇するのを防止するこ
とができる。
【００４７】また、この発明によれば、局部加熱層に対
応して基板の上面部や、局部加熱層と基板との間に空隙
領域を設けているため、当該空隙領域によって薄膜形成
領域以外の基板領域への熱伝導を抑制することができ、
薄膜形成領域以外の基板領域の温度が上昇するのを防止
することができる。
応して基板の上面部や、局部加熱層と基板との間に空隙
領域を設けているため、当該空隙領域によって薄膜形成
領域以外の基板領域への熱伝導を抑制することができ、
薄膜形成領域以外の基板領域の温度が上昇するのを防止
することができる。
【００４８】さらに、この発明によれば、局部加熱層と
基板との間に熱的遮断層を設けているので、局部加熱層
において発生した熱が基板側に熱伝導されるのを抑制す
ることができ、薄膜形成領域以外の基板領域の温度が上
昇するのを防止することができる。
基板との間に熱的遮断層を設けているので、局部加熱層
において発生した熱が基板側に熱伝導されるのを抑制す
ることができ、薄膜形成領域以外の基板領域の温度が上
昇するのを防止することができる。
【図１】この発明にかかる薄膜デバイスの第１の実施の
形態を示す図である。
形態を示す図である。
【図２】図１の薄膜デバイスの製造方法を示す図であ
る。
る。
【図３】図１の薄膜デバイスの製造方法を示す図であ
る。
る。
【図４】図１の薄膜デバイスの製造方法を示す図であ
る。
る。
【図５】この発明にかかる薄膜デバイスの第２の実施の
形態を示す図である。
形態を示す図である。
【図６】図５の薄膜デバイスの製造方法を示す図であ
る。
る。
１ 薄膜デバイス ２ 半導体基板 ３ 空隙領域 ４ 熱的遮断層 ５ マイクロヒータ（局部加熱部） ８ 薄膜 Ｒ 薄膜形成領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０４Ｒ 17/00 ３３０ Ｈ０１Ｌ 41/08 Ｄ 41/22 Ｚ (72)発明者 前中 一介 兵庫県姫路市御立東２丁目23−１ (72)発明者 鈴木 義彦 大阪府豊中市上野西３−14−22
Claims (10)
- 【請求項１】 基板に対して薄膜が局部的に形成されて
なる薄膜デバイスにおいて、前記基板と前記薄膜との間
に局部加熱層が設けられたことを特徴とする薄膜デバイ
ス。 - 【請求項２】 前記局部加熱層に対応して前記基板の上
面部に空隙領域が設けられた請求項１記載の薄膜デバイ
ス。 - 【請求項３】 前記局部加熱層と前記基板との間に空隙
領域が設けられた請求項１記載の薄膜デバイス。 - 【請求項４】 前記局部加熱層と前記基板との間に熱的
遮断層が設けられた請求項１、２または３記載の薄膜デ
バイス。 - 【請求項５】 基板に対して薄膜を形成する薄膜の製造
方法であって、 前記基板に対して前記薄膜を形成する薄膜形成領域に局
部加熱層を形成する第１の工程と、 前記局部加熱層によって加熱しながら、前記局部加熱層
に対して薄膜材料を堆積する第２の工程と、を備えた薄
膜の製造方法。 - 【請求項６】 前記第２の工程に先立って、前記局部加
熱層に対応して前記基板の上面部に空隙領域を設ける第
３の工程を備えた請求項５記載の薄膜の製造方法。 - 【請求項７】 前記第１の工程に先立って、前記基板上
に熱的遮断層を形成する第４の工程を備え、 前記第１の工程では、前記薄膜形成領域に対応する前記
熱的遮断層上に前記局部加熱層が形成される請求項５ま
たは６記載の薄膜の製造方法。 - 【請求項８】 基板に対して薄膜を形成する薄膜の製造
方法であって、 前記薄膜を形成する薄膜形成領域に対応する前記基板上
に犠牲層を形成する第１の工程と、 前記犠牲層に対して局部加熱層を形成する第２の工程
と、 前記犠牲層を除去して前記局部加熱層を浮き構造に仕上
げる第３の工程と、 前記局部加熱層によって加熱しながら、前記局部加熱層
に対して薄膜材料を堆積する第４の工程と、を備えた薄
膜の製造方法。 - 【請求項９】 前記第２の工程に先立って、前記基板お
よび前記犠牲層上に熱的遮断層を形成する第５の工程を
備え、 前記第２の工程では、前記薄膜形成領域に対応する前記
熱的遮断層上に前記局部加熱層が形成される請求項８記
載の薄膜の製造方法。 - 【請求項１０】 前記薄膜が圧電体材料よりなる請求項
１ないし５のいずれかに記載の薄膜デバイス、あるいは
請求項５ないし９のいずれかに記載の薄膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6135197A JPH10256570A (ja) | 1997-03-14 | 1997-03-14 | 薄膜デバイスおよび薄膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6135197A JPH10256570A (ja) | 1997-03-14 | 1997-03-14 | 薄膜デバイスおよび薄膜の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10256570A true JPH10256570A (ja) | 1998-09-25 |
Family
ID=13168643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6135197A Pending JPH10256570A (ja) | 1997-03-14 | 1997-03-14 | 薄膜デバイスおよび薄膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10256570A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005347364A (ja) * | 2004-06-01 | 2005-12-15 | National Institute Of Advanced Industrial & Technology | 伸縮可能な圧電素子 |
| JP2011139295A (ja) * | 2009-12-28 | 2011-07-14 | Ngk Insulators Ltd | 障害物の超音波検知デバイス |
| WO2015190322A1 (ja) * | 2014-06-12 | 2015-12-17 | 株式会社村田製作所 | 圧電デバイス |
| JP2016076798A (ja) * | 2014-10-03 | 2016-05-12 | 太陽誘電株式会社 | 弾性波デバイス |
| WO2019065182A1 (ja) | 2017-09-27 | 2019-04-04 | 第一精工株式会社 | 超音波センサ |
| US10608166B2 (en) | 2015-01-13 | 2020-03-31 | Murata Manufacturing Co., Ltd. | Method for manufacturing a piezoelectric device |
| US10862018B2 (en) | 2015-01-13 | 2020-12-08 | Murata Manufacturing Co., Ltd. | Method for manufacturing a piezoelectric device |
-
1997
- 1997-03-14 JP JP6135197A patent/JPH10256570A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005347364A (ja) * | 2004-06-01 | 2005-12-15 | National Institute Of Advanced Industrial & Technology | 伸縮可能な圧電素子 |
| JP2011139295A (ja) * | 2009-12-28 | 2011-07-14 | Ngk Insulators Ltd | 障害物の超音波検知デバイス |
| WO2015190322A1 (ja) * | 2014-06-12 | 2015-12-17 | 株式会社村田製作所 | 圧電デバイス |
| JPWO2015190322A1 (ja) * | 2014-06-12 | 2017-04-20 | 株式会社村田製作所 | 圧電デバイス |
| US10593860B2 (en) | 2014-06-12 | 2020-03-17 | Murata Manufacturing Co., Ltd. | Piezoelectric device |
| JP2016076798A (ja) * | 2014-10-03 | 2016-05-12 | 太陽誘電株式会社 | 弾性波デバイス |
| US10700664B2 (en) | 2014-10-03 | 2020-06-30 | Taiyo Yuden Co., Ltd. | Acoustic wave device |
| US10608166B2 (en) | 2015-01-13 | 2020-03-31 | Murata Manufacturing Co., Ltd. | Method for manufacturing a piezoelectric device |
| US10862018B2 (en) | 2015-01-13 | 2020-12-08 | Murata Manufacturing Co., Ltd. | Method for manufacturing a piezoelectric device |
| WO2019065182A1 (ja) | 2017-09-27 | 2019-04-04 | 第一精工株式会社 | 超音波センサ |
| US11067541B2 (en) | 2017-09-27 | 2021-07-20 | Dai-Ichi Seiko Co., Ltd. | Ultrasonic sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3122579B2 (ja) | Ｐｔ膜のエッチング方法 | |
| US5374578A (en) | Ozone gas processing for ferroelectric memory circuits | |
| JP2004304490A (ja) | 薄膜圧電共振子の製造方法、薄膜圧電共振子の製造装置、薄膜圧電共振子および電子部品 | |
| WO2003012838A1 (en) | Method of etching conductive layers for capacitor and semiconductor device fabrication | |
| TW200816852A (en) | Capacitance sensor and its manufacturing method | |
| US5641709A (en) | Method of manufacturing a conductive micro bridge | |
| JPH10256570A (ja) | 薄膜デバイスおよび薄膜の製造方法 | |
| JPH07307326A (ja) | プラズマエッチング装置およびプラズマエッチング方法 | |
| JPH0745475A (ja) | 薄膜コンデンサ及びその製造方法 | |
| JPH0334580A (ja) | 電子部品 | |
| JPH029450B2 (ja) | ||
| JPH05326445A (ja) | 半導体装置の製造方法 | |
| JP2003338551A (ja) | 電子部品及びその製造方法 | |
| JP5103694B2 (ja) | 圧電薄膜の製造方法 | |
| WO2022087813A1 (zh) | 声波换能单元及其制作方法、声波换能器 | |
| JPH06350050A (ja) | 半導体素子の電荷蓄積部の誘電体絶縁膜の形成方法 | |
| JPH07226642A (ja) | 弾性表面波素子 | |
| JP2000138401A (ja) | 圧電型検出器ならびにその製造方法 | |
| JPH0621064A (ja) | 半導体装置の製造方法 | |
| KR100207407B1 (ko) | 광로 조절 장치의 제조방법 | |
| KR100207381B1 (ko) | 광로 조절 장치의 콘택홀 배선 방법 | |
| KR100197396B1 (ko) | 광로 조절 장치의 제조방법 | |
| KR100207402B1 (ko) | 광로 조절 장치의 제조 방법 | |
| KR0160897B1 (ko) | 광로 조절 장치의 제작 방법 | |
| US20020179984A1 (en) | Silicon-based ferroelectric cantilever structure |