JP4815743B2 - 圧電素子の製造方法 - Google Patents

圧電素子の製造方法 Download PDF

Info

Publication number
JP4815743B2
JP4815743B2 JP2004006563A JP2004006563A JP4815743B2 JP 4815743 B2 JP4815743 B2 JP 4815743B2 JP 2004006563 A JP2004006563 A JP 2004006563A JP 2004006563 A JP2004006563 A JP 2004006563A JP 4815743 B2 JP4815743 B2 JP 4815743B2
Authority
JP
Japan
Prior art keywords
piezoelectric element
thin film
piezoelectric
lower electrode
upper electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004006563A
Other languages
English (en)
Other versions
JP2005203477A (ja
Inventor
友騎 中村
一樹 小牧
正博 安見
祐二 村嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004006563A priority Critical patent/JP4815743B2/ja
Publication of JP2005203477A publication Critical patent/JP2005203477A/ja
Application granted granted Critical
Publication of JP4815743B2 publication Critical patent/JP4815743B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)

Description

本発明は例えばセンサ、アクチュエータなどに用いられる圧電薄膜を用いた圧電素子の製造方法に関するものである。
ペロブスカイト型構造をもつ強誘電体の圧電薄膜は優れた誘電性・圧電性・焦電性を有しており、各種センサ、アクチュエータ、トランスデューサなど幅広いデバイスへの応用が期待されている。
強誘電体の圧電薄膜は内部に自発分極を有しており、これに外圧が加わるとそのひずみによって分極電荷に変化が生じ、電流が検出される。また、圧電薄膜に電圧を印加するとそれに応じて圧電体は伸縮する。
このような圧電薄膜を用いた圧電素子は少なくとも基板上に下部電極、圧電薄膜、上部電極を順次積層形成することにより構成されており、この下部電極と上部電極との間に電圧を印加すると圧電薄膜は伸縮し、変位が得られる。そのため圧電素子の性能を向上させるためには圧電薄膜の分極方向を電圧印加方向、つまり膜厚方向に一致させることが重要となる。
従来の圧電素子の製造方法としては、図16に示すものがある。
図16(a)〜(e)は従来の圧電素子の製造方法を示す断面図である。
図16(a)に示すように第一の二酸化珪素膜付き単結晶からなる基板101の上に白金層、イリジウム層、チタン層の順にスパッタリング法を用いて下部電極102を形成し、そしてこの下部電極102を反応性イオンエッチング法によりパターンニングし、さらにゾルゲル法を用いて圧電薄膜103をパターンニングして下部電極102の上に形成する。この圧電薄膜103としてはマグネシウムニオブ酸鉛を含むチタン酸ジルコン酸鉛(PZT)を用いている。この圧電薄膜103の上にチタン層、イリジウム層の順にスパッタリング法を用いて上部電極104を形成し、反応性イオンエッチング法により上部電極104をパターンニングする。
そして図16(b)に示すように別の基板またはシート105を接着層106を介して第1の基板101の上の上部電極104の側に接着する。ここで接着層106にはポリエステルフィルムシートを用いている。そして図16(c)に示すようにこのポリエステルフィルムシートにUVランプ照射して接着強度を弱めて第1の基板101をポリエステルフィルムシートから剥離する。そして図16(d)に示すように予め加工してある第2の基板108の上に接着層107を介して下部電極102に接着する。さらに図16(e)に示すように別の基板またはシート105を介して接着層106にUV光を照射し、接着層106と上部電極104との間の接着強度を弱め、上部電極104から接着層106を剥離する。
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
特開2000−91656号公報
しかしながら上記従来の方法では、上部電極104が帯電することにより圧電薄膜103に電界が生じ、分極状態が変化してしまうことである。上部電極104の帯電は静電気ならびに加工工程および基板洗浄に使用するプラズマ中の電荷ならびに急激な温度変化等による圧電薄膜103の焦電効果によって発生するが、この電界が分極工程前に発生した場合、その電界方向に分極処理を施したことと同様の効果となり、分極工程によって分極を所定方向に揃えることが困難となる。また分極工程後に電界が発生した場合にはその分極が劣化することになる。
本発明は圧電薄膜への電界の発生を防止して圧電素子に高い圧電特性を確保させる圧電素子の製造方法を提供することを目的とするものである。
この目的を達成するために、本発明は以下の構成を有する
板の上に下部電極と、この下部電極の上に圧電薄膜と、この圧電薄膜の上に上部電極とを順次積層して形成する成膜工程と、前記下部電極と上部電極との間に電圧を印加して圧電薄膜の分極方向を揃える分極工程と、前記基板の上に付着した有機物を除去する洗浄工程と、エッチングにより加工して少なくとも1つの個片にする加工工程とを含み、この個片にする加工工程まで前記圧電薄膜の所定分極状態を保持するようにした圧電素子の製造方法であり、圧電薄膜への電界の発生を防止し、分極処理において所定の分極方向に揃えることができ、圧電素子に高い圧電特性を確保することができる。
なお、圧電薄膜の分極状態の保持を下部電極と上部電極とを短絡して行うことにより、圧電薄膜の所定の分極状態を保持するようにした圧電素子の製造方法であり、圧電薄膜への電界の発生を防止し、分極処理において所定の分極方向に揃えることができ、圧電素子に高い圧電特性を確保することができる。
なお請求項1に記載の圧電素子の製造方法において、圧電薄膜の面積を下部電極の面積より小さくし、前記圧電薄膜の上に形成する上部電極の一部分と下部電極とを短絡させるようにすることにより、圧電薄膜の所定の分極状態を保持するようにした圧電素子の製造方法であり、圧電薄膜への電界の発生を防止し、分極処理において所定の分極方向に揃えることができ、圧電素子に高い圧電特性を確保することができる。
なお請求項1に記載の圧電素子の製造方法において、下部電極と上部電極との短絡を導電体またはワイヤーボンディングで行うことにより、圧電薄膜の所定の分極状態を保持するようにした圧電素子の製造方法であり、圧電薄膜への電界の発生を防止し、分極処理において所定の分極方向に揃えることができ、圧電素子に高い圧電特性を確保することができる。
なお請求項1に記載の圧電素子の製造方法において、短絡を分極処理工程より前とし、この分極工程直前に開放することにより、分極処理前に安定した分極状態を保持できるため、分極処理において所定の分極方向に揃えることができる。
なお請求項1に記載の圧電素子の製造方法において、短絡を分極工程直後とし、個片にする加工工程により開放することにより、圧電薄膜への電界の発生を防止し、分極処理において所定の分極方向に揃えることができ、圧電素子に高い圧電特性を確保することができる。
なお請求項1に記載の圧電素子の製造方法において、基板の上に形成する少なくとも1つの圧電素子の下部電極間および上部電極間を電気的に接続されるように形成し、下部電極と上部電極とを1個所で短絡することにより、製造工程を簡素化することができる。
なお、洗浄工程にUV/オゾンを用いることにより、上部電極への電界の発生を防止することができる。
以上のように本発明は、圧電薄膜の所定の分極状態を保持するようにした圧電素子の製造方法であり、圧電薄膜への電界の発生を防止し、分極処理において所定の分極方向に揃えることができ、圧電素子に高い圧電特性を確保することができる。
本発明の一実施の形態における圧電素子の製造方法について、図を用いて説明する。
図1は本発明の一実施の形態における圧電素子の製造方法を示すフローチャート、図2(a)〜(c)は本発明の一実施の形態における圧電素子の成膜工程を示す断面図、図3(a)は同圧電素子のパターンニングを示す平面図、図3(b)は同圧電素子のパターンニングを示す断面図、図4(a)は同圧電素子のパターンニングを示す平面図、図4(b)は同圧電素子のパターンニングを示す断面図、図5(a)は同圧電素子のパターンニングを示す平面図、図5(b)は同圧電素子のパターンニングを示す断面図、図6(a)は同圧電素子のパターンニングを示す平面図、図6(b)は同圧電素子のパターンニングを示す断面図、図7(a)は同圧電素子のパターンニングを示す平面図、図7(b)は同圧電素子のパターンニングを示す断面図、図8(a)は同圧電素子のパターンニングを示す平面図、図8(b)は同圧電素子のパターンニングを示す断面図、図9(a)は同圧電素子の分極工程を示す平面図、図9(b)は同圧電素子の分極工程を示す断面図、図10(a)は同圧電素子の短絡を示す平面図、図10(b)は同圧電素子の短絡を示す断面図、図11(a)は同圧電素子の加工工程を示す平面図、図11(b)は同圧電素子の加工工程を示す断面図、図12(a)は同圧電素子の加工工程を示す平面図、図12(b)は同圧電素子の加工工程を示す断面図、図13(a)は同圧電素子の加工工程を示す平面図、図13(b)は同圧電素子の加工工程を示す断面図、図14(a)は同圧電素子の加工工程を示す平面図、図14(b)は同圧電素子の加工工程を示す断面図、図15(a)、(b)は同圧電素子の短絡を示す断面図である。
図1のフローチャートに従って説明する。
例えば、多数個取りの生産を考えた場合には、各圧電素子の下部電極間及び上部電極間を電気的に接続する構成としている。
初めに図2(a)に示すようにシリコンからなる基板1の表面に少なくとも1つの圧電素子の下部電極2の間を電気的に接続するようにPt、PtとTiの合金またはTiとこのTiの上にPtを積層してPtが<111>方向に結晶配向するように形成する。下部電極2を形成する方法としてはDCまたはRFのマグネトロンスパッタリングなどの方法が代表的である。
次に、図2(b)に示すように圧電薄膜3としてPb(Zr1-xTix)O3を<001>方向に結晶配向するようにスパッタリングなどの方法により下部電極2の上にこの下部電極2より小さい面積となるように形成する。
次に、図2(c)に示すように少なくとも1つの圧電素子の上部電極4の間を電気的に接続するようにAuをスパッタリング、真空蒸着などの方法により下部電極2の上の圧電薄膜3が形成されていない領域の少なくとも一部を覆うように上部電極4を形成する。Auを直接形成して密着強度などが問題になる場合には下地にCrやTiなどを薄く形成すれば良い。ここではTiを20Åから100Å程度真空蒸着により形成することで十分な密着性が得られた。以上のように分極工程の前に下部電極2と上部電極4とを短絡させることで安定した分極状態を保持できるため、分極処理において所定の分極方向に揃えることができる。
次に、図3(a)、(b)に示すように第一のレジスト5を形成する。そして図4(a)、(b)に示すようにドライエッチングによって上部電極4および圧電薄膜3を下部電極2に到達するまで加工し、図5(a)、(b)に示すように第一のレジスト5を除去する。
次に、図6(a)、(b)に示すように第二のレジスト6を形成する。そして図7(a)、(b)に示すようにウエットエッチングによって上部電極4および下部電極2が短絡されている部分の上部電極4を加工し、図8(a)、(b)に示すように第二のレジスト6を除去する。
次に、図9(a)、(b)に示すように下部電極2および上部電極4から端子雰囲気温度で電圧を印加することによって分極処理を行う。なお、昇降温の際には下部電極2および上部電極4を短絡することにより焦電効果による分極状態の劣化を回避することができる。
次に、図10(a)、(b)に示すように下部電極2および上部電極4を導電体7の形成やワイヤーボンディングにより短絡する。基板1の上に形成される複数の圧電素子の上部電極4ならびに下部電極2をそれぞれ結線することにより、基板1上の複数の素子を容易に一括で短絡することが可能となり、工程の簡素化が図れる。
そして、図11(a)、(b)に示すように第三のレジスト8をドライエッチングによりエッチングされた上部電極4と圧電薄膜3の垂直下方から外方に残る表面部分を覆うように形成する。そして図12(a)、(b)に示すようにドライエッチングにより下部電極2を基板1に到達するまでエッチングし、さらに図13(a)、(b)に示すようにシリコンよりなる基板1をドライエッチングによりエッチングする。なお下部電極2をエッチングするときのガスを変えて、シリコンよりなる基板1をエッチングする。エッチングガスを変えない場合は下部電極2も横からエッチングされる場合がある。例えば下部電極2をエッチングするガスをCF4やArによって行い、基板1をエッチングするガスをSF6、O2、C48等のガスを使うことにより下部電極2をエッチングして形成した圧電薄膜3の下方の裾野部分の損傷なく基板1のみを垂直下方にエッチングすることが可能になる。
次に、図14(a)、(b)に示すように第三のレジスト8をUV/オゾンを用いて洗浄を行う方法によって除去する。以上の工程により素子化された圧電素子をセラミック等の気密パッケージに接着材等により固定し、下部電極2および上部電極4をワイヤーボンディング等でそれぞれ配線する。
次に、図15(a)、(b)に示す成膜工程において、下部電極2の上に圧電薄膜3が形成されない領域を設け、その領域を上部電極4が覆うように基板1の上に下部電極2、圧電薄膜3、上部電極4を順次積層して形成することで上部電極4および下部電極2を短絡し、上部電極4および下部電極2を同電位に保ち、上部電極4が帯電することにより圧電薄膜3に電界が生じることを回避し、さらに分極状態が変化することから回避することが可能となる。
なお、本実施の形態では圧電薄膜3の形成時に下部電極2の上に圧電薄膜3が形成されない領域を設け、その領域を上部電極4が覆うように基板1の上に下部電極2、圧電薄膜3、上部電極4を順次積層して形成することで上部電極4および下部電極2とを短絡させる方法を用いたが、圧電薄膜3の形成後に上部電極4および下部電極2の間を導電体7の形成やワイヤーボンディングにより結線することで上部電極および下部電極2を短絡する方法を行うことも可能である。また複数の圧電素子の上部電極4および下部電極2を短絡することで、分極状態が変化することを回避することも可能である。
本発明にかかる圧電素子の製造方法は、少なくとも基板上に下部電極、圧電薄膜、上部電極を順次積層形成する成膜工程と上下部電極間に電圧を印加して圧電薄膜の分極方向を揃える分極処理工程と、ドライエッチングで薄膜を加工して素子形成する加工工程と、基板の表面上に付着した有機物を除去する洗浄工程とを含む圧電素子の製造方法であり、上部電極および下部電極を短絡することやUV/オゾンを用いて基板洗浄を行うことで、上部電極が帯電することにより圧電薄膜に電界が生じることから回避することができるため、所定の分極状態の劣化を防止することができ、高性能な圧電素子の製造方法に有用である。
本発明の一実施の形態における圧電素子の製造方法を示すフローチャート (a)〜(c)本発明の一実施の形態における圧電素子の成膜工程を示す断面図 (a)同圧電素子のパターンニングを示す平面図、(b)同圧電素子のパターンニングを示す断面図 (a)同圧電素子のパターンニングを示す平面図、(b)同圧電素子のパターンニングを示す断面図 (a)同圧電素子のパターンニングを示す平面図、(b)同圧電素子のパターンニングを示す断面図 (a)同圧電素子のパターンニングを示す平面図、(b)同圧電素子のパターンニングを示す断面図 (a)同圧電素子のパターンニングを示す平面図、(b)同圧電素子のパターンニングを示す断面図 (a)同圧電素子のパターンニングを示す平面図、(b)同圧電素子のパターンニングを示す断面図 (a)同圧電素子の分極工程を示す平面図、(b)同圧電素子の分極工程を示す断面図 (a)同圧電素子の短絡を示す平面図、(b)同圧電素子の短絡を示す断面図 (a)同圧電素子の加工工程を示す平面図、(b)同圧電素子の加工工程を示す断面図 (a)同圧電素子の加工工程を示す平面図、(b)同圧電素子の加工工程を示す断面図 (a)同圧電素子の加工工程を示す平面図、(b)同圧電素子の加工工程を示す断面図 (a)同圧電素子の加工工程を示す平面図、(b)同圧電素子の加工工程を示す断面図 (a)、(b)同圧電素子の短絡を示す断面図 (a)〜(e)従来の圧電素子の製造方法を示す断面図
1 基板
2 下部電極
3 圧電薄膜
4 上部電極
5 第一のレジスト
6 第二のレジスト
7 導電体
8 第三のレジスト

Claims (1)

  1. 基板の上に下部電極と、この下部電極の上に圧電薄膜と、この圧電薄膜の上に上部電極とを順次積層して形成する成膜工程と、前記下部電極と上部電極との間に電圧を印加して圧電薄膜の分極方向を揃える分極工程と、前記基板の上に付着した有機物を除去する洗浄工程と、ドライエッチングにより加工して少なくとも1つの個片にする加工工程とを含み、上部電極の帯電を防止するためにこの個片にする加工工程まで前記下部電極と前記上部電極とを短絡して前記圧電薄膜の所定分極状態を保持するようにした圧電素子の製造方法。
JP2004006563A 2004-01-14 2004-01-14 圧電素子の製造方法 Expired - Lifetime JP4815743B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004006563A JP4815743B2 (ja) 2004-01-14 2004-01-14 圧電素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004006563A JP4815743B2 (ja) 2004-01-14 2004-01-14 圧電素子の製造方法

Publications (2)

Publication Number Publication Date
JP2005203477A JP2005203477A (ja) 2005-07-28
JP4815743B2 true JP4815743B2 (ja) 2011-11-16

Family

ID=34820487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004006563A Expired - Lifetime JP4815743B2 (ja) 2004-01-14 2004-01-14 圧電素子の製造方法

Country Status (1)

Country Link
JP (1) JP4815743B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4367654B2 (ja) 2006-08-30 2009-11-18 セイコーエプソン株式会社 圧電素子及び液体噴射ヘッド
TWI728569B (zh) * 2019-11-25 2021-05-21 馗鼎奈米科技股份有限公司 放電極化設備

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5790986A (en) * 1980-11-26 1982-06-05 Matsushita Electric Ind Co Ltd Fabrication of piezo electric ceramic element
JP2665106B2 (ja) * 1992-03-17 1997-10-22 日本碍子株式会社 圧電/電歪膜型素子
JPH0864509A (ja) * 1994-08-18 1996-03-08 Canon Inc レジスト分解方法及び分解装置
JPH11322420A (ja) * 1998-05-19 1999-11-24 Matsushita Electric Ind Co Ltd 圧電磁器組成物およびその製造方法
JP2000059165A (ja) * 1998-08-06 2000-02-25 Toshiba Corp 弾性表面波装置およびその製造方法
JP2001160638A (ja) * 1999-12-01 2001-06-12 Wac Data Service Kk 帯状圧電板
JP3426185B2 (ja) * 2000-03-28 2003-07-14 松下電器産業株式会社 圧電スピーカ
JP4259019B2 (ja) * 2002-01-25 2009-04-30 パナソニック株式会社 電子部品の製造方法
JP2003298137A (ja) * 2002-04-05 2003-10-17 Matsushita Electric Ind Co Ltd 圧電機能部品の製造方法及びその製造装置

Also Published As

Publication number Publication date
JP2005203477A (ja) 2005-07-28

Similar Documents

Publication Publication Date Title
US8006357B2 (en) Process for fabricating piezoelectric element
JP4492821B2 (ja) 圧電素子
JP5756786B2 (ja) 圧電デバイス及びその使用方法
US20090302716A1 (en) Piezoelectric device
TWI437741B (zh) 鐵電裝置
JP4304516B2 (ja) 導電性複合酸化物層の製造方法、強誘電体層を有する積層体の製造方法
TWI443959B (zh) 振動發電元件及具備它之振動發電裝置
JPWO2017043383A1 (ja) 圧電素子および圧電素子の製造方法
JP2007515306A (ja) 電子装置
JP4815743B2 (ja) 圧電素子の製造方法
US7548408B2 (en) Capacitor and its manufacturing method
JP3861735B2 (ja) 薄膜微小機械式共振子ジャイロの製造方法
JP2007123494A (ja) 可変容量コンデンサ
JP4934924B2 (ja) 強誘電体アクチュエータ素子およびその製造方法
JP6934746B2 (ja) 圧電膜を有する積層基板、圧電膜を有する素子および圧電膜を有する積層基板の製造方法
JP2008227144A (ja) 圧電アクチュエータおよびその製造方法ならびに液体噴射ヘッド
JP5016210B2 (ja) 圧電薄膜積層トランス及びその製造方法
JP7238546B2 (ja) 圧電体積層シートおよび圧電体積層シートの製造方法、圧電センサーおよび圧電センサーの製造方法
JP2009170631A (ja) 圧電素子とその製造方法およびこれを用いた圧電応用デバイス
Kanda et al. Microfabrication and application of series-connected PZT elements
JP2005235796A (ja) 圧電薄膜素子の製造方法
JPH11132873A (ja) 圧電検出器及びその製造方法
JPH06132578A (ja) 積層型アクチュエーター
JP2009038274A (ja) 圧電素子およびその製造方法、アクチュエータ、並びに、液体噴射ヘッド
JP2017028384A (ja) Mems素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061222

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070112

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110815

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4815743

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

EXPY Cancellation because of completion of term