WO2006013717A1 - 静電容量型超音波振動子、及びその製造方法 - Google Patents

静電容量型超音波振動子、及びその製造方法 Download PDF

Info

Publication number
WO2006013717A1
WO2006013717A1 PCT/JP2005/013190 JP2005013190W WO2006013717A1 WO 2006013717 A1 WO2006013717 A1 WO 2006013717A1 JP 2005013190 W JP2005013190 W JP 2005013190W WO 2006013717 A1 WO2006013717 A1 WO 2006013717A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
ultrasonic transducer
dielectric film
capacitive ultrasonic
forming
Prior art date
Application number
PCT/JP2005/013190
Other languages
English (en)
French (fr)
Inventor
Hideo Adachi
Katsuhiro Wakabayashi
Shinji Yasunaga
Kiyoshi Nemoto
Miyuki Murakami
Original Assignee
Olympus Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corporation filed Critical Olympus Corporation
Priority to EP05766367.6A priority Critical patent/EP1781067B1/en
Publication of WO2006013717A1 publication Critical patent/WO2006013717A1/ja
Priority to US11/702,277 priority patent/US20070161896A1/en

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B06GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06BMETHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/0292Electrostatic transducers, e.g. electret-type

Definitions

  • the present invention relates to a capacitive ultrasonic transducer that uses a silicon micromachining technique to force a silicon semiconductor substrate.
  • Ultrasound diagnostic methods for irradiating ultrasonic waves into body cavities and diagnosing the echo signal force in the body through imaging have become widespread.
  • One of the equipment used for this ultrasound diagnostic method is an ultrasound endoscope.
  • an ultrasonic transducer (ultrasonic transducer) is attached to the tip of an insertion portion to be inserted into a body cavity. This transducer converts an electrical signal into an ultrasonic wave and irradiates it into the body cavity. It also receives ultrasonic waves reflected in the body cavity and converts them into electrical signals.
  • a ceramic piezoelectric material PZT lead zirconate titanate
  • PZT lead zirconate titanate
  • cMUT Capacitive Micromachmed Ultrasonic Transducer
  • a MEMS element is formed as a fine structure on a substrate such as a silicon substrate or a glass substrate, and includes a driving body that outputs a mechanical driving force, a driving mechanism that drives the driving body, and a driving mechanism. It is an element that is electrically and mechanically coupled to a semiconductor integrated circuit to be controlled.
  • the basic feature of MEMS elements is that a drive body configured as a mechanical structure is incorporated in a part of the element. The drive body is driven by applying Coulomb BI force between the electrodes. Is done electrically.
  • a capacitive ultrasonic transducer is an element with two planar electrodes facing each other, and there is a cavity between them, superimposed on the DC bias.
  • the layer (membrane) including one of the electrodes vibrates in a harmonic manner to generate ultrasonic waves (for example, Patent Document 1).
  • FIG. 1 (a) shows a cell structure of a conventional capacitive ultrasonic transducer 310.
  • a lower electrode 322 is formed on the bottom surface (back surface) of a silicon substrate 312, and a membrane 314 is supported by a membrane support portion 316.
  • An upper electrode 320 is formed on the membrane 314, and a gap 318 is formed by these.
  • FIG. 1 (b) is an explanatory diagram of the operation of FIG. 1 (a).
  • Lower electrode 312 is grounded, RF signal for ultrasonic generation from terminal 326 is applied to upper electrode 320, and DC bias voltage V is applied to both terminals 324.
  • the signal is applied so as to be superimposed. In this way, a DC bias voltage was required for both ultrasonic transmission and reception.
  • a DC bias voltage V is required to be superimposed on the RF pulse signal from the terminal 326 at the time of transmission of ultrasonic waves, transmission and reception.
  • FIG. 2 shows a conventional drive voltage time chart.
  • Fig. 2 (a) is a time chart of the RF signal drive voltage
  • Fig. 2 (b) is a time chart of the DC bias voltage V drive voltage.
  • Ultrasonic diagnostics usually obtains a diagnostic image by transmitting and receiving RF noise signals and converting them into image signals based on the noise echo signals.
  • the transmission pulse signal transmission period Ta is several seconds
  • the reception period Tb for receiving the pulse echo signal is as long as 0.1 to 1. Omsec. If only the number of transmission pulse signal transmission periods / zsec, the effective voltage is negligible even if the transmission pulse voltage is several hundred volts.
  • a DC voltage of several hundred volts is normally applied over the entire reception period.
  • the present invention provides a capacitive ultrasonic transducer that is driven only by an RF pulse signal without using a DC voltage.
  • Patent Document 1 Special Table 2004-503313
  • the capacitive ultrasonic transducer includes at least a silicon substrate, a first electrode disposed on the silicon substrate, and a predetermined gap facing the first electrode.
  • Capacitive ultrasonic wave composed of a second electrode spaced apart and a membrane supporting the second electrode A vibrator is characterized in that a part of the capacitive ultrasonic vibrator is charged.
  • a membrane for supporting the second electrode includes a step of forming the first electrode on the silicon substrate, and a method of manufacturing the first electrode. Forming a dielectric film on the surface; grounding the first electrode; performing a corona discharge treatment so that the dielectric film has a surface potential; and the membrane and the membrane. And a step of forming a support portion for supporting, a step of forming the second electrode on the membrane, and the like.
  • a membrane for supporting the second electrode includes a step of forming the first electrode on the silicon substrate, and a method of manufacturing the first electrode.
  • a first discharge step for performing a corona discharge treatment for forming the membrane a step of forming a support portion for supporting the membrane and the membrane, a step of forming the second electrode on the membrane, A second dielectric film forming step of forming a dielectric film on the second electrode; and A second discharge step of grounding the second electrode and performing a corona discharge treatment so that the dielectric film formed by the second dielectric film formation step has a surface potential. It is characterized by doing.
  • a capacitive ultrasonic transducer includes: forming the first electrode on the first silicon substrate; and A first dielectric film forming step of forming a dielectric film on the surface of the first electrode, and grounding the first electrode, and the dielectric film formed by the first dielectric film forming step has a surface potential
  • a first structure generating step for generating a first structure by a first discharge step for performing a corona discharge treatment for forming a support portion for supporting the membrane, and a surface.
  • a capacitive ultrasonic transducer includes: forming the first electrode on the first silicon substrate; and A first dielectric film forming step of forming a dielectric film on the surface of the first electrode, and grounding the first electrode, and the dielectric film formed by the first dielectric film forming step has a surface potential
  • a second discharge step for performing a corona discharge treatment so that the film has a surface potential
  • FIG. 1 is an explanatory diagram relating to a conventional capacitive ultrasonic transducer.
  • FIG. 2 is a diagram showing a time chart of a conventional drive voltage.
  • FIG. 3 Overall break of the basic structure of the capacitive ultrasonic transducer cell in the first embodiment
  • FIG. 4A A diagram showing a manufacturing process of the capacitive ultrasonic transducer 1 in the first embodiment.
  • FIG. 4B is a diagram showing a detailed process of FIG. 4A (d).
  • FIG. 5 is a diagram for explaining corona discharge in the first embodiment.
  • FIG. 6 is a diagram showing changes in the surface potential of the dielectric film with respect to the passage of days in the first embodiment.
  • FIG. 7 is a diagram showing the effect of heat treatment after the dielectric film is formed in the first embodiment.
  • FIG. 8 is a diagram showing the results of a DC bias application test in the first embodiment.
  • FIG. 9 is an overall sectional view of the basic structure of a capacitive ultrasonic transducer cell according to a second embodiment.
  • FIG. 10A is a diagram (part 1) illustrating a manufacturing process of the capacitive ultrasonic transducer 51 according to the second embodiment.
  • FIG. 10B A diagram (part 2) illustrating a manufacturing process of the capacitive ultrasonic transducer 51 in the second embodiment.
  • FIG. 11 is a diagram for explaining corona discharge in the second embodiment.
  • FIG. 12 is an overall sectional view of the basic structure of a capacitive ultrasonic transducer cell according to a third embodiment.
  • FIG. 13A A diagram (part 1) illustrating a manufacturing process of the capacitive ultrasonic transducer 71 according to the third embodiment.
  • FIG. 13B A diagram (part 2) illustrating a manufacturing process of the capacitive ultrasonic transducer 71 according to the third embodiment.
  • FIG. 13C A diagram (part 3) illustrating a manufacturing process of the capacitive ultrasonic transducer 71 according to the third embodiment.
  • FIG. 14 is a diagram for explaining corona discharge in the third embodiment.
  • FIG. 15 is an overall sectional view of a basic structure of a capacitive ultrasonic transducer cell according to a fourth embodiment.
  • FIG. 16A is a view (No. 1) showing a manufacturing step of the capacitive ultrasonic transducer 91 in the fourth embodiment.
  • FIG. 16B is a diagram (part 2) illustrating a manufacturing process of the capacitive ultrasonic transducer 91 according to the fourth embodiment.
  • FIG. 16C is a view (No. 3) showing a manufacturing step of the capacitive ultrasonic transducer 91 in the fourth embodiment.
  • FIG. 17 is a diagram for explaining corona discharge in a fourth embodiment.
  • FIG. 18 is an overall sectional view of a basic structure of a capacitive ultrasonic transducer cell in a fifth embodiment.
  • FIG. 19 is a diagram showing a manufacturing process of the capacitive ultrasonic transducer 111 in the fifth embodiment.
  • FIG. 20 is an overall sectional view of a basic structure of a capacitive ultrasonic transducer cell in a sixth embodiment.
  • FIG. 21 is a diagram for explaining corona discharge in a sixth embodiment.
  • FIG. 22A is a view (No. 1) showing a manufacturing step of the capacitive ultrasonic transducer in a seventh embodiment.
  • FIG. 22B is a view (No. 2) showing a manufacturing step of the capacitive ultrasonic transducer in the seventh embodiment.
  • FIG. 22C is a view (No. 3) showing a manufacturing step of the capacitive ultrasonic transducer in the seventh embodiment.
  • FIG. 22D is a view (No. 4) showing a manufacturing step of the capacitive ultrasonic transducer in the seventh embodiment.
  • An object of the present invention is to form a dielectric film (insulator film) on a predetermined portion of a capacitive ultrasonic transducer and to charge the dielectric film.
  • the capacitive ultrasonic transducer according to the present invention can be driven only by the RF signal without applying a DC bias voltage. This effect is due to dielectric for charging Since it can be adjusted depending on the position of the body film and the composition of the material, it is possible to manufacture various types of capacitive ultrasonic transducers.
  • FIG. 3 shows an overall cross-sectional view of the basic structure of the capacitive ultrasonic transducer cell in this embodiment.
  • Capacitive ultrasonic transducer cell consists of silicon substrate 2, dielectric film 9, lower electrode 4, membrane support 3, membrane 6, gap 7, upper electrode 5, conduction hole (via hole) 8, wiring film
  • the capacitive ultrasonic transducer 1 is composed of a plurality of capacitive ultrasonic transducer cells! Speak.
  • the membrane 6 is a vibrating membrane whose end is fixed by the membrane support 3.
  • An upper electrode 5 is disposed on the upper surface of the membrane 6.
  • a dielectric film 9 (for example, SiO 2) is formed on the surface of the silicon substrate 2 (the bottom portion of the recess) between the membrane support portions 3, on which
  • a lower electrode 4 is provided.
  • the lower electrode 4 is provided with a via hole 8 for electrically connecting the lower electrode 4 and the silicon substrate 2, and a conductor made of the same material as that of the lower electrode is embedded.
  • a wiring film 15 is patterned on the upper electrode 5 and drawn out to the outside of the cell constituting the capacitive ultrasonic transducer.
  • the wiring film 15 is a metal film for inputting / outputting electric signals to / from the upper electrode 5.
  • the gap 7 is a space surrounded by the membrane 6, the membrane support 3, the lower electrode 4, and the dielectric film 9.
  • the membrane 6 is composed of a plurality of membrane films in the manufacturing process.
  • FIG. 4 shows a manufacturing process of the capacitive ultrasonic transducer 1 in the present embodiment.
  • FIG. 4B is a diagram showing details of the process of FIG. 4A (d).
  • a silicon oxide film is formed on a low-resistance silicon substrate 2 by means of thermal oxidation, rf magnetron sputtering, plasma CVD, vacuum arc plasma, sol-gel, or the like (SiO film formation). Then 300 ° C The first heat treatment is performed in air or nitrogen atmosphere at ⁇ 800 ° C (Fig. 4A (a)).
  • the silicon substrate 2 is grounded (12), and a high voltage DC voltage 11 of several kV is applied between the silicon substrate 2 and the wire-like electrode 10, and corona discharge is performed to cause a silicon oxide film.
  • 9 is charged (electretization) (Fig. 4A (b), Fig. 5).
  • the silicon oxide film 9 has a charge on the surface side and a + charge on the silicon substrate side. This is described in detail in FIG.
  • FIG. 5 is a diagram for explaining corona discharge (electret tow soaking process) in the present embodiment.
  • a wire-like electrode 10 extends in a direction perpendicular to the drawing.
  • the negative side of high voltage DC voltage 11 is connected to electrode 10 and the positive side is installed at 12.
  • An electrode 10 is provided above the silicon substrate on which the silicon oxide film 9 is formed.
  • the charge amount can be adjusted by the material, composition ratio, and the like of the dielectric film.
  • the dielectric film is charged in a direction that increases the strength of the electric field between the upper electrode 5 and the lower electrode 4.
  • the electric field is directed to the lower electrode 4 and the upper electrode 5, and therefore the dielectric film is charged in a direction that strengthens this electric field (Fig. 5).
  • the surface of the silicon oxide film 9 is charged with -charge (20), and the silicon substrate side is charged with + charge (21).
  • charging the dielectric film by such corona discharge is called electret processing.
  • the corona discharge treatment may be performed while reciprocating the substrate side in the lateral direction of the paper.
  • the stability of the corona discharge situation may be improved by disposing a tally electrode between the objects to be charged.
  • a process for stabilizing the charge state of the charged silicon oxide film 9 for example, heat treatment is performed in air at 150 ° C. for 1 hour (FIG. 4A (b)).
  • the stability of the charged charge over time is important, and the above heat treatment and the withering treatment after the charging treatment are indispensable for stabilization (illustrated in Fig. 7).
  • the lower electrode 4 made of Au or A1 is formed. (Lower electrode deposition) (Fig. 4A (c)). In this step, the lower electrode material Au or A1 is deposited and buried in the via hole 13 to form a conduction path between the lower electrode 4 and the silicon substrate 2.
  • FIG. 4A (d) a gap is formed (FIG. 4A (d)).
  • support (SiN film) formation, sacrificial layer polysilicon film formation, membrane film (SiN film) formation, sacrificial layer etching, and etching hole shielding layer formation are performed. Details of these steps will be described with reference to FIG. 4B.
  • the membrane support 3 (for example, a SiN film) is formed (FIG. 4B (d-1)). afterwards,
  • the membrane 6c having the Si N force and the gap 7 are formed by means such as sacrificial layer etching.
  • a sacrificial layer 16 is formed to form a cavity or the like (in other words, as a temporary layer to be removed later) (FIG. 4B (d-2)).
  • the sacrificial layer 16 is easily formed by etching or the like, and is formed of, for example, polysilicon.
  • a membrane base material is used so as to cover the upper surface of the sacrificial layer 16, and a membrane 6c to be a membrane film is formed (FIG. 4B (d-3)).
  • the membrane 6c force also forms a sacrificial layer material discharge hole 6a that reaches the sacrificial layer 16 below (Fig. 4B (d-4)).
  • the sacrificial layer 16 is removed by etching or the like.
  • a second membrane film 6b is formed to shield the sacrificial layer material discharge hole 6a provided during the sacrifice layer etching (FIG. 4B (d-5)).
  • the material of the second membrane may be the same as that of the membrane support 3 (for example, Si N), but SiO is more preferable.
  • the dielectric film 9 is not limited to a silicon oxide film, but may be a silicon nitride film, and most preferably a two-layered film of SiO and SiN (described in FIG. 6). Also,
  • a material having a high dielectric constant such as tantalum, tantalum pentoxide, stable niobium oxide, tantalum pentoxide, tantalum oxide, or titanium oxide TiO may be used as the dielectric film.
  • FIG. 6 shows changes in the surface potential of the dielectric film with respect to the passage of days in the present embodiment.
  • the surface potential is the electrostatic potential difference between the inside and outside of the system of interest (eg, dielectric film).
  • the surface of the solid is in contact with two phases (eg, solid (dielectric) and gas (air)), and in this state, the interface has electrons, ions or Dipoles are unevenly distributed to form an electric double layer.
  • the charge force liberated in the solid is usually a force whose charge density varies. For such a state (system), let us consider bringing charged particles into the system of interest from a distance (by definition, infinity) (corresponding to passing a discharge current between both electrodes by corona discharge).
  • the work required to bring charged particles into the system of interest from infinity is called the electrochemical potential. If there is a system in which there is no electric double layer or free charge as described above, there is a charge inside the system.
  • W ' a shell consisting only of an electric double layer and a free charge (the substance does not have a substance, and the electric double layer and the free charge float in the vacuum! /) It can be expressed as the sum of the work when carrying charged particles inside W ”.
  • W is the true interaction between the charged particles and the system of interest (eg dielectric film), and the chemical potential.
  • W is the potential difference between the inside of the shell where the charge is carried and infinity (called the" internal potential "of the system) Expressed by the product of the charge.
  • This internal potential can be further divided into a portion% due to the electric double layer and a portion ⁇ due to free charge. Of these, the electrostatic potential difference between the inside and outside of the partial% force due to the electric double layer is called the surface potential.
  • Curve 30 is SiO / SiN
  • Curve 31 is SiO / SiNx / SiO
  • Curve 32 shows the surface of the SiO dielectric film
  • Curve 33 shows the change in surface potential of the SiON dielectric film.
  • the decrease in the surface potential of the dielectric film thus varies depending on the thin film material and the layer structure. It is the SiO 2 / SiNx two-layer structure film (curve 30) that has the smallest change in surface potential. Alone Compared to using SiO, the surface potential is much less degraded.
  • FIG. 7 shows the effect of the presence or absence of heat treatment after the dielectric film is formed. In other words, it is a trace of how the surface potential changes over time in cases where heat treatment is performed after film formation.
  • Curve 37 shows the time course curve of the surface potential when the film is heat-treated and then withered after film formation.
  • Curve 38 shows a time-dependent change curve of the surface potential when heat treatment is not performed after film formation and when the film is not withered.
  • the surface potential degradation is less when the heat treatment and withering are performed after the film formation than when the heat treatment and withering are not performed.
  • all the films were heat-treated after film formation. The same force for any film When heat treatment is not performed on a SiO ZSiNx laminated film
  • FIG. 8 shows the results of a DC bias application test conducted using a capacitive ultrasonic transducer including a dielectric film having a large surface potential in the present embodiment.
  • V force is 0V or more, the surface surface will increase as V increases.
  • the V-curve also shifts from curve 251 to curve 254.
  • the maximum amplitude of the received signal at a DC bias voltage of 0V increases, leading to increased sensitivity and increased SZN.
  • the surface potential at saturation of 50V or higher indicates that SiO (32), SiO
  • FIG. 9 shows an overall cross-sectional view of the basic structure of the capacitive ultrasonic transducer cell according to this embodiment.
  • the capacitive ultrasonic transducer cell is composed of a silicon substrate 52, dielectric films 58, 59, lower electrode 54, membrane support 53, membrane 56, upper electrode 55, and wiring film 65.
  • the acoustic transducer 51 is composed of a plurality of capacitive ultrasonic transducer cells.
  • the difference from the first embodiment is that the dielectric film 59 is formed from above the lower electrode 54 disposed on the upper surface of the silicon substrate 52, and the dielectric film 58 is formed from above the upper electrode 55. That is. At this time, since the lower electrode 54 is in contact with the silicon substrate 52, there is no need to provide a via hole.
  • 57 is a space
  • the membrane 56 is composed of a plurality of membrane films in the manufacturing process, as in the first embodiment.
  • FIG. 10 shows a manufacturing process of the capacitive ultrasonic transducer 51 in the present embodiment.
  • a lower electrode 54 made of a heat-resistant metal such as platinum is formed on a low-resistance silicon substrate 52 (FIG. 10A (a)), and then rf magnetron sputtering, plasma CVD, vacuum arc plasma, Silicon oxide film (SiO film) by means such as sol-gel 5
  • FIG. 10A (b) Next, heat treatment is performed at 300 ° C to 800 ° C in air or in a nitrogen atmosphere (Fig. 10A (b)).
  • FIG. 11 is a diagram for explaining corona discharge in the present embodiment.
  • a shear-like electrode 10 extends in a direction perpendicular to the drawing.
  • the negative side of high voltage DC voltage 11 is connected to electrode 10, and the positive side is installed at 12.
  • the electrode 10 is placed above the silicon substrate on which the silicon oxide film 59 is formed.
  • a withering process is performed so that the charge state of the charged silicon oxide film 59 is stabilized, for example, a heat treatment is performed in air at 150 ° C. for 1 hour (FIG. 10A (c)).
  • the stability of the charged charge over time is important, and the above heat treatment and the withering treatment after the charging treatment are indispensable for stabilization (Fig. 7).
  • the gap portion 57 is formed (FIG. 10B (d)).
  • support (SiN film) formation, sacrificial layer polysilicon film formation, membrane film (SiN film) formation, sacrificial layer etching, and etching hole shielding layer formation are performed.
  • a membrane support part (SiN film) 53 (for example, a SiN film) is formed (FIG. 10B (d)).
  • the membrane 56c and the gap 57 that also have Si N force are formed by means such as sacrificial layer etching.
  • 56c and 56a are the membrane and holes required during the sacrificial layer etching process, respectively. Thereafter, a second membrane film 56b for shielding the hole 56a is formed. This process is the same as in FIG. 4B.
  • an upper electrode 55 and a wiring film 65 such as Au and A1 are formed (FIG. 10B (e)). Furthermore, a dielectric film having SiO force is further formed thereon by rf magnetron sputtering, plasma CVD, vacuum chamber.
  • the dielectric film is not limited to a silicon oxide film, but may be a silicon nitride film (SiNx), and most preferably a laminated film of SiO and SiN (FIG. 6). Also, titanate
  • a material having a high dielectric constant such as tantalum oxide, stable niobium oxide, tantalum pentoxide, aluminum nitride, or titanium oxide TiO, may be used as the dielectric film.
  • FIG. 12 is an overall cross-sectional view of the basic structure of the capacitive ultrasonic transducer cell in this embodiment.
  • the capacitive ultrasonic transducer cell is composed of a silicon substrate 72, a dielectric film 79, a lower electrode 74, a membrane support 73, a membrane 76, an upper electrode 75, and a wiring film 85, and a capacitive ultrasonic vibration.
  • the child 71 is composed of a plurality of capacitive ultrasonic transducer cells.
  • Reference numeral 77 denotes a gap.
  • the difference from the first embodiment is that the upper electrode provided with the lower electrode 74 on the upper surface of the silicon substrate 72 also formed the dielectric film 79, and the lower surface of the membrane 76 (surface on the gap 77 side). This is because the upper electrode 75 is formed on the substrate. At this time, since the lower electrode 74 is in contact with the silicon substrate 72, it is not necessary to provide a via hole.
  • FIG. 13 shows a manufacturing process of the capacitive ultrasonic transducer 71 in the present embodiment.
  • 13A (a) to (c) are the same as those of the second embodiment (FIG. 10 (a) and (c)).
  • the membrane support portion 73 made of an insulating film such as SiN is applied to the rf magnetron sputtering or the like.
  • FIG. 13C (a-1) After heat-treating this film 76 at 300 to 800 ° C., surface charge is formed by electrification treatment using a corona discharge method (electretization treatment).
  • Figure 13C (b— 1) After heat-treating this film 76 at 300 to 800 ° C., surface charge is formed by electrification treatment using a corona discharge method (electretization treatment).
  • FIG. 14 is a diagram for explaining corona discharge in the present embodiment.
  • a shear-like electrode 10 extends in a direction perpendicular to the drawing.
  • the positive side of high voltage DC voltage 11 is connected to electrode 10, and the negative side is installed at 12.
  • the electrode 10 is disposed above the silicon substrate 80 on which the high dielectric constant dielectric film 76 is formed.
  • withering treatment for example, heat treatment at 150 ° C. for 1 hour in air is performed so that the charge state of the charged silicon nitride film 76 is stabilized (FIG. 13C (b-1)).
  • the stability of the charged charge over time is important, and the heat treatment and the withering treatment after the charging process are indispensable for stabilization (Fig. 7).
  • an upper electrode 75 and a wiring film 85 such as Au and A1 are formed on the high dielectric constant dielectric film 76 (FIG. 13C (c-1)).
  • the resulting structure B is turned over (Fig. 13C (d-1)) and joined to the structure A created in the above-mentioned separate process, forming a void 77 (Fig. 13 (e)) .
  • a silicon etching solution such as KOH, etching is performed with the surface of the silicon oxide film 76 as an end point to form a membrane composed of the silicon oxide film 76 and the upper electrode 75 (FIG. 13). (f)).
  • the dielectric film is not limited to a silicon nitride film, but is a metal compound other than silicon.
  • a physical film may be used, and a two-layered film of SiO and SiN is most preferable (Fig. 6). Also,
  • a material having a high dielectric constant such as tantalum, tantalum pentoxide, stable niobium oxide, tantalum pentoxide, tantalum oxide, or titanium oxide TiO may be used as the dielectric film.
  • FIG. 15 is an overall cross-sectional view of the basic structure of the capacitive ultrasonic transducer cell according to this embodiment.
  • the capacitive ultrasonic transducer cell is composed of a silicon substrate 92, dielectric films 98, 99, lower electrode 94, membrane support 93, membrane 96, upper electrode 95, and wiring film 90.
  • the ultrasonic transducer 91 is composed of a plurality of capacitive ultrasonic transducer cells.
  • Reference numeral 97 denotes a void portion.
  • the difference from the third embodiment is that the surface of the upper electrode 95 is covered with a dielectric film 95.
  • FIG. 16 shows a manufacturing process of the capacitive ultrasonic transducer 91 in the present embodiment.
  • the difference from the third embodiment is that after structure B prepared in a separate process (see FIG. 16C) forms dielectric film 96 on silicon substrate 100, and forms upper electrode 95 and wiring film 90.
  • Still other dielectric films 98 for example, barium titanate BaTiO
  • the silicon oxide film 96 and the high dielectric constant dielectric film 98 are charged all at once by means such as a corona discharge method to form a surface potential (electretization process) (FIG. 16C (b 1 )).
  • a corona discharge method to form a surface potential (electretization process)
  • the surface of the high dielectric constant dielectric film 98 (the upper surface side of FIG. 16C (b-1)) should be positively charged, the polarity of the corona discharge voltage is reversed (FIG. 17). ). This is detailed in FIG.
  • FIG. 17 is a diagram for explaining corona discharge in the present embodiment.
  • a shear-like electrode 10 extends in a direction perpendicular to the drawing.
  • the positive side of high voltage DC voltage 11 is connected to electrode 10, and the negative side is installed at 12.
  • Silicon oxide film 96 invitation The electrode 10 is disposed above the silicon substrate 100 on which the electric conductor film 98 is formed.
  • the high dielectric constant dielectric film 98 does not necessarily need to be charged by the electretization process, and only the silicon oxide film 96 may be charged by the electret toe process. Conversely, the silicon oxide film 96 may be electretized only for the high dielectric constant dielectric film 98 that does not necessarily need to be charged by the electret toy process. This is because the charging effect can be increased simply by forming the high dielectric constant dielectric film 98 or the silicon oxide film 96. In the former case, regarding the manufacture of the structure B, after FIG. 13C (c-1), the process shown in FIG. 16 (a-1) and then the process of FIG. 16 (c-1) may be performed. In the latter case, a high dielectric constant dielectric film 98 is formed after FIG. 13C (c-1), and the steps after FIG. 16C (c-1) may be performed. In addition, the stability of the charged charge over time is important, and the above heat treatment and post-drying treatment after charging are indispensable for stabilization (Fig. 7).
  • the dielectric film is not limited to a silicon oxide film, but may be a silicon nitride film, and most preferably a laminated film of SiO and SiN (Fig. 6).
  • a material having a high dielectric constant of 2 may be used as the dielectric film.
  • FIG. 18 is an overall cross-sectional view of the basic structure of the capacitive ultrasonic transducer in this embodiment.
  • the capacitive ultrasonic transducer cell includes a silicon substrate 112, a dielectric film 119, a lower electrode 114, a membrane support 113, a membrane 116 (sacrificial layer material discharge hole 116a, membranes 116b and 116c), and an upper electrode 115.
  • the capacitive ultrasonic transducer 111 is composed of a plurality of capacitive ultrasonic transducer cells. 117 Is a void.
  • FIG. 19 shows a manufacturing process of the capacitive ultrasonic transducer 111 in the present embodiment.
  • a lower electrode 114 made of a metal such as Au or Pt is formed on a low-resistance silicon substrate 112 (FIG. 19 (a)).
  • a dielectric film 119 such as a silicon oxide film (SiO 2) is formed by means of thermal oxidation, rf magnetron sputtering, plasma CVD, vacuum arc plasma, sol-gel, etc.
  • the silicon substrate 112 is grounded (12), a high voltage DC voltage 11 of several kV is applied between the silicon substrate 112 and the wire-like electrode 10, and a corona discharge is performed to cause a silicon oxide film.
  • Is charged (electretization) (Fig. 19 (c)). Electric charges are charged on the surface of the membrane (Fig. 5).
  • the corona discharge treatment may be performed while reciprocating the substrate side in the horizontal direction of the paper surface. You can also improve the stability of the corona discharge situation by placing a grid electrode between the objects to be charged. In order to stabilize this charge state, a dehydration process, for example, a heat treatment at 150 ° C. for 1 hour in air is performed.
  • the gap 117 is formed (FIG. 19 (d)).
  • support (SiN film) formation, sacrificial layer polysilicon film formation, membrane film (SiN film) formation, sacrificial layer etching, and etching hole shielding layer formation are performed.
  • a membrane support for example, a SiN film
  • the bulene 116c and the gap 117 are formed by means such as sacrificial layer etching.
  • 116a is a hole for diffusing the sacrificial layer material by sacrificial layer etching, and the membrane 116b is a layer for closing the hole 116a. This process is the same as in FIG. 4B.
  • the dielectric film is not limited to a silicon oxide film, but may be a silicon nitride film, and most preferably a laminated film of SiO and SiN (FIG. 6).
  • the charged charge over time is not limited to a silicon oxide film, but may be a silicon nitride film, and most preferably a laminated film of SiO and SiN (FIG. 6).
  • the charged charge over time is not limited to a silicon oxide film, but may be a silicon nitride film, and most preferably a laminated film of SiO and SiN (FIG. 6).
  • Stability is important, and the above heat treatment and the post-charging treatment are indispensable for stabilization (Fig. 7).
  • FIG. 20 is an overall cross-sectional view of the basic structure of the capacitive ultrasonic transducer in this embodiment.
  • the capacitive ultrasonic transducer cell includes a silicon substrate 122, a silicon nitride film 128a, a high dielectric constant derivative film 128b, a dielectric film 129a, 129b, a lower electrode 124, a membrane support 123, a membrane 126 (sacrificial layer).
  • the material discharge hole 126a, the membranes 126b and 126c), the upper electrode 125, and the wiring film 130 are included.
  • the capacitive ultrasonic transducer 121 is formed of a plurality of electrostatic capacitive ultrasonic transducer cells.
  • Reference numeral 127 denotes a gap.
  • the difference from the fourth embodiment is that a dielectric film is provided between the lower electrode 124 and the silicon substrate 122, and that a dielectric film that covers the upper electrode 125 is further coated.
  • the manufacturing process of the structure A is almost the same as the manufacturing method of the structure A of the fourth embodiment (however, a process of forming a dielectric film between the lower electrode 124 and the silicon substrate 122 is added.
  • the lower electrode is formed after forming the dielectric film in FIG. 16A (a), and the manufacturing process of the structure B is different. That is, in FIG. 16C, a silicon oxide film 126 (corresponding to 96) is formed on a silicon substrate (corresponding to the silicon substrate 100), and an upper electrode 125 (corresponding to 95) and a wiring film 130 are formed thereon.
  • a silicon nitride film 128a (corresponding to 98) is formed, and a high dielectric constant dielectric film 128b is further formed thereon.
  • the silicon substrate (corresponding to the silicon substrate 100) is grounded (12), a high DC voltage is applied to the linear electrode arranged on the high dielectric constant dielectric film 128b side, and the corona discharge method is applied. Therefore, the surface of the high dielectric constant dielectric film 128b is charged (corresponding to FIG. 16C (b-1)).
  • the polarity of the charged charge is different from the polarity of the surface charge formed by charging the dielectric film 129b formed on the lower electrode 124 of the structure A.
  • the structure B obtained by the above-described process is joined to the structure A upside down. Processes after the joining are the same as those in the fourth embodiment.
  • FIG. 22 FIG. 22 (FIGS. 22A, 22B, 22C, and 22D), the manufacturing process of the capacitive ultrasonic transducer in this embodiment will be described.
  • an oxide film (SiO 2) 202 is applied to the upper and lower surfaces of the silicon substrate 201 (step 1),
  • a via hole 202a is provided (step 2).
  • power is applied with PtZTi by sputtering.
  • the electrode 203 is formed (Step 3).
  • a pattern 204 is formed by applying a resist 204 (for example, a photoresist material) to the electrode surface where the resist 204 is formed (step 4).
  • etching is performed to remove PtZTi to which resist is not applied, and then the resist 204 is removed (step 5). Thus, the lower electrode is generated.
  • SiNx eg, Si N
  • resist 206 form resist
  • Step 7 Apply to the coated SiNx205 and pattern jung (Step 7).
  • the pattern jung is performed so that the resist 206 is not applied above the lower electrode 203.
  • etching is performed to remove SiNx not coated with the resist, and then the resist 206 is removed (Step 8). Then, the lower electrode surface is covered with SiNx.
  • step 9 heat treatment, corona discharge (the substrate side is moved in the lateral direction in the drawing to charge the entire surface without unevenness), and withering is performed (step 9). These perform the same processing as in the above-described embodiment.
  • SiNx205 is charged.
  • polysilicon 207 is deposited (step 10). At this time, the polysilicon 207 is formed so that a certain portion of the lower electrode is raised.
  • a resist 208 is applied to the portion where the polysilicon 207 is raised in step 10, and pattern patterning is performed (step 11).
  • etching is performed to remove the polysilicon 207 not coated with the resist, and then the resist 208 is removed (step 12).
  • pattern ing is performed so that the resist 209 is left only at both ends of the polysilicon 207 (step 14).
  • the electrode 210 is formed with PtZTi by sputtering (step 15), and then the resist 209 is removed (step 16).
  • a film is formed with SiNx (eg, Si N) 211.
  • a resist 212 is applied, and pattern-shaped etching is performed to provide a sacrificial layer diffusion hole 213 for releasing the sacrificial layer 207 (polysilicon) to the outside (step 18).
  • etching for example, etching by ICP-RIE method
  • the sacrificial layer diffusion hole 213 is sealed by depositing 214 with SiO (step 20).
  • the SiNx film 211 and the SiO film 214 are charged by corona discharge and withering.
  • the capacitive ultrasonic transducer according to the present invention can be driven only by superimposing the RF signal alone or the DC pulse at the time of transmission without applying the DC bias voltage.

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Transducers For Ultrasonic Waves (AREA)
  • Micromachines (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)

Abstract

 少なくとも、シリコン基板と、該シリコン基板に配設された第1の電極と、該第1の電極と対向し所定の空隙を隔てて配設された第2の電極と、該第2の電極を支持するメンブレンとからなる静電容量型超音波振動子であって、当該静電容量型超音波振動子の一部が帯電していることを特徴とする静電容量型超音波振動子。

Description

静電容量型超音波振動子、及びその製造方法
技術分野
[0001] 本発明は、シリコンマイクロマシーユング技術を用いてシリコン半導体基板を力卩ェし た静電容量型超音波振動子に関する。
背景技術
[0002] 体腔内に超音波を照射し、そのエコー信号力 体内の状態を画像ィ匕して診断する 超音波診断法が普及している。この超音波診断法に用いられる機材の 1つに超音波 内視鏡がある。超音波内視鏡は、体腔内へ挿入する挿入部の先端に超音波振動子 (超音波トランスデューサ)が取り付けてあり、このトランスデューサは電気信号を超音 波に変換し体腔内へ照射したり、また体腔内で反射した超音波を受信して電気信号 に変換したりするものである。
[0003] 従来、超音波トランスデューサでは、電気信号を超音波に変換させる圧電素子とし て、セラミック圧電材 PZT (ジルコン酸チタン酸鉛)が使用されてきた力 シリコンマイ クロマシ一-ング技術を用いてシリコン半導体基板を加工した静電容量型超音波トラ ンスァュ. ~~サ (じ apacitive Micromachmed Ultrasonic Transducer ( 下、 c MUTと称する))が注目を集めている。これは、マイクロマシン(MEMS : Micro Electro -Mechanical System,超小型電気的'機械的複合体)と総称される素 子の 1つである。
[0004] MEMS素子は、シリコン基板、ガラス基板等の基板上に微細構造体として形成さ れており、機械的駆動力を出力する駆動体と、駆動体を駆動する駆動機構と、駆動 機構を制御する半導体集積回路等とを電気的に、更には機械的に結合させた素子 である。 MEMS素子の基本的な特徴は、機械的構造として構成されている駆動体が 素子の一部に組み込まれていることであって、駆動体の駆動は、電極間のクーロン B I力などを応用して電気的に行われる。
[0005] さて、静電容量型超音波トランスデューサ(c MUT)は、 2つの平面状の電極が 向かい立った素子であり、その間には空洞(キヤビティ)があり、 DCバイアスに重畳し た RF信号を送ると、そのうちの一方の電極を含んだ層(メンプレン)が調和的に振動 して、超音波を発生させるものである(例えば、特許文献 1)。
[0006] 図 1 (a)は、従来の静電容量型超音波振動子 310のセル構造を示す。同図におい て、シリコン基板 312の底面 (背面)に下部電極 322が形成され、メンブレン 314がメ ンブレン支持部 316によって支持されている。メンブレン 314上には上部電極 320が 形成され、これらによって空隙部 318が形成される。
[0007] 図 1 (b)は、図 1 (a)の動作説明図である。下部電極 312を接地し、上部電極 320に 端子 326からの超音波発生の為の RF信号を、端子 324から DCバイアス電圧 Vを両
B
信号が重畳するように印加する。この様に超音波送信時にも受信時にも DCバイアス 電圧が必要であった。
[0008] 図 1 (b)に示すように、超音波の送信時、送信及び受信時において、端子 326から の RFパルス信号に重畳させて DCバイアス電圧 Vを必要とした。
B
図 2は、従来の駆動電圧のタイムチャートを示す。図 2 (a)は、 RF信号の駆動電圧 のタイムチャートであり、図 2 (b)は、 DCバイアス電圧 Vの駆動電圧のタイムチャート
B
を示す。超音波診断は通常 RFノ ルス信号を送受信することによって、ノ ルスエコー 信号をもとに、これを画像信号に変換して診断像を得ている。しかし、図 2 (a)におい て、送信パルス信号送信期間 Taが数 secに対し、パルスエコー信号を受信する受 信期間 Tbは 0. 1〜1. Omsecと長い。送信パルス信号送信期間の数/ z secだけであ れば送信ノ ルス電圧が数百 Vあっても実効電圧は微々たるものである。しかしながら 、図 2 (b)に示すように、受信期間の全てに亘つて通常数百 V の DC電圧を印加し
DC
続けることは駆動電圧の実効値が大きくなり過ぎて好ましくない。
[0009] 上記の課題に鑑み、本発明では、 DC電圧を用いな!/、で、 RFパルス信号のみで駆 動する静電容量型超音波振動子を提供する。
特許文献 1:特表 2004— 503313号公報
発明の開示
[0010] 本発明にかかる静電容量型超音波振動子は、少なくとも、シリコン基板と、該シリコ ン基板に配設された第 1の電極と、該第 1の電極と対向し所定の空隙を隔てて配設さ れた第 2の電極と、該第 2の電極を支持するメンブレンとからなる静電容量型超音波 振動子であって、当該静電容量型超音波振動子の一部が帯電していることを特徴と する。
[0011] また、本発明にかかる、少なくとも、シリコン基板と、該シリコン基板に配設された第 1 の電極と、該第 1の電極と対向し所定の空隙を隔てて配設された第 2の電極と、該第 2の電極を支持するメンブレンとからなる静電容量型超音波振動子の製造方法は、 前記シリコン基板に前記第 1の電極を形成する工程と、前記第 1の電極の表面に誘 電体膜を形成する工程と、前記第 1の電極を接地し、前記誘電体膜が表面電位を有 するようにするためのコロナ放電処理を行う工程と、前記メンブレンと該メンプレンを 支持するための支持部とを形成する工程と、前記メンブレンに前記第 2の電極を形成 する工程と、カゝらなることを特徴とする。
[0012] また、本発明にかかる、少なくとも、シリコン基板と、該シリコン基板に配設された第 1 の電極と、該第 1の電極と対向し所定の空隙を隔てて配設された第 2の電極と、該第 2の電極を支持するメンブレンとからなる静電容量型超音波振動子の製造方法は、 前記シリコン基板に前記第 1の電極を形成する工程と、前記第 1の電極の表面に誘 電体膜を形成する第 1の誘電体膜形成工程と、前記第 1の電極を接地し、前記第 1 の誘電体膜形成工程により形成された誘電体膜が表面電位を有するようにするため のコロナ放電処理を行う第 1の放電工程と、前記メンブレンと該メンプレンを支持する ための支持部を形成する工程と、前記メンブレンに前記第 2の電極を形成する工程と 、前記第 2の電極に誘電体膜を形成する第 2の誘電体膜形成工程と、前記第 2の電 極を接地し、前記第 2の誘電体膜形成工程により形成された誘電体膜が表面電位を 有するようにするためのコロナ放電処理を行う第 2の放電工程と、を行うことを特徴と する。
[0013] また、本発明にかかる、少なくとも、シリコン基板と、該シリコン基板に配設された第 1 の電極と、該第 1の電極と対向し所定の空隙を隔てて配設された第 2の電極と、該第 2の電極を支持するメンブレンとからなる静電容量型超音波振動子の製造方法は、 第 1の前記シリコン基板に前記第 1の電極を形成する工程と、前記第 1の電極の表面 に誘電体膜を形成する第 1の誘電体膜形成工程と、前記第 1の電極を接地し、前記 第 1の誘電体膜形成工程により形成された誘電体膜が表面電位を有するようにする ためのコロナ放電処理を行う第 1の放電工程と、前記メンブレンを支持するための支 持部を形成する工程と、によって第 1の構造体を生成する第 1の構造体生成工程と、 表面を酸ィ匕処理した第 2のシリコン基板を接地し、該表面の酸ィ匕膜が表面電位を有 するようにするためのコロナ放電処理を行う第 2の放電工程と、前記第 2の放電工程 により表面電位を有した前記酸化膜に前記第 2の電極を形成する工程と、によって第 2の構造体を生成する第 2の構造体生成工程と、前記第 1の構造体生成工程によつ て生成した前記第 1の構造体と、前記第 2の構造体生成工程によって生成した前記 第 2の構造体とを接合する工程と、を行うことを特徴とする。
[0014] また、本発明にかかる、少なくとも、シリコン基板と、該シリコン基板に配設された第 1 の電極と、該第 1の電極と対向し所定の空隙を隔てて配設された第 2の電極と、該第 2の電極を支持するメンブレンとからなる静電容量型超音波振動子の製造方法は、 第 1の前記シリコン基板に前記第 1の電極を形成する工程と、前記第 1の電極の表面 に誘電体膜を形成する第 1の誘電体膜形成工程と、前記第 1の電極を接地し、前記 第 1の誘電体膜形成工程により形成された誘電体膜が表面電位を有するようにする ためのコロナ放電処理を行う第 1の放電工程と、前記メンブレンを支持するための支 持部を形成する工程と、によって第 1の構造体を生成する第 1の構造体生成工程と、 表面を酸ィ匕処理した第 2のシリコン基板を接地し、該表面の酸ィ匕膜が表面電位を有 するようにするためのコロナ放電処理を行う第 2の放電工程と、前記第 2の放電工程 により表面電位を有した前記酸化膜に前記第 2の電極を形成する工程と、前記第 2 の電極表面に高誘電率誘電体膜を形成する工程と、前記第 2の電極を接地し、前記 高誘電率誘電体膜が表面電位を有するようにするためのコロナ放電処理を行う第 3 の放電工程と、によって第 2の構造体を生成する第 2の構造体生成工程と、前記第 1 の構造体生成工程によって生成した前記第 1の構造体と、前記第 2の構造体生成ェ 程によって生成した前記第 2の構造体とを接合する工程と、を行うことを特徴とする。 図面の簡単な説明
[0015] [図 1]従来の静電容量型超音波振動子に関する説明図である。
[図 2]従来の駆動電圧のタイムチャートを示す図である。
[図 3]第 1の実施形態における静電容量型超音波振動子セルの基本構造の全体断 面図である。
圆 4A]第 1の実施形態における静電容量型超音波振動子 1の製造工程を示す図で ある。
[図 4B]図 4A(d)の詳細な工程を示す図である。
圆 5]第 1の実施形態におけるコロナ放電を説明するための図である。
圆 6]第 1の実施形態における日数経過に対する誘電体膜の表面電位の変化の様 子を示す図である。
圆 7]第 1の実施形態における誘電体膜成膜後の熱処理有無の効果を示す図である
[図 8]第 1の実施形態における DCバイアス印加試験の結果を示す図である。
圆 9]第 2の実施形態における静電容量型超音波振動子セルの基本構造の全体断 面図である。
圆 10A]第 2の実施形態における静電容量型超音波振動子 51の製造工程を示す図 (その 1)である。
圆 10B]第 2の実施形態における静電容量型超音波振動子 51の製造工程を示す図 (その 2)である。
圆 11]第 2の実施形態におけるコロナ放電を説明するための図である。
圆 12]第 3の実施形態における静電容量型超音波振動子セルの基本構造の全体断 面図である。
圆 13A]第 3の実施形態における静電容量型超音波振動子 71の製造工程を示す図 (その 1)である。
圆 13B]第 3の実施形態における静電容量型超音波振動子 71の製造工程を示す図 (その 2)である。
圆 13C]第 3の実施形態における静電容量型超音波振動子 71の製造工程を示す図 (その 3)である。
圆 14]第 3の実施形態におけるコロナ放電を説明するための図である。
圆 15]第 4の実施形態における静電容量型超音波振動子セルの基本構造の全体断 面図である。 [図 16A]第 4の実施形態における静電容量型超音波振動子 91の製造工程を示す図 (その 1)である。
[図 16B]第 4の実施形態における静電容量型超音波振動子 91の製造工程を示す図 (その 2)である。
[図 16C]第 4の実施形態における静電容量型超音波振動子 91の製造工程を示す図 (その 3)である。
[図 17]第 4の実施形態におけるコロナ放電を説明するための図である。
[図 18]第 5の実施形態における静電容量型超音波振動子セルの基本構造の全体断 面図である。
[図 19]第 5の実施形態における静電容量型超音波振動子 111の製造工程を示す図 である。
[図 20]第 6の実施形態における静電容量型超音波振動子セルの基本構造の全体断 面図である。
[図 21]第 6の実施形態におけるコロナ放電を説明するための図である。
[図 22A]第 7の実施形態における静電容量型超音波振動子の製造工程を示す図(そ の 1)である。
[図 22B]第 7の実施形態における静電容量型超音波振動子の製造工程を示す図(そ の 2)である。
[図 22C]第 7の実施形態における静電容量型超音波振動子の製造工程を示す図(そ の 3)である。
[図 22D]第 7の実施形態における静電容量型超音波振動子の製造工程を示す図(そ の 4)である。
発明を実施するための最良の形態
本発明は、静電容量型超音波振動子の所定部分に誘電体膜 (絶縁体膜)を成膜し 、その誘電体膜を帯電させることにある。このようにすることで、この静電容量型超音 波振動子にっ 、て、 DCバイアス電圧を印加したのと同様の効果を得ることができる。 したがって、 DCバイアス電圧を印加しなくても、 RF信号のみで本発明にカゝかる静電 容量型超音波振動子を駆動させることができる。この効果は、帯電させるための誘電 体膜の成膜位置や材質'組成によって調整することができるので、様々なバリエーシ ヨンの静電容量型超音波振動子を製造することができる。それでは、以下に本発明 にかかる実施形態を以下に示す。
[0017] <第 1の実施の形態 >
図 3は、本実施形態における静電容量型超音波振動子セルの基本構造の全体断 面図を示す。静電容量型超音波振動子セルは、シリコン基板 2、誘電体膜 9、下部電 極 4、メンブレン支持部 3、メンブレン 6、空隙部 7、上部電極 5、導通孔 (ビアホール) 8、配線膜 15から構成され、静電容量型超音波振動子 1は複数の静電容量型超音 波振動子セルから構成されて!ヽる。
[0018] メンブレン 6は、端部がメンブレン支持部 3で固定された振動膜である。メンブレン 6 の上表面には、上部電極 5が配設されている。メンブレン支持部 3間におけるシリコン 基板 2の表面(凹部の底部分)には誘電体膜 9 (例えば、 SiO )が形成され、その上に
2
下部電極 4が配設されている。下部電極 4には、下部電極 4とシリコン基板2とを電気 的に導通させるためのビアホール 8が設けられ、更に、下部電極と同じ材質の導電体 が埋設されている。上部電極 5には配線膜 15がパターン化され、静電容量型超音波 振動子を構成するセル外部まで引き出されている。配線膜 15は、上部電極 5に電気 信号を入出力する為の金属膜である。
[0019] なお、空隙部 7は、メンブレン 6とメンブレン支持部 3と下部電極 4及び誘電体膜 9と で囲まれた空間のことをいう。なお、メンブレン 6は、図 4で後述するように、製造工程 上複数のメンブレン膜から構成されて 、る。
[0020] 静電容量型超音波振動子 1の動作について説明すると、上部電極 5と下部電極 4 の一対の電極に電圧をかけることで電極間が引っ張りあい、電圧を 0にすると元に戻 る。この振動動作によってメンブレン 6が振動した結果、超音波が発生し、上部電極 5 の上方向に超音波が照射される。
[0021] 図 4 (図 4A、図 4B)は、本実施形態における静電容量型超音波振動子 1の製造ェ 程を示す。なお、図 4Bは図 4A(d)の工程の詳細を示す図である。まず、低抵抗のシ リコン基板 2上に熱酸化、 rfマグネトロンスパッタ、プラズマ CVD、真空アークプラズ マ、ゾルゲル等の手段でシリコン酸ィ匕膜を形成する(SiO膜成膜)。次いで、 300°C 〜800°Cの空気中または窒素雰囲気中で最初の熱処理を行う(図 4A(a) )。
[0022] 次に、シリコン基板 2を接地し(12)、これと、ワイヤ状の電極 10との間に数 kVの高 電圧 DC電圧 11を印加し、コロナ放電をさせてシリコン酸ィ匕膜 9を帯電させる(エレク トレット化処理)(図 4A(b)、図 5)。シリコン酸ィ匕膜 9の表面側には—電荷、シリコン基 板側には +電荷が帯電する。このことについて、図 5で詳述する。
[0023] 図 5は、本実施形態におけるコロナ放電 (エレクトレツトイ匕処理)を説明するための図 である。同図では、ワイヤ状の電極 10が、図面に対して垂直方向に伸びている。高 電圧 DC電圧 11のマイナス側が電極 10に接続され、プラス側は 12で設置されて 、る 。シリコン酸ィ匕膜 9が形成されたシリコン基板の上方に電極 10が設置されている。
[0024] このとき、数 kVの高電圧 DC電圧 11を印加し、コロナ放電をさせると、電極 10から は—電荷が放電されるために、シリコン酸ィ匕膜 9の表面側には—電荷(20)、シリコン 基板側には +電荷 (21)が帯電する。
[0025] なお、帯電量は、誘電体膜の材質、組成比等により調整することができる。また、誘 電体膜の帯電は、上部電極 5—下部電極 4間の電界の強度を強める方向に帯電さ せるようにする。例えば、上部電極 5が負極で、下部電極 4が正極であるとすると、電 界は下部電極 4力 上部電極 5への向きになるので、誘電体膜の帯電はこの電界を 強める方向(図 5でいえば上方向へ向力う方向)にするために、シリコン酸ィ匕膜 9の表 面側には—電荷(20)、シリコン基板側には +電荷(21)に帯電させる。なお、本実施 形態では、このようなコロナ放電により誘電体膜を帯電させることをエレクトレットィ匕処 理という。なお、ムラなく帯電させるために、基板側を紙面の横方向に往復移動させ ながら、コロナ放電処理を行ってもよい。また、電極を帯電処理する対象物の間にタリ ッド電極を配置して、コロナ放電状況の安定性を向上させてもよい。それでは、引き 続き、図 4Aの説明をする。
[0026] 次に、帯電したシリコン酸化膜 9の電荷状態が安定化させるための処理 (枯化処理 )、例えば空気中で 150°Cで 1時間の熱処理を行う(図 4A(b) )。帯電電荷の経時的 安定性は重要で、安定化の為に上記熱処理と帯電処理後の枯化処理は不可欠であ る(図 7で説明する)。
[0027] 次に、シリコン酸ィ匕膜 9にビアホール 13を形成後、 Auや A1からなる下部電極 4を形 成する(下部電極成膜)(図 4A(c) )。この工程でビアホール 13には、下部電極材で ある Auや A1が堆積して埋つており、下部電極 4とシリコン基板 2の間の導通路を形成 すること〖こなる。
[0028] 次に、空隙部を形成する(図 4A(d) )。そのために、支持部(SiN膜)形成、犠牲層 ポリシリコン膜形成、メンブレン膜 (SiN膜)形成、犠牲層エッチング、エッチング孔遮 蔽層形成を行う。これらの工程の詳細を図 4Bを用いて説明する。
[0029] まず、メンブレン支持部 3 (例えば、 Si N膜)を形成する(図 4B (d— 1) )。その後、
3 4
Si N力もなるメンブレン 6cと空隙部 7とを犠牲層エッチング等の手段で形成する。具
3 4
体的には、空洞部等を形成するために犠牲になる (換言すると後で除去される一時 的な層としての)犠牲層 16を形成する(図 4B (d— 2) )。この犠牲層 16は、エッチング 等で除去し易!ヽ、例えばポリシリコンで形成される。
[0030] 次に、犠牲層 16の上面を覆うようにメンブレン基材を用い、メンブレン膜となるメン ブレン 6cを形成する(図 4B (d— 3) )。メンブレン 6c力もこの下の犠牲層 16に届く犠 牲層材料放出孔 6aを形成する(図 4B (d— 4) )。そして、エッチング等により、犠牲層 16を除去する。更に犠牲層エッチングの際に設けた犠牲層材料放出孔 6aを遮蔽す るため第 2のメンブレン膜 6bを形成する(図 4B (d— 5) )。第 2のメンブレン膜の材質 は、メンブレン支持部 3 (例えば、 Si N )と同じでも良いが、 SiOであればより好まし
3 4 2
い。
[0031] 最後に Au, A1など力もなる上部電極 5と配線膜 15を形成する(図 4 (e) )。
なお、誘電体膜 9はシリコン酸ィ匕膜に限定されるものでなぐシリコン窒化膜でも良 いし、最も好ましいのは SiOと Si Nの 2層積層膜である(図 6で説明する)。また、チ
2 3 4
タン酸バリウム BaTiO、チタン酸ストロンチウム SrTiO、チタン酸バリウム ·ストロンチ
3 3
ゥム、五酸化タンタル、酸ィ匕ニオブ安定ィ匕五酸ィ匕タンタル、酸ィ匕アルミニウム、または 酸化チタン TiO等の高誘電率を有する材料を誘電体膜として用いてもよ!ヽ。
2
[0032] 図 6は、本実施形態における日数経過に対する誘電体膜の表面電位の変化の様 子を示す。表面電位 (surface potential)とは、着目する系(例:誘電体膜)の内部 と外部との静電的電位差のことである。固体の表面は、その表面で 2相(例えば固体 ( 誘電体)と気体 (空気))が接しており、この状態でその界面には電子、イオンまたは 双極子が不均一に分布して電気二重層が生じる。それとは別に固体中に遊離した電 荷力 その電荷密度は様々である力 存在するのが普通である。この様な状態(系) に対し、遠方 (定義では無限遠)から荷電粒子を着目する系の内部に運び込むことを 考えてみる(コロナ放電で両電極間に放電電流を流すことに相当)。無限遠から荷電 粒子を着目する系の内部に運び込むのに必要な仕事量を電気化学ポテンシャルと 呼び、前記した電気二重層も遊離電荷も無い状態の系があつたとして、その系の内 部に電荷を、運び込む時の仕事 W'と、電気二重層と遊離電荷とのみからなる殻 (材 料の実体がなく、真空中に電気二重層と遊離電荷とが浮遊して!/、る状態)の内部に 荷電粒子を運び込む時の仕事 W"との和で表さすことができる。 Wは荷電粒子と着 目する系(例:誘電体膜)との間の真の相互作用であり、化学ポテンシャルと呼ばれ、 材料の種類や格子の配列状態カゝら決まる定数である。一方、 W"は電荷が運びこま れる殻内部と無限遠との電位差 Φ (系の"内部電位"と呼ばれる)と電荷との積で表 される。この内部電位は、更に、電気二重層による部分% と遊離電荷による部分 Φ に分けることが出来る。このうち、電気二重層による部分% 力 内部と外部との静 電的電位差であり、これを表面電位と呼ぶ。
[0033] 同図では、 Si基板上に各種薄膜を形成し、それぞれの薄膜の表面電位が時間の 経過によってどのように変化するのかを追跡したものである。曲線 30は、 SiO /SiN
2 xからなる 2層誘電体膜の表面電位の変化を示す。曲線 31は、 SiO /SiNx/SiO
2 2 からなる 3層誘電体膜の表面電位の変化を示す。曲線 32は、 SiO誘電体膜の表面
2
電位の変化を示す。曲線 33は、 SiON誘電体膜の表面電位の変化を示す。
[0034] 帯電電荷は帯電処理直後の枯ィヒによって多少は安定するものの、数年以上に亘る 経時変化を問題にすると、誘電体膜の材質や熱処理条件が影響してくる。同図は誘 電体膜の材質や層数を変えた時の表面電荷状態の劣化状態を比較プロットしたもの で、 SiO N 膜単層(33)は劣化が大きぐ SiO (32)、 SiO /SiNx/SiO 3層
2- a a 2 2 2 積層膜 (31)、 SiO /SiNx 2層膜 (30)の順で劣化特性が良くなつている。表面電
2
位が高!、ほど、メンブレンが振動する効率が高くなる。
[0035] 誘電体膜の表面電位の低下は、このように、薄膜材料や層構造によって異なる。表 面電位の変化が最も少ないのは SiO /SiNx 2層構造膜(曲線 30)である。単独で SiOを使う場合に比較して、表面電位の劣化がはるかに少ない。
2
[0036] 図 7は、誘電体膜成膜後の熱処理有無の効果を示す。すなわち、成膜後に熱処理 をした場合として 、な 、場合とで、表面電位が時間の経過によってどのように変化す るのかを追跡したものである。曲線 37は、成膜後に熱処理をし及び枯化させた場合 の表面電位の経時変化曲線を示す。曲線 38は、成膜後に熱処理をせず及び枯化を しなカゝつた場合の表面電位の経時変化曲線を示す。
[0037] 同図より、成膜後に熱処理及び枯化した場合の方が、熱処理及び枯化をしなかつ た場合よりも表面電位の劣化は少ない。図 4では、成膜後に全て熱処理をしたもので ある。いずれの膜でもそうである力 SiO ZSiNx積層膜で熱処理をしていない場合
2
は、曲線 38のように表面電位が大きく劣化する。
[0038] 図 8は、本実施形態における大きな表面電位を有する誘電体膜を含む静電容量型 超音波振動子を用いて行った DCバイアス印加試験の結果を示す。 251は、高周波 側ピーク周波数の DCバイアス電圧依存性曲線 (メンブレン表面電位が 100Vの時 )を示している。 250は、曲線 251における振幅が最小になる電圧(=V )を示し ている。 254は、高周波側ピーク周波数の DCノ ィァス電圧依存性曲線 I
表面電位が— 150Vの時)を示している。 253は、曲線 254における振幅が最小にな る電圧(=V )を示している。矢印 252は V の増加を示している。矢印 255は surface2 surface
ovにおける受信信号振幅の増加を示して 、る。
[0039] この結果より、 DCバイアス電圧に対し V字特性(曲線 251、曲線 254)を示すことを 確認した。同図より、 DCバイアス電圧が 0Vの時に、大きな受信信号電圧が得られる ことを確認することができた。 V字特性(251)の谷に相当する DCバイアス電圧は、誘 電体膜の表面電位 V に対応していて、 V 力 0Vより小さい時は超音波振動 surface surface
子として機能しない。しかし、 V 力 0V以上であれば、 V が大きくなるに従つ surface surface
て、 V字曲線も曲線 251から曲線 254へシフトする。その結果、 DCバイアス電圧 0V における受信信号の最大振幅が大きくなり、感度増加や SZNの増加に繋がり、好ま しくなる。図 7において飽和時の表面電位が 50V以上を示すのは、 SiO (32)、 SiO
2 2
/SiNx/SiO 3層積層膜 (31)、 SiO ZSiNx 2層膜 (31)であり、これらの膜は
2 2
Vヽずれも成膜後の熱処理と帯電処理後の枯化処理を行って!/ヽる。 [0040] 以上より、誘電体膜を帯電することにより、 DCバイアス電圧が OVでも、大きな振幅 の受信信号を得ることができる。そして、この効果は、表面電位が大きいほど DCバイ ァス電圧が OVの時の振幅が大きくなる。
[0041] よって、表面電位を有する誘電体膜を静電容量型超音波振動子に構成することで 、 DCバイアス電圧を印加した場合と同様の作用を発揮することができるので、 DCバ ィァス電圧を印加しなくでも、 RF信号のみで静電容量型超音波振動子を駆動させる ことができる。
[0042] <第 2の実施の形態 >
図 9は、本実施形態における静電容量型超音波振動子セルの基本構造の全体断 面図を示す。静電容量型超音波振動子セルは、シリコン基板 52、誘電体膜 58, 59、 下部電極 54、メンブレン支持部 53、メンブレン 56、上部電極 55、配線膜 65から構成 され、静電容量型超音波振動子 51は複数の静電容量型超音波振動子セルから構 成されている。第 1の実施形態と異なるのは、シリコン基板 52の上表面に下部電極 5 4を配設した上から誘電体膜 59を形成したことと、上部電極 55の上から誘電体膜 58 を形成したことである。このとき、下部電極 54はシリコン基板 52に接しているのでビア ホールを設ける必要はない。なお、 57は空隙部である。なお、メンブレン 56は、第 1 の実施形態と同様に、製造工程上複数のメンブレン膜から構成されている。
[0043] このように構成することにより、第 1の実施形態よりもより安定な効果 (すなわち、 DC ノ ィァス電圧が印加された状態に相当する状態)を得ることができる。
図 10 (図 10A及び図 10B)は、本実施形態における静電容量型超音波振動子 51 の製造工程を示す。まず、低抵抗のシリコン基板 52上に白金等耐熱性のある金属か らなる下部電極 54を形成(図 10A (a) )し、その後、その上に rfマグネトロンスパッタ、 プラズマ CVD、真空アークプラズマ、ゾルゲル等の手段でシリコン酸化膜(SiO膜) 5
2
9を形成する(図 10A(b) )。次に、 300°C〜800度空気中または窒素雰囲気中で熱 処理を行う(図 10A(b) )。
[0044] 次に、シリコン基板 52を接地(12)し、これと、ワイヤ状の電極 10との間に数 kVの高 電圧 DC電圧 11を印加し、コロナ放電をさせて、シリコン酸ィ匕膜 59を帯電させる(エレ タトレット化処理)。これによつて膜の表面側に 電荷が帯電する(図 10A(c)、図 11 ) oこのことについて、図 11で詳述する。
[0045] 図 11は、本実施形態におけるコロナ放電を説明するための図である。同図では、ヮ ィャ状の電極 10が、図面に対して垂直方向に伸びている。高電圧 DC電圧 11のマイ ナス側が電極 10に接続され、プラス側は 12で設置されている。シリコン酸ィ匕膜 59が 形成されたシリコン基板の上方に電極 10が設置されている。
[0046] このとき、数 kVの高電圧 DC電圧 11を印加し、コロナ放電をさせると、電極 10から は—電荷が放電されるために、シリコン酸ィ匕膜 59の表面側には—電荷 (60)、シリコ ン基板側には +電荷 (61)が帯電する。なお、ムラなく帯電させるために、基板側を 紙面の横方向に往復移動させながら、コロナ放電処理を行ってもよい。また、電極を 帯電処理する対象物の間にクリツド電極を配置して、コロナ放電状況の安定性を向 上させてもよい。それでは、引き続き、図 10の説明をする。
[0047] 次に、帯電したシリコン酸化膜 59の電荷状態が電荷状態が安定する様に枯化処理 、例えば空気中で 150°Cで 1時間の熱処理を行う(図 10A(c) )。帯電電荷の経時的 安定性は重要で、安定化の為に上記熱処理と帯電処理後の枯化処理は不可欠であ る(図 7)。
[0048] 次に、次に、空隙部 57を形成する(図 10B (d) )。そのために、支持部(SiN膜)形 成、犠牲層ポリシリコン膜形成、メンブレン膜 (SiN膜)形成、犠牲層エッチング、エツ チング孔遮蔽層形成を行う。
[0049] まず、メンブレン支持部(SiN膜) 53 (例えば、 Si N膜)を形成する(図 10B (d) )。
3 4
Si N力もなるメンブレン 56cと空隙部 57とを犠牲層エッチング等の手段で形成する
3 4
。 56cと 56aはそれぞれ、犠牲層エッチングプロセス時に必要なメンブレンと孔である 。その後、この孔 56aを遮蔽するための第 2のメンブレン膜 56bを形成する。なお、こ の工程は図 4Bと同様である。
[0050] 次に、 Au, A1などカゝらなる上部電極 55と配線膜 65を形成する(図 10B (e) )。更に その上に SiO力もなる誘電体膜を rfマグネトロンスパッタ、プラズマ CVD、真空ァー
2
クプラズマ等の手段で形成する。次いで更にコロナ帯電処理を行う(エレクトレツトイ匕 処理)(図 10B(f))。ここでは、上部電極 55接地(12)して、図 10A(c)と同様にコロナ 帯電処理を行う。その後、枯化処理、例えば空気中で 150°Cで 1時間の熱処理を行 [0051] なお、誘電体膜はシリコン酸ィ匕膜に限定されるものでなぐシリコン窒化膜 (SiNx) でも良いし、最も好ましいのは SiOと Si Nの積層膜である(図 6)。また、チタン酸バ
2 3 4
リウム BaTiO、チタン酸ストロンチウム SrTiO、チタン酸バリウム 'ストロンチウム、五
3 3
酸ィ匕タンタル、酸ィ匕ニオブ安定ィ匕五酸ィ匕タンタル、窒化アルミニウム、または酸化チ タン TiO等の高誘電率を有する材料を誘電体膜として用いてもよ!ヽ。
2
[0052] <第 3の実施の形態 >
図 12は、本実施形態における静電容量型超音波振動子セルの基本構造の全体 断面図を示す。静電容量型超音波振動子セルは、シリコン基板 72、誘電体膜 79、 下部電極 74、メンブレン支持部 73、メンブレン 76、上部電極 75、配線膜 85から構成 され、静電容量型超音波振動子 71は複数の静電容量型超音波振動子セルから構 成されている。なお、 77は空隙部である。第 1の実施形態と異なるのは、シリコン基板 72の上表面に下部電極 74を配設した上力も誘電体膜 79を形成したことと、メンブレ ン 76の下表面 (空隙部 77側の表面)に上部電極 75を形成したことである。このとき、 下部電極 74はシリコン基板 72に接して 、るのでビアホールを設ける必要はな 、。
[0053] このように構成することにより、第 1の実施形態よりもより安定な効果 (すなわち、 DC ノ ィァス電圧が印加された状態に相当する状態)を得ることができる。
図 13 (図 13A、図 13B、及び図 13C)は、本実施形態における静電容量型超音波 振動子 71の製造工程を示す。図 13A(a) - (c)までは、第 2の実施の形態(図 10 (a )一(c) )と同様である。
[0054] その後、 Si N等の絶縁膜からなるメンブレン支持部 73を rfマグネトロンスパッタ等
3 4
の成膜手段で形成する(図 13B (d) )。
以上のプロセス図 13 (a)〜(d) (図 13 (a)〜(d)で作成したものを構造体 Aという)と は別途のプロセスで、図 13Cに示すもの(これを構造体 Bという)を作成する。まず、 構造体 Aとは異なる別のシリコン基板 80の表面に、熱酸化、 rfマグネトロンスパッタ、 プラズマ CVD、真空アークプラズマ、ゾルゲル等の手段で高誘電率誘電体膜、例え ばシリコン窒化膜 76を形成する(図 13C (a— 1) )。この膜 76を 300〜800°Cで熱処 置後、コロナ放電法による帯電処理により表面電荷を形成する(エレクトレット化処理 ) (図 13C (b— 1) )。なお、この場合、高誘電率誘電体膜 76の表面(図 13C (b— 1) の上面側)は正(+ )に帯電した方が良いので、コロナ放電電圧の極性は逆極性とな る(図 14)。このことについて、図 14で詳述する。
[0055] 図 14は、本実施形態におけるコロナ放電を説明するための図である。同図では、ヮ ィャ状の電極 10が、図面に対して垂直方向に伸びている。高電圧 DC電圧 11のプラ ス側が電極 10に接続され、マイナス側は 12で設置されている。高誘電率誘電体膜 7 6が形成されたシリコン基板 80の上方に電極 10が設置されている。
[0056] このとき、数 kVの高電圧 DC電圧 11を印加し、コロナ放電をさせると、電極 10から は +電荷が放電されるために、高誘電率誘電体膜 76の表面側には +電荷 (82)、シ リコン基板側には—電荷 (81)が帯電する。なお、図 13A (c)と比較して逆電圧を印 加するのは、第 1の実施形態で説明したように電界強度を強める向きに帯電させるた めである。後に示すように、この構造体 Bは図 13C (d— 1)でひっくり返して構造体 A と接合させるので、ひっくり返したときに、電界を強める向きに帯電させたのである。な お、ムラなく帯電させるために、基板側を紙面の横方向に往復移動させながら、コロ ナ放電処理を行ってもよい。また、電極を帯電処理する対象物の間にクリツド電極を 配置して、コロナ放電状況の安定性を向上させてもよい。それでは、引き続き、図 13 Cの説明をする。
[0057] 次に、帯電したシリコン窒化膜 76の電荷状態が安定する様に枯ィ匕処理、例えば空 気中で 150°Cで 1時間の熱処理を行う(図 13C (b— 1) )。帯電電荷の経時的安定性 は重要で、安定化の為に上記熱処理と帯電処理後の枯化処理は不可欠である(図 7
) o
[0058] 次に、 Au, A1などカゝらなる上部電極 75と配線膜 85を高誘電率誘電体膜 76の上に 形成する(図 13C (c— 1) )。ここで出来上がった構造体 Bをひっくり返して(図 13C (d — 1) )、上記した別工程で作成した構造体 Aに接合し、空隙部 77が形成される(図 1 3 (e) )。更に KOHなどのシリコンエッチング液を用いて、シリコン酸ィ匕膜 76表面をェ ンドポイントとしたエッチングをして、シリコン酸ィ匕膜 76と上部電極 75からなるメンブレ ンが形成される(図 13 (f) )。
[0059] なお、誘電体膜はシリコン窒化膜に限定されるものでなぐシリコン以外の金属化合 物膜でも良いし、最も好ましいのは SiOと Si Nの 2層積層膜である(図 6)。また、チ
2 3 4
タン酸バリウム BaTiO、チタン酸ストロンチウム SrTiO、チタン酸バリウム ·ストロンチ
3 3
ゥム、五酸化タンタル、酸ィ匕ニオブ安定ィ匕五酸ィ匕タンタル、酸ィ匕アルミニウム、または 酸化チタン TiO等の高誘電率を有する材料を誘電体膜として用いてもよ!ヽ。
2
[0060] <第 4の実施の形態 >
図 15は、本実施形態における静電容量型超音波振動子セルの基本構造の全体 断面図を示す。静電容量型超音波振動子セルは、シリコン基板 92、誘電体膜 98, 9 9、下部電極 94、メンブレン支持部 93、メンブレン 96、上部電極 95、配線膜 90から 構成され、静電容量型超音波振動子 91は複数の静電容量型超音波振動子セルか ら構成されている。なお、 97は空隙部である。第 3の実施形態と異なるのは、上部電 極 95の表面を誘電体膜 95で被覆したことである。
[0061] このように構成することにより、第 1の実施形態よりもより安定な効果 (すなわち、 DC ノ ィァス電圧が印加された状態に相当する状態)を得ることができる。
図 16 (図 16A、図 16B、及び図 16C)は、本実施形態における静電容量型超音波 振動子 91の製造工程を示す。第 3の実施の形態と異なる点は別工程で準備する構 造体 B (図 16C参照)が、シリコン基板 100上に誘電体膜 96を形成し、上部電極 95、 配線膜 90を形成した後に、更に他の誘電体膜 98 (例えば、チタン酸バリウム BaTiO
3
、チタン酸ストロンチウム SrTiO、チタン酸バリウム 'ストロンチウム、五酸化タンタル、
3
酸ィ匕ニオブ安定ィ匕五酸ィ匕タンタル、酸ィ匕アルミニウム、または酸ィ匕チタン TiO等の
2 高誘電率誘電体膜)を形成し、熱処理を行った (図 16C (a— 1) )。
[0062] 次に、コロナ放電法などの手段で、シリコン酸化膜 96と高誘電率誘電体膜 98につ いて一気に帯電処理を行い表面電位を形成させる(エレクトレット化処理)(図 16C (b 1) )。なお、この場合、高誘電率誘電体膜 98の表面(図 16C (b— 1)の上面側)は 、正に帯電した方が良いので、コロナ放電電圧の極性は逆極性となる(図 17)。この ことについて、図 17で詳述する。
[0063] 図 17は、本実施形態におけるコロナ放電を説明するための図である。同図では、ヮ ィャ状の電極 10が、図面に対して垂直方向に伸びている。高電圧 DC電圧 11のプラ ス側が電極 10に接続され、マイナス側は 12で設置されている。シリコン酸ィ匕膜 96誘 電体膜 98が形成されたシリコン基板 100の上方に電極 10が設置されている。
[0064] このとき、数 kVの高電圧 DC電圧 11を印加し、コロナ放電をさせると、電極 10から は +電荷が放電されるために、誘電体膜 98の表面側には +電荷(104)、上部電極 95側には—電荷(103)が帯電する。また、上部電極 95側に帯電した—電荷(103) に誘起されて、誘電体膜 96の上部電極 95側には +電荷(102)、シリコン基板側に は一電荷(101)が帯電する。このようにすることで、シリコン酸ィ匕膜 96と誘電体膜 98 を一括して帯電させることができる。これ以降は第 3の実施形態と同様である。
[0065] なお、高誘電率誘電体膜 98は必ずしもエレクトレット化処理により帯電させる必要 はなぐシリコン酸ィ匕膜 96のみエレクトレツトイ匕処理により帯電させてもよい。また、逆 にシリコン酸ィ匕膜 96は必ずしもエレクトレツトイ匕処理により帯電させる必要はなぐ高 誘電率誘電体膜 98のみエレクトレット化処理されていてもよい。なぜなら、高誘電率 誘電体膜 98またはシリコン酸ィ匕膜 96を成膜するだけでも、帯電の効果を増加させる ことができるからである。前者の場合には、構造体 Bの製造に関し、図 13C (c— 1)の 後、図 16 (a— 1)をして図 16 (c— 1)の工程を行えばよい。後者の場合には、図 13C ( c— 1)の後、高誘電率誘電体膜 98を形成し、図 16C (c— 1)以降の工程を行えばよ い。また、帯電電荷の経時的安定性は重要で、安定化の為に上記熱処理と帯電処 理後の枯ィ匕処理は不可欠である(図 7)。
[0066] なお、誘電体膜はシリコン酸ィ匕膜に限定されるものでなぐシリコン窒化膜でも良い し、最も好ましいのは SiOと Si Nの積層膜である(図 6)。また、チタン酸バリウム BaT
2 3 4
iO、チタン酸ストロンチウム SrTiO、チタン酸バリウム 'ストロンチウム、五酸化タンタ
3 3
ル、酸ィ匕ニオブ安定ィ匕五酸ィ匕タンタル、酸ィ匕アルミニウム、または酸ィ匕チタン TiO等
2 の高誘電率を有する材料を誘電体膜として用いてもょ ヽ。
[0067] <第 5の実施の形態 >
図 18は、本実施形態における静電容量型超音波振動子の基本構造の全体断面 図を示す。静電容量型超音波振動子セルは、シリコン基板 112、誘電体膜 119、下 部電極 114、メンブレン支持部 113、メンブレン 116 (犠牲層材料放出孔 116a、メン プレン 116b, 116c)、上部電極 115、配線膜 110から構成され、静電容量型超音波 振動子 111は複数の静電容量型超音波振動子セルから構成されている。なお、 117 は空隙部である。
[0068] このように構成することにより、第 1の実施形態よりもより安定な効果 (すなわち、 DC ノィァス電圧が印加された状態に相当する状態)を得ることができる。
図 19は、本実施形態における静電容量型超音波振動子 111の製造工程を示す。 まず、低抵抗のシリコン基板 112上に Au, Ptなどの金属からなる下部電極 114を形 成(図 19 (a) )する。その後、熱酸化、 rfマグネトロンスパッタ、プラズマ CVD、真空ァ ークプラズマ、ゾルゲル等の手段でシリコン酸ィ匕膜 (SiO )等の誘電体膜 119を形成
2
して、 300°C〜 1000°Cの空気中または窒素雰囲気中で熱処理を行う(図 19 (b) )。
[0069] 次に、シリコン基板 112を接地(12)し、これと、ワイヤ状の電極 10との間に数 kVの 高電圧 DC電圧 11を印加し、コロナ放電をさせてシリコン酸ィ匕膜を帯電させる(エレク トレット化処理)(図 19 (c) )。膜の表面側には 電荷が帯電する(図 5)。なお、ムラな く帯電させるために、基板側を紙面の横方向に往復移動させながら、コロナ放電処 理を行ってもよい。また、電極を帯電処理する対象物の間にクリツド電極を配置して、 コロナ放電状況の安定性を向上させてもょ 、。この電荷状態が安定する様に枯化処 理、例えば空気中で 150°Cで 1時間の熱処理を行う。
[0070] 次に、空隙部 117を形成する(図 19 (d) )。そのために、支持部(SiN膜)形成、犠 牲層ポリシリコン膜形成、メンブレン膜 (SiN膜)形成、犠牲層エッチング、エッチング 孔遮蔽層形成を行う。
[0071] まず、メンブレン支持部(例えば、 Si N膜)を形成する(図 19 (d) )。 Si N力 なるメ
3 4 3 4 ンブレン 116cと空隙部 117とを犠牲層エッチング等の手段で形成する。なお、 116a は犠牲層エッチングで犠牲層材料を放散させる為の孔であり、メンブレン 116bは孔 116aを塞ぐ為の層である。なお、この工程は図 4Bと同様である。
[0072] その後に Au, A1など力もなる上部電極 115と配線膜 110を形成する(図 19 (e) )。
なお、誘電体膜はシリコン酸ィ匕膜に限定されるものでなぐシリコン窒化膜でも良い し、最も好ましいのは SiOと Si Nの積層膜である(図 6)。また、帯電電荷の経時的
2 3 4
安定性は重要で、安定化の為に上記熱処理と帯電処理後の枯化処理は不可欠であ る(図 7)。
[0073] <第 6の実施の形態 > 図 20は、本実施形態における静電容量型超音波振動子の基本構造の全体断面 図を示す。静電容量型超音波振動子セルは、シリコン基板 122、シリコン窒化膜 128 a,高誘電率誘導体膜 128b,誘電体膜 129a, 129b,下部電極 124、メンブレン支 持部 123、メンブレン 126 (犠牲層材料放出孔 126a、メンブレン 126b, 126c)、上 部電極 125、配線膜 130から構成され、静電容量型超音波振動子 121は複数の静 電容量型超音波振動子セルから構成されている。なお、 127は空隙部である。第 4の 実施形態と異なるのは、下部電極 124とシリコン基板 122の間に誘電体膜を設けたこ とと、上部電極 125を被覆している誘電体膜をさらに被覆したことである。
[0074] このように構成することにより、第 1の実施形態よりもより安定な効果 (すなわち、 DC ノィァス電圧が印加された状態に相当する状態)を得ることができる。
構造体 Aの製造工程は第 4の実施形態の構造体 Aの製造方法とほとんど同じで( 但し、下部電極 124とシリコン基板 122の間に誘電体膜を成膜する工程が追加され る。具体的には図 16A (a)で誘電体膜を成膜後、下部電極を成膜する)、構造体 Bの 製造工程が異なる。即ち、図 16Cにおいてシリコン基板 (シリコン基板 100に相当す る)上にシリコン酸ィ匕膜 126 (96に相当する)を形成し、その上に上部電極 125 (95に 相当する)及び配線膜 130 (90に相当する)を形成後、シリコン窒化物膜 128a (98に 相当する)を形成し、更にその上に高誘電率誘電体膜 128bを形成する。
[0075] 次にシリコン基板 (シリコン基板 100に相当する)を接地(12)し、高誘電率誘電体 膜 128b側に配置した線状電極に高電圧の直流電圧を印加し、コロナ放電法によつ て高誘電率誘電体膜 128bの表面を帯電させる(図 16C (b— 1)に相当する)。
[0076] 図 21に示すように、この帯電電荷の極性は、構造体 Aの下部電極 124上に形成し た誘電体膜 129bを帯電して形成した表面電荷の極性と異なる極性の表面電荷 132 を形成する。かかる後、構造体 Aに上記した工程によって得られた構造体 Bを裏返し に接合する。接合以降の工程は続いて、第 4の実施形態と同様である。
[0077] 図 22 (図 22A,図 22B,図 22C,図 22D)では、本実施形態における静電容量型 超音波振動子の製造工程につ 、て説明する。
まず、シリコン基板 201の上下表面に酸ィ匕膜 (SiO ) 202を付与して (ステップ 1)、
2
ビアホール 202aを設ける(ステップ 2)。次に、スパッタ(suppter)により PtZTiで電 極 203を成膜する(ステップ 3)。次に、レジスト 204 (例えば、フォトレジスト材料)を成 膜した電極表面に塗布してパターンユングをする (ステップ 4)。次に、エッチングを行 い、レジストが塗布されていない PtZTiを除去した後、レジスト 204を除去する(ステ ップ 5)。こうして下部電極が生成される。
[0078] 次に、 SiNx (例えば、 Si N ) 205で成膜する(ステップ 6)。次に、レジスト 206を成
3 4
膜した SiNx205に塗布してパターンユングをする (ステップ 7)。パターンユングは、 下部電極 203の上方にレジスト 206が塗布されないように行う。次に、エッチングを行 い、レジストが塗布されていない SiNxを除去した後、レジスト 206を除去する(ステツ プ 8)。そうすると、下部電極表面が SiNxで被覆された状態になっている。
[0079] 次に、熱処理、コロナ放電 (基板側を図面内の横方向に移動させて全体的にムラな く帯電させる)、及び枯化を行う (ステップ 9)。これらは、上記した実施形態と同様の 処理を行う。これにより、 SiNx205が帯電する。次に、ポリシリコン 207を成膜する (ス テツプ 10)。このとき、下部電極のある部分が盛り上がるようにポリシリコン 207を成膜 する。次に、ステップ 10でポリシリコン 207を盛り上げた部分にレジスト 208を塗布し てパターンユングする(ステップ 11)。
[0080] 次に、エッチングを行い、レジストが塗布されていないポリシリコン 207を除去した後 、レジスト 208を除去する(ステップ 12)。次に、レジスト 209を塗布した (ステップ 13) 後、ポリシリコン 207の両端部分のみレジスト 209を残すようにパターンユングする(ス テツプ 14)。
[0081] 次に、スパッタ(suppter)により PtZTiで電極 210を成膜した (ステップ 15)後に、 レジスト 209を除去する (ステップ 16)。次に、 SiNx (例えば、 Si N ) 211で成膜する
3 4
(ステップ 17)。
[0082] 次に、レジスト 212を塗布して、犠牲層 207 (ポリシリコン)を外部へ放出するための 犠牲層放散孔 213を設けるためにパターンユングしてエッチングする (ステップ 18)。 次に、エッチング (例えば、 ICP— RIE法によるエッチング)を行い、犠牲層放散孔 21 3から犠牲層 207 (ポリシリコン)を除去した後、レジスト 212を除去する(ステップ 19) 。次に、 SiOにより成膜 214して犠牲層放散孔 213を封止する (ステップ 20)。最後
2
に、コロナ放電及び枯化をすることで、 SiNx膜 211及び SiO膜 214が帯電する。 本発明を用いることにより、 DCバイアス電圧を印加したのと同様の効果を得ること ができる。したがって、 DCバイアス電圧を印加しなくても、 RF信号のみ又は送信時 直流パルスを重畳させるだけで本発明にかかる静電容量型超音波振動子を駆動さ せることができる。

Claims

請求の範囲
[1] 少なくとも、シリコン基板と、該シリコン基板に配設された第 1の電極と、該第 1の電 極と対向し所定の空隙を隔てて配設された第 2の電極と、該第 2の電極を支持するメ ンブレンとからなる静電容量型超音波振動子であって、
当該静電容量型超音波振動子の一部が帯電していることを特徴とする静電容量型 超音波振動子。
[2] 前記静電容量型超音波振動子の一部は、前記第 1の電極及び前記第 2の電極のう ち少なくともいずれかの電極近傍に形成された誘電体膜であって、該誘電体膜のう ち少なくとも一層が表面電位形成されて ヽることを特徴とする請求項 1に記載の静電 容量型超音波振動子。
[3] 前記誘電体膜に形成された表面電位の極性が、当該静電容量型超音波振動子を 構成するいずれの前記誘電体膜についても同方向であることを特徴とする請求項 2 に静電容量型超音波振動子。
[4] 前記誘電体膜の表面電位の絶対値が、飽和値で 50V以上であることを特徴とする 請求項 2に記載の静電容量型超音波振動子。
[5] 前記表面電位を有する前記誘電体膜が、前記シリコン基板と前記第 1の電極との 間に配設されることを特徴とする請求項 2に記載の静電容量型超音波振動子。
[6] 前記表面電位形成された前記誘電体膜が、前記第 1の電極表面及び前記第 2の 電極表面のうち少なくとも 、ずれか〖こ接するように形成されて!ヽることを特徴とする請 求項 2に記載の静電容量型超音波振動子。
[7] 前記帯電している前記静電容量型超音波振動子の一部は、前記メンブレンである ことを特徴とする請求項 1に記載の静電容量型超音波振動子。
[8] 前記第 2の電極は、前記メンブレンの表面のうち前記第 1の電極と対向する側の面 に配設されていることを特徴とする請求項 7に記載の静電容量型超音波振動子。
[9] 前記誘電体膜は、 2層以上からなることを特徴とする請求項 2に記載の静電容量型 超音波振動子。
[10] 前記誘電体膜は、 SiO膜と Si N膜の 2層からなることを特徴とする請求項 9に記載
2 3 4
の静電容量型超音波振動子。 [11] 前記誘電体膜は、 SiO膜と Si N膜と SiO膜の 3層力 なることを特徴とする請求
2 3 4 2
項 9に記載の静電容量型超音波振動子。
[12] 前記第 2の電極は、高誘電率誘電体膜により被覆されていることを特徴とする請求 項 1に記載の静電容量型超音波振動子。
[13] 少なくとも、シリコン基板と、該シリコン基板に配設された第 1の電極と、該第 1の電 極と対向し所定の空隙を隔てて配設された第 2の電極と、該第 2の電極を支持するメ ンブレンとからなる静電容量型超音波振動子の製造方法において、
前記シリコン基板に前記第 1の電極を形成する工程と、
前記第 1の電極の表面に誘電体膜を形成する工程と、
前記第 1の電極を接地し、前記誘電体膜が表面電位を有するようにするためのコロ ナ放電処理を行う工程と、
前記メンブレンと該メンプレンを支持するための支持部とを形成する工程と、 前記メンブレンに前記第 2の電極を形成する工程と、
からなることを特徴とする静電容量型超音波振動子の製造方法。
[14] 少なくとも、シリコン基板と、該シリコン基板に配設された第 1の電極と、該第 1の電 極と対向し所定の空隙を隔てて配設された第 2の電極と、該第 2の電極を支持するメ ンブレンとからなる静電容量型超音波振動子の製造方法において、
前記シリコン基板に前記第 1の電極を形成する工程と、
前記第 1の電極の表面に誘電体膜を形成する第 1の誘電体膜形成工程と、 前記第 1の電極を接地し、前記第 1の誘電体膜形成工程により形成された誘電体 膜が表面電位を有するようにするためのコロナ放電処理を行う第 1の放電工程と、 前記メンブレンと該メンプレンを支持するための支持部を形成する工程と、 前記メンブレンに前記第 2の電極を形成する工程と、
前記第 2の電極に誘電体膜を形成する第 2の誘電体膜形成工程と、
前記第 2の電極を接地し、前記第 2の誘電体膜形成工程により形成された誘電体 膜が表面電位を有するようにするためのコロナ放電処理を行う第 2の放電工程と、 を行うことを特徴とする静電容量型超音波振動子の製造方法。
[15] 少なくとも、シリコン基板と、該シリコン基板に配設された第 1の電極と、該第 1の電 極と対向し所定の空隙を隔てて配設された第 2の電極と、該第 2の電極を支持するメ ンブレンとからなる静電容量型超音波振動子の製造方法において、
第 1の前記シリコン基板に前記第 1の電極を形成する工程と、
前記第 1の電極の表面に誘電体膜を形成する第 1の誘電体膜形成工程と、 前記第 1の電極を接地し、前記第 1の誘電体膜形成工程により形成された誘電体 膜が表面電位を有するようにするためのコロナ放電処理を行う第 1の放電工程と、 前記メンブレンを支持するための支持部を形成する工程と、
によって第 1の構造体を生成する第 1の構造体生成工程と、
表面を酸ィ匕処理した第 2のシリコン基板を接地し、該表面の酸ィ匕膜が表面電位を 有するようにするためのコロナ放電処理を行う第 2の放電工程と、
前記第 2の放電工程により表面電位を有した前記酸ィ匕膜に前記第 2の電極を形成 する工程と、
によって第 2の構造体を生成する第 2の構造体生成工程と、
前記第 1の構造体生成工程によって生成した前記第 1の構造体と、前記第 2の構造 体生成工程によって生成した前記第 2の構造体とを接合する工程と、
を行うことを特徴とする静電容量型超音波振動子の製造方法。
少なくとも、シリコン基板と、該シリコン基板に配設された第 1の電極と、該第 1の電 極と対向し所定の空隙を隔てて配設された第 2の電極と、該第 2の電極を支持するメ ンブレンとからなる静電容量型超音波振動子の製造方法において、
第 1の前記シリコン基板に前記第 1の電極を形成する工程と、
前記第 1の電極の表面に誘電体膜を形成する第 1の誘電体膜形成工程と、 前記第 1の電極を接地し、前記第 1の誘電体膜形成工程により形成された誘電体 膜が表面電位を有するようにするためのコロナ放電処理を行う第 1の放電工程と、 前記メンブレンを支持するための支持部を形成する工程と、
によって第 1の構造体を生成する第 1の構造体生成工程と、
表面を酸ィ匕処理した第 2のシリコン基板を接地し、該表面の酸ィ匕膜が表面電位を 有するようにするためのコロナ放電処理を行う第 2の放電工程と、
前記第 2の放電工程により表面電位を有した前記酸ィ匕膜に前記第 2の電極を形成 する工程と、
前記第 2の電極表面に高誘電率誘電体膜を形成する工程と、
前記第 2の電極を接地し、前記高誘電率誘電体膜が表面電位を有するようにする ためのコロナ放電処理を行う第 3の放電工程と、
によって第 2の構造体を生成する第 2の構造体生成工程と、
前記第 1の構造体生成工程によって生成した前記第 1の構造体と、前記第 2の構造 体生成工程によって生成した前記第 2の構造体とを接合する工程と、
を行うことを特徴とする静電容量型超音波振動子の製造方法。
[17] 前記誘導体膜は、 rfマグネトロンスパッタ、プラズマ CVD、又は真空アークプラズマ によって形成されることを特徴とする請求項 13〜請求項 16のうちのいずれか 1項に 記載の静電容量型超音波振動子の製造方法。
[18] 前記誘導体を形成後、熱処理を行うことを特徴とする請求項 13〜請求項 15のうち のいずれか 1項に記載の静電容量型超音波振動子の製造方法。
[19] 前記コロナ放電処理後に枯化を行う工程を含むことを特徴とする請求項 13〜請求 項 15のうちのいずれか 1項に記載の静電容量型超音波振動子の製造方法。
[20] 請求項 1に記載の静電容量型超音波振動子を備えた超音波内視鏡装置。
[21] 請求項 13から 15のうちいずれかに記載の製造方法によって製造された静電容量 型超音波振動子を備えた超音波内視鏡装置。
PCT/JP2005/013190 2004-08-05 2005-07-15 静電容量型超音波振動子、及びその製造方法 WO2006013717A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP05766367.6A EP1781067B1 (en) 2004-08-05 2005-07-15 CAPACITIVE MICROMACHINED ULTRASONIC TRANSDUCER (cMUT) AND ITS PRODUCTION METHOD
US11/702,277 US20070161896A1 (en) 2004-08-05 2007-02-05 Capacitive micromachined ultrasonic transducer (cMUT) and its production method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004229379A JP4746291B2 (ja) 2004-08-05 2004-08-05 静電容量型超音波振動子、及びその製造方法
JP2004-229379 2004-08-05

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/702,277 Continuation US20070161896A1 (en) 2004-08-05 2007-02-05 Capacitive micromachined ultrasonic transducer (cMUT) and its production method

Publications (1)

Publication Number Publication Date
WO2006013717A1 true WO2006013717A1 (ja) 2006-02-09

Family

ID=35787010

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/013190 WO2006013717A1 (ja) 2004-08-05 2005-07-15 静電容量型超音波振動子、及びその製造方法

Country Status (4)

Country Link
US (1) US20070161896A1 (ja)
EP (1) EP1781067B1 (ja)
JP (1) JP4746291B2 (ja)
WO (1) WO2006013717A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009254572A (ja) * 2008-04-16 2009-11-05 Olympus Medical Systems Corp 超音波トランスデューサ及び電子機器
JP2014017567A (ja) * 2012-07-06 2014-01-30 Canon Inc 静電容量型トランスデューサ及びその製造方法

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4810661B2 (ja) * 2006-04-27 2011-11-09 国立大学法人埼玉大学 機械電気変換素子及びその製造方法
US9867530B2 (en) 2006-08-14 2018-01-16 Volcano Corporation Telescopic side port catheter device with imaging system and method for accessing side branch occlusions
JP4271252B2 (ja) 2006-10-12 2009-06-03 オリンパスメディカルシステムズ株式会社 超音波振動子セル、超音波振動子エレメント、超音波振動子アレイ及び超音波診断装置
JP4961260B2 (ja) * 2007-05-16 2012-06-27 株式会社日立製作所 半導体装置
US9596993B2 (en) 2007-07-12 2017-03-21 Volcano Corporation Automatic calibration systems and methods of use
JP5524835B2 (ja) 2007-07-12 2014-06-18 ヴォルカノ コーポレイション 生体内撮像用カテーテル
WO2009009802A1 (en) 2007-07-12 2009-01-15 Volcano Corporation Oct-ivus catheter for concurrent luminal imaging
US8047995B2 (en) 2007-08-28 2011-11-01 Olympus Medical Systems Corp. Ultrasonic transducer, method of manufacturing ultrasonic transducer, ultrasonic diagnostic apparatus, and ultrasonic microscope
JP4891182B2 (ja) * 2007-08-28 2012-03-07 オリンパスメディカルシステムズ株式会社 超音波トランスデューサ、超音波診断装置及び超音波顕微鏡
JP5408935B2 (ja) 2007-09-25 2014-02-05 キヤノン株式会社 電気機械変換素子及びその製造方法
JP5408937B2 (ja) 2007-09-25 2014-02-05 キヤノン株式会社 電気機械変換素子及びその製造方法
FR2939003B1 (fr) * 2008-11-21 2011-02-25 Commissariat Energie Atomique Cellule cmut formee d'une membrane de nano-tubes ou de nano-fils ou de nano-poutres et dispositif d'imagerie acoustique ultra haute frequence comprenant une pluralite de telles cellules
CN101612614B (zh) * 2009-07-03 2011-03-09 深圳清研技术管理有限公司 一种超声波探头
JP5414546B2 (ja) * 2010-01-12 2014-02-12 キヤノン株式会社 容量検出型の電気機械変換素子
JP5560928B2 (ja) * 2010-06-10 2014-07-30 コニカミノルタ株式会社 超音波探触子および超音波診断装置
US11141063B2 (en) 2010-12-23 2021-10-12 Philips Image Guided Therapy Corporation Integrated system architectures and methods of use
US11040140B2 (en) 2010-12-31 2021-06-22 Philips Image Guided Therapy Corporation Deep vein thrombosis therapeutic methods
WO2013033592A1 (en) 2011-08-31 2013-03-07 Volcano Corporation Optical-electrical rotary joint and methods of use
EP3689250B1 (en) 2011-10-17 2022-12-07 BFLY Operations, Inc. Transmissive imaging and related apparatus and methods
JP5669953B2 (ja) * 2011-11-01 2015-02-18 オリンパスメディカルシステムズ株式会社 超音波振動子エレメントおよび超音波内視鏡
CN104066521B (zh) * 2012-01-27 2017-07-11 皇家飞利浦有限公司 电容式微机械换能器及制造所述电容式微机械换能器的方法
US9950342B2 (en) 2012-03-13 2018-04-24 Koninklijke Philips N.V. Capacitive micro-machined ultrasound transducer device with charging voltage source
JP6071285B2 (ja) * 2012-07-06 2017-02-01 キヤノン株式会社 静電容量型トランスデューサ
JP5627130B2 (ja) * 2012-08-30 2014-11-19 アオイ電子株式会社 正イオンを含有したエレクトレットの形成方法
JP5988786B2 (ja) 2012-09-07 2016-09-07 オリンパス株式会社 超音波ユニット及び超音波内視鏡
US9286673B2 (en) 2012-10-05 2016-03-15 Volcano Corporation Systems for correcting distortions in a medical image and methods of use thereof
US9367965B2 (en) 2012-10-05 2016-06-14 Volcano Corporation Systems and methods for generating images of tissue
US10568586B2 (en) 2012-10-05 2020-02-25 Volcano Corporation Systems for indicating parameters in an imaging data set and methods of use
US11272845B2 (en) 2012-10-05 2022-03-15 Philips Image Guided Therapy Corporation System and method for instant and automatic border detection
US9292918B2 (en) 2012-10-05 2016-03-22 Volcano Corporation Methods and systems for transforming luminal images
US9324141B2 (en) 2012-10-05 2016-04-26 Volcano Corporation Removal of A-scan streaking artifact
US9858668B2 (en) 2012-10-05 2018-01-02 Volcano Corporation Guidewire artifact removal in images
US9307926B2 (en) 2012-10-05 2016-04-12 Volcano Corporation Automatic stent detection
US10070827B2 (en) 2012-10-05 2018-09-11 Volcano Corporation Automatic image playback
EP2904671B1 (en) 2012-10-05 2022-05-04 David Welford Systems and methods for amplifying light
US9840734B2 (en) 2012-10-22 2017-12-12 Raindance Technologies, Inc. Methods for analyzing DNA
CA2894403A1 (en) 2012-12-13 2014-06-19 Volcano Corporation Devices, systems, and methods for targeted cannulation
US10942022B2 (en) 2012-12-20 2021-03-09 Philips Image Guided Therapy Corporation Manual calibration of imaging system
CA2895989A1 (en) 2012-12-20 2014-07-10 Nathaniel J. Kemp Optical coherence tomography system that is reconfigurable between different imaging modes
WO2014099899A1 (en) 2012-12-20 2014-06-26 Jeremy Stigall Smooth transition catheters
US10939826B2 (en) 2012-12-20 2021-03-09 Philips Image Guided Therapy Corporation Aspirating and removing biological material
US11406498B2 (en) 2012-12-20 2022-08-09 Philips Image Guided Therapy Corporation Implant delivery system and implants
EP2934282B1 (en) 2012-12-20 2020-04-29 Volcano Corporation Locating intravascular images
US10413317B2 (en) 2012-12-21 2019-09-17 Volcano Corporation System and method for catheter steering and operation
US9486143B2 (en) 2012-12-21 2016-11-08 Volcano Corporation Intravascular forward imaging device
EP2936626A4 (en) 2012-12-21 2016-08-17 David Welford SYSTEMS AND METHODS FOR REDUCING LIGHT WAVE LENGTH TRANSMISSION
US10191220B2 (en) 2012-12-21 2019-01-29 Volcano Corporation Power-efficient optical circuit
CA2895940A1 (en) 2012-12-21 2014-06-26 Andrew Hancock System and method for multipath processing of image signals
WO2014100606A1 (en) 2012-12-21 2014-06-26 Meyer, Douglas Rotational ultrasound imaging catheter with extended catheter body telescope
US10058284B2 (en) 2012-12-21 2018-08-28 Volcano Corporation Simultaneous imaging, monitoring, and therapy
US10166003B2 (en) 2012-12-21 2019-01-01 Volcano Corporation Ultrasound imaging with variable line density
US9612105B2 (en) 2012-12-21 2017-04-04 Volcano Corporation Polarization sensitive optical coherence tomography system
EP2936426B1 (en) 2012-12-21 2021-10-13 Jason Spencer System and method for graphical processing of medical data
CN113705586A (zh) 2013-03-07 2021-11-26 飞利浦影像引导治疗公司 血管内图像中的多模态分割
US10226597B2 (en) 2013-03-07 2019-03-12 Volcano Corporation Guidewire with centering mechanism
CN105228518B (zh) 2013-03-12 2018-10-09 火山公司 用于诊断冠状微脉管疾病的系统和方法
US11154313B2 (en) 2013-03-12 2021-10-26 The Volcano Corporation Vibrating guidewire torquer and methods of use
CN105120759B (zh) 2013-03-13 2018-02-23 火山公司 用于从旋转血管内超声设备产生图像的系统和方法
US11026591B2 (en) 2013-03-13 2021-06-08 Philips Image Guided Therapy Corporation Intravascular pressure sensor calibration
US9301687B2 (en) 2013-03-13 2016-04-05 Volcano Corporation System and method for OCT depth calibration
US20160030151A1 (en) 2013-03-14 2016-02-04 Volcano Corporation Filters with echogenic characteristics
US10219887B2 (en) 2013-03-14 2019-03-05 Volcano Corporation Filters with echogenic characteristics
US10292677B2 (en) 2013-03-14 2019-05-21 Volcano Corporation Endoluminal filter having enhanced echogenic properties
US9667889B2 (en) 2013-04-03 2017-05-30 Butterfly Network, Inc. Portable electronic devices with integrated imaging capabilities
US9837935B2 (en) 2013-10-29 2017-12-05 Honeywell International Inc. All-silicon electrode capacitive transducer on a glass substrate
US9700285B2 (en) * 2015-06-30 2017-07-11 Siemens Medical Solutions US, Inc. Spectral doppler imaging with interruption avoidance
CN114175682A (zh) * 2019-07-26 2022-03-11 维蒙股份公司 Cmut换能器和制造方法
US11738369B2 (en) * 2020-02-17 2023-08-29 GE Precision Healthcare LLC Capactive micromachined transducer having a high contact resistance part
JP7535985B2 (ja) 2021-09-30 2024-08-19 オリエンタルモーター株式会社 直線作動装置

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2060259A (en) 1979-10-11 1981-04-29 Nederlandse Appl Scient Res Method for the Manufacture of Electrets
JPS56125200A (en) * 1980-03-06 1981-10-01 Hosiden Electronics Co Ltd Electrode plate electret for electrostatic type electro-acoustic converter
JPH0252599A (ja) 1988-08-16 1990-02-22 Agency Of Ind Science & Technol 超音波トランスデューサ及びその製造方法
JPH0329498A (ja) * 1989-06-26 1991-02-07 Agency Of Ind Science & Technol 超音波トランスジューサ実装筐体および実装方法
WO2000005001A1 (en) 1998-07-23 2000-02-03 The Secretary Of State For Defence Method of manufacturing a capacitive ultrasound transducer
WO2000072631A2 (en) 1999-05-20 2000-11-30 Sensant Corporation Electrostatic ultrasonic transducer and method of making the same
JP2002033241A (ja) * 2000-05-12 2002-01-31 Uchitsugu Minami シリコン酸化膜エレクトレット及びエレクトレットコンデンサマイクロホン
JP2002125297A (ja) * 2000-10-17 2002-04-26 Toho Kasei Kk エレクトレット用積層板
JP2002218594A (ja) 2001-01-23 2002-08-02 Hosiden Corp シリコン酸化膜エレクトレットの製造方法、同製造方法によって得られたシリコン酸化膜エレクトレット、および、同シリコン酸化膜エレクトレットを備えたエレクトレットコンデンサマイクロホン
WO2003035281A2 (en) * 2001-10-23 2003-05-01 Schindel David W Ultrasonic printed circuit board transducer
JP2003163996A (ja) * 2001-09-11 2003-06-06 Ind Technol Res Inst エレクトレットシリコンコンデンサマイクロホン及びその製造方法
JP2003199197A (ja) * 2001-12-13 2003-07-11 Bse Co Ltd 超高電荷保存特性を有する多層エレクトレット及びその製造方法
JP2003527161A (ja) * 1999-10-28 2003-09-16 クライブ、スミス ボディ音を検出する音響‐電気トランスデューサ
JP2004503313A (ja) 2000-06-15 2004-02-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 容量性マイクロマシン超音波振動子

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6645145B1 (en) * 1998-11-19 2003-11-11 Siemens Medical Solutions Usa, Inc. Diagnostic medical ultrasound systems and transducers utilizing micro-mechanical components

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2060259A (en) 1979-10-11 1981-04-29 Nederlandse Appl Scient Res Method for the Manufacture of Electrets
JPS56125200A (en) * 1980-03-06 1981-10-01 Hosiden Electronics Co Ltd Electrode plate electret for electrostatic type electro-acoustic converter
JPH0252599A (ja) 1988-08-16 1990-02-22 Agency Of Ind Science & Technol 超音波トランスデューサ及びその製造方法
JPH0329498A (ja) * 1989-06-26 1991-02-07 Agency Of Ind Science & Technol 超音波トランスジューサ実装筐体および実装方法
WO2000005001A1 (en) 1998-07-23 2000-02-03 The Secretary Of State For Defence Method of manufacturing a capacitive ultrasound transducer
WO2000072631A2 (en) 1999-05-20 2000-11-30 Sensant Corporation Electrostatic ultrasonic transducer and method of making the same
JP2003527161A (ja) * 1999-10-28 2003-09-16 クライブ、スミス ボディ音を検出する音響‐電気トランスデューサ
JP2002033241A (ja) * 2000-05-12 2002-01-31 Uchitsugu Minami シリコン酸化膜エレクトレット及びエレクトレットコンデンサマイクロホン
JP2004503313A (ja) 2000-06-15 2004-02-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 容量性マイクロマシン超音波振動子
JP2002125297A (ja) * 2000-10-17 2002-04-26 Toho Kasei Kk エレクトレット用積層板
JP2002218594A (ja) 2001-01-23 2002-08-02 Hosiden Corp シリコン酸化膜エレクトレットの製造方法、同製造方法によって得られたシリコン酸化膜エレクトレット、および、同シリコン酸化膜エレクトレットを備えたエレクトレットコンデンサマイクロホン
JP2003163996A (ja) * 2001-09-11 2003-06-06 Ind Technol Res Inst エレクトレットシリコンコンデンサマイクロホン及びその製造方法
WO2003035281A2 (en) * 2001-10-23 2003-05-01 Schindel David W Ultrasonic printed circuit board transducer
JP2003199197A (ja) * 2001-12-13 2003-07-11 Bse Co Ltd 超高電荷保存特性を有する多層エレクトレット及びその製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
See also references of EP1781067A4
WEGENER ET AL.: "Corona-induced partial discharges, internal charge separation and electromechanical transducer properties in cellular polymer films", PROCEEDINGS OF THE 11TH. INTERNATIONAL SYMPOSIUM ON ELECTRETS. (ISE 11). GLEN WAVERLY, MELBOURNE, AUSTRALIA, OCT. 1 - 3, 2002; [PROCEEDINGS OF THE INTERNATIONAL SYMPOSIUM ON ELECTRETS. (ISE)], 20021001, 1 October 2002 (2002-10-01)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009254572A (ja) * 2008-04-16 2009-11-05 Olympus Medical Systems Corp 超音波トランスデューサ及び電子機器
JP2014017567A (ja) * 2012-07-06 2014-01-30 Canon Inc 静電容量型トランスデューサ及びその製造方法

Also Published As

Publication number Publication date
US20070161896A1 (en) 2007-07-12
EP1781067A1 (en) 2007-05-02
JP2006050314A (ja) 2006-02-16
JP4746291B2 (ja) 2011-08-10
EP1781067B1 (en) 2013-08-28
EP1781067A4 (en) 2012-04-18

Similar Documents

Publication Publication Date Title
WO2006013717A1 (ja) 静電容量型超音波振動子、及びその製造方法
US6571445B2 (en) Method for making acoustic transducer
US7667374B2 (en) Ultrasonic transducer, ultrasonic probe and method for fabricating the same
JP5260650B2 (ja) 高k誘電体を有するcmut
US9497556B2 (en) Sound transducer for insertion in an ear
AU2006218723B2 (en) Piezoelectric micromachined ultrasonic transducer with air-backed cavities
JPWO2018207578A1 (ja) 圧電マイクロフォンチップおよび圧電マイクロフォン
EP3306951A2 (en) Microphone and method for manufacturing the same
JP2006237118A (ja) 圧電素子の製造方法
WO2007020925A1 (ja) 電気音響変換装置
Mehdizadeh et al. AlN on SOI pMUTs for ultrasonic power transfer
JP2009272824A (ja) 超音波振動子セル、超音波振動子および超音波内視鏡
JP2009050560A (ja) 超音波トランスデューサ、超音波診断装置及び超音波顕微鏡
JP6833544B2 (ja) 静電容量型トランスデューサおよびその製造方法
KR20160024303A (ko) 초음파 변환기 모듈, 초음파 변환기 및 초음파 변환기의 제조 방법
JP4419551B2 (ja) エレクトレットコンデンサー及びその製造方法
JP2008252854A (ja) 静電型トランスデューサおよびその製造方法
CN110876108B (zh) Mems传声器
JPH0252599A (ja) 超音波トランスデューサ及びその製造方法
US20220314277A1 (en) Acoustic wave transducing unit, method for manufacturing the same and acoustic wave transducer
JP2023076303A (ja) 超音波トランスデューサの製造方法
JP6071286B2 (ja) 静電容量型トランスデューサ及びその製造方法
CN118321130A (zh) 超声波换能器及电子设备

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11702277

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2005766367

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2005766367

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 11702277

Country of ref document: US