JPH04340931A - アクティブデバイス - Google Patents

アクティブデバイス

Info

Publication number
JPH04340931A
JPH04340931A JP3113322A JP11332291A JPH04340931A JP H04340931 A JPH04340931 A JP H04340931A JP 3113322 A JP3113322 A JP 3113322A JP 11332291 A JP11332291 A JP 11332291A JP H04340931 A JPH04340931 A JP H04340931A
Authority
JP
Japan
Prior art keywords
wiring layer
layer
ito
ferroelectric
vdf
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3113322A
Other languages
English (en)
Inventor
Atsushi Hatta
敦司 八田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP3113322A priority Critical patent/JPH04340931A/ja
Publication of JPH04340931A publication Critical patent/JPH04340931A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明のアクティブデバイスは、
容量層に電圧を印加させるものであり、例えば液晶表示
用に用いられるものに関し、その薄膜積層構造に関する
【0002】
【従来の技術】従来、図2に示すようなアクティブデバ
イスが知られていた。図2の構造は次の様である。硝子
基板1の上に、ITOから成る第1配線層2のみが設け
られ、その上に、VDF/TrFE(フッ化ビニリデン
/トリフルオロエチレン)共重合体から成る強誘電体層
4が設けられ、その上にAlから成る第2配線層5が設
けられている。
【0003】
【発明が解決しようとする課題】しかしながら、上述の
従来技術のアクティブデバイスには、以下に述べるよう
な問題点があった。すなわち、アクティブデバイスとし
て動作させるために、前記強誘電体層4に分極を生じさ
せ、その分極を反転させる必要がある。そのために、前
記第1配線層2と前記第2配線層5の間に交流電圧を印
加する。ところが、強誘電体層4は圧電性を有するため
に、電圧を印加する事により次式で示される応力Tを生
じる。ゆえに、電圧を反転させる事によりそれに応じて
、図2−(b)におけるデバイス能動部分6において振
動を生ずる。
【0004】
【数1】T=eV T:応力 e:圧電応用定数 V:印加電圧 この振動が原因となって、デバイス能動部分6において
、強誘電体層4が第1配線層2から剥離する。ところが
、振動はデバイス能動部分6のみにとどまらず、デバイ
ス能動部分6の周辺部分にまで及び、また、ITOとV
DF/TrFE共重合体の接着強度よりも、硝子とVD
F/TrFE共重合体の接着強度のほうが小さいため、
剥離はデバイス能動部分6を中心にかなりの広範囲にま
で及び、結果として第1配線層2と第2配線層5の間隔
が大きくなり、強誘電体層4に分極を生じさせるに充分
な電圧を印加できなくなる。
【0005】さらに、この剥離は時間と共に増大するた
めに、デバイスの特性も、時間と共に低下する。
【0006】そこで本発明は、このような問題点を克服
するためのもので、その目的とするところは、従来のデ
バイスに比較して、第1配線層2と強誘電体層4の接着
力を向上させ、デバイス能動部分6において剥離を防止
し、寿命及び信頼性を向上させたデバイスを提供するに
ある。
【0007】
【課題を解決するための手段】本発明のアクティブデバ
イスは、硝子基板上に形成された、第1配線層と非配線
層、前記第1配線層と非配線層上に形成された強誘電体
層、前記強誘電体層上に形成された第2配線層を有する
事を特徴とする。
【0008】
【実施例】
(実施例1)以下に本発明の実施例を図面に基づいて説
明する。図1−(a),(b)は本発明にかかるアクテ
ィブデバイスを示す図であり、図1−(a)は上視図、
同図−(b)は同図−(a)中X−Xにおける断面図で
ある。
【0009】図1に示す実施例の構造は次の様である。 すなわち、硝子基板1の上に、溝部だけを抜き取る事に
より分別された、ITOから成る第1配線層2と非配線
層3が設けられ、その上にVDF/TrFE(フッ化ビ
ニリデン/トリフルオロエチレン)共重合体から成る強
誘電体層4が設けられ、その上にAlから成る第2配線
層5が設けられている。
【0010】次に、図1に従い、アクティブデバイスの
製造法を簡単に説明する。まず、硝子基板1を洗浄し、
その上にスパッタリング法あるいは蒸着法によって、2
00〜9000Åの膜厚のITO層を製膜する。製膜し
たITO層の、0.1〜1000μmの幅の溝部だけ抜
き取り、ITOから成る第1配線層2と非配線層3を形
成する。その上に、前記VDF/TrFE共重合体を有
機溶剤(ジオキサンを含むエーテル、ケトン類。アミン
等の極性の強い溶剤)と混合したものをスピンコーター
法によって、数千Åの強誘電体層4を形成する。次にそ
れを乾燥、焼成した後、その上に蒸着法あるいはスパッ
タ法によって、数千Åの膜厚のAl層を製膜する。製膜
したAl層をパターニングして、Alから成る第2配線
層5を形成する。
【0011】硝子とVDF/TrFE共重合体の接着強
度はITOとVDF/TrFE共重合体の接着強度に比
較すると小さい。ゆえにデバイス能動部分6の面積を可
能な限り大きくし、ITOとVDF/TrFE共重合体
の接触面積を増やせば良いのであるが、デバイスとして
の適正な容量があるため、デバイス能動部分6の面積を
大きくするには限界がある。デバイス能動部分6および
その周辺のITOとVDF/TrFE共重合体の接触面
積をS1、デバイス能動部分6の振動の及ぶ範囲の面積
をS2とすると、従来のデバイス構造では、デバイス能
動部分6およびその周辺のITOとVDF/TrFE共
重合体の接触面積=デバイス能動部分6の面積であるた
め、S1<<S2となり充分な接着強度が得られなかっ
た。ところが、本発明によるデバイス構造によると、デ
バイス能動部分6およびその周辺のITOとVDF/T
rFE共重合体の接触面積>デバイス能動部分6の面積
となるため、S1>S2とする事が可能になり、デバイ
ス能動部分6の面積を大きくすることなくデバイス能動
部分6の周辺の、ITOとVDF/TrFE共重合体の
接触面積を増やす事が可能となる。このため、第1配線
層2と強誘電体層4の剥離をすこぶる抑制することが可
能となる。
【0012】なお、実験結果によると、ITOとVDF
/TrFE共重合体の接着強度は、硝子とVDF/Tr
FE共重合体の接着強度に比較して数十〜数百倍の強度
がある。ところが、本発明によるデバイスの構造による
と、デバイス能動部分6の周辺部の接着強度がすこぶる
大きく、かつ、その効果が絶大であるため、デバイス能
動部分6における剥離が極力抑えられ、デバイスの寿命
は数百〜数千倍に向上する事が明らかになった。
【0013】さらに、本発明のデバイスの製造プロセス
は、従来のデバイスに比較してフォトプロセス、エッチ
ングプロセスをはじめ、その他の工程が全く同じである
ため、製造の手間を全く変化させることなく、性能のす
こぶる向上したデバイスを提供することが可能である。
【0014】さらに、第1配線層2の周辺部の溝は、強
誘電体層4の振動を都合良く吸収し分散してやる効果が
あるため、第1配線層2と第2配線層5の間に交流電圧
を印加した際、強誘電体層4に生じる前述の応力Tのス
トレスがかなり緩和されるので、第1配線層2と強誘電
体層4の剥離を防止する役割を果たす。
【0015】さらに、ITOのエッチングを行う部分が
溝部のみなので、ITOの表面が、全体的に平たんに保
たれているので、安定した性能のデバイスを得やすい。
【0016】さらに、ITOのエッチングを行う部分が
溝部のみなので、ITOのエッチング溶液の汚染を極力
抑えることができ、エッチング溶液の寿命を飛躍的に延
ばす効果がある。
【0017】なお、第1配線層2はITOに限る必要は
なく、他の透明電極でもよい。非配線層3は第1配線層
と同一の材料に限る必要はなく、別種の材料でもよい。 非配線層3は導電性の材料に限る必要はなく、非導電性
の材料でもよい。非配線層3は透明な材料に限る必要は
なく、不透明な材料でもよい。第2配線層5はAlに限
る必要はなく、他の金属を用いてもよい。強誘電体層4
はVDF/TrFE共重合体に限る必要はなく、PVD
F(ポリフッ化ビニリデン)、VDF/TeFE(フッ
化ビニリデン/テトラフルオロエチレン)共重合体、シ
アン化ビニリデン/酢酸ビニル共重合体等の有機強誘電
体材料あるいは、BaTiO3等の無機強誘電体材料を
用いてもよい。強誘電体層4は必ずしも全面に形成する
必要はなく、デバイス能動部分6のみに形成してもよい
。第1配線層2をAlに、第2配線層5をITOに用い
てもよい。
【0018】(実施例2)以下に本発明の別の実施例を
図面に基づいて説明する。図3−(a),(b)は本発
明にかかるアクティブデバイスを示す図であり、図3−
(a)は上視図、同図−(b)は同図−(a)中X−X
における断面図である。
【0019】図3に示す実施例の構造は次の様である。 すなわち、硝子基板1の上に、ITOから成る第1配線
層2と、第1配線層2のデバイス能動部分6の周辺に非
配線層3が設けられ、その上にVDF/TrFE(フッ
化ビニリデン/トリフルオロエチレン)共重合体から成
る強誘電体層4が設けられ、その上にAlから成る第2
配線層5が設けられている。
【0020】次に、図3に従い、アクティブデバイスの
製造法を簡単に説明する。まず、硝子基板1を洗浄し、
その上にスパッタリング法あるいは蒸着法によって、2
00〜9000Åの膜厚のITO層を製膜する。製膜し
たITO層をパターニングし、第1配線層2と、第1配
線層2のデバイス能動部分6の周辺部のみ、第1配線層
2から0.1〜1000μmの間隔をおいて非配線層3
を形成する。その上に、前記VDF/TrFE共重合体
を有機溶剤(ジオキサンを含むエーテル、ケトン類。ア
ミン等の極性の強い溶剤)と混合したものをスピンコー
ター法によって、数千Åの強誘電体層4を形成する。次
にそれを乾燥、焼成した後、その上に蒸着法あるいはス
パッタ法によって、数千Åの膜厚のAl層を製膜する。 製膜したAl層をパターニングして、Alから成る第2
配線層5を形成する。さて、実施例2は実施例1をデバ
イス能動部にのみ適応させたものであるが、このことに
よる特長として、以下のことが挙げられる。
【0021】・実施例1の特長を維持している。
【0022】・非配線層がデバイス能動部分6周辺のみ
と小さいのでITOをパターニングする際実施例1と比
較して、配線層と非配線層のショートする確率がすこぶ
る低下する。
【0023】・第2配線層の下部に、非配線層3以外の
非配線層が存在しないため、実施例1と比較して、寄生
容量が極めて小さい。
【0024】なお、第1配線層2はITOに限る必要は
なく、他の透明電極でもよい。非配線層3は第1配線層
と同一の材料に限る必要はなく、別種の材料でもよい。 非配線層3は導電性の材料に限る必要はなく、非導電性
の材料でもよい。非配線層3は透明な材料に限る必要は
なく、不透明な材料でもよい。非配線層3は同一の材料
に限る必要はなく、別種の材料でもよい。第2配線層5
はAlに限る必要はなく、他の金属を用いてもよい。強
誘電体層4はVDF/TrFE共重合体に限る必要はな
く、PVDF(ポリフッ化ビニリデン)、VDF/Te
FE(フッ化ビニリデン/テトラフルオロエチレン)共
重合体、シアン化ビニリデン/酢酸ビニル共重合体等の
有機強誘電体材料あるいは、BaTiO3等の無機強誘
電体材料を用いてもよい。強誘電体層4は必ずしも全面
に形成する必要はなく、デバイス能動部分6のみに形成
してもよい。第1配線層2をAlに、第2配線層5をI
TOに用いてもよい。
【0025】(実施例3)次に、本発明を用いた液晶表
示体の実施例を、図面に基づいて説明する。図4−(a
)、(b)は本発明を用いた液晶表示体を示す図であり
、図4−(a)は上視図、同図−(b)は同図−(a)
中X−Xにおける断面図である。
【0026】図4に示す実施例の構造は次の様である。 すなわち、対向硝子基板8上に、ITOから成る第3配
線層7を設けた基板を、図1に示したアクティブデバイ
スに1〜100μmの間隔をおいて、対向する形で設け
られている。そして、両基板で液晶を保持している。
【0027】
【発明の効果】上述のように、本発明のデバイスの構造
によれば、従来のデバイスに比較して、薄膜間の剥離の
おそれが激減するために、すこぶる、寿命および信頼性
の向上したデバイスを提供することができる。
【図面の簡単な説明】
【図1】(a)は本発明によるアクティブデバイスの1
例を示す上視図。(b)は(a)のX−Xに沿った断面
図。
【図2】(a)は従来のアクティブデバイスを示す上視
図。(b)は(a)のX−Xに沿った断面図。
【図3】(a)は本発明によるアクティブデバイスの1
例を示す上視図。(b)は(a)のX−Xに沿った断面
図。
【図4】(a)は本発明によるアクティブデバイスを用
いた液晶表示体を示す上視図。 (b)は(a)のX−Xに沿った断面図。
【符号の説明】
1  硝子基板 2  第1配線層 3  非配線層 4  強誘電体層 5  第2配線層 6  デバイス能動部分 7  第3配線層 8  対向硝子基板

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  硝子基板上に形成された、第1配線層
    と非配線層、前記第1配線層と非配線層上に形成された
    強誘電体層、前記強誘電体層上に形成された第2配線層
    を有する事を特徴とするアクティブデバイス。
JP3113322A 1991-05-17 1991-05-17 アクティブデバイス Pending JPH04340931A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3113322A JPH04340931A (ja) 1991-05-17 1991-05-17 アクティブデバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3113322A JPH04340931A (ja) 1991-05-17 1991-05-17 アクティブデバイス

Publications (1)

Publication Number Publication Date
JPH04340931A true JPH04340931A (ja) 1992-11-27

Family

ID=14609297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3113322A Pending JPH04340931A (ja) 1991-05-17 1991-05-17 アクティブデバイス

Country Status (1)

Country Link
JP (1) JPH04340931A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473449A (en) * 1992-07-24 1995-12-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display with a ferroelectric film control layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473449A (en) * 1992-07-24 1995-12-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display with a ferroelectric film control layer

Similar Documents

Publication Publication Date Title
US5058250A (en) Manufacture of electrical transducer devices, particularly infrared detector arrays
US20210061651A1 (en) Mems microphone
WO2014045914A1 (ja) 圧電デバイス及びその使用方法
JP2006237118A (ja) 圧電素子の製造方法
JPH06335089A (ja) 圧電素子およびその製造方法
JPH04340931A (ja) アクティブデバイス
JP4419551B2 (ja) エレクトレットコンデンサー及びその製造方法
JP2001168674A (ja) 圧電共振子及び電子機器
JP2944336B2 (ja) 配線構造
JP5407250B2 (ja) 角速度センサ素子、角速度センサ素子の製造方法、角速度センサ及び電子機器
JP7238546B2 (ja) 圧電体積層シートおよび圧電体積層シートの製造方法、圧電センサーおよび圧電センサーの製造方法
JPH04338731A (ja) アクティブデバイス
JP2003060251A (ja) 強誘電体アクチュエータ素子およびその製造方法
JPH06250222A (ja) 液晶表示装置
JP2009170631A (ja) 圧電素子とその製造方法およびこれを用いた圧電応用デバイス
WO2022246821A1 (zh) 一种压电传感器、其制作方法及触觉反馈装置
JPH06222393A (ja) アクティブデバイス
JPH05232516A (ja) アクティブデバイス及びその製造方法
JP4815743B2 (ja) 圧電素子の製造方法
JPH063703A (ja) 非線形能動素子及びその製造方法
JPH04324837A (ja) アクティブデバイス及びアクティブデバイスの製造方法
JPH06258655A (ja) アクティブデバイス
JPH04248521A (ja) アクティブデバイス
JPH04287027A (ja) アクティブデバイス及びアクティブデバイスの製造方法
JPH04324839A (ja) アクティブデバイス