JPH04324837A - アクティブデバイス及びアクティブデバイスの製造方法 - Google Patents

アクティブデバイス及びアクティブデバイスの製造方法

Info

Publication number
JPH04324837A
JPH04324837A JP3095721A JP9572191A JPH04324837A JP H04324837 A JPH04324837 A JP H04324837A JP 3095721 A JP3095721 A JP 3095721A JP 9572191 A JP9572191 A JP 9572191A JP H04324837 A JPH04324837 A JP H04324837A
Authority
JP
Japan
Prior art keywords
electrode
ferroelectric layer
dielectric layer
active device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3095721A
Other languages
English (en)
Inventor
Takashi Sato
尚 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP3095721A priority Critical patent/JPH04324837A/ja
Publication of JPH04324837A publication Critical patent/JPH04324837A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は液晶素子に用いられるア
クティブデバイスに関する。
【0002】
【従来の技術】従来、図2に示すようなアクティブデバ
イスが知られていた。図2(a)は上視図、同図(b)
は同図(a)中A−Aラインにおける断面図である。ガ
ラス基板からなる絶縁基板1上に設けられたITOから
成る第一の電極2、第一の電極2及び絶縁基板1上に設
けられたVDF(フッ化ビニリデン)とTrFE(トリ
フルオロエチレン)との共重合体からなる強誘電体層3
、強誘電体層3上に設けられたAlより成る第二の電極
5が設けられたアクティブデバイスである。
【0003】
【発明が解決しようとする課題】しかし、従来のアクテ
ィブデバイスは素子出力が時間とともに低下する経時変
化の課題を有していた。本発明はこのような課題を解決
するものであり、目的とするところは素子出力の経時変
化の小さいアクティブデバイスを提供することである。
【0004】
【課題を解決するための手段】本発明のアクティブデバ
イスは絶縁基板上に設けられた第一の電極、前記第一の
電極上に設けられた強誘電体層、前記強誘電体層上に設
けられた誘電体層、前記誘電体層上に前記強誘電体層と
誘電体層を介し前記第一の電極と一部重なるように設け
られた第二の電極を具備したことを特徴とする。本発明
のアクティブデバイスの製造方法は■絶縁基板上に第一
の電極を形成する工程、■前記第一の電極上に強誘電体
層を設け前記強誘電体層のキュリー点以上融点以下に加
熱し徐冷を行う工程、■前記強誘電体層上に誘電体層を
前記強誘電体層の融点以下の温度で形成する工程、■前
記誘電体層上に第二の電極を形成する工程を少なくとも
含むことを特徴とする。本発明のアクティブデバイスの
製造方法は絶縁基板上に第一の電極を形成し、前記第一
の電極上に強誘電体層を形成し、前記強誘電体層上に誘
電体層を形成し、前記誘電体層上に第二の電極を形成す
るアクティブデバイスの製造方法において、前記誘電体
層を形成した後に前記強誘電体層のキュリー点以上融点
以下に加熱し徐冷する工程を少なくとも含む事を特徴と
する。
【0005】
【実施例】以下に、本発明の実施例を図面に基づいて説
明する。図1(a)、(b)は本発明にかかる第一のア
クティブデバイスの構成を示し、(b)は上視図、(a
)は(b)のA−Aにおける断面図である。ガラス基板
からなる絶縁基板1上に設けられたITOから成る第一
の電極2、第一の電極2及び絶縁基板1上に設けられた
VDF(フッ化ビニリデン)とTrFE(トリフルオロ
エチレン)との共重合体からなる強誘電体層3、強誘電
体層3上に設けられたアクリルからなる誘電体層4、誘
電体層4上に設けられたAlより成る第二の電極5が設
けられている。第二の電極5は強誘電体層3と誘電体層
4を介し第一の電極2と一部重なるように設けられてい
る。アクティブデバイスの能動層は第一と第二の電極2
、4でサンドイッチ状に挟まれた強誘電体層3である。
【0006】図3に本発明第一のアクティブデバイスの
製造方法を示す。ガラス基板からなる絶縁基板1上にI
TOを蒸着法により設け、ITOをフォトソリソグラフ
ィー法を用いてパターニングし第一の電極2を形成する
。図3(a)。次にVDFとTrFEとの共重合体から
なる強誘電体層3を絶縁基板1と第一の電極2上に設け
、強誘電体層3をそのキュリー点以上融点以下の温度で
10時間加熱し室温近く(できれば80から60℃以下
)まで約4時間で徐冷する。図3(b)。次に誘電体層
4をスピンコート法を用いて設け、アニールにより焼成
し形成する。図3(c)。最後に誘電体層4上にAlか
らなる第二の電極5を蒸着法により設け、フォトリソグ
ラフィー法を用いてパターニングし第二の電極5を形成
する。図3(d)。
【0007】強誘電体層3を能動層に用いたアクティブ
デバイスは能動層内の自発分極を第一と第二の電極2、
5間に印加する電圧により反転する事により動作する。 この時強誘電体は圧電性も有しているため強誘電体層が
振動する。この振動により強誘電体層3と第二の電極5
2間に剥がれが生じる。この剥がれのために空気の層が
作られそこで電圧降下が生じる。そのために能動層に十
分電圧が印加されなくなる。そのため自発分極の反転が
十分行なわれなくなり、アクティブデバイスの素子出力
(第二の電極5に接続された容量成分に印加する電圧)
が低下する。
【0008】このような理由によりアクティブデバイス
の素子出力が時間と共に低下するという経時変化を有し
ていた。
【0009】VDFとTrFEとの共重合体からなる強
誘電体層は例えばジオキサン等のエーテル、ケトン類、
アミン等の極性の強い有機溶剤に解けるためスピンコー
ト法やキャスト法により製膜できることが知られている
。さらにその膜をキュリー点以上融点以下の温度で加熱
、徐冷を行うことにより初めて大きな強誘電性(大きな
残留分極又は飽和残留分極)を示すことも知られている
【0010】強誘電体層3をキュリー点以上融点以下の
温度で加熱、徐冷を行ったのは上記の理由による。強誘
電体層3は大きな強誘電性を持つ。
【0011】第二の電極5と誘電体層4、そして誘電体
層4と強誘電体層3はそれぞれ密着力が強く強固に密着
している。誘電体層4を用いない際は第二の電極5と強
誘電体層3はテープ剥離試験で簡単に剥がれたが、誘電
体層4を用いると60℃、90%の耐湿放置試験後にお
いても同一の試験で剥がれが生じなかった。さらに誘電
体層4は強誘電体層3間の振動を吸収するバッファ層と
して用いられている。そのため第二の電極5と強誘電体
層3間の密着は実質的にさらに強くなる。これらのため
に第一の電極2と強誘電体層3がアクティブデバイスの
動作中に剥がれることが防止された。そのためアクティ
ブデバイスの出力の経時変化は小さくなり素子寿命は大
幅に改善された。誘電体層4を形成しない際は素子出力
が初期の半分になる時間は10時間であったが、誘電体
層4を形成する事によりその時間は10000時間とな
った。そのため後に述べるアクティブデバイスを用いた
液晶素子の寿命も10時間から10000時間に延びた
【0012】強誘電体層3の融点はVDF/TrFE共
重合体のVDF含有量や結晶型およびそのボリュームパ
ーセントによって異なる。融点を求めるにはDSC法等
の示差熱分析を用いてもよいし、強誘電体層3を融点以
上に加熱し、室温まで大気中放置により急冷すると膜荒
れが生じるため膜荒れの有無により求めてもよい。膜荒
れは金属顕微鏡(1000以下の倍率)で容易に観察す
ることができる。
【0013】図3(a)、(d)において第一、第二の
電極2、4を設けるのは蒸着に限る必要はなく、スパッ
タ法等を用いても良い。また、それらをパターニングす
るのはフォトリソグラフィー法に限る必要はなく印刷法
等を用いても良いし、マスク蒸着やスパッタ法を用いて
パターニングを省いても良い。図3(d)において強誘
電体層3をキュリー点以上融点以下に加熱するのは10
時間に限る必要はなくそれより長くても短くても良い。 また加熱後の徐冷時間は4時間に限る必要はなくそれよ
り長くても短くても良い。加熱、徐冷するのは窒素や不
活性ガス中が望ましい。しかし、酸素を含むガス中で行
っても良い。図3(b)、(c)において強誘電体層3
、誘電体層4を設けるのはスピンコート法に限る必要は
なくキャスト法やコート法、印刷法を用いても良い。 図3(c)においてアニールは行わなくても良い。アニ
ールの代わりに真空乾燥のような乾燥を行っても良い。 アニールを行う際はアニール時間は5分以上が好ましく
、冷却方法は徐冷でも急冷でもかまわない。また、誘電
体層4中にシランカップリング剤等のカップリング剤や
プライマーを混入させたものを用いても良い。カップリ
ング剤やプライマーは第二の電極5、強誘電体層3の少
なくとも一方と良好な密着を得られるものが望ましい。 又、誘電体層4を形成する前に強誘電体層3の表面に金
属ナトリウム処理やプラズマ処理を施しても良い。 プラズマ処理は酸素を含むものが望ましいが、窒素やア
ルゴン等の不活性ガスを用いても良い。又、誘電体層4
は塗布法ではなく蒸着法やスパッタ法を用いて形成して
も良い。
【0014】アクティブデバイスの大きな(良好な)素
子出力(残留分極に比例する)を得るためにはできるだ
け強誘電体層3の膜厚を厚くし、それに大きな電界を印
加することが必要となる。アクティブデバイスの素子出
力を低下させないためには強誘電体層3の膜厚が誘電体
層4より厚いことが必要となる。望ましくは誘電体層4
の膜厚は強誘電体層3のそれの20%以下、できれば1
0%以下、さらに好ましくは5%以下である。アクティ
ブデバイスの初期出力は誘電体層4を用いない場合に比
べその膜厚が強誘電体層3の10−20%の際は5−1
0%低下した。しかし素子出力の経時変化が小さくなる
ため最終的な素子の信頼性(寿命)は大きく向上した。 誘電体層4の膜厚が5−10%の際はアクティブデバイ
スの初期出力は2−3%低下したが、実用上ほとんど問
題にならない程度であった。誘電体層4の膜厚合計が5
%以下の際は初期出力の低下はほとんど観察されなかっ
た。もちろん膜厚合計が10%以下においても経時変化
が小さくなる効果は10−20%の際と同じである。
【0015】本発明第二のアクティブデバイスの製造方
法にはほぼ第一のもの同じである。図3を用いて説明す
ると、絶縁基板1上に第一の電極2を形成する。図3(
a)。第一の電極2上に強誘電体層3を形成する。図3
(b)。強誘電体層3上に誘電体層4を形成する。図3
(d)。誘電体層4上に第二の電極5を形成する。図3
(e)。本発明第一のアクティブデバイスの製造方法と
異なるのは誘電体層4を形成した後に強誘電体層3のキ
ュリー点以上融点以下に加熱し徐冷する事である。もち
ろんこれを第二の電極5形成後に行っても良い。先に述
べた異なる点以外の詳細な工程は第一のアクティブデバ
イスの製造方法と同じである。
【0016】図4(a)、(b)に図1に示したアクテ
ィブデバイスを用いた液晶素子を示す。図4(b)は上
視図、(a)は(b)のA−Aにおける断面図である。 ガラス基板からなる絶縁基板1上に第一の電極2、強誘
電体層3、誘電体層4、第二の電極5から成るアクティ
ブ基板とガラス基板からなる絶縁基板6上に設けられた
ITOから成る対向電極7から成る対向基板との間に液
晶を保持した素子である。図5に本発明にかかる第二の
アクティブデバイスを示す。図5(b)は上視図、(a
)は(b)のA−Aにおける断面図である。ガラス基板
からなる絶縁基板1上に設けられたITOから成る第一
の電極2、第一の電極2及び絶縁基板1上に設けられた
VDFとTrFEとの共重合体からなる強誘電体層3、
強誘電体層3上に設けられたアクリルから成る誘電体層
4、誘電体層4上に設けられたAlより成る第二の電極
5が設けられている。第二の電極5は誘電体層4と強誘
電体層3を介し第一の電極2と一部重なるように設けら
れている。アクティブデバイスの能動層は第一と第二の
電極2、5でサンドイッチ状に挟まれた強誘電体層3で
ある。第二のアクティブデバイスに於いては誘電体層4
と強誘電体層3が第二の電極5をマスクとして第二の電
極5形成後にエッチングされているため誘電体層4と強
誘電体層3は第二の電極5と上視図に於いて同一形状と
なっている。
【0017】本発明第二のアクティブデバイスも本発明
の第一、第二のアクティブデバイスの製造方法を用いて
製造する事ができ、図4のような液晶素子を形成する事
ができる。異なるのは先に述べたように第二の電極5形
成後に第二の電極をマスクとして誘電体層4と強誘電体
層3をエッチングする事である。その際は第二の電極5
をエッチングするのに用いたレジストを具備した状態で
誘電体層4と強誘電体層3をエッチングしても良いし、
レジストを除去した状態でエッチングしても良い。エッ
チングには酸素を含むプラズマを用いる事が望ましい。 また、誘電体層4だけをエッチングし強誘電体層3はエ
ッチングせずに残しても良い。その際は強誘電体層3の
一部はエッチングされていても良い。また、誘電体層4
の一部だけをエッチングしても良い。
【0018】図1、5に示したのは本発明にかかるアク
ティブデバイスの構成のほんの一例である。それら以外
の構成においても第一の電極2、強誘電体層3、誘電体
層4、第二の電極5から構成されるアクティブデバイス
は本発明の一実施例と考えられる。さらにそれらは先に
示したのアクティブデバイスの製造方法を用いて製造さ
れる。
【0019】図1、4、5に於いて、絶縁基板1、6に
用いられるのはガラス基板に限る必要はなく有機絶縁材
料を用いてもよい。第一の電極2、第二の電極5、対向
電極7に用いるのはITOやAlに限る必要はなく他の
透明電極や金属、あるいは超伝導材料を用いてもよい。 強誘電体層3に用いるのはVDFとTrFEとの共重合
体に限る必要はなくBaTiO3 等の無機強誘電体や
フッ化ビニリデンとテトラフルオロエチレンとの共重合
体等の有機強誘電体を用いてもよい。誘電体層4に用い
るのはアクリルに限る必要はなく他の材料、例えばエス
テル樹脂、フェノール樹脂、ポリエチレン樹脂、スチロ
ール系樹脂、酢酸ビニル樹脂、塩化ビニル樹脂、ポリエ
ーテル樹脂、ポリウレタン樹脂、ケイ素樹脂、シアノア
クリレート樹脂、クロロプレン樹脂、クロロプレンゴム
、ニトリルゴム、ニトリル−プレンン樹脂、ポリオレヒ
ィン系樹脂、エポキシ変性ポリアミド、ポリサルファイ
ド、合成ゴム変性ポリアミド、シリコーンゴム、PMM
A、エポキシ樹脂、シリコーン樹脂、シロキサン、ポリ
カーボネート、ポリイミド、ポリアミド、強誘電体等の
有機材料、あるいはSiOx、SiONx、SiNx、
TaOx等の酸化物や窒化物等または強誘電体、反強誘
電体等の無機材料を用いても良い。アクティブ基板と対
向基板の間に保持するのは液晶に限る必要はなく他の電
気光学効果を持つ材料や印加電圧の大小により発光、非
発光の状態を取る材料を用いても良い。図1、4、5(
a),(b)に於て絶縁基板1上に第二の電極5、誘電
体層4、強誘電体層3、第一の電極2の順番で設けて用
いても良い。
【0020】
【発明の効果】本発明のアクティブデバイスの製造方法
を用いて製造した本発明のアクティブデバイスは素子出
力の経時変化が小さい。
【図面の簡単な説明】
【図1】  本発明第一のアクティブデバイスを示す図
である。
【図2】  従来のアクティブデバイスを示す図である
【図3】  本発明のアクティブデバイスの製造方法を
示す図である。
【図4】  本発明第一のアクティブデバイスを用いた
液晶素子を示す図である。
【図5】  本発明第二のアクティブデバイスを示す図
である。
【符号の説明】
1  絶縁基板 2  第一の電極 3  強誘電体層 4  誘電体層 5  第二の電極 6  絶縁基板 7  対向電極

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】  絶縁基板上に設けられた第一の電極、
    前記第一の電極上に設けられた強誘電体層、前記強誘電
    体層上に設けられた誘電体層、前記誘電体層上に前記強
    誘電体層と誘電体層を介し前記第一の電極と一部重なる
    ように設けられた第二の電極を具備したことを特徴とす
    るアクティブデバイス。
  2. 【請求項2】  ■絶縁基板上に第一の電極を形成する
    工程、■前記第一の電極上に強誘電体層を設け前記強誘
    電体層のキュリー点以上融点以下に加熱し徐冷を行う工
    程、■前記強誘電体層上に誘電体層を前記強誘電体層の
    融点以下の温度で形成する工程、■前記誘電体層上に第
    二の電極を形成する工程を少なくとも含むことを特徴と
    するアクティブデバイスの製造方法。
  3. 【請求項3】  絶縁基板上に第一の電極を形成し、前
    記第一の電極上に強誘電体層を形成し、前記強誘電体層
    上に誘電体層を形成し、前記誘電体層上に第二の電極を
    形成するアクティブデバイスの製造方法において、前記
    誘電体層を形成した後に前記強誘電体層のキュリー点以
    上融点以下に加熱し徐冷する工程を少なくとも含む事を
    特徴とするアクティブデバイスの製造方法。
JP3095721A 1991-04-25 1991-04-25 アクティブデバイス及びアクティブデバイスの製造方法 Pending JPH04324837A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3095721A JPH04324837A (ja) 1991-04-25 1991-04-25 アクティブデバイス及びアクティブデバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3095721A JPH04324837A (ja) 1991-04-25 1991-04-25 アクティブデバイス及びアクティブデバイスの製造方法

Publications (1)

Publication Number Publication Date
JPH04324837A true JPH04324837A (ja) 1992-11-13

Family

ID=14145343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3095721A Pending JPH04324837A (ja) 1991-04-25 1991-04-25 アクティブデバイス及びアクティブデバイスの製造方法

Country Status (1)

Country Link
JP (1) JPH04324837A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004078814A3 (en) * 2003-03-04 2004-11-04 Honeywell Int Inc Fluorinated polymers, methods of production and uses in ferroelectric devices thereof
US7157111B2 (en) * 2003-09-30 2007-01-02 Sharp Laboratories Of America, Inc. MOCVD selective deposition of C-axis oriented PB5GE3O11 thin films on In2O3 oxides

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004078814A3 (en) * 2003-03-04 2004-11-04 Honeywell Int Inc Fluorinated polymers, methods of production and uses in ferroelectric devices thereof
US7157111B2 (en) * 2003-09-30 2007-01-02 Sharp Laboratories Of America, Inc. MOCVD selective deposition of C-axis oriented PB5GE3O11 thin films on In2O3 oxides

Similar Documents

Publication Publication Date Title
JP4271751B2 (ja) 電子装置および電子装置のためのメンブレンを形成する方法
JPH04324837A (ja) アクティブデバイス及びアクティブデバイスの製造方法
JP2000357631A (ja) フレキシブル薄膜コンデンサおよびその製造方法
JPH04324839A (ja) アクティブデバイス
JPH04324836A (ja) アクティブデバイス及びアクティブデバイスの製造方法
JP2874512B2 (ja) 薄膜キャパシタ及びその製造方法
JPH04324838A (ja) アクティブデバイス及びアクティブデバイスの製造方法
JP2006148046A (ja) 半導体素子の製造方法
JPH04287027A (ja) アクティブデバイス及びアクティブデバイスの製造方法
JPH10256570A (ja) 薄膜デバイスおよび薄膜の製造方法
JPS59149060A (ja) 薄膜トランジスタの製造方法
JPH06258655A (ja) アクティブデバイス
JPH04324834A (ja) アクティブデバイス及びアクティブデバイスの製造方法
JPH0456168A (ja) 薄膜トランジスタおよびその製造方法
JPH06350050A (ja) 半導体素子の電荷蓄積部の誘電体絶縁膜の形成方法
JPH06222393A (ja) アクティブデバイス
JPH04287026A (ja) アクティブデバイス及びアクティブデバイスの製造方法
JPH04321015A (ja) アクティブデバイスおよびアクティブデバイスの製造方法
JP2605739B2 (ja) 強誘電薄膜の形成方法
JPH10256004A (ja) 薄膜サーミスタ
JPH04324835A (ja) アクティブデバイス及びアクティブデバイスの製造方法
JPH04338731A (ja) アクティブデバイス
JPH04340931A (ja) アクティブデバイス
JPS60119731A (ja) 絶縁性薄膜
JPS62138833A (ja) アクテイブ素子基板