JPH04287026A - アクティブデバイス及びアクティブデバイスの製造方法 - Google Patents

アクティブデバイス及びアクティブデバイスの製造方法

Info

Publication number
JPH04287026A
JPH04287026A JP3051267A JP5126791A JPH04287026A JP H04287026 A JPH04287026 A JP H04287026A JP 3051267 A JP3051267 A JP 3051267A JP 5126791 A JP5126791 A JP 5126791A JP H04287026 A JPH04287026 A JP H04287026A
Authority
JP
Japan
Prior art keywords
electrode
ferroelectric layer
active device
ferroelectric
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3051267A
Other languages
English (en)
Inventor
Takashi Sato
尚 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP3051267A priority Critical patent/JPH04287026A/ja
Publication of JPH04287026A publication Critical patent/JPH04287026A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は液晶素子に用いられるア
クティブデバイスに関する。
【0002】
【従来の技術】従来、図2に示すようなアクティブデバ
イスが知られていた。ガラス基板からなる絶縁基板1上
に設けられたITOから成る第一の電極2、第一の電極
2及び絶縁基板1上に設けられたVDF(フッ化ビニリ
デン)とTrFE(トリフルオロエチレン)との共重合
体からなる強誘電体層8、強誘電体層8上に設けられた
Alより成る第二の電極5が設けられたアクティブデバ
イスである。
【0003】
【発明が解決しようとする課題】しかし、従来のアクテ
ィブデバイスは素子出力が時間とともに低下する経時変
化の課題を有していた。本発明はこのような課題を解決
するものであり、目的とするところは素子出力の経時変
化の小さいアクティブデバイスを提供することである。
【0004】
【課題を解決するための手段】本発明のアクティブデバ
イスは絶縁基板上に設けられた第一の電極、前記第一の
電極及び前記絶縁基板を被覆するように設けられた第一
の強誘電体層、前記第一の強誘電体層上に設けられた第
二の強誘電体層、前記第一、第二の強誘電体層を介し前
記第一の電極と一部重なるように前記第二の強誘電体層
上に設けられた第二の電極を具備したことを特徴とする
。本発明のアクティブデバイスの製造方法は■絶縁基板
上に第一の電極を形成する工程、■第一の電極上に第一
の強誘電体層を設け前記第一の強誘電体層の融点以上に
加熱する工程、■前記第一の強誘電体層上に第二の強誘
電体層を設け前記第二の強誘電体層のキュリー点以上融
点以下に加熱し徐冷を行う工程、■前記第二の強誘電体
層上に第二の電極を形成する工程を少なくとも含むこと
を特徴とする。
【0005】
【実施例】以下に、本発明の実施例を図面に基づいて説
明する。図1(a)、(b)は本発明にかかる第一のア
クティブデバイスの構成を示し、(b)は上視図、(a
)は(b)のA−Aにおける断面図である。ガラス基板
からなる絶縁基板1上に設けられたITOから成る第一
の電極2、第一の電極2及び絶縁基板1上に設けられた
VDF(フッ化ビニリデン)とTrFE(トリフルオロ
エチレン)との共重合体からなる第一の強誘電体層3、
第一の強誘電体層3上に設けられたVDF(フッ化ビニ
リデン)とTrFE(トリフルオロエチレン)との共重
合体からなる第二の強誘電体層4、第二の強誘電体層4
上に設けられたAlより成る第二の電極5が設けられて
いる。第二の電極5は第一と第二の強誘電体層4を介し
第一の電極2と一部重なるように設けられている。 アクティブデバイスの能動層は第一と第二の電極2、5
でサンドイッチ状に挟まれた第一と第二の強誘電体層3
、4である。
【0006】図3に本発明にかかるアクティブデバイス
の製造方法を示す。ガラス基板からなる絶縁基板1上に
ITOを蒸着法により設け、ITOをフォトリソグラフ
ィー法を用いてパターニングし第一の電極2を形成する
。図3(a)。次にスピンコート法を用いてVDFとT
rFEとの共重合体からなる第一の強誘電体層3を絶縁
基板1と第一の電極2上に設け、第一の強誘電体層3を
その融点以上に1時間加熱し、大気中に放置する事によ
り室温まで冷却する。図3(b)。次にVDFとTrF
Eとの共重合体からなる第二の強誘電体層4をスピンコ
ート法により第一の強誘電体層3上に設け、第二の強誘
電体層4をそのキュリー点以上融点以下の温度でアニー
ルし室温近く(できれば80から60℃以下)まで約4
時間で徐冷する。図3(c)。最後に第二の強誘電体層
4上にAlからなる第二の電極5を蒸着法により設け、
フォトリソグラフィー法を用いてパターニングし第二の
電極5を形成する。図3(d)。
【0007】VDFとTrFEとの共重合体からなる強
誘電体層は例えばジオキサン等のエーテル、ケトン類、
アミン等の極性の強い有機溶剤に解けるためスピンコー
ト法やキャスト法により製膜できることが知られている
。さらにその膜をキュリー点以上融点以下の温度でアニ
ール、徐冷を行うことにより初めて大きな強誘電性を示
すことも知られている。
【0008】VDFとTrFEとの共重合体を能動層に
用いたアクティブデバイスは能動層内の自発分極を第一
と第二の電極2、5間に印加する電圧により反転する事
により動作する。この時強誘電体は圧電性も有している
ため強誘電体層が振動する。この振動により強誘電体層
と第一、第二の電極2、5(特に固定端となる第一の電
極2)間に剥がれが生じる。この剥がれのために空気の
層が作られそこで電圧降下が生じる。そのために能動層
に十分電圧が印加されなくなる。そのため自発分極の反
転が十分行なわれなくなり、アクティブデバイスの素子
出力が低下する。このような理由によりアクティブデバ
イスの素子出力が時間と共に低下するという経時変化を
有していた。
【0009】第一の強誘電体層3を融点以上でアニール
、急冷したのは次の理由による。融点以上では融け液体
状態になる。この状態だと第一の強誘電体層3は下の第
一の電極2の小さな凹凸の細部にまで入り込む。この状
態を急冷する事により凍結する。第一の電極2の細部の
凹凸まで入り込んでいるため第一の電極2と第一の強誘
電体層4との密着力は極めて強固となる。融点以上のア
ニールを行わない際は第一の強誘電体層3は第一の電極
2の細部の凹凸に入り込んでいないため両者の密着強度
は弱く、テープ剥離試験で簡単に剥離した。ところが融
点以上のアニールを行うことにより60℃、90%の耐
湿加速試験500時間後においてもテープで剥離する事
が出来ず、良好な密着強度を示した。さらに融点以上の
アニールを行う事により第一の強誘電体層3の強誘電性
を小さくする事ができる。例えばキュリー点以上融点以
下でアニール、徐冷を行った強誘電体層と同一条件(強
誘電体層の膜厚、印加電界の強度と波形、周波数が同一
)で残留分極を比較すると、アニール温度や時間等にも
より異なるがおよそ半分以下となる。この強誘電性の低
下は圧電性の低下を示しており、さらにそれはアクティ
ブデバイス動作中の第一の強誘電体層3の振動が小さく
なる事をも示している。このため実質的に第一の電極2
と第一の強誘電体層3間の密着強度がさらに高まった事
になる。
【0010】第二の強誘電体層4は第一の強誘電体層3
と同様にケトン類等に融けておりスピンコート法により
形成される。第一の強誘電体層3を融点以上に加熱する
と少なくともその上に第二の強誘電体層4をスピンコー
ト法等で形成する時間内においてほとんどケトン類等に
不溶となる。そのため第二の強誘電体層4をスピンコー
ト法で形成することが可能となる。第一の強誘電体層3
をキュリー点以下の温度で加熱した際は第二の強誘電体
層4を形成する際に第一の強誘電体層3が融けてしまう
。キュリー点以上の加熱を行なうことにより初めて不溶
となる。第二の強誘電体層4をスピンコート法で形成し
た後キュリー点以上融点以下の温度でアニール、徐冷を
行なうことにより、大きな強誘電性が発現される。同時
に第一と第二の強誘電体層3、4間の分子レベルでのな
じみが良くなり、両者の密着力が向上する。60℃、9
0%耐湿放置試験500時間後のテープ剥離試験におい
て剥がれは生じなかった。
【0011】このように本発明のアクティブデバイスの
製造方法を用いて製造した本発明のアクティブデバイス
は第一の電極2と第一、第二の強誘電体層3、4間の密
着力が極めて強くなる。そのため本発明のアクティブデ
バイスは素子出力の経時変化が極めて小さい。第一の強
誘電体層3を用いない際は素子出力(第二の電極5に接
続された容量成分に印加する電圧)が10時間素子を動
作させると約初期の70%まで低下したが本発明に示す
方法に従うと20000時間後に於いても95%までし
か低下しなかった。
【0012】第一の強誘電体層3の強誘電性が第二の強
誘電体層4のそれより小さい。アクティブデバイスの素
子出力を低下させないためには第一の強誘電体層3の膜
厚が第二の強誘電体層4より薄いことが必要となる。望
ましくは第一の強誘電体層3は第二の強誘電体層4の1
0%以下、できれば5%以下が望ましい。
【0013】図3(a)、(d)において第一、第二の
電極2、5を設けるのは蒸着に限る必要はなく、スパッ
タ法等を用いても良い。また、それらをパターニングす
るのはフォトリソグラフィー法に限る必要はなく印刷法
等を用いても良いし、マスク蒸着やスパッタ法を用いて
パターニングを省いても良い。図3(b)において第一
の強誘電体層3を融点以上に加熱するのは1時間に限る
必要はなくそれより長くても短くても良い。また融点以
上のアニール後の急冷の代わりに室温まで30分以上か
けて降温する徐冷を用いても良い。図3(c)において
室温近くまで徐冷する時間は約4時間に限る必要はなく
それより長くても短くても良い。図3(b)、(c)に
おいて第一、第二の強誘電体層3、4を設けるのはスピ
ンコート法に限る必要はなくキャスト法やコート法、印
刷法を用いても良い。
【0014】図4(a)、(b)に図1に示したアクテ
ィブデバイスを用いた液晶素子を示す。図4(b)は上
視図、(a)は(b)のA−Aにおける断面図である。 ガラス基板からなる絶縁基板1上に第一の電極2、第一
の強誘電体層3、第二の強誘電体層4、第二の電極5か
ら成るアクティブ基板とガラス基板からなる絶縁基板6
上に設けられたITOから成る対向電極7から成る対向
基板との間に液晶を保持した素子である。
【0015】図5に本発明にかかる第二のアクティブデ
バイスを示す。図5(b)は上視図、(a)は(b)の
A−Aにおける断面図である。ガラス基板からなる絶縁
基板1上に設けられたITOから成る第一の電極2、第
一の電極2及び絶縁基板1上に設けられたVDFとTr
FEとの共重合体からなる第一の強誘電体層3、第一の
強誘電体層3上に設けられたVDFとTrFEとの共重
合体からなる第二の強誘電体層4、第二の強誘電体層4
上に設けられたAlより成る第二の電極5が設けられて
いる。第二の電極5は第一と第二の強誘電体層4を介し
第一の電極2と一部重なるように設けられている。アク
ティブデバイスの能動層は第一と第二の電極2、5でサ
ンドイッチ状に挟まれた第一と第二の強誘電体層3、4
である。第二のアクティブデバイスに於いては第一と第
二の強誘電体層3、4が第二の電極5をマスクとして第
二の電極5形成後にエッチングされているため2つの強
誘電体層3、4は第二の電極5と上視図に於いて同一形
状となっている。
【0016】本発明第二のアクティブデバイスも図3に
示す製造方法を用いて製造する事ができ、図4のような
液晶素子を形成する事ができる。
【0017】図1、4、5に於いて、絶縁基板1、6に
用いられるのはガラス基板に限る必要はなく有機絶縁材
料を用いてもよい。第一の電極2、第二の電極5、対向
電極7に用いるのはITOやAlに限る必要はなく他の
透明電極や金属、あるいは超伝導材料を用いてもよい。 第一、第二の強誘電体層3、4に用いるのはVDFとT
rFEとの共重合体に限る必要はなくBaTiO3等の
無機強誘電体やフッ化ビニリデンとテトラフルオロエチ
レンとの共重合体等の有機強誘電体を用いてもよい。ア
クティブ基板と対向基板の間に保持するのは液晶に限る
必要はなく他の電気光学効果を持つ材料や印加電圧の大
小により発光、非発光の状態を取る材料を用いても良い
【0018】図1、4、5(a)、(b)に於て絶縁基
板1上に第二の電極5、第一の強誘電体層3、第二の強
誘電体層4第一の電極2の順番で設けて、第一と第二の
電極の位置関係を逆にして用いても良い。
【0019】
【発明の効果】本発明のアクティブデバイスの製造方法
を用いて製造した本発明のアクティブデバイスは素子出
力の経時変化が小さい。
【図面の簡単な説明】
【図1】本発明第一のアクティブデバイスを示す図であ
る。
【図2】従来のアクティブデバイスを示す図である。
【図3】本発明のアクティブデバイスの製造方法を示す
図である。
【図4】本発明第一のアクティブデバイスを用いた液晶
素子を示す図である。
【図5】本発明第二のアクティブデバイスを示す図であ
る。
【符号の説明】
1  絶縁基板 2  第一の電極 3  第一の強誘電体層 4  第二の強誘電体層 5  第二の電極 6  絶縁基板 7  対向電極 8  強誘電体層

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】絶縁基板上に設けられた第一の電極、前記
    第一の電極及び前記絶縁基板を被覆するように設けられ
    た第一の強誘電体層、前記第一の強誘電体層上に設けら
    れた第二の強誘電体層、前記第一、第二の強誘電体層を
    介し前記第一の電極と一部重なるように前記第二の強誘
    電体層上に設けられた第二の電極を具備したことを特徴
    とするアクティブデバイス。
  2. 【請求項2】■絶縁基板上に第一の電極を形成する工程
    、■第一の電極上に第一の強誘電体層を設け前記第一の
    強誘電体層の融点以上に加熱する工程、■前記第一の強
    誘電体層上に第二の強誘電体層を設け前記第二の強誘電
    体層のキュリー点以上融点以下に加熱し徐冷を行う工程
    、■前記第二の強誘電体層上に第二の電極を形成する工
    程を少なくとも含むことを特徴とするアクティブデバイ
    スの製造方法。
JP3051267A 1991-03-15 1991-03-15 アクティブデバイス及びアクティブデバイスの製造方法 Pending JPH04287026A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3051267A JPH04287026A (ja) 1991-03-15 1991-03-15 アクティブデバイス及びアクティブデバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3051267A JPH04287026A (ja) 1991-03-15 1991-03-15 アクティブデバイス及びアクティブデバイスの製造方法

Publications (1)

Publication Number Publication Date
JPH04287026A true JPH04287026A (ja) 1992-10-12

Family

ID=12882173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3051267A Pending JPH04287026A (ja) 1991-03-15 1991-03-15 アクティブデバイス及びアクティブデバイスの製造方法

Country Status (1)

Country Link
JP (1) JPH04287026A (ja)

Similar Documents

Publication Publication Date Title
JPH08181135A (ja) 半導体装置の製造方法
US20210050836A1 (en) Method of manufacturing piezoelectric thin film resonator on non-silicon substrate
JP2000357631A (ja) フレキシブル薄膜コンデンサおよびその製造方法
JPH04287026A (ja) アクティブデバイス及びアクティブデバイスの製造方法
JP2006500785A (ja) 温度補償された強誘電キャパシタ装置およびその製造方法
JPH02183570A (ja) 強誘電体集積回路装置とその製造方法
JPH04324834A (ja) アクティブデバイス及びアクティブデバイスの製造方法
JPH04287027A (ja) アクティブデバイス及びアクティブデバイスの製造方法
JPH0764107A (ja) 非線形素子基板の製造方法
JPH04324837A (ja) アクティブデバイス及びアクティブデバイスの製造方法
JPH06258655A (ja) アクティブデバイス
JP2001036025A (ja) 強誘電体メモリ素子の製造方法
JPH06222393A (ja) アクティブデバイス
JPH07226642A (ja) 弾性表面波素子
JP2605739B2 (ja) 強誘電薄膜の形成方法
JPH04324840A (ja) アクティブデバイス及びアクティブデバイスの製造方法
JPS63287823A (ja) 液晶表示器
JPH04324839A (ja) アクティブデバイス
JPH04324836A (ja) アクティブデバイス及びアクティブデバイスの製造方法
JPH10154834A (ja) 強誘電体素子およびその製造方法
JPH04324838A (ja) アクティブデバイス及びアクティブデバイスの製造方法
JPH05232516A (ja) アクティブデバイス及びその製造方法
JPH04324835A (ja) アクティブデバイス及びアクティブデバイスの製造方法
JPH0817678A (ja) 強誘電体薄膜
JPH0470716A (ja) 液晶装置およびその製造方法