JPH04324838A - アクティブデバイス及びアクティブデバイスの製造方法 - Google Patents

アクティブデバイス及びアクティブデバイスの製造方法

Info

Publication number
JPH04324838A
JPH04324838A JP3095722A JP9572291A JPH04324838A JP H04324838 A JPH04324838 A JP H04324838A JP 3095722 A JP3095722 A JP 3095722A JP 9572291 A JP9572291 A JP 9572291A JP H04324838 A JPH04324838 A JP H04324838A
Authority
JP
Japan
Prior art keywords
electrode
ferroelectric layer
active device
layer
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3095722A
Other languages
English (en)
Inventor
Takashi Sato
尚 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP3095722A priority Critical patent/JPH04324838A/ja
Publication of JPH04324838A publication Critical patent/JPH04324838A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は液晶素子に用いられるア
クティブデバイスに関する。
【0002】
【従来の技術】従来、図2に示すようなアクティブデバ
イスが知られていた。図2(a)は上視図、同図(b)
は同図(a)中A−Aラインにおける断面図である。ガ
ラス基板からなる絶縁基板1上に設けられたITOから
成る第一の電極2、第一の電極2及び絶縁基板1上に設
けられたVDF(フッ化ビニリデン)とTrFE(トリ
フルオロエチレン)との共重合体からなる強誘電体層3
、強誘電体層3上に設けられたAlより成る第二の電極
4が設けられたアクティブデバイスである。
【0003】
【発明が解決しようとする課題】しかし、従来のアクテ
ィブデバイスは素子出力が時間とともに低下する経時変
化の課題を有していた。本発明はこのような課題を解決
するものであり、目的とするところは素子出力の経時変
化の小さいアクティブデバイスを提供することである。
【0004】
【課題を解決するための手段】本発明のアクティブデバ
イスは絶縁基板上に設けられた第一の電極、前記第一の
電極及び前記絶縁基板を被覆するように設けられた強誘
電体層、前記強誘電体層上に前記強誘電体層を介し前記
第一の電極と一部重なるように設けられた第二の電極、
前記強誘電体層の少なくとも一部と前記第二の電極上に
設けられた誘電体層を具備したことを特徴とする。本発
明のアクティブデバイスの製造方法は■絶縁基板上に第
一の電極を形成する工程、■第一の電極上にの強誘電体
層を設け前記強誘電体層のキュリー点以上融点以下に加
熱し徐冷を行う工程、■前記強誘電体層上に第二の電極
を形成する工程、■前記強誘電体層上の少なくとも一部
と前記第二の電極上に誘電体層を前記強誘電体層の融点
以下の温度で形成する工程を少なくとも含むことを特徴
とする。
【0005】
【実施例】以下に、本発明の実施例を図面に基づいて説
明する。図1(a)、(b)は本発明にかかる第一のア
クティブデバイスの構成を示し、(b)は上視図、(a
)は(b)のA−Aにおける断面図である。ガラス基板
からなる絶縁基板1上に設けられたITOから成る第一
の電極2、第一の電極2及び絶縁基板1上に設けられた
VDF(フッ化ビニリデン)とTrFE(トリフルオロ
エチレン)との共重合体からなる強誘電体層3、強誘電
体層3上に設けられたAlより成る第二の電極4、第二
の電極4上と強誘電体層上に設けられた誘電体層5が設
けられている。第二の電極4は強誘電体層3を介し第一
の電極2と一部重なるように設けられている。アクティ
ブデバイスの能動層は第一と第二の電極2、4でサンド
イッチ状に挟まれた強誘電体層3である。
【0006】図3に本発明にかかるアクティブデバイス
の製造方法を示す。ガラス基板からなる絶縁基板1上に
ITOを蒸着法により設け、ITOをフォトソリソグラ
フィー法を用いてパターニングし第一の電極2を形成す
る。図3(a)。次にスピンコート法を用いてVDFと
TrFEとの共重合体からなる強誘電体層3を絶縁基板
1と第一の電極2上に設け、強誘電体層3をそのキュリ
ー点以上融点以下の温度で10時間加熱し室温近く(で
きれば80から60℃以下)まで約4時間で徐冷する。 図3(b)。強誘電体層3上にAlからなる第二の電極
4を蒸着法により設け、フォトリソグラフィー法を用い
てパターニングし第二の電極5を形成する。図3(c)
。最後にアクリルから成る誘電体層5をスピンコート法
を用いて強誘電体層3と第二の電極4上に形成し、強誘
電体層3の融点以下の温度でアニールし誘電体層5を形
成する。図3(d)。
【0007】VDFとTrFEとの共重合体を能動層に
用いたアクティブデバイスは能動層内の自発分極を第一
と第二の電極2、4間に印加する電圧により反転する事
により動作する。この時強誘電体は圧電性も有している
ため強誘電体層が振動する。この振動により強誘電体層
3と第二の電極4間に剥がれが生じる。この剥がれは顕
微鏡下でアクティブデバイスを動作させると第二の電極
4が剥離するのが観察されるほどである。この剥がれの
ために空気の層が作られそこで電圧降下が生じる。その
ために能動層に十分電圧が印加されなくなる。そのため
自発分極の反転が十分行なわれなくなり、アクティブデ
バイスの素子出力(第二の電極4に接続された容量成分
に印加する電圧)が低下する。
【0008】このような理由によりアクティブデバイス
の素子出力が時間と共に低下するという経時変化を有し
ていた。
【0009】VDFとTrFEとの共重合体からなる強
誘電体層は例えばジオキサン等のエーテル、ケトン類、
アミン等の極性の強い有機溶剤に解けるためスピンコー
ト法やキャスト法により製膜できることが知られている
。さらにその膜をキュリー点以上融点以下の温度で加熱
、徐冷を行うことにより初めて大きな強誘電性(大きな
残留分極又は飽和残留分極)を示すことも知られている
【0010】強誘電体層3をキュリー点以上融点以下の
温度で加熱、徐冷を行ったのは上記の理由による。強誘
電体層3は大きな強誘電性を持つ。
【0011】強誘電体層3はキュリー点以上融点以下で
加熱されると少なくともその上に誘電体層5をスピンコ
ート法等で形成する時間内において先に示したものをは
じめとするほとんどの有機溶剤に不溶となる。そのため
誘電体層5をスピンコート法で形成することが可能とな
る。キュリー点以下の温度で加熱した際は誘電体層5を
形成する際に強誘電体層3が融けてしまう。キュリー点
以上の加熱を行なうことにより初めて不溶となる。
【0012】第二の電極4と強誘電体層3上の誘電体層
5は両者との密着力が強く強固に密着している。そのた
め第二の電極4が強誘電体層3から剥がれるのを上から
おさえ、防止する働きがある。このためアクティブデバ
イスの出力の経時変化は小さくなり素子寿命は大幅に改
善された。誘電体層5を形成しない際は素子出力が初期
の半分になる時間は10時間であったが、誘電体層5を
形成する事によりその時間は10000時間となった。 そのため後に述べるアクティブデバイスを用いた液晶素
子の寿命も10時間から10000時間に延びた。
【0013】強誘電体層3の融点はVDF/TrFE共
重合体のVDF含有量や結晶型およびそのブォリューム
パーセントによって異なる。融点を求めるにはDSC法
等の示差熱分析を用いてもよいし、強誘電体層3を融点
以上に加熱し、室温まで大気中放置により急冷すると膜
荒れが生じるため膜荒れの有無により求めてもよい。膜
荒れは金属顕微鏡(1000以下の倍率)で容易に観察
することができる。
【0014】図3(a)、(c)において第一、第二の
電極2、4を設けるのは蒸着に限る必要はなく、スパッ
タ法等を用いても良い。また、それらをパターニングす
るのはフォトリソグラフィー法に限る必要はなく印刷法
等を用いても良いし、マスク蒸着やスパッタ法を用いて
パターニングを省いても良い。図3(b)において強誘
電体層3をキュリー点以上融点以下に加熱するのは10
時間に限る必要はなくそれより長くても短くても良い。 また加熱後の徐冷時間は4時間に限る必要はなくそれよ
り長くても短くても良い。加熱、徐冷するのは窒素や不
活性ガス中が望ましい。しかし、酸素を含むガス中で行
っても良い。図3(b)、(d)において強誘電体層3
、誘電体層5を設けるのはスピンコート法に限る必要は
なくキャスト法やコート法、印刷法を用いても良い。 図3(d)においてアニールは行わなくても良い。アニ
ールの代わりに真空乾燥のような乾燥を行っても良い。 アニールを行う際はアニール時間は10分以上が好まし
く、冷却方法は徐冷でも急冷でもかまわない。アニール
温度はいずれにしても誘電体層5を形成する最高温度は
強誘電体層3の融点以下である。更に好ましくはアニー
ル温度は強誘電体層3のキュリー点以下である。また、
誘電体層5中にシランカップリング剤等のカップリング
剤やプライマーを混入させたものを用いても良い。誘電
体層5の膜厚は50−5000Åであり、好ましくは5
0−1000Åである。
【0015】図4(a)、(b)に図1に示したアクテ
ィブデバイスを用いた液晶素子を示す。図4(b)は上
視図、(a)は(b)のA−Aにおける断面図である。 ガラス基板からなる絶縁基板1上に第一の電極2、強誘
電体層3、第二の電極4、誘電体層5から成るアクティ
ブ基板とガラス基板からなる絶縁基板6上に設けられた
ITOから成る対向電極7から成る対向基板との間に液
晶を保持した素子である。
【0016】図5に本発明にかかる第二のアクティブデ
バイスを示す。図5(b)は上視図、(a)は(b)の
A−Aにおける断面図である。ガラス基板からなる絶縁
基板1上に設けられたITOから成る第一の電極2、第
一の電極2及び絶縁基板1上に設けられたVDFとTr
FEとの共重合体からなる強誘電体層3、強誘電体層3
上に設けられたAlより成る第二の電極4、第二の電極
4上に設けられたアクリルから成る誘電体層5が設けら
れている。第二の電極4は強誘電体層3を介し第一の電
極2と一部重なるように設けられている。アクティブデ
バイスの能動層は第一と第二の電極2、5でサンドイッ
チ状に挟まれた強誘電体層3である。第二のアクティブ
デバイスに於いては強誘電体層3が第二の電極4をマス
クとして第二の電極4形成後にエッチングされているた
め強誘電体層3は第二の電極4と上視図に於いて同一形
状となっている。
【0017】本発明第二のアクティブデバイスも図3に
示す製造方法を用いて製造する事ができ、図4のような
液晶素子を形成する事ができる。異なるのは先に述べた
ように第二の電極4形成後に第二の電極をマスクとして
強誘電体層3をエッチングする事である。その際は第二
の電極4をエッチングするのに用いたレジストを具備し
た状態で強誘電体層3をエッチングしても良いし、レジ
ストを除去した状態でエッチングしても良い。エッチン
グには酸素を含むプラズマを用いる事が望ましい。
【0018】図1、5に示したのは本発明にかかるアク
ティブデバイスの構成のほんの一例である。それら以外
の構成においても第一の電極2、強誘電体層3、第二の
電極4、誘電体層5から構成されるアクティブデバイス
は本発明の一実施例と考えられる。さらにそれらは本発
明のアクティブデバイスの製造方法を用いて製造される
【0019】図1、4、5に於いて、絶縁基板1、6に
用いられるのはガラス基板に限る必要はなく有機絶縁材
料を用いてもよい。第一の電極2、第二の電極4、対向
電極7に用いるのはITOやAlに限る必要はなく他の
透明電極や金属、あるいは超伝導材料を用いてもよい。 強誘電体層3に用いるのはVDFとTrFEとの共重合
体に限る必要はなくBaTiO3 等の無機強誘電体や
フッ化ビニリデンとテトラフルオロエチレンとの共重合
体等の有機強誘電体を用いてもよい。誘電体層5に用い
るのはアクリルに限る必要はなく他の材料、例えばエス
テル樹脂、フェノール樹脂、ポリエチレン樹脂、スチロ
ール系樹脂、酢酸ビニル樹脂、塩化ビニル樹脂、ポリエ
ーテル樹脂、ポリウレタン樹脂、ケイ素樹脂、シアノア
クリレート樹脂、クロロプレン樹脂、クロロプレンゴム
、ニトリルゴム、ニトリル−プレンン樹脂、ポリオレヒ
ィン系樹脂、エポキシ変性ポリアミド、ポリサルファイ
ド、合成ゴム変性ポリアミド、シリコーンゴム、PMM
A、エポキシ樹脂、シリコーン樹脂、シロキサン、ポリ
カーボネート、ポリイミド、ポリアミド、強誘電体等の
有機材料、あるいはSiOx、SiONx、SiNx、
TaOx等の酸化物や窒化物等または強誘電体、反強誘
電体等の無機材料を用いても良い。アクティブ基板と対
向基板の間に保持するのは液晶に限る必要はなく他の電
気光学効果を持つ材料や印加電圧の大小により発光、非
発光の状態を取る材料を用いても良い。図1、4、5(
a),(b)に於て絶縁基板1上に誘電体層5、第二の
電極4、強誘電体層3、第一の電極2の順番で設けて、
それぞれの位置関係を逆にして用いても良い。
【0020】
【発明の効果】本発明のアクティブデバイスの製造方法
を用いて製造した本発明のアクティブデバイスは素子出
力の経時変化が小さい。
【図面の簡単な説明】
【図1】  本発明第一のアクティブデバイスを示す図
である。
【図2】  従来のアクティブデバイスを示す図である
【図3】  本発明のアクティブデバイスの製造方法を
示す図である。
【図4】  本発明第一のアクティブデバイスを用いた
液晶素子を示す図である。
【図5】  本発明第二のアクティブデバイスを示す図
である。
【符号の説明】
1  絶縁基板 2  第一の電極 3  強誘電体層 4  第二の電極 5  誘電体層 6  絶縁基板 7  対向電極

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  絶縁基板上に設けられた第一の電極、
    前記第一の電極及び前記絶縁基板を被覆するように設け
    られた強誘電体層、前記強誘電体層上に前記強誘電体層
    を介し前記第一の電極と一部重なるように設けられた第
    二の電極、前記強誘電体層の少なくとも一部と前記第二
    の電極上に設けられた誘電体層を具備したことを特徴と
    するアクティブデバイス。
  2. 【請求項2】  ■絶縁基板上に第一の電極を形成する
    工程、■第一の電極上にの強誘電体層を設け前記強誘電
    体層のキュリー点以上融点以下に加熱し徐冷を行う工程
    、■前記強誘電体層上に第二の電極を形成する工程、■
    前記強誘電体層上の少なくとも一部と前記第二の電極上
    に誘電体層を前記強誘電体層の融点以下の温度で形成す
    る工程を少なくとも含むことを特徴とするアクティブデ
    バイスの製造方法。
JP3095722A 1991-04-25 1991-04-25 アクティブデバイス及びアクティブデバイスの製造方法 Pending JPH04324838A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3095722A JPH04324838A (ja) 1991-04-25 1991-04-25 アクティブデバイス及びアクティブデバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3095722A JPH04324838A (ja) 1991-04-25 1991-04-25 アクティブデバイス及びアクティブデバイスの製造方法

Publications (1)

Publication Number Publication Date
JPH04324838A true JPH04324838A (ja) 1992-11-13

Family

ID=14145369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3095722A Pending JPH04324838A (ja) 1991-04-25 1991-04-25 アクティブデバイス及びアクティブデバイスの製造方法

Country Status (1)

Country Link
JP (1) JPH04324838A (ja)

Similar Documents

Publication Publication Date Title
JPS6272167A (ja) 薄膜電界効果トランジスタ用のゲ−ト電極材料を沈積及び硬化する方法
JP4271751B2 (ja) 電子装置および電子装置のためのメンブレンを形成する方法
JPH04324838A (ja) アクティブデバイス及びアクティブデバイスの製造方法
JPH04324837A (ja) アクティブデバイス及びアクティブデバイスの製造方法
JPH04324839A (ja) アクティブデバイス
JPH04324836A (ja) アクティブデバイス及びアクティブデバイスの製造方法
JPH04287027A (ja) アクティブデバイス及びアクティブデバイスの製造方法
JPS59149060A (ja) 薄膜トランジスタの製造方法
JPH0456168A (ja) 薄膜トランジスタおよびその製造方法
JPH04324834A (ja) アクティブデバイス及びアクティブデバイスの製造方法
JPS5922361A (ja) アクティブマトリクス液晶表示装置
JPS62138833A (ja) アクテイブ素子基板
JP2005166894A (ja) 有機薄膜トランジスタ、その製造方法および製造装置
JPH06258655A (ja) アクティブデバイス
JPH04324835A (ja) アクティブデバイス及びアクティブデバイスの製造方法
JPH06350050A (ja) 半導体素子の電荷蓄積部の誘電体絶縁膜の形成方法
JPH06222393A (ja) アクティブデバイス
JPH05232516A (ja) アクティブデバイス及びその製造方法
JPH04324840A (ja) アクティブデバイス及びアクティブデバイスの製造方法
JPH04321015A (ja) アクティブデバイスおよびアクティブデバイスの製造方法
JPH04287026A (ja) アクティブデバイス及びアクティブデバイスの製造方法
KR0161473B1 (ko) 반도체 장치의 강유전성 커패시터 및 그 제조방법
JPH04340931A (ja) アクティブデバイス
JPH04338731A (ja) アクティブデバイス
JP2850903B2 (ja) 薄膜キャパシタ及びその製造方法