JPH04324835A - アクティブデバイス及びアクティブデバイスの製造方法 - Google Patents

アクティブデバイス及びアクティブデバイスの製造方法

Info

Publication number
JPH04324835A
JPH04324835A JP3095683A JP9568391A JPH04324835A JP H04324835 A JPH04324835 A JP H04324835A JP 3095683 A JP3095683 A JP 3095683A JP 9568391 A JP9568391 A JP 9568391A JP H04324835 A JPH04324835 A JP H04324835A
Authority
JP
Japan
Prior art keywords
electrode
ferroelectric layer
active device
layer
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3095683A
Other languages
English (en)
Inventor
Takashi Sato
尚 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP3095683A priority Critical patent/JPH04324835A/ja
Publication of JPH04324835A publication Critical patent/JPH04324835A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は液晶素子に用いられるア
クティブデバイスに関する。
【0002】
【従来の技術】従来、図2に示すようなアクティブデバ
イスが知られていた。図2(a)は上視図、同図(b)
は同図(a)中A−Aラインにおける断面図である。ガ
ラス基板からなる絶縁基板1上に設けられたITOから
成る第一の電極2、第一の電極2及び絶縁基板1上に設
けられたVDF(フッ化ビニリデン)とTrFE(トリ
フルオロエチレン)との共重合体からなる強誘電体層9
、強誘電体層9上に設けられたAlより成る第二の電極
6が設けられたアクティブデバイスである。
【0003】
【発明が解決しようとする課題】しかし、従来のアクテ
ィブデバイスは素子容量を小さくすることが困難である
という課題を有していた。素子容量は素子の面積に比例
する。従来のアクティブデバイスでは素子面積を小さく
するには第一、第二の電極2、6の寸法を小さく加工す
る必要があるが、それには製造装置等から生じる限界が
あった。
【0004】
【課題を解決するための手段】本発明のアクティブデバ
イスは絶縁基板上に設けられた第一の電極、前記第一の
電極の前記絶縁基板と平行な表面上に前記第一の電極を
覆うように設けられた第一の強誘電体層、少なくとも前
記第一の電極のエッジ部分に設けられた第二の強誘電体
層、前記第一、第二の強誘電体層を介し前記第一の電極
と一部重なるように設けられた第二の電極を具備した事
を特徴とする。本発明のアクティブデバイスの製造方は
■絶縁基板上に第一の電極を形成する工程、■前記絶縁
基板と前記第一の電極上に第一の強誘電体層を設け前記
第一の強誘電体層の融点以上に加熱する工程、■前記第
一の強誘電体層上にポジレジストを設け前記絶縁基板の
前記第一の電極が設けられていない面から光を照射し前
記第一の電極上に前記レジストを残す工程、■前記ポジ
レジストをマスクとして前記第一の強誘電体層を除去す
る工程、■前記絶縁基板上と前記第一の強誘電体層上に
第二の強誘電体層を設け前記第二の強誘電体層のキュリ
ー点以上融点以下の温度で加熱、徐冷する工程、■前記
第二の強誘電体層上に第二の電極を形成する工程を少な
くとも含むことを特徴とする。
【0005】
【実施例】以下に、本発明の実施例を図面に基づいて説
明する。図1(a),(b)は本発明にかかる第一のア
クティブデバイスの構成を示し、(b)は上視図、(a
)は(b)のA−Bにおける断面図である。ガラス基板
からなる絶縁基板1上に設けられたAlから成る第一の
電極2、第一の電極2上に設けられ上視方向からみて第
一の電極2と同一形状のVDF(フッ化ビニリデン)と
TrFE(トリフルオロエチレン)との共重合体からな
る第一の強誘電体層3、少なくとも第一の電極2のエッ
ジ部分を覆うように第一の強誘電体層3上に設けられた
VDF(フッ化ビニリデン)とTrFE(トリフルオロ
エチレン)との共重合体からなる第二の強誘電体層4、
第二の強誘電体層4上に設けられたITOより成る第二
の電極5が設けられている。第二の電極5は第一の電極
2のエッジ部分において第二の強誘電体層4を介し第一
の電極2と接続されるように設けられている。エッジ部
分に存在する第二の強誘電体層4がアクティブデバイス
の能動層である。能動層の面積を決める一辺は第一の電
極2のエッジ方向の長さとなるため図1に示したアクテ
ィブデバイスの容量はたいへん小さくなる。第二の強誘
電体層4の膜厚は第一の強誘電体層3の膜厚より薄い。 第二の強誘電体層4の膜厚は第一の強誘電体層3の1/
2以下、できれば1/3以下が望ましい。これによりア
クティブデバイスの容量(第一と第二の電極2、5間の
容量)はほとんど能動層の容量で決まることになる。
【0006】図3を用いて本発明にかかるアクティブデ
バイスの製造方法を説明する。ガラス基板からなる絶縁
基板1上にAlを蒸着法により設け、Alをフォトリソ
グラフィー法を用いてパターニングし第一の電極2を形
成する。図3(a)。次にスピンコート法を用いてVD
FとTrFEとの共重合体から成る第一の強誘電体層3
を設け、第一の強誘電体層3をその融点以上に1時間加
熱し、大気中に放置する事により室温まで急冷する。図
3(b)。次に第一の強誘電体層3上にポジレジストを
設け絶縁基板1の第一の電極2が設けられていない面か
ら光(例えば紫外線、可視光)を照射し前記第一の電極
2上にポジレジスト6を残す工程。図3(c)−1,2
。ポジレジスト6をマスクとして第一の強誘電体層3の
一部を除去する工程。図3(d)。絶縁基板1と第一の
強誘電体層3上に第二の強誘電体層4スピンコート法を
用いて設け、第二の強誘電体層4のキュリー点以上融点
以下の温度で加熱、徐冷を行う工程。図3(e)。第二
の強誘電体層4上に蒸着法によりITOを設け、フォト
リソグラフィー法を用いてパターニングし第二の電極5
を形成する工程。図3(f)。
【0007】VDFとTrFEとの共重合体からなる強
誘電体層は例えばジオキサン等のエーテル、ケトン類、
アミン等の極性の強い有機溶剤に解けるためスピンコー
ト法やキャスト法により製膜できることが知られている
。さらにその膜をキュリー点以上融点以下の温度で加熱
、徐冷を行うことにより初めて大きな強誘電性(大きな
残留分極又は飽和残留分極)を示すことも知られている
【0008】第一の強誘電体層3に融点以上の加熱を行
うと、第一の強誘電体層3の強誘電性を小さくする事が
できる。例えばキュリー点以上融点以下で加熱、徐冷を
行った強誘電体層と同一条件(強誘電体層の膜厚、印加
電界の強度と波形、周波数が同一)で残留分極を比較す
ると、実際に印加する加熱温度や時間等にもより異なる
がおよそ半分以下となる。非能動層で不必要な動作を行
わないために、小さな強誘電性を持つ第一の強誘電体層
3を非能動層に用いることが好ましい。
【0009】第二の強誘電体層4は第一の強誘電体層3
と同様にケトンやエーテル類等に融けておりスピンコー
ト法により形成される。第一の強誘電体層3をキュリー
点以上に加熱すると少なくともその上に第二の強誘電体
層4をスピンコート法等で形成する時間内においてほと
んどそれらに不溶となる。そのため第二の強誘電体層4
をスピンコート法で形成することが可能となる。第一の
強誘電体層3をキュリー点以下の温度で加熱した際は第
二の強誘電体層4を形成する際に第一の強誘電体層3が
融けてしまう。キュリー点以上の加熱を行なうことによ
り初めて不溶となる。第二の強誘電体層4をスピンコー
ト法で形成した後キュリー点以上融点以下の温度で加熱
、徐冷を行なうことにより、大きな強誘電性が発現され
る。同時に第一と第二の強誘電体層3、4間の分子レベ
ルでのなじみが良くなり、両者の密着力が向上する。 60℃、90%耐湿放置試験500時間後のテープ剥離
試験において剥がれは生じなかった。
【0010】第一、二の強誘電体層3、4のキュリー点
や融点もVDF/TrFE共重合体のVDF含有量や結
晶型およびそのボリュームパーセントによって異なる。 キュリー点や融点はDSC法等の示差熱分析等を用いて
求められる。特に融点は強誘電体層3を融点以上に加熱
し、室温まで大気中放置により急冷すると膜荒れが生じ
るため膜荒れの有無により求めてもよい。膜荒れは金属
顕微鏡(1000以下の倍率)で容易に観察することが
できる。
【0011】図3(a)、(f)において第一、第二の
電極2、5を設けるのは蒸着に限る必要はなく、スパッ
タ法等を用いても良い。また、それらをパターニングす
るのはフォトリソグラフィー法に限る必要はなく印刷法
等を用いても良いし、マスク蒸着やスパッタ法を用いて
パターニングを省いても良い。図3(b)において第一
の強誘電体層3融点以上に加熱するのは1時間に限る必
要はなくそれより長くても短くても良い。加熱後に急冷
するのは大気中放置に限る必要はなく窒素や不活性ガス
中に放置しても良いし水等の液体中に入れても良い。さ
らに急冷の代わりに30分以上の徐冷を用いても良い。 融点以上だと第一の強誘電体層3が一度融けて固まるた
め第一の電極2との密着力が強くなる。しかし融点以上
ではなくキュリー点以上の加熱を用いても良い。場合に
よってはキュリー点以下の加熱でも良い。それらの際の
加熱時間と冷却方法は前記と同様である。図3(c)−
1、2においてポジレジストの代わりに他の有機材料を
用いても良い。第一の電極2が設けられている面から光
を照射する際は第一の電極2は光を透過させないものが
望ましい。できれば光の透過率が30%以下であること
が望ましい。又第一の電極2が設けられていない面から
光を照射する代わりに第一の電極2が設けられている面
からフォトマスクを用いて光を照射し第一の電極2上に
レジストを形成しても良い。その際はネガ、ポジレジス
トの両者が使用できる。図3(d)において第一の強誘
電体層3は酸素を含むプラズマ、あるいは有機溶剤、酸
、アルカリを用いて除去することができる。図3(e)
において第二の強誘電体層4をキュリー点以上融点以下
に加熱するのは4時間に限る必要はなくそれより長くて
も短くても良い。また加熱後の徐冷時間は4時間に限る
必要はなくそれより長くても短くても良い。図3(b)
、(e)において第一、第二の強誘電体層3、4を設け
るのはスピンコート法に限る必要はなくキャスト法やコ
ート法、印刷法を用いても良い。
【0012】図4(a)、(b)に図1に示したアクテ
ィブデバイスを用いた液晶素子を示す。図4(b)は上
視図、、(a)は(b)のA−Aにおける断面図である
。ガラス基板からなる絶縁基板1上に第一の電極2、第
一の強誘電体層3、第二の強誘電体層4、第二の電極5
から成るアクティブ基板とガラス基板からなる絶縁基板
7上に設けられたITOから成る対向電極8から成る対
向基板との間に液晶を保持した素子である。
【0013】図5に本発明にかかる第二のアクティブデ
バイスを示す。図5(a)は上視図、、(b)は(a)
のA−Bにおける断面図である。ガラス基板からなる絶
縁基板1上に設けられたAlから成る第一の電極2、第
一の電極2上に設けられ上視方向からみて第一の電極2
と同一形状のVDF(フッ化ビニリデン)とTrFE(
トリフルオロエチレン)との共重合体からなる第一の強
誘電体層3、少なくとも第一の電極2のエッジ部分を覆
うように第一の強誘電体層3上に設けられたVDF(フ
ッ化ビニリデン)とTrFE(トリフルオロエチレン)
との共重合体からなる第二の強誘電体層4、第二の強誘
電体層4上に設けられたITOより成る第二の電極5が
設けられている。第二の電極5は第一の電極2のエッジ
部分において第二の強誘電体層4を介し第一の電極2と
接続されるように設けられている。エッジ部分に存在す
る第二の強誘電体層4がアクティブデバイスの能動層で
ある。図5においては一つのアクティブデバイス中に4
つの能動層が存在する。能動層の数は4つに限るもので
はなくいくつ設けても良い。
【0014】図6に本発明にかかる第三のアクティブデ
バイスを示す。図6(a)は上視図、(b)は(a)の
A−Bにおける断面図である。ガラス基板からなる絶縁
基板1上に設けられたAlから成る第一の電極2、第一
の電極2上に設けられ上視方向からみて第一の電極2と
同一形状のVDF(フッ化ビニリデン)とTrFE(ト
リフルオロエチレン)との共重合体からなる第一の強誘
電体層3、少なくとも第一の電極2のエッジ部分を覆う
ように第一の強誘電体層3上に設けられたVDF(フッ
化ビニリデン)とTrFE(トリフルオロエチレン)と
の共重合体からなる第二の強誘電体層4、第二の強誘電
体層4上に設けられたITOより成る第二の電極5が設
けられている。第二の電極5は第一の電極2のエッジ部
分において第二の強誘電体層4を介し第一の電極2と接
続されるように設けられている。エッジ部分に存在する
第二の強誘電体層4がアクティブデバイスの能動層であ
る。図6においては図1、5に存在した第一と第二の電
極2、5間のスペースが省略されている。そのため図6
のアクティブデバイスを用いた液晶素子は開口率が高く
明るい液晶素子となる。
【0015】図7に本発明にかかる第四のアクティブデ
バイスを示す。図7(a)は上視図、(b)は(a)の
A−Bにおける断面図である。ガラス基板からなる絶縁
基板1上に設けられたAlから成る第一の電極2、第一
の電極2上に設けられ上視方向からみて第一の電極2と
同一形状のVDF(フッ化ビニリデン)とTrFE(ト
リフルオロエチレン)との共重合体からなる第一の強誘
電体層3、少なくとも第一の電極2のエッジ部分を覆う
ように第一の強誘電体層3上に設けられたVDF(フッ
化ビニリデン)とTrFE(トリフルオロエチレン)と
の共重合体からなる第二の強誘電体層4、第二の強誘電
体層4上に設けられたITOより成る第二の電極5が設
けられている。第二の電極5は第一の電極2のエッジ部
分において第二の強誘電体層4を介し第一の電極2と接
続されるように設けられている。エッジ部分に存在する
第二の強誘電体層4がアクティブデバイスの能動層であ
る。図7においては図6と異なり第一の電極2の一部が
切りとられている。
【0016】本発明第二、三、四のアクティブデバイス
も図3に示す製造方法を用いて製造する事ができ、図4
のような液晶素子を形成する事ができる。
【0017】図2、4、5、6、7に示したのは本発明
にかかるアクティブデバイスの構成のほんの一例である
。それら以外の構成においても第一の電極2、第一の強
誘電体層3、第二の強誘電体層4、第二の電極5から構
成される能動層を具備し、第一の電極2のエッジ部分を
能動層に用いたたアクティブデバイスは本発明の一実施
例と考えられる。さらにそれらは本発明のアクティブデ
バイスの製造方法を用いて製造される。
【0018】図2、4、5、6、7に於いて、絶縁基板
1、7に用いられるのはガラス基板に限る必要はなく有
機絶縁材料を用いてもよい。第一の電極2、第二の電極
6、対向電極8に用いるのはITOやAlに限る必要は
なく他の透明電極や不透明な電極、金属、あるいは超伝
導材料を用いてもよい。第一、第二の強誘電体層3、4
に用いるのはVDFとTrFEとの共重合体に限る必要
はなくBaTiO3 等の無機強誘電体やフッ化ビニリ
デンとテトラフルオロエチレンとの共重合体等の有機強
誘電体を用いてもよい。アクティブ基板と対向基板の間
に保持するのは液晶に限る必要はなく他の電気光学効果
を持つ材料や印加電圧の大小により発光、非発光の状態
を取る材料を用いても良い。第一、第二の強誘電体層3
、4にSiやTi等のカップリング剤を混入して用いて
も良い。
【0019】
【発明の効果】本発明のアクティブデバイスの製造方法
を用いて製造した本発明のアクティブデバイスは素子容
量が小さい。
【図面の簡単な説明】
【図1】  本発明第一のアクティブデバイスを示す図
である。
【図2】  従来のアクティブデバイスを示す図である
【図3】  本発明のアクティブデバイスの製造方法を
示す図である。
【図4】  本発明第一のアクティブデバイスを用いた
液晶素子を示す図である。
【図5】  本発明第二のアクティブデバイスを示す図
である。
【図6】  本発明第三のアクティブデバイスを示す図
である。
【図7】  本発明第四のアクティブデバイスを示す図
である。
【符号の説明】
1  絶縁基板 2  第一の電極 3  第一の強誘電体層 4  第二の強誘電体層 5  第二の電極 6  レジスト 7  絶縁基板 8  対向電極 9  強誘電体層

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  絶縁基板上に設けられた第一の電極、
    前記第一の電極の前記絶縁基板と平行な表面上に前記第
    一の電極を覆うように設けられた第一の強誘電体層、少
    なくとも前記第一の電極のエッジ部分に設けられた第二
    の強誘電体層、前記第一、第二の強誘電体層を介し前記
    第一の電極と一部重なるように設けられた第二の電極を
    具備した事を特徴とするアクティブデバイス。
  2. 【請求項2】  ■絶縁基板上に第一の電極を形成する
    工程、■前記絶縁基板と前記第一の電極上に第一の強誘
    電体層を設け前記第一の強誘電体層の融点以上に加熱す
    る工程、■前記第一の強誘電体層上にポジレジストを設
    け前記絶縁基板の前記第一の電極が設けられていない面
    から光を照射し前記第一の電極上に前記レジストを残す
    工程、■前記ポジレジストをマスクとして前記第一の強
    誘電体層を除去する工程、■前記絶縁基板上と前記第一
    の強誘電体層上に第二の強誘電体層を設け前記第二の強
    誘電体層のキュリー点以上融点以下の温度で加熱、徐冷
    する工程、■前記第二の強誘電体層上に第二の電極を形
    成する工程を少なくとも含むことを特徴とするアクティ
    ブデバイスの製造方法。
JP3095683A 1991-04-25 1991-04-25 アクティブデバイス及びアクティブデバイスの製造方法 Pending JPH04324835A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3095683A JPH04324835A (ja) 1991-04-25 1991-04-25 アクティブデバイス及びアクティブデバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3095683A JPH04324835A (ja) 1991-04-25 1991-04-25 アクティブデバイス及びアクティブデバイスの製造方法

Publications (1)

Publication Number Publication Date
JPH04324835A true JPH04324835A (ja) 1992-11-13

Family

ID=14144295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3095683A Pending JPH04324835A (ja) 1991-04-25 1991-04-25 アクティブデバイス及びアクティブデバイスの製造方法

Country Status (1)

Country Link
JP (1) JPH04324835A (ja)

Similar Documents

Publication Publication Date Title
KR20010089222A (ko) 반도체 장치 및 그 제조 방법
US8017460B2 (en) Method of manufacturing flat panel display
JPS62131578A (ja) 薄膜トランジスタの製造方法
JPS59124162A (ja) 薄膜トランジスタ
JPH04324835A (ja) アクティブデバイス及びアクティブデバイスの製造方法
Haga et al. Direct imprinting of indium–tin-oxide precursor gel and simultaneous formation of channel and source/drain in thin-film transistor
JPS649617B2 (ja)
JPS61188967A (ja) 薄膜トランジスタ
JPH04287027A (ja) アクティブデバイス及びアクティブデバイスの製造方法
JPH04324837A (ja) アクティブデバイス及びアクティブデバイスの製造方法
JPH04324838A (ja) アクティブデバイス及びアクティブデバイスの製造方法
JPS62278706A (ja) パタ−ンシ−トの製造法
JPH04324839A (ja) アクティブデバイス
JPH06258655A (ja) アクティブデバイス
JPH038212A (ja) 膜配線及びその製造方法
JPS6326625A (ja) カラ−液晶表示装置
JPS61170725A (ja) 液晶表示装置
JPH03165078A (ja) コンタクト構造及びその製造方法
JPH04287026A (ja) アクティブデバイス及びアクティブデバイスの製造方法
JP2003198009A (ja) 電極の形成方法、液晶表示装置の製造方法及び液晶表示装置
JPH03291971A (ja) 薄膜トランジスタの製造方法
JPH06222393A (ja) アクティブデバイス
JPS6353587A (ja) マトリクス表示装置の製法
JPS6256676B2 (ja)
JPS62262890A (ja) アクテイブマトリクス素子の製造方法