JP2006190821A - 絶縁ゲート電界効果トランジスタおよびその製造方法 - Google Patents
絶縁ゲート電界効果トランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP2006190821A JP2006190821A JP2005001608A JP2005001608A JP2006190821A JP 2006190821 A JP2006190821 A JP 2006190821A JP 2005001608 A JP2005001608 A JP 2005001608A JP 2005001608 A JP2005001608 A JP 2005001608A JP 2006190821 A JP2006190821 A JP 2006190821A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial growth
- film
- spacer
- gate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 230000012010 growth Effects 0.000 claims abstract description 72
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 238000000034 method Methods 0.000 claims abstract description 39
- 239000012535 impurity Substances 0.000 claims abstract description 37
- 125000006850 spacer group Chemical group 0.000 claims description 36
- 230000015572 biosynthetic process Effects 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 13
- 230000001681 protective effect Effects 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 7
- 238000000926 separation method Methods 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 4
- 108091006146 Channels Proteins 0.000 claims 4
- 239000000956 alloy Substances 0.000 claims 2
- 229910045601 alloy Inorganic materials 0.000 claims 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 claims 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 claims 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 abstract description 31
- 230000004913 activation Effects 0.000 abstract description 13
- 238000000137 annealing Methods 0.000 abstract description 13
- 239000010410 layer Substances 0.000 description 89
- 229910004298 SiO 2 Inorganic materials 0.000 description 41
- 229910052581 Si3N4 Inorganic materials 0.000 description 33
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 33
- 238000000407 epitaxy Methods 0.000 description 18
- 229910021332 silicide Inorganic materials 0.000 description 18
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 18
- 229910052710 silicon Inorganic materials 0.000 description 18
- 239000010703 silicon Substances 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 230000000694 effects Effects 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 11
- 238000009826 distribution Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 238000005192 partition Methods 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 101000658644 Homo sapiens Tetratricopeptide repeat protein 21A Proteins 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 102100034913 Tetratricopeptide repeat protein 21A Human genes 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 229910000967 As alloy Inorganic materials 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 229910005881 NiSi 2 Inorganic materials 0.000 description 1
- 101150021208 SIT2 gene Proteins 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000009412 basement excavation Methods 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
- B65F—GATHERING OR REMOVAL OF DOMESTIC OR LIKE REFUSE
- B65F1/00—Refuse receptacles; Accessories therefor
- B65F1/14—Other constructional features; Accessories
- B65F1/16—Lids or covers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
- H01L29/66507—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide providing different silicide thicknesses on the gate and on source or drain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
- B65F—GATHERING OR REMOVAL OF DOMESTIC OR LIKE REFUSE
- B65F1/00—Refuse receptacles; Accessories therefor
- B65F1/14—Other constructional features; Accessories
- B65F2001/1653—Constructional features of lids or covers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mechanical Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】Pウェル3nおよびNウェル3pに、ゲート絶縁膜4n,4pを介してゲート電極5n,5pが形成され、Pウェル3nおよびNウェル3pのチャネルが形成される領域に各々接し互いに離れた第1エピタキシャル成長層により、2つのエクステンション部12nと12n(12pと12p)が形成されている。エクステンション部の対向端から互いに離反する向きにさらに離れた位置の第1エピタキシャル成長層上に、第2エピタキシャル成長層が形成され、これによりPMOSとNMOSの各々の側で2つのソース・ドレイン領域10nと10n(10pと10p)が形成されている。この構造では深くまで不純物を導入するイオン注入を用いないので、その活性化アニールによりエクステンション部内の不純物が基板側に熱拡散することがない。
【選択図】図1
Description
このような微細MISトランジスタを実現するには、ゲート長Lgのスケーリングと同時に、ゲート絶縁膜となる酸化膜の実効厚(EOT:effective oxide thickness)およびソース・ドレイン領域の接合深さXjをスケーリングする必要がある。酸化膜の実効厚ETOのスケーリングは、トランジスタ駆動能力を決めるドレイン電流Idsを確保するために必要である。また、ソース・ドレイン領域の接合深さXjのスケーリングは短チャネル効果(SCE:Short Channel Effect)を抑制するために必要である。短チャネル効果を抑制するには、とくにドレイン端での電界を緩和する必要があり、そのため高濃度のソース・ドレイン領域からチャネル側に伸びる、いわゆるLDD(Lightly doped drain)あるいはエクステンション(Extension)と称される浅い接合領域が設けられる。
ところが、上記微細MISトランジスタに適用可能な極浅接合を形成するためのイオン注入技術および活性化アニール技術は、未だ確立されていない。また、仮にイオン注入により極浅接合を形成できたとしても、その薄さゆえに抵抗値が高く、ソースおよびドレインの直列抵抗値が上昇してトランジスタの駆動能力が低下する。さらに、チャネルに接続されるエクステンション部において、そのゲート電極と重なる部分はキャリアが蓄積されるため低抵抗となるが、それ以外の領域で空乏層におけるキャリアの枯渇により高抵抗化が生じやすい。これを防ぐにはエクステンション部の濃度を上げ、あるいはエクステンション部を深く形成しなければならないが、このことは短チャネル効果の抑制と矛盾する。
このトランジスタ構造の基本コンセプトは、チャネルが形成される基板面よりソース・ドレイン領域の形成面を上方に位置させて、ソース・ドレイン領域のチャネルに対する実効的な接合深さを小さすることと、ソース・ドレイン領域を深くまで形成して、その抵抗を下げることとを両立させることである。
図解したCMOSデバイスにおいて、たとえばシリコンウェハからなる基板1の表面部に素子分離絶縁層、たとえばSTI(Shallow Trench Isolation)2が形成されている。なお、基板1の材料は、シリコン(Si)以外に、ゲルマニウム(Ge)、GeとSiの化合物、あるいは歪Siを用いてもよい。
STI2が形成されていない領域(活性領域)にチャネルの反転層が形成されるP型領域(たとえばPウェル3n)およびN型領域(たとえばNウェル3p)が形成されている。Pウェル3nはNMOSトランジスタが形成される基板領域であり、Nウェル3pはPMOSトランジスタが形成される基板領域である。
2つのエクステンション部12pの各々は、その対向側に同様に傾斜端面を有し、これら傾斜端面の一部、および、その間のNウェル3p上にゲート絶縁膜4pが形成され、その上にゲート電極5pが形成されている。
この側壁スペーサ13により形成位置が決められ選択的に形成されている第2エピタキシャル成長層により、側壁スペーサ13に覆われていないエクステンション部12nおよび12pの各部の上に、ソース・ドレイン領域10nおよび10pが形成されている。ソース・ドレイン領域10nは、NMOSトランジスタのソースまたはドレインの一部として機能するものであり、N型不純物が導入されている。ソース・ドレイン領域10pは、PMOSトランジスタのソースまたはドレインの一部として機能するものであり、P型不純物が導入されている。
トランジスタの全面が層間絶縁膜20に覆われている。とくに図示していないが、層間絶縁膜20に各ソース・ドレイン領域10nまたは10pに接続する接続層が埋め込まれ、また、層間絶縁膜20の上に配線が形成されている。
これに対し、本実施の形態においては、後述するように、たとえばエピタキシャル成長途中の不純物導入(In-suit doping)によってエクステンション部12nまたは12pと基板(Pウェル3nまたはNウェル3n)との界面で急峻なPN接合が形成され、その結果、エクステンション部12nまたは12pからの空乏層の延びが抑えられている。
また、エクステンション部12nおよび12pが基板表面より上方に持ち上げられていることによって、動作バイアス印加時にエクステンション部12nおよび12pの直列抵抗を上げることなく、そのウェル表面からのPN接合深さを浅くすることができることから、エクステンション部12nおよび12pから伸びる空乏層の実効チャネル領域に対する影響および電界集中を抑えることができる。
図2(A)〜図20(B)は、本実施の形態における方法を適用して製造されるCMOSデバイスのチャネル方向の断面図である。
図2(B)に示すように、シリコン基板中に不純物をイオン注入(Ion Implantation)するためのチャネリング防止用の保護膜としての二酸化シリコン(SiO2)膜31を熱酸化などにより形成する。
レジストR1を除去した後、図3(B)に示すように、NMOS側を保護するレジストR2を形成し、同様に、イオン注入(Well II、Channel II)を行う。
続いて、イオン注入時の保護膜としてのSiO2膜31を除去し、ウェル表面を露出した後に、ダマシンゲートのダミーゲート酸化膜となるSiO2膜32aを、たとえば0.1〜5nmほどを熱酸化により形成する。
これにより、図6(A)に示すように、トランジスタのゲート電極対応のパターンを有するハードマスク34がポリシリコン膜33a上に形成される。この時のオーバーエッチング量を加減することによって、このハードマスク34は、レジストの初期パターンの線幅(図5(B)におけるレジストR3の線幅)よりも細くスライミング(Sliming)またはトリミング(Trimming)してもよい。これは、トランジスタのゲート長を、マスクパターンで決まるゲート線幅より細くするためである。
一般に、選択的エピタキシィによるSiの成長は絶縁膜の表面では生じず、Siの露出表面で生じる。このため、本実施の形態では、PMOS側とNMOS側の一方を絶縁膜で保護して選択エピタキシィを行い、その後、逆に他方側を絶縁膜で保護して選択エピタキシィを行う方法を提案する。
続いて、選択的エピタキシィをしたくない場所を保護する目的の絶縁膜(ここではSiN膜7a)をCVDにより形成する。SiN膜7aの膜厚は1〜10nmであり、SiN膜7aによって完全にダミースタック6を被覆する。この保護用の膜の材料は、SiO2(Ge基板の場合は、Ge酸化物)など基板が自然に酸化されてできる膜に対して、ウエットエッチング速度の遅い膜を使う必要がある。
この時に、図8(A)に一部拡大して示すように、Pウェル3nの表面にエッチングにより掘れが生じる場合があるが、その深さを3nm以下で設計することが望ましい。この深さが大きいと、つぎの工程以降に行われるエピタキシィの不純物分布領域とPウェルとのPN接合深さが、チャネル形成面(ゲート直下のウェル表面)に対して大きくなり、このことが短チャネル効果を大きくする一因となる。このことと、エピタキシィによる成長も、この掘れの深さと無関係ではないことから、とくに傾斜端面の制御のためにも、この掘れ量を制御することが望ましい。
これにより、低抵抗のエクステンション部を形成しつつ、トランジスタの短チャネル効果を抑制することができる。
すなわち、図9(A)に一部拡大して示すように、ダミーゲート33側端部において、若干掘れが生じた露出基板面において隔壁絶縁膜7に接する側にエピタキシャル成長層が形成されないことから、その成長条件に応じて(ただし、掘れ量も若干影響する)エクステンション部12に傾斜端面12Aが形成され、その傾斜端面12Aが基板面とのなす角度(FASET)が、20〜70°の範囲で一定の値をもつ。この角度が小さすぎる場合はエクステンション部12nの寄生抵抗が増大し、角度が大きすぎる場合はゲートとエクステンション部との間の寄生容量が大きくなり、あるいは、後述するようにゲート電極と傾斜端面とをオーバーラップさせるときの余裕が小さくなる。このため、この角度は、上記範囲内に制御することが望ましい。
すなわち、まず、NMOS側を保護するレジストR5を形成し(図10(A))、PMOS側のSiO2膜8aを除去し(図10(B))、異方性のドライエッチングによりSiN膜7aをエッチングしてPMOS側のダミースタック6の両側面に隔壁絶縁膜7を形成し(図11(A))、レジストR5を除去する(図11(B))。このとき、NMOS側と同様にシリコン基板の掘れ量を3nm以下に抑制することが望ましい。つぎに、PMOS側で露出したシリコン基板表面に、ホウ素Bまたは(Ge基板の場合はインジウムIn)などのP型の不純物が含まれる第1エピタキシャル成長層を選択的エピタキシィにより成長させ、これによりPMOSトランジスタのエクステンション部12pを形成する(図12(A))。このときNMOS側はSiO2膜8aに覆われており第1エピタキシャル成長層が形成されることはない。このP型の第1エピタキシャル成長層(エクステンション部12p)に、NMOS側と同様に20〜70°の傾斜角度(FASET)を有する傾斜端面12Aが形成される。
したがって、このような手順、すなわちPMOS側とNMOS側でSiN膜7aを別々に異方性エッチングし、このとき先に形成される側(本例ではNMOS側)をSTI2と同じ材質の絶縁膜で保護する場合、レジストR4とR5のエッジ位置の違い(合わせずれがない場合、2つのレジストの相反する向きの後退量の合計に対応)に応じた幅の凸部2BがSIT2の上面に残され、しかも、その両側の段差に、SiO2膜8aの膜厚と、そのオーバーエッチング量に応じた差が生じる(本例では、PMOS側で深くなる)。凸部2Bは、この方法によりトランジスタを形成したときの形状的な特徴の1つとなる。
なお、プロセスの変更が必要となるが、先の図13(A)で隔壁絶縁膜7を除去することなく、これに厚さ的に追加するようにSiO2膜41を形成してもよい。この場合、SiO2膜の厚さを隔壁絶縁膜7より厚くする必要は必ずしもない。
この側壁スペーサ13aの幅は、エッチバック時の異方性を高くすると、最初に成膜した膜の厚さでほぼ決まることから一定となり、その制御性も高まる。
形成された第2エピタキシャル成長層10aの厚さは、その導電化をイオン注入により行う場合、その不純物濃度分布下面が、シリコン基板面に対して上方に位置し、あるいは、下方に位置する場合でも、そのシリコン基板面からの接合深さXjにより短チャネル効果が顕著とならないようにするために必要な厚さに予め設定する。このときイオン注入が余り浅いとソースおよびドレインの直列抵抗値が上昇することから、第2エピタキシャル成長層10aの厚さは、イオン注入分布深さとの兼ね合いで最適値が決められている。
より好ましい方法としては、少し工程数が増えるが、エクステンション部のNMOS側とPMOS側で別々に形成した方法(図7(A)〜図12(B))と同様にして、その個々の選択的エピタキシィにおいてIn-Situ dopingにより達成するとよい。この方法は、前記イオン注入を用いる方法より、既に形成しているエクステンション部12nおよび12pの熱拡散が生じにくいことから、良好なトランジスタ特性が得られるという利点を有する。
図16(A)に、第2エピタキシャル成長層10aを導電化することにより得られたN型のソース・ドレイン領域10n、P型のソース・ドレイン領域10pを示す。
表面に露出するダミーゲート33をエッチングにより除去する。より詳細には、TMAH(水酸化テトラメチルアンモニウム)水溶液などのアルカリ溶液によるウエットエッチング、あるいは、シランCF4と酸素O2の混合ガスを用いたケミカルドライエッチングによってダミーゲート33を除去する。図18(B)に、このエッチングにより形成されたゲート開口部21を示す。
酸化による場合、不純物が多いシリコン層で酸化速度が早くなる。通常、エクステンション部12nおよび12pが、Pウェル3pおよびNウェル3pより高濃度であることから、エクステンション部のゲート酸化膜がより厚く形成される。この場合、ゲートとエクステンション部との結合容量が小さくなる。なお、この結合容量を大きくして蓄積層の形成を加速したい場合は、他の成膜方法を選ぶとよい。
その後、とくに図示しないが、各シリサイド層に接触し層間絶縁膜20内に埋め込まれた接続層を形成し、必要ならば上層の配線(不図示)などの形成を行って、当該CMOSデバイスを完成させる。
従来では、このソース・ドレイン領域は十分に低い内部抵抗およびコンタクト抵抗の実現、シリサイド層によるジャンクションリーク増大の防止などの観点から、高濃度で基板深くまで形成する必要がある。このような深いイオン注入(高エネルギー注入)による不純物の活性化率を十分にするには、それだけ高温で十分なアニールが必要となり、上記エクステンション部の熱拡散を抑制することは不可能である。
以上より、本実施の形態においては、不純物拡散量が必要最小限で短チャネル効果が十分に抑制された極微細MISトランジスタの実現が可能となる。
さらに、そのときにストッパとなるように側壁絶縁膜に弗酸などのウエットエッチングや弗酸ベーキングなどのドライエッチングにおいて比較的エッチングレートが低い材料(本例の場合はSiN膜13A)を用いている。さらに、その外側の側壁絶縁膜(本例の場合はSiO2膜13B)を低誘電率の材質として寄生容量の低減を実現している。
側壁絶縁膜は、いわゆるサイドウォール・スペーサであり、その幅の制御性が高い。このことは、寄生容量のばらつき、エクステンション部の抵抗値のばらつきを抑制するために役立っている。
Claims (9)
- ゲート絶縁膜を介してゲート電極と対向しチャネルが形成される半導体基板の領域と、当該領域に各々接し互いに離れて形成されている2つのエクステンション部と、前記2つのエクステンション部の対向端から互いに離反する向きにさらに離れて形成されている2つのソース・ドレイン領域とを有する絶縁ゲート電界効果トランジスタであって、
前記2つのエクステンション部の各々が、前記半導体基板上の第1エピタキシャル成長層により形成され、
前記2つのソース・ドレイン領域の各々が、前記第1エピタキシャル成長層上の第2エピタキシャル成長層を含む
絶縁ゲート電界効果トランジスタ。 - 前記第2エピタキシャル成長層に半導体と金属の合金層が形成され、
前記合金層の底面が第1エピタキシャル成長層の底面より上方に位置するように、前記第2エピタキシャル成長層の厚さが決められている
請求項1に記載の絶縁ゲート電界効果トランジスタ。 - 前記第1エピタキシャル成長層のゲート側端から前記第2エピタキシャル成長層のゲート側端までの距離が、前記第1エピタキシャル成長層上でゲート電極の側面側に接する側壁スペーサの幅により決められている
請求項1に記載の絶縁ゲート電界効果トランジスタ。 - 前記第1エピタキシャル成長層のゲート側端部に、上方ほど前記ゲート電極からの距離が遠い傾斜端面を備え、当該傾斜端面に対して前記ゲート電極が前記ゲート絶縁膜を介して部分的に重なっている
請求項1に記載の絶縁ゲート電界効果トランジスタ。 - ゲート絶縁膜を介してゲート電極と対向しチャネルが形成される半導体基板の領域と、当該領域に各々接し互いに離れて形成されている2つのエクステンション部と、前記2つのエクステンション部の対向端から互いに離反する向きにさらに離れて形成されている2つのソース・ドレイン領域とを有する絶縁ゲート電界効果トランジスタの製造方法であって、
所定幅の第1スペーサを半導体基板上に形成するステップと、
前記第1スペーサを分離層とするエピタキシャル成長により前記2つのエクステンション部を前記半導体基板上に形成するステップと、
前記2つの各エクステンション部上で前記第1スペーサの両側面に接する2箇所にそれぞれ所定幅の第2スペーサを形成するステップと、
前記2箇所に形成された2つの前記第2スペーサを分離層とするエピタキシャル成長により前記2つのソース・ドレイン領域を前記2つのエクステンション部上に形成するステップと、
を含む絶縁ゲート電界効果トランジスタの製造方法。 - 前記2つのエクステンション部および前記2つのソース・ドレイン領域を形成する際の2回のエピタキシャル成長中に、前記チャネルが形成される半導体基板の領域と逆導電型の不純物を、成長中の層に導入する
請求項5に記載の絶縁ゲート電界効果トランジスタの製造方法。 - 前記2つの第2スペーサの各々が、他の部分の材料とエッチング速度が異なる材料から形成され、前記第1スペーサの両側面に接する側面絶縁膜を備え、
前記積層体の形成ステップにおいて、前記第1スペーサを除去し、前記第2のスペーサの前記側面絶縁膜を除去し、これにより形成された凹部内に露出する前記チャネルが形成される領域と前記2つのエクステンション部の傾斜端部との上に前記ゲート絶縁膜を形成し、前記凹部内を埋め込むように前記ゲート電極を形成する
請求項5に記載の絶縁ゲート電界効果トランジスタの製造方法。 - 前記絶縁ゲートトランジスタがP型チャネルのP型MISトランジスタとN型チャネルのN型MISトランジスタとを備え、
前記2つのエクステンション部の形成ステップが、
前記P型MISトランジスタの形成領域と前記N型MISトランジスタの形成領域の一方を保護する第1保護膜を形成し、他方の形成領域側で前記第1スペーサを分離層とするエピタキシャル成長を行う第1ステップと、
前記他方の形成領域を保護する第2保護膜を形成し、一方の形成領域側で前記第1スペーサ両側の半導体基板を露出させて前記第1スペーサを分離層とするエピタキシャル成長を行う第2ステップと、
を含む請求項5に記載の絶縁ゲート電界効果トランジスタの製造方法。 - 前記第1保護膜を成膜し、前記一方の形成領域の第1保護膜を保護した状態で、前記他方の形成領域において、前記第1保護膜に対し異方性のドライエッチングを行うことにより前記第1スペーサの側面に、前記第2スペーサとなる絶縁材料に対しエッチング速度が十分に速い条件でエッチングされる絶縁材料の側壁絶縁膜を形成し、当該側壁絶縁膜および前記第1スペーサを分離層として前記第1ステップのエピタキシャル成長を行い、
前記第1保護膜が殆どエッチングされない条件で除去可能な絶縁材料からなる第2保護膜を成膜し、前記他方の形成領域の第2保護膜を保護した状態で、前記一方の形成領域において、前記第2保護膜を除去し、露出した前記第1保護膜に対し異方性のドライエッチングを行うことにより前記第1スペーサの側面に前記側壁絶縁膜を形成し、当該側壁絶縁膜および前記第1スペーサを分離層として前記第2ステップのエピタキシャル成長を行う
請求項8に記載の絶縁ゲート電界効果トランジスタの製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005001608A JP4945900B2 (ja) | 2005-01-06 | 2005-01-06 | 絶縁ゲート電界効果トランジスタおよびその製造方法 |
TW094147410A TW200637001A (en) | 2005-01-06 | 2005-12-30 | Insulated gate field-effect transistor and a method of manufacturing the same |
US11/325,008 US8030708B2 (en) | 2005-01-06 | 2006-01-04 | Insulated gate field-effect transistor |
KR1020060001218A KR101237179B1 (ko) | 2005-01-06 | 2006-01-05 | 절연 게이트 전계 효과 트랜지스터 및 그 제조 방법 |
CNB200610005740XA CN100502006C (zh) | 2005-01-06 | 2006-01-06 | 绝缘栅极场效应晶体管及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005001608A JP4945900B2 (ja) | 2005-01-06 | 2005-01-06 | 絶縁ゲート電界効果トランジスタおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006190821A true JP2006190821A (ja) | 2006-07-20 |
JP4945900B2 JP4945900B2 (ja) | 2012-06-06 |
Family
ID=36683017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005001608A Expired - Fee Related JP4945900B2 (ja) | 2005-01-06 | 2005-01-06 | 絶縁ゲート電界効果トランジスタおよびその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8030708B2 (ja) |
JP (1) | JP4945900B2 (ja) |
KR (1) | KR101237179B1 (ja) |
CN (1) | CN100502006C (ja) |
TW (1) | TW200637001A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007142036A (ja) * | 2005-11-16 | 2007-06-07 | Sony Corp | 半導体装置およびその製造方法 |
JP2008300446A (ja) * | 2007-05-29 | 2008-12-11 | Sony Corp | 固体撮像素子、固体撮像素子の製造方法及び撮像装置 |
JP2011009308A (ja) * | 2009-06-23 | 2011-01-13 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
JP5408132B2 (ja) * | 2008-06-18 | 2014-02-05 | 日本電気株式会社 | Mis型電界効果トランジスタの製造方法 |
US9887211B2 (en) | 2013-05-31 | 2018-02-06 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US11798983B2 (en) | 2021-07-19 | 2023-10-24 | United Semiconductor Japan Co., Ltd. | Semiconductor device with deeply depleted channel and manufacturing method thereof |
Families Citing this family (57)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007281038A (ja) * | 2006-04-03 | 2007-10-25 | Toshiba Corp | 半導体装置 |
US20070298573A1 (en) * | 2006-06-22 | 2007-12-27 | Chien-Ting Lin | Semiconductor device and method for manufacturing the same |
US20080070356A1 (en) * | 2006-09-14 | 2008-03-20 | Advanced Micro Devices, Inc. | Trench replacement gate process for transistors having elevated source and drain regions |
US7998821B2 (en) * | 2006-10-05 | 2011-08-16 | United Microelectronics Corp. | Method of manufacturing complementary metal oxide semiconductor transistor |
GB0624106D0 (en) * | 2006-12-02 | 2007-01-10 | Nxp Bv | Field effect transistors |
JP5380827B2 (ja) | 2006-12-11 | 2014-01-08 | ソニー株式会社 | 半導体装置の製造方法 |
JP2008270575A (ja) * | 2007-04-20 | 2008-11-06 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2008282901A (ja) | 2007-05-09 | 2008-11-20 | Sony Corp | 半導体装置および半導体装置の製造方法 |
US7585716B2 (en) * | 2007-06-27 | 2009-09-08 | International Business Machines Corporation | High-k/metal gate MOSFET with reduced parasitic capacitance |
JP4994139B2 (ja) * | 2007-07-18 | 2012-08-08 | パナソニック株式会社 | 半導体装置及びその製造方法 |
US20090186475A1 (en) * | 2008-01-21 | 2009-07-23 | Shyh-Fann Ting | Method of manufacturing a MOS transistor |
EP2113940A1 (en) * | 2008-04-30 | 2009-11-04 | Imec | A method for producing NMOS and PMOS devices in CMOS processing |
JP2009302317A (ja) * | 2008-06-13 | 2009-12-24 | Renesas Technology Corp | 半導体装置およびその製造方法 |
US8114727B2 (en) * | 2008-08-29 | 2012-02-14 | Texas Instruments Incorporated | Disposable spacer integration with stress memorization technique and silicon-germanium |
US20110127614A1 (en) * | 2009-11-30 | 2011-06-02 | Thilo Scheiper | Reducing the series resistance in sophisticated transistors by embedding metal silicide contact regions reliably into highly doped semiconductor material |
US8299546B2 (en) * | 2010-03-25 | 2012-10-30 | International Business Machines Corporation | Semiconductor devices with vertical extensions for lateral scaling |
US8592266B2 (en) * | 2010-10-27 | 2013-11-26 | International Business Machines Corporation | Replacement gate MOSFET with a high performance gate electrode |
JP2012099517A (ja) | 2010-10-29 | 2012-05-24 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
US9595477B2 (en) * | 2011-01-20 | 2017-03-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device including an epitaxy region |
US20120276695A1 (en) * | 2011-04-29 | 2012-11-01 | International Business Machines Corporation | Strained thin body CMOS with Si:C and SiGe stressor |
WO2012163429A1 (en) * | 2011-06-03 | 2012-12-06 | Acconeer Ab | Process for manufacturing a semiconductor device and an intermediate product for the manufacture of a semiconductor device |
US9087741B2 (en) | 2011-07-11 | 2015-07-21 | International Business Machines Corporation | CMOS with dual raised source and drain for NMOS and PMOS |
US20130032876A1 (en) * | 2011-08-01 | 2013-02-07 | International Business Machines Corporation | Replacement Gate ETSOI with Sharp Junction |
WO2013095340A1 (en) | 2011-12-19 | 2013-06-27 | Intel Corporation | Pulsed laser anneal process for transistors with partial melt of a raised source-drain |
US8592264B2 (en) | 2011-12-21 | 2013-11-26 | International Business Machines Corporation | Source-drain extension formation in replacement metal gate transistor device |
KR101790153B1 (ko) * | 2011-12-27 | 2017-10-26 | 인텔 코포레이션 | 반도체 표면-근처 층의 도핑 농도를 증대시키는 방법 및 그의 제조 방법 |
US8951842B2 (en) | 2012-01-12 | 2015-02-10 | Micron Technology, Inc. | Semiconductor growth substrates and associated systems and methods for die singulation |
US8592916B2 (en) | 2012-03-20 | 2013-11-26 | International Business Machines Corporation | Selectively raised source/drain transistor |
JP5956809B2 (ja) | 2012-04-09 | 2016-07-27 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
KR20180123740A (ko) * | 2012-05-18 | 2018-11-19 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
US8658486B2 (en) * | 2012-05-23 | 2014-02-25 | International Business Machines Corporation | Forming facet-less epitaxy with a cut mask |
US8778786B1 (en) * | 2012-05-29 | 2014-07-15 | Suvolta, Inc. | Method for substrate preservation during transistor fabrication |
US8916443B2 (en) * | 2012-06-27 | 2014-12-23 | International Business Machines Corporation | Semiconductor device with epitaxial source/drain facetting provided at the gate edge |
US8546203B1 (en) * | 2012-07-17 | 2013-10-01 | International Business Machines Corporation | Semiconductor structure having NFET extension last implants |
US8673699B2 (en) * | 2012-07-17 | 2014-03-18 | International Business Machines Corporation | Semiconductor structure having NFET extension last implants |
CN103633027B (zh) * | 2012-08-23 | 2016-12-21 | 中芯国际集成电路制造(上海)有限公司 | 一种形成源漏区双外延层的方法 |
KR20140036823A (ko) * | 2012-09-18 | 2014-03-26 | 삼성전자주식회사 | 반도체 소자 제조 방법 |
CN103854980B (zh) * | 2012-11-29 | 2016-05-11 | 中国科学院微电子研究所 | 形成半导体器件替代栅的方法以及制造半导体器件的方法 |
US9029208B2 (en) * | 2012-11-30 | 2015-05-12 | International Business Machines Corporation | Semiconductor device with replacement metal gate and method for selective deposition of material for replacement metal gate |
CN103871886B (zh) * | 2012-12-18 | 2017-12-01 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
KR102065973B1 (ko) * | 2013-07-12 | 2020-01-15 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
CN104347512B (zh) * | 2013-08-07 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | Cmos晶体管的形成方法 |
US9252014B2 (en) | 2013-09-04 | 2016-02-02 | Globalfoundries Inc. | Trench sidewall protection for selective epitaxial semiconductor material formation |
US9087917B2 (en) * | 2013-09-10 | 2015-07-21 | Texas Instruments Incorporated | Inner L-spacer for replacement gate flow |
US9812577B2 (en) | 2014-09-05 | 2017-11-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure and fabricating method thereof |
US9502418B2 (en) | 2014-10-02 | 2016-11-22 | International Business Machines Corporation | Semiconductor devices with sidewall spacers of equal thickness |
US9666709B2 (en) * | 2015-01-29 | 2017-05-30 | Globalfoundries Inc. | Non-planar semiconductor structure with preserved isolation region |
US20160247888A1 (en) * | 2015-02-19 | 2016-08-25 | International Business Machines Corporation | Non-uniform gate dielectric for u-shape mosfet |
US9859422B2 (en) * | 2015-05-28 | 2018-01-02 | Sandisk Technologies Llc | Field effect transistor with elevated active regions and methods of manufacturing the same |
US11049939B2 (en) * | 2015-08-03 | 2021-06-29 | Semiwise Limited | Reduced local threshold voltage variation MOSFET using multiple layers of epi for improved device operation |
JP2017037957A (ja) * | 2015-08-10 | 2017-02-16 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
CN109300789B (zh) * | 2017-07-25 | 2021-07-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
US10355017B1 (en) | 2018-03-23 | 2019-07-16 | Sandisk Technologies Llc | CMOS devices containing asymmetric contact via structures and method of making the same |
US10770459B2 (en) | 2018-03-23 | 2020-09-08 | Sandisk Technologies Llc | CMOS devices containing asymmetric contact via structures |
US11302395B2 (en) | 2019-06-25 | 2022-04-12 | Micron Technology, Inc. | Apparatus having transistors with raised extension regions |
CN113224158A (zh) | 2020-02-04 | 2021-08-06 | 联芯集成电路制造(厦门)有限公司 | 半导体晶体管及其制作方法 |
US11373696B1 (en) | 2021-02-19 | 2022-06-28 | Nif/T, Llc | FFT-dram |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0677246A (ja) * | 1990-10-12 | 1994-03-18 | Texas Instr Inc <Ti> | トランジスタ及びその製造方法 |
JPH0786579A (ja) * | 1993-09-14 | 1995-03-31 | Toshiba Corp | 半導体装置 |
JPH0945913A (ja) * | 1995-08-01 | 1997-02-14 | Nec Corp | 半導体集積回路及びその製造方法 |
JPH1168094A (ja) * | 1997-08-11 | 1999-03-09 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JPH11251454A (ja) * | 1997-12-30 | 1999-09-17 | Texas Instr Inc <Ti> | ゲ―ト長が0.1マイクロメ―トル以下でかつ極めて浅い接合に対する使い捨てゲ―ト/置換えゲ―トを用いたmosfet |
JP2000216386A (ja) * | 1999-01-25 | 2000-08-04 | Internatl Business Mach Corp <Ibm> | 浅い接合部を有する半導体デバイスの製作 |
JP2000294773A (ja) * | 1999-04-06 | 2000-10-20 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2004031753A (ja) * | 2002-06-27 | 2004-01-29 | Renesas Technology Corp | 半導体装置の製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6160299A (en) * | 1997-08-29 | 2000-12-12 | Texas Instruments Incorporated | Shallow-implant elevated source/drain doping from a sidewall dopant source |
JP4047492B2 (ja) | 1998-06-25 | 2008-02-13 | 株式会社東芝 | Mis型半導体装置およびその製造方法 |
US6278165B1 (en) * | 1998-06-29 | 2001-08-21 | Kabushiki Kaisha Toshiba | MIS transistor having a large driving current and method for producing the same |
US6124627A (en) * | 1998-12-03 | 2000-09-26 | Texas Instruments Incorporated | Lateral MOSFET having a barrier between the source/drain region and the channel region using a heterostructure raised source/drain region |
JP3490046B2 (ja) * | 2000-05-02 | 2004-01-26 | シャープ株式会社 | 半導体装置及びその製造方法 |
US6946371B2 (en) * | 2002-06-10 | 2005-09-20 | Amberwave Systems Corporation | Methods of fabricating semiconductor structures having epitaxially grown source and drain elements |
US6906360B2 (en) * | 2003-09-10 | 2005-06-14 | International Business Machines Corporation | Structure and method of making strained channel CMOS transistors having lattice-mismatched epitaxial extension and source and drain regions |
JP2005158786A (ja) * | 2003-11-20 | 2005-06-16 | Seiko Epson Corp | 半導体装置及びその製造方法 |
-
2005
- 2005-01-06 JP JP2005001608A patent/JP4945900B2/ja not_active Expired - Fee Related
- 2005-12-30 TW TW094147410A patent/TW200637001A/zh not_active IP Right Cessation
-
2006
- 2006-01-04 US US11/325,008 patent/US8030708B2/en not_active Expired - Fee Related
- 2006-01-05 KR KR1020060001218A patent/KR101237179B1/ko not_active IP Right Cessation
- 2006-01-06 CN CNB200610005740XA patent/CN100502006C/zh not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0677246A (ja) * | 1990-10-12 | 1994-03-18 | Texas Instr Inc <Ti> | トランジスタ及びその製造方法 |
JPH0786579A (ja) * | 1993-09-14 | 1995-03-31 | Toshiba Corp | 半導体装置 |
JPH0945913A (ja) * | 1995-08-01 | 1997-02-14 | Nec Corp | 半導体集積回路及びその製造方法 |
JPH1168094A (ja) * | 1997-08-11 | 1999-03-09 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JPH11251454A (ja) * | 1997-12-30 | 1999-09-17 | Texas Instr Inc <Ti> | ゲ―ト長が0.1マイクロメ―トル以下でかつ極めて浅い接合に対する使い捨てゲ―ト/置換えゲ―トを用いたmosfet |
JP2000216386A (ja) * | 1999-01-25 | 2000-08-04 | Internatl Business Mach Corp <Ibm> | 浅い接合部を有する半導体デバイスの製作 |
JP2000294773A (ja) * | 1999-04-06 | 2000-10-20 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2004031753A (ja) * | 2002-06-27 | 2004-01-29 | Renesas Technology Corp | 半導体装置の製造方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007142036A (ja) * | 2005-11-16 | 2007-06-07 | Sony Corp | 半導体装置およびその製造方法 |
JP4706450B2 (ja) * | 2005-11-16 | 2011-06-22 | ソニー株式会社 | 半導体装置およびその製造方法 |
JP2008300446A (ja) * | 2007-05-29 | 2008-12-11 | Sony Corp | 固体撮像素子、固体撮像素子の製造方法及び撮像装置 |
JP5408132B2 (ja) * | 2008-06-18 | 2014-02-05 | 日本電気株式会社 | Mis型電界効果トランジスタの製造方法 |
JP2011009308A (ja) * | 2009-06-23 | 2011-01-13 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
US9887211B2 (en) | 2013-05-31 | 2018-02-06 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US10411036B2 (en) | 2013-05-31 | 2019-09-10 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US11152393B2 (en) | 2013-05-31 | 2021-10-19 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US11798983B2 (en) | 2021-07-19 | 2023-10-24 | United Semiconductor Japan Co., Ltd. | Semiconductor device with deeply depleted channel and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR20060080882A (ko) | 2006-07-11 |
CN1819202A (zh) | 2006-08-16 |
TW200637001A (en) | 2006-10-16 |
JP4945900B2 (ja) | 2012-06-06 |
TWI301326B (ja) | 2008-09-21 |
US8030708B2 (en) | 2011-10-04 |
US20060157797A1 (en) | 2006-07-20 |
KR101237179B1 (ko) | 2013-02-25 |
CN100502006C (zh) | 2009-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4945900B2 (ja) | 絶縁ゲート電界効果トランジスタおよびその製造方法 | |
JP4825526B2 (ja) | Fin型チャネルトランジスタおよびその製造方法 | |
US8361895B2 (en) | Ultra-shallow junctions using atomic-layer doping | |
US20070108514A1 (en) | Semiconductor device and method of fabricating the same | |
US10411112B2 (en) | Semiconductor device with silicon layer containing carbon | |
US20060131648A1 (en) | Ultra thin film SOI MOSFET having recessed source/drain structure and method of fabricating the same | |
US7892930B2 (en) | Method to improve transistor tox using SI recessing with no additional masking steps | |
KR20080114608A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
US20110127614A1 (en) | Reducing the series resistance in sophisticated transistors by embedding metal silicide contact regions reliably into highly doped semiconductor material | |
US7674714B2 (en) | Method of fabricating semiconductor devices having a gate silicide | |
US20030032295A1 (en) | Method of building a CMOS structure on thin SOI with source/drain electrodes formed by in situ doped selective amorphous silicon | |
CN110047754A (zh) | 半导体器件及其制造方法 | |
JP2004289152A (ja) | 炭素含有領域を有するウエハの炭素外方拡散を防止するための半導体デバイスの製造方法 | |
EP3190606A1 (en) | Pmos transistor and fabrication method thereof | |
CN107591436B (zh) | 鳍式场效应管及其形成方法 | |
US8664068B2 (en) | Low-diffusion drain and source regions in CMOS transistors for low power/high performance applications | |
JP4537014B2 (ja) | 分離されたパンチスルー防止膜を有する集積回路トランジスタの形成方法 | |
JP2008263114A (ja) | 半導体装置の製造方法および半導体装置 | |
JP4951950B2 (ja) | 半導体装置およびその製造方法 | |
JP4706450B2 (ja) | 半導体装置およびその製造方法 | |
JP5007488B2 (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
KR100370128B1 (ko) | 반도체 소자의 제조방법 | |
JP2007234993A (ja) | 半導体装置の製造方法 | |
JP2008066548A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006269760A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070831 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120220 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |