JP2004095843A - 電子デバイス用基板および電子デバイス - Google Patents

電子デバイス用基板および電子デバイス Download PDF

Info

Publication number
JP2004095843A
JP2004095843A JP2002254790A JP2002254790A JP2004095843A JP 2004095843 A JP2004095843 A JP 2004095843A JP 2002254790 A JP2002254790 A JP 2002254790A JP 2002254790 A JP2002254790 A JP 2002254790A JP 2004095843 A JP2004095843 A JP 2004095843A
Authority
JP
Japan
Prior art keywords
thin film
plane
metal thin
substrate
axis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002254790A
Other languages
English (en)
Other versions
JP3947443B2 (ja
Inventor
Takao Noguchi
野口　隆男
Hisatoshi Saito
斉藤　久俊
Shusuke Abe
阿部　秀典
Yoshinari Yamashita
山下　喜就
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2002254790A priority Critical patent/JP3947443B2/ja
Priority to KR20030060108A priority patent/KR100607738B1/ko
Priority to US10/650,764 priority patent/US6855996B2/en
Priority to TW92123907A priority patent/TWI229373B/zh
Priority to DE2003604780 priority patent/DE60304780T2/de
Priority to CNB031556671A priority patent/CN1312728C/zh
Priority to EP20030019853 priority patent/EP1396889B1/en
Publication of JP2004095843A publication Critical patent/JP2004095843A/ja
Application granted granted Critical
Publication of JP3947443B2 publication Critical patent/JP3947443B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02015—Characteristics of piezoelectric layers, e.g. cutting angles
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02086—Means for compensation or elimination of undesirable effects
    • H03H9/02133—Means for compensation or elimination of undesirable effects of stress
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/174—Membranes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/176—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator consisting of ceramic material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708—Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Acoustics & Sound (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】Ｓｉ（１００）基板上に、金属薄膜と、ｃ面単一配向で高結晶性のウルツァイト型結晶構造の機能性薄膜とを有し、優れた特性を示す電子デバイスを提供する。
【解決手段】基板２上に、面心立方構造の（１１１）配向膜または六方最密構造の（０００１）配向膜である金属薄膜４と、ウルツァイト型構造の（０００１）配向膜であるウルツァイト型薄膜５とを有し、これら両薄膜は、面内における結晶方位が相異なる少なくとも２種の結晶粒を含む多結晶膜であり、金属薄膜４が（１１１）配向膜である場合、金属薄膜４面内の＜１−１０＞軸とウルツァイト型薄膜５面内の＜１１−２０＞軸とが平行であり、金属薄膜４が（０００１）配向膜である場合、金属薄膜４面内の＜１１−２０＞軸とウルツァイト型薄膜５面内の＜１１−２０＞軸とが平行である電子デバイス用基板。
【選択図】　　　　　なし

Description

【０００１】
【発明の属する技術分野】
本発明は、電子デバイス用基板、具体的には、ウルツァイト型結晶構造を有する薄膜をＳｉ単結晶基板上に備え、薄膜バルク振動子、ＳＡＷ（弾性表面波）素子等の圧電効果利用のデバイス、ＬＥＤ（発光ダイオード）、レーザーダイオードなどの半導体発光素子、ＩＣ用のヒートシンク、光変調器、光スイッチ、ＯＥＩＣ（光・電子集積回路：ｏｐｔｏ−ｅｌｅｃｔｒｏｎｉｃ　ｉｎｔｅｇｒａｔｅｄ　ｃｉｒｃｕｉｔｓ　）等の光学素子などに適用される電子デバイス用基板と、この基板を用いた電子デバイスとに関する。
【０００２】
【従来の技術】
半導体結晶基板であるＳｉ基板上に、酸化物、窒化物などの機能膜を形成して集積化した電子デバイスが考案されている。例えば、半導体基板と誘電体薄膜とを組み合わせることにより、集積度のさらに高いＬＳＩ、ＳＯＩ技術による誘電体分離ＬＳＩが検討されている。さらに、誘電体の一種である強誘電体からなる薄膜を用いると、不揮発性メモリ、赤外線センサ、光変調器および光スイッチ、ＯＥＩＣ等が構成可能である。また、半導体基板と超伝導体薄膜との組み合わせでは、ＳＱＵＩＤ、ジョセフソン素子、超伝導トランジスタ、電磁波センサ、超伝導配線ＬＳＩなどが構成可能であり、半導体基板と圧電体薄膜との組み合わせでは、ＳＡＷ素子、コンボルバ、コリメータ、メモリ素子、イメージスキャナ、薄膜バルク振動子、フィルタなどが構成可能である。
【０００３】
これらの機能膜を用いた電子デバイスにおいて、最適なデバイス特性を実現し、かつその再現性を確保するためには、機能膜の結晶性をできるだけ高くすることが望ましい。代表的な圧電体として広く知られているＺｎＯやＡｌＮはウルツァイト型の結晶構造をもっており、結晶の＜０００１＞方向、すなわちｃ軸方向で高い圧電性が現れる。そのため、これらの材料を機能膜として用いる電子デバイスにおいては、機能膜をｃ面単一配向の高結晶性膜とすることが好ましい。
【０００４】
このような事情から、本発明者の発明者らは、特開平１１−２６０８３５号公報において、Ｓｉ単結晶基板上に、ＺｒＯ２等からなるバッファ層を単結晶膜（エピタキシャル膜）として設け、その上に、Ｐｔ等からなる金属薄膜を単結晶膜として設け、さらに、その上に、ＺｎＯやＡｌＮ等からなるウルツァイト型結晶構造をもつウルツァイト型薄膜を形成することにより、ウルツァイト型薄膜をｃ面単一配向の単結晶膜として設けることを提案している。
【０００５】
【発明が解決しようとする課題】
Ｓｉ単結晶基板を用いた薄膜バルク振動子では、製造工程においてＳｉ単結晶基板をＫＯＨ溶液などによって異方性エッチングすることによりビアホールを形成するため、Ｓｉ（１００）面が基板表面と平行となるように配向したＳｉ単結晶基板を用いる必要がある。
【０００６】
本発明の目的は、Ｓｉ（１００）基板上に、電極や反射層などとして利用される金属薄膜を有し、この金属薄膜上に、ｃ面単一配向で高結晶性のウルツァイト型結晶構造の機能性薄膜を設けた構造を有し、優れた特性を示す電子デバイスを提供することである。
【０００７】
【課題を解決するための手段】
このような目的は、下記（１）〜（１２）の本発明により達成される。
（１）　少なくとも表面がＳｉ（１００）単結晶からなる基板上に、面心立方構造または六方最密構造を有する金属薄膜と、ウルツァイト型結晶構造を有するウルツァイト型薄膜をこの順で有し、
金属薄膜は、面心立方構造の（１１１）面が基板表面と平行となるように配向した（１１１）配向膜であるか、六方最密構造の（０００１）面が基板表面と平行となるように配向した（０００１）配向膜であり、
ウルツァイト型薄膜は、（０００１）面が基板表面と平行になるように配向した（０００１）配向膜であり、
金属薄膜およびウルツァイト型薄膜は、面内における結晶方位が相異なる少なくとも２種の結晶粒を含む多結晶膜であり、
金属薄膜が（１１１）配向膜である場合、金属薄膜面内の＜１−１０＞軸とウルツァイト型薄膜面内の＜１１−２０＞軸とが平行となるように、ウルツァイト型薄膜が金属薄膜上にエピタキシャル成長しており、
金属薄膜が（０００１）配向膜である場合、金属薄膜面内の＜１１−２０＞軸とウルツァイト型薄膜面内の＜１１−２０＞軸とが平行となるように、ウルツァイト型薄膜が金属薄膜上にエピタキシャル成長している電子デバイス用基板。
（２）　金属薄膜は、面内における結晶方位の相異なる２種の結晶粒を含み、
金属薄膜が（１１１）配向膜である場合、前記２種の結晶粒はそれぞれの＜１−１０＞軸同士が直交しており、
金属薄膜が（０００１）配向膜である場合、前記２種の結晶粒はそれぞれの＜１１−２０＞軸同士が直交している上記（１）の電子デバイス用基板。
（３）　基板と金属薄膜との間にバッファ層が存在し、このバッファ層は、その（００１）面が基板と平行となり、かつ、面内の＜１００＞軸が基板のＳｉ（１００）単結晶面内の＜０１０＞軸と平行となるようにエピタキシャル成長している上記（２）の電子デバイス用基板。
（４）　金属薄膜が（１１１）配向膜である場合、金属薄膜に含まれる前記２種の結晶粒の一方において、その＜１−１０＞軸がバッファ層面内の＜１００＞軸と平行であり、前記２種の結晶粒の他方において、その＜１−１０＞軸がバッファ層面内の＜０１０＞軸と平行であり、
金属薄膜が（０００１）配向膜である場合、金属薄膜に含まれる前記２種の結晶粒の一方において、その＜１１−２０＞軸がバッファ層面内の＜１００＞軸と平行であり、前記２種の結晶粒の他方において、その＜１１−２０＞軸がバッファ層面内の＜０１０＞軸と平行である上記（３）の電子デバイス用基板。
（５）　ウルツァイト型薄膜に含まれる前記２種の結晶粒の一方において、その＜１１−２０＞軸が、基板のＳｉ（１００）単結晶面内の＜０１０＞軸と平行であり、ウルツァイト型薄膜に含まれる前記２種の結晶粒の他方において、その＜１１−２０＞軸が、基板のＳｉ（１００）単結晶面内の＜０１０＞軸と直交している上記（４）の電子デバイス用基板。
（６）　バッファ層が酸化ジルコニウムを主成分とする上記（３）〜（５）のいずれかの電子デバイス用基板。
（７）　金属薄膜の平均結晶粒径がウルツァイト型薄膜の平均結晶粒径よりも大きい上記（１）〜（６）のいずれかの電子デバイス用基板。
（８）　金属薄膜は、Ｐｔ、Ａｕ、Ｉｒ、Ｏｓ、Ｒｅ、Ｐｄ、ＲｈおよびＲｕの少なくとも１種を主成分とする上記（１）〜（７）のいずれかの電子デバイス用基板。
（９）　ウルツァイト型薄膜は、Ａｌ、ＧａおよびＩｎから選択される少なくとも１種とＮとを主成分とするＡｌＧａＩｎＮ型薄膜であるか、酸化亜鉛を主成分とするＺｎＯ型薄膜である上記（１）〜（８）のいずれかの電子デバイス用基板。
（１０）　金属薄膜は、Ｘ線回折における（１１１）面または（０００２）面の反射のロッキングカーブの半値幅が３°以下である上記（１）〜（９）のいずれかの電子デバイス用基板。
（１１）　上記（１）〜（１０）のいずれかの電子デバイス用基板のウルツァイト型薄膜上に、第２の金属薄膜を有し、ウルツァイト型薄膜を挟む一対の金属薄膜が電極として機能する電子デバイス。
（１２）　ウルツァイト型薄膜が圧電性を有するものであり、薄膜バルク振動子として機能する上記（１１）の電子デバイス。
【０００８】
【発明の実施の形態】
本発明の電子デバイスの構成例を、図１に模式的に示す。図１に示す電子デバイスは、基板２上に、バッファ層３、金属薄膜４およびウルツァイト型薄膜５をこの順で形成してなる電子デバイス用基板のウルツァイト型薄膜５上に、第２の金属薄膜６を形成したものである。ウルツァイト型薄膜５を挟む金属薄膜４および第２の金属薄膜６は、電極として機能する。基板２は、全体または表面付近がＳｉ（１００）単結晶から構成される。
【０００９】
金属薄膜４およびウルツァイト型薄膜５
金属薄膜４は、面心立方構造を有する結晶または六方最密構造を有する結晶から構成される。ウルツァイト型薄膜５は、ウルツァイト型結晶構造を有する結晶から構成される。
【００１０】
金属薄膜４は、面心立方構造である場合、その（１１１）面が基板２表面と平行となるように配向した（１１１）配向膜であり、六方最密構造である場合、その（０００１）面が基板２表面と平行となるように配向した（０００１）配向膜である。ウルツァイト型薄膜５は、ウルツァイト型結晶の（０００１）面が基板２表面と平行になるように配向した（０００１）配向膜である。
【００１１】
本発明において、金属薄膜４およびウルツァイト型薄膜５はいずれも、面内における結晶方位が相異なる少なくとも２種の結晶粒を含む多結晶膜である。すなわち、これら両薄膜は、（１１１）配向や（０００１）配向の単一配向膜ではあるが、単結晶膜ではない。
【００１２】
本明細書における単一配向膜とは、Ｘ線回折による測定を行ったとき、目的とする面以外のものの反射のピーク強度が目的とする面の最大ピーク強度の１０％以下、好ましくは５％以下である膜である。例えば、（０００１）単一配向膜、すなわちｃ面単一配向膜は、膜の２θ−θＸ線回折で（０００Ｌ）面以外の反射ピークの強度が、（０００Ｌ）面反射の最大ピーク強度の１０％以下、好ましくは５％以下の膜である。なお、本明細書において（０００Ｌ）は、（０００１）や（０００２）などの等価な面を総称する表示である。また、例えば（１１１）単一配向膜は、（ＬＬＬ）面以外の反射ピークの強度が、（ＬＬＬ）面反射の最大ピーク強度の１０％以下、好ましくは５％以下の膜である。なお、（ＬＬＬ）は、（１１１）や（２２２）などの等価な面を総称する表示である。
【００１３】
結晶方位は、結晶格子の向きを表す。単結晶では、すべての結晶格子の向きが同一である。一方、一般的に、無配向の多結晶体では１つの結晶粒内ではすべての結晶格子の向きが同一である（結晶方位が揃っている）が、その結晶方位は、他の結晶粒における結晶方位とは異なる。すなわち、結晶粒単位での結晶方位はランダムである。本発明における金属薄膜４およびウルツァイト型薄膜５は、一般的な多結晶体と同様に結晶粒単位での結晶方位がランダムであってもよいが、同一の結晶方位をもつ複数の結晶粒が存在してもよい。本発明において薄膜が、結晶方位の相異なる少なくとも２種の結晶粒を含むとは、同一の結晶方位をもつ結晶粒をまとめて１種と数えたときに、これが２種以上存在するということである。
【００１４】
金属薄膜４が（１１１）配向膜である場合、ウルツァイト型薄膜５は、その面内の＜１１−２０＞軸と金属薄膜４面内の＜１−１０＞軸とが平行となるように、金属薄膜４上にエピタキシャル成長している。一方、金属薄膜４が（０００１）配向膜である場合、ウルツァイト型薄膜５は、その面内の＜１１−２０＞軸と金属薄膜４面内の＜１１−２０＞軸とが平行となるように、金属薄膜４上にエピタキシャル成長している。すなわち、（１１１）配向の金属薄膜４の特定の結晶粒に注目したとき、その結晶粒の＜１−１０＞軸は、その結晶粒上に成長したウルツァイト型薄膜５の結晶粒の＜１１−２０＞軸と平行になっている。また、（０００１）配向の金属薄膜４の特定の結晶粒に注目したとき、その結晶粒の＜１１−２０＞軸は、その結晶粒上に成長したウルツァイト型薄膜５の結晶粒の＜１１−２０＞軸と平行になっている。
【００１５】
なお、本明細書では、結晶軸をたとえば＜１１−２０＞のように表示するが、この場合の「−２」とは上線を付した２を意味する。また、他の結晶軸や結晶面の表示におけるマイナス符号も、同様な意味である。
【００１６】
金属薄膜４の平均結晶粒径をｄＭで表し、ウルツァイト型薄膜５の平均結晶粒径をｄＷで表したとき、好ましくは
１＜ｄＭ／ｄＷであり、より好ましくは
５≦ｄＭ／ｄＷ、さらに好ましくは
１０≦ｄＭ／ｄＷ
である。後述する製造方法を用いた場合、ｄＷを大きく変更することは困難であり、ｄＷの範囲は、通常、１〜１００ｎｍ、特に５〜５０ｎｍである。一方、ｄＭは、製造条件を制御することにより比較的容易に変更できることがわかった。ｄＭをｄＷよりも大きくすれば、金属薄膜４の大きな結晶粒上に、ウルツァイト型薄膜５の結晶粒が複数存在することになる。これら複数の結晶粒はいずれも、金属薄膜４の前記大きな結晶粒上にエピタキシャル成長しているため、前記複数の結晶粒において、膜面内における結晶軸の配向は同一である。すなわち、前記複数の結晶粒は、全体として１つの結晶（単結晶）と見なすことができるので、ウルツァイト型薄膜５の結晶性は優れたものとなり、電子デバイスとして優れた特性が得られる。
【００１７】
ただし、ｄＭを著しく大きくすることは困難であり、再現性よく実現できる範囲は、通常、
ｄＭ／ｄＷ≦１０００であり、特に
ｄＭ／ｄＷ≦５０
である。
【００１８】
なお、ウルツァイト型薄膜５における前記複数の結晶粒は、膜面内における結晶軸の配向が同一であるにもかかわらず、隣り合う結晶粒との境界は明確である。この境界は透過型電子顕微鏡（ＴＥＭ）において確認できる。また、走査型電子顕微鏡（ＳＥＭ）の二次電子像では、凸状の結晶粒が並び、結晶粒界は溝状に凹んだものとなる。
【００１９】
本明細書における平均結晶粒径は、以下のようにして求める。まず、ＴＥＭ像において、視野面積を視野中の結晶粒の個数で除して、結晶粒１個あたりの平均面積を求める。次いで、この平均面積を有する円を想定し、その直径を求めて平均結晶粒径とする。
【００２０】
前述したように、金属薄膜４は、面内における結晶方位がランダムであってもよいが、本発明では、適切なバッファ層３を設けることにより、以下に説明するように、面内における結晶方位の相異なる結晶粒が２種だけ存在する金属薄膜４を再現性よく形成することができる。
【００２１】
図２および図３では、基板２、バッファ層３、金属薄膜４およびウルツァイト型薄膜５のそれぞれについて、表面原子によって形成される多角形を使って面内における結晶軸の配向を示す。金属薄膜３は、図２では面心立方構造の結晶から構成され、図３では六方最密構造の結晶から構成されている。
【００２２】
基板２の（１００）面とバッファ層３の（００１）面とは、格子定数の相違が小さいため、すなわち前記特開平１１−２６０８３５号公報に記載されている格子の不整合度が小さいため、基板２のＳｉ（１００）面の四角形にバッファ層３の（００１）面の四角形が重なるように、バッファ層３はエピタキシャル成長する。
【００２３】
図２において、バッファ層３の（００１）面と金属薄膜４の（１１１）面とは格子定数の相違が小さいため、バッファ層３の（００１）面の四角形と金属薄膜４の（１１１）面の六角形とが重なるように、金属薄膜４はエピタキシャル成長する。ただし、（１１１）面の六角形の一辺は、（００１）面の四角形の直交する２辺のいずれに対しても整合性が高いため、（１１１）面の六角形は、図示するように向きが２種類となる。すなわち、金属薄膜４は、互いの＜１−１０＞軸同士が直交した２種の結晶粒から構成されることになる。
【００２４】
図３は、金属薄膜４の六角形が（０００１）面であるほかは図２と同じであり、この（０００１）面の六角形も、図２と同様に向きが２種類となる。この場合、金属薄膜４は、互いの＜１１−２０＞軸同士が直交した２種の結晶粒から構成されることになる。
【００２５】
図２および図３に示される２種の結晶粒の個数比は特に限定されないが、通常、全結晶粒中における一方の結晶粒の個数比は０．１〜０．９程度となる。
【００２６】
ウルツァイト型薄膜５の（０００１）面における六角形は、金属薄膜４の（１１１）面の六角形と重なるようにエピタキシャル成長する。したがって、図２においては、金属薄膜４面内の＜１−１０＞軸とウルツァイト型薄膜５面内の＜１１−２０＞軸とが平行となるように、ウルツァイト型薄膜５が金属薄膜４上にエピタキシャル成長する。また、図３においては、金属薄膜４面内の＜１１−２０＞軸とウルツァイト型薄膜５面内の＜１１−２０＞軸とが平行となるように、ウルツァイト型薄膜５が金属薄膜４上にエピタキシャル成長する。
【００２７】
また、図２および図３において、ウルツァイト型薄膜５に含まれる前記２種の結晶粒の一方において、その＜１１−２０＞軸は、基板２のＳｉ（１００）単結晶面内の＜０１０＞軸と平行となり、ウルツァイト型薄膜５に含まれる前記２種の結晶粒の他方において、その＜１１−２０＞軸は、基板２のＳｉ（１００）単結晶面内の＜０１０＞軸と直交している。
【００２８】
なお、実際の膜中においては結晶格子に歪みが生じていることもあるため、本明細書において直交または平行と表現している結晶軸同士であっても、厳密には直交していなかったり平行ではなかったりすることがある。ただし、本発明における直交または平行は、格子歪みなどに起因する直交または平行からの微小なずれを許容する概念とする。
【００２９】
本発明の電子デバイス用基板において、金属薄膜は主に電極として機能する。ＺｎＯやＡｌＮなどのウルツァイト型化合物薄膜を機能膜として利用した電子部品、たとえば、光変調器、薄膜バルク振動子などでは、機能膜の厚さ方向に電界を印加することにより、部品としての諸機能が発現する。このような用途では、機能膜の下側に電極が必要となる。また、ＬＥＤやレーザーダイオード等の発光素子では、高輝度化が重要である。半導体薄膜の高品質化によっても高輝度化は達成可能であるが、素子中に発光光を反射する機能を設ければ、高輝度化を容易に達成できることがある。例えば、反射層として働く薄膜を素子中の適当な位置に配置して、素子外部への発光の放出を助長することが可能である。本発明における金属薄膜は、このような反射層として機能させることができる。また、金属薄膜は、薄膜積層体中において応力を吸収する役割を果たすので、金属薄膜の上に形成される薄膜のクラック発生を防ぐ効果も示す。
【００３０】
また、金属薄膜は、その上に形成される薄膜との間で格子定数を好ましくマッチングさせることにより、結晶性の高い薄膜を形成する役割を果たす。このためには、金属薄膜は結晶性および表面平坦性に優れることが好ましい。
【００３１】
高特性の電子デバイス用基板を製造するためには、金属薄膜４およびウルツァイト型薄膜４が結晶性および表面平坦性に優れるものであることが好ましい。具体的には、金属薄膜４では、Ｘ線回折における面心立方構造（１１１）面または六方最密構造（０００２）面の反射のロッキングカーブの半値幅が３°以下となる程度の結晶性を有していることが好ましく、ウルツァイト型薄膜５では、Ｘ線回折における（０００２）面の反射のロッキングカーブの半値幅が３°以下となる程度の結晶性を有していることが好ましい。
【００３２】
金属薄膜４およびウルツァイト型薄膜５におけるロッキングカーブの半値幅の下限値は特になく、小さいほど好ましいが、現在のところ、ロッキングカーブの半値幅の下限値は、一般に０．５°程度である。
【００３３】
なお、薄膜の表面を研磨して、平坦性を向上させてもよい。研磨には、アルカリ溶液等を用いる化学的研磨、コロイダルシリカ等を用いる機械的研磨、化学的研磨と機械的研磨との併用などを利用すればよい。
【００３４】
金属薄膜４は、Ｐｔ、Ａｕ、Ｉｒ、Ｏｓ、Ｒｅ、Ｐｄ、ＲｈおよびＲｕの少なくとも１種を主成分とすることが好ましく、これらの金属の単体またはこれらの金属を含む合金から構成されることが好ましい。なお、Ｐｔ、Ａｕ、Ｉｒ、ＰｄおよびＲｈは面心立方構造となり、Ｏｓ、ＲｅおよびＲｕは六方最密構造となる。
【００３５】
金属薄膜の厚さは用途により異なるが、好ましくは５〜５００ｎｍ、より好ましくは５０〜２５０ｎｍであり、結晶性、表面性を損なわない程度に薄いことが好ましい。より具体的には、反射鏡として十分に機能させるためには、厚さを３０ｎｍ以上とすることが好ましく、１００ｎｍ以下の厚さで十分な反射能が得られる。また、電極として十分に機能させるためには、厚さを５０〜５００ｎｍとすることが好ましい。
【００３６】
ウルツァイト型薄膜５の組成は特に限定されず、目的とする電子デバイス用基板に必要な特性が得られるように適宜決定すればよい。例えば、組成によって格子定数および熱膨張係数を調整することが可能なので、電子デバイス用基板上に形成する薄膜の格子定数や熱膨張係数に応じた組成を選択すればよい。ただし、好ましくは、以下に説明するＡｌＧａＩｎＮ型薄膜またはＺｎＯ型薄膜からウルツァイト型薄膜５を構成する。
【００３７】
ＡｌＧａＩｎＮ型薄膜は、Ａｌ、ＧａおよびＩｎから選択される少なくとも１種とＮとを主成分とする。その組成は特に限定されないが、実質的にＧａｘＩｎｙＡｌ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｘ＋ｙ≦１）で表される組成を有することが好ましい。ＡｌＧａＩｎＮ型薄膜は、ｎ型やｐ型の半導体膜であってもよい。半導体化した場合には、窒化物半導体装置の一部として利用することができる。半導体化を行う場合には、例えばＳｉやＭｇなど、ＧａｘＩｎｙＡｌ１−ｘ−ｙＮの半導体化において公知のドーピング元素を添加すればよい。また、Ｐ−Ｎ接合やダブルヘテロ接合をもつように多層化した構成としてもよい。ＺｎＯ型薄膜は、酸化亜鉛を主成分とし、好ましくは実質的にＺｎＯから構成される。ＺｎＯ型薄膜にＬｉを添加すると、抵抗が高くなったり強誘電性が現れたりするため、必要に応じＬｉまたはＬｉの酸化物を添加してもよい。
【００３８】
ウルツァイト型薄膜５の厚さは、好ましくは５ｎｍ〜５０μｍ、より好ましくは０．１〜１０μｍである。ウルツァイト型薄膜５が薄すぎると、用途によっては高特性の電子デバイス用基板が得られなくなる。一方、ウルツァイト型薄膜５が厚すぎると、生産性が低くなる。なお、本発明の電子デバイス用基板をＳＡＷ素子用の基板に適用する場合、ウルツァイト型薄膜５を伝搬する弾性表面波が伝搬速度の遅いＳｉ基板の影響を受けないように、ウルツァイト型薄膜５の厚さを３μｍ程度以上とすることが好ましい。
【００３９】
ウルツァイト型薄膜５は、組成の異なる２種以上の薄膜を積層したものであってもよく、厚さ方向において組成が徐々に変化する傾斜構造膜であってもよい。
【００４０】
バッファ層３
バッファ層３の組成および結晶性は、その上にどのような金属薄膜４を形成するかによって適宜選択する。
【００４１】
金属薄膜４を、面内における結晶方位がランダムな多結晶膜とする場合には、ＳｉＯ２などの酸化ケイ素、Ｓｉ３Ｎ４などの窒化ケイ素、Ａｌ２Ｏ３などの酸化アルミニウム、または、ＡｌＮなどの窒化アルミニウムからバッファ層３を構成すればよい。また、バッファ層３の構成材料としては、これらの酸化物および窒化物から選択される２種以上の化合物を含有する酸化物、窒化物または酸窒化物を用いてもよい。このうち窒化アルミニウムは結晶質であることが好ましく、そのほかの化合物は非晶質であることが好ましい。
【００４２】
金属薄膜４を、図２および図３に示されるように、面内における結晶方位の相異なる２種の結晶粒から構成する場合には、酸化ジルコニウムを主成分とするバッファ層３を設けることが好ましい。
【００４３】
酸化ジルコニウムを主成分とするバッファ層は、ＺｒＯ２などの酸化ジルコニウムだけから構成することが最も好ましいが、希土類元素の酸化物を含有する安定化ジルコニアであってもよい。本明細書において希土類元素とは、ランタノイド、ＳｃおよびＹから選択される元素である。
【００４４】
希土類元素の酸化物は、Ｙｂ２Ｏ３、Ｔｍ２Ｏ３、Ｅｒ２Ｏ３、Ｙ２Ｏ３、Ｈｏ２Ｏ３、Ｇｄ２Ｏ３、Ｄｙ２Ｏ３、Ｔｂ２Ｏ３、Ｐｒ２Ｏ３、Ｎｄ２Ｏ３、ＣｅＯ２、Ｅｕ２Ｏ３、Ｓｍ２Ｏ３、Ｌａ２Ｏ３、Ｓｃ２Ｏ３およびＬｕ２Ｏ３から少なくとも１種を選択することが好ましく、その上に形成される薄膜に対する格子定数のマッチングを考慮すると、Ｙｂ２Ｏ３、Ｓｃ２Ｏ３およびＬｕ２Ｏ３から少なくとも１種を選択することがより好ましい。希土類元素を２種以上含むとき、その比率は任意である。
【００４５】
酸化ジルコニウムを主成分とするバッファ層３は、化学量論組成の酸化物から構成されることが好ましいが、化学量論組成から偏倚していてもよい。
【００４６】
ＺｒＯ２は、高温から室温にかけて立方晶→正方晶→単斜晶と相転移を生じる。立方晶を安定化するために希土類元素を添加したものが、安定化ジルコニアである。Ｚｒ１−ｘＲｘＯ２−δ膜の結晶性はｘの範囲に依存する。Ｊｐｎ．　Ｊ．　Ａｐｐｌ．　Ｐｈｙｓ．　２７　（８）Ｌ１４０４−Ｌ１４０５　（１９８８）に報告されているように、ｘが０．２未満である組成域では正方晶または単斜晶の結晶になる。
【００４７】
図２および図３に示される結晶方位をもつ金属薄膜４を形成するためには、酸化ジルコニウムを主成分とするバッファ層を、単斜晶または正方晶であって、その（００１）面が基板２と平行に配向した（００１）配向膜として形成することが好ましく、特に単斜晶（００１）配向膜として形成することが好ましい。
【００４８】
酸化ジルコニウムを主成分とするバッファ層では、酸化ジルコニウムの純度が高いほど絶縁抵抗も高くなり、リーク電流も小さくなることから、絶縁特性を必要とする場合には酸化ジルコニウムの純度は高いほうが好ましい。薄膜中の酸素を除く構成元素中におけるＺｒの比率は、好ましくは９３ｍｏｌ％超、より好ましくは９５ｍｏｌ％以上、さらに好ましくは９８ｍｏｌ％以上、最も好ましくは９９．５ｍｏｌ％以上である。高純度の酸化ジルコニウム薄膜において、酸素およびＺｒを除く構成元素は、通常、希土類元素やＰなどである。なお、Ｚｒの比率の上限は、現在のところ９９．９９ｍｏｌ％程度である。また、現在の高純度化技術ではＺｒＯ２とＨｆＯ２との分離は難しいので、ＺｒＯ２の純度は、通常、Ｚｒ＋Ｈｆでの純度を指している。したがって、本明細書におけるＺｒＯ２の純度は、ＨｆとＺｒとを同元素とみなして算出された値であるが、ＨｆＯ２は本発明におけるバッファ層においてＺｒＯ２と全く同様に機能するため、問題はない。
【００４９】
酸化ジルコニウムを主成分とするバッファ層には、特性改善のために添加物を導入してもよい。例えば、ＣａやＭｇなどのアルカリ土類元素をドーピングすると、膜のピンホールが減少し、リークを抑制することができる。また、ＡｌおよびＳｉは、膜の抵抗率を向上させる効果がある。さらに、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉなどの遷移元素は、膜中において不純物による準位（トラップ準位）を形成することができ、この準位を利用することにより導電性の制御が可能になる。
【００５０】
酸化ジルコニウムを主成分とするバッファ層の好ましい厚さは、好ましくは５〜５００ｎｍ、より好ましくは１０〜５０ｎｍである。このバッファ層が薄すぎたり厚すぎたりすると、結晶性、表面性および絶縁性のすべてを同時に満足することが困難となる。一方、そのほかのバッファ層、すなわち、酸化ケイ素などから構成される前記したバッファ層の厚さも、表面性および絶縁性を考慮して、酸化ジルコニウムを主成分とするバッファ層と同程度とすることが好ましい。
【００５１】
なお、バッファ層は、組成の異なる２種以上の薄膜を２層以上積層した積層体であってもよく、厚さ方向において組成が徐々に変化する傾斜構造膜であってもよい。積層体からなるバッファ層としては、たとえば、酸化ケイ素薄膜と窒化アルミニウム薄膜とを２層または３層以上交互に積層したものや、窒化ケイ素薄膜と窒化アルミニウム薄膜とを２層または３層以上交互に積層したものが挙げられる。これらの積層構造バッファ層において、各薄膜の積層順は特に限定されない。このような積層構造とすることで、薄膜振動子に用いた場合に、バッファ層を音響反射膜として機能させることができる。この場合、バッファ層を構成する各薄膜の厚さは、反射させるべき音波の波長の１／４程度とすることが好ましい。
【００５２】
基板２
基板２の表面は、Ｓｉ単結晶の（１００）面から構成される。基板２全体がＳｉ（１００）単結晶から構成されていてもよく、基板２の表面付近だけがＳｉ（１００）単結晶から構成されていてもよい。条件によっては基板上に形成される各種薄膜にクラックが生じる場合があるが、基板の厚さを好ましくは１０〜１００μｍ程度、より好ましくは２５〜７５μｍ程度と薄くすることにより、このようなクラックの発生を抑えることができる。
【００５３】
本発明で用いるＳｉ単結晶基板は、サファイア基板やＳｉＣ単結晶基板に比べ安価であるため、安価な電子デバイス用基板が実現できる。
【００５４】
電子デバイス
本発明の電子デバイス用基板は、そのままで、または、ウルツァイト型薄膜５上に第２の金属薄膜６を設けることで、ＬＥＤやレーザーダイオードのほか、前述したように、不揮発性メモリ、赤外線センサ、光変調器、光スイッチ、ＯＥＩＣ、ＳＱＵＩＤ、ジョセフソン素子、超伝導トランジスタ、電磁波センサ、超伝導配線ＬＳＩ、ＳＡＷ素子、コンボルバ、コリメータ、メモリ素子、イメージスキャナ、薄膜バルク共振器、各種フィルタなどの様々なデバイスに適用可能である。
【００５５】
薄膜バルク振動子
Ｓｉ基板上に圧電膜等の機能膜を設けた電子デバイスの一例として、薄膜バルク振動子の構成例を図５に示す。
【００５６】
図５に示す薄膜バルク振動子は、Ｓｉ（１００）単結晶からなり、ビアホール１が形成された基板２を有し、基板２上に、バッファ層３、金属薄膜（下部電極）４、ウルツァイト型薄膜（圧電膜）５および第２の金属薄膜（上部電極）６をこの順で設けたものである。ビアホール１は、図中下面側からＳｉ（１００）単結晶を異方性エッチングすることにより形成したものであり、このビアホール１により、その上に積層された薄膜がダイヤフラムを構成している。基板２の下面は、ダイボンド剤１０によりパッケージ１１の底面に接着され、パッケージ１１の上部は蓋１３により封止されている。なお、この構造は、基板上に各薄膜を形成し、エッチング加工した後、ダイシング装置を用いてチップに分割し、このチップをパッケージに接着することにより作製した。パッケージ１１内には、外部と連絡する外部接続端子Ａ、Ｂが存在し、これらは、ワイヤ１２を介して金属薄膜４、第２の金属薄膜６とそれぞれ電気的に接続している。
【００５７】
基板２は、ビヤホール１をＳｉ単結晶の異方性エッチングにより形成する必要上、基板表面と平行に立方晶（１００）面が配向したＳｉ（１００）単結晶から構成される。
【００５８】
窒化物半導体装置
本発明において、半導体化したウルツァイト型窒化物をウルツァイト型薄膜５に用いれば、窒化物半導体薄膜を有する半導体基板を提供できる。
【００５９】
本発明の電子デバイス用基板を窒化物半導体装置に適用する場合、窒化物からなるウルツァイト型薄膜を半導体化する構成とすることが好ましいが、必要に応じ、ウルツァイト型薄膜上に窒化物半導体層を形成する構成としてもよい。そして、さらに電極などを付加して窒化物半導体装置を構成する。
【００６０】
窒化物からなるウルツァイト型薄膜上にさらに窒化物半導体層を設ける理由は、以下のとおりである。窒化物からなるウルツァイト型薄膜を形成する際に、基板温度が高いと成長核を均一に形成することが比較的難しくなるため、良好な表面性が得られにくくなる。一方、基板温度が低いと、成長核が均一に形成されても結晶性を良好とすることが比較的難しくなる。したがって、単一の窒化物薄膜からなるウルツァイト型薄膜において、良好な表面性と高結晶性とを両立させることが困難な場合には、窒化物からなるウルツァイト型薄膜を比較的低温で形成して下地とした後、その上に窒化物半導体層を比較的高温で形成すればよい。この場合において、ウルツァイト型薄膜と窒化物半導体層とは組成が異なっていてもよく、同じであってもよい。
【００６１】
窒化物半導体層は、半導体化したＡｌＧａＩｎＮ型薄膜と同様に形成することができる。窒化物半導体層の厚さは、その機能によっても異なるが、通常、２ｎｍ〜５μｍ程度とすることが好ましい。
【００６２】
本発明の電子デバイス用基板を利用した窒化物半導体装置の用途は特に限定されず、窒化物半導体層の高結晶性および平坦性を利用した各種用途に好ましく適用できる。具体的には、例えば、１層の窒化物半導体層上にショットキー電極を形成してショットキーダイオードを構成したり、複数の窒化物半導体層を設けてｐｎ接合を形成し、ダイオード、トランジスタ、太陽電池等を構成したり、さらに活性層を設けて発光ダイオードを構成したり、共振構造としてレーザーダイオードを構成したりすることができる。
【００６３】
製造方法
本発明の電子デバイス用基板を製造するに際し、各薄膜の形成方法は特に限定されないが、バッファ層および金属薄膜の形成には、本出願人による特開平８−１０９０９９号公報に記載された方法に準じて蒸着法を用いることが好ましい。また、ウルツァイト型薄膜の形成には、スパッタリング法、ＭＯＶＰＥ（有機金属気相成長）法またはＭＢＥ（分子線エピタキシー）法を用いることが好ましく、特に、スパッタリング法を用いることが好ましい。ＭＯＶＰＥ法では基板温度を１０００℃程度と高くする必要があるが、本発明者らの実験によれば、スパッタリング法では、基板を外部から加熱しなくても高結晶性のウルツァイト型薄膜の形成が可能であることがわかった。ただし、結晶性をより高くするためには、基板を２００℃以上の温度まで加熱することが好ましい。なお、基板の加熱温度の上限は特にないが、通常の加熱手段である電気ヒータを用いる場合、８００℃を超える温度まで基板を加熱することは困難であり、また、８００℃を超える温度まで基板を加熱してもウルツァイト型薄膜の結晶性は顕著には向上しないので、基板の加熱温度は８００℃を超える必要はない。また、スパッタリング法はＭＯＶＰＥ法と異なり、薄膜の内部応力を多種類の条件、例えばガス圧、基板−ターゲット間距離、入力パワーなどによって自在に制御できるので、内部応力を小さくすることが容易である。
【００６４】
本発明において、金属薄膜４の平均結晶粒径ｄＭを大きくすることにより前記ｄＭ／ｄＷを大きくするため、および、図２および図３に示すように、面内における結晶方位の相異なる２種の結晶粒を形成するためには、金属薄膜４を、以下に説明する条件下で形成することが望ましい。
【００６５】
この条件としては、まず、金属薄膜４を蒸着法により形成するに際し、形成初期に、真空槽中に酸素プラズマを導入することである。酸素プラズマの導入は、たとえば、酸素ガスを真空槽中に導入するとともに、真空槽内に高周波電界を印加することで行うことができる。酸素プラズマを導入する期間は、形成開始時（膜厚がゼロのとき）から膜厚が１〜５０ｎｍとなるまでの間、特に５〜２０ｎｍとなるまでの間とすることが好ましい。ただし、酸素プラズマ導入期間を上記のように制御しても、金属薄膜４の膜厚（最終膜厚）が薄い場合には金属薄膜４に混入する酸素量が多くなりすぎて好ましくないため、酸素プラズマ導入終了時の膜厚が、最終膜厚の５０％を超えないように、特に２０％を超えないように、酸素プラズマ導入期間を制御することが好ましい。蒸着時の酸素プラズマの導入量は、酸素ガスの導入量で表して１〜１００ｓｃｃｍ、特に５〜５０ｓｃｃｍとすることが好ましい。酸素導入期間が短すぎたり酸素プラズマ導入量が少なすぎたりすると、所望の金属薄膜が得られにくい。一方、酸素導入期間が長すぎたり酸素プラズマ導入量が多すぎたりすると、金属薄膜に酸素が多量に混入し、良好な特性が得られなくなる。
【００６６】
また、金属薄膜４を蒸着法により形成する際の基板温度は、好ましくは３００〜８００℃、より好ましくは５００〜６００℃である。基板温度が低すぎると、良好な結晶性をもつ金属薄膜が得られなくなったり、金属薄膜とバッファ層との密着性が悪化したりする。一方、基板温度が高すぎると、金属薄膜の表面性が悪化したり、ピンホールが発生したりする。
【００６７】
また、金属薄膜の成膜速度は、好ましくは０．０１〜１ｎｍ／ｓ、より好ましくは０．０２〜０．１ｎｍ／ｓである。成膜速度が遅すぎると、残留ガス等による金属薄膜中へのコンタミネーションが生じやすくなることや、金属薄膜の形成に長時間を要して製造時のスループットが低下することなどの問題が起こる。一方、成膜速度が速すぎると、金属薄膜の結晶性が悪化したり、結晶粒径が小さくなりすぎたりする。
【００６８】
【実施例】
以下、本発明の具体的実施例を示し、本発明をさらに詳細に説明する。
【００６９】
実施例１
表面が（１００）面となるように切断、鏡面研磨したＳｉ単結晶からなる厚さ２５０μｍ、抵抗率１０００Ω・ｃｍのＳｉ（１００）基板２を準備し、その表面を、４０％フッ化アンモニウム水溶液によりエッチング洗浄した。この基板２上に、ＺｒＯ２からなるバッファ層３、Ｐｔからなる金属薄膜４およびＡｌＮからなるウルツァイト型薄膜５を以下の手順で形成し、電子デバイス用基板サンプルを得た。
【００７０】
まず、図４に示す蒸着装置１０１を用い、その真空槽１０１ａ内に設置された、回転軸１０４およびモータ１０５による回転機構と、ヒータ１０６による加熱機構とを備えた基板ホルダ１０３に、基板２を固定し、真空槽内を６×１０−４Ｐａまで油拡散ポンプにより排気した。次に、基板洗浄面をＳｉ酸化物により保護するために、まず、基板を２０ｒｐｍで回転させ、酸化性ガス供給装置１０７の酸化性ガス供給ノズル１０８から、酸素を基板付近に２５ｃｃ／分の割合で導入しながら、６００℃に加熱した。これにより熱酸化が生じて、基板表面に厚さ約１ｎｍのＳｉ酸化物層が形成された。
【００７１】
次に、基板２を９００℃に加熱し、２０ｒｐｍで回転させると共にノズル１０８から酸素ガスを２５ｃｃ／分の割合で導入しながら、Ｚｒ蒸発部１０９から金属Ｚｒを蒸発させて基板２表面に供給した。これにより、前工程で形成したＳｉ酸化物の還元とバッファ層３の形成とを行った。このバッファ層３の厚さは、１０ｎｍとした。
【００７２】
次に、バッファ層３を表面に有する基板２を６００℃に加熱し、２０ｒｐｍで回転させながら、厚さ１５０ｎｍの金属薄膜４を蒸着法により形成した。蒸着に際しては、蒸着開始時から膜厚が１０ｎｍとなるまで、酸素ガス流量１０ｓｃｃｍ、ＲＦ出力１００Ｗで酸素プラズマを導入した。なお、金属薄膜４の成膜速度は、０．０６ｎｍ／ｓとした。
【００７３】
次に、金属薄膜４上に、Ａｒ＋Ｎ２雰囲気中におけるＲＦマグネトロンスパッタリング法を用いて厚さ１．７μｍのウルツァイト型薄膜５を形成した。ターゲットには金属Ａｌを用い、基板温度は２００℃とした。
【００７４】
得られたサンプルにおける各薄膜の結晶性を、Ｘ線回折により評価した。サンプルのθ−２θＸ線回折の結果を図７に示す。図７では、基板２に由来するＳｉの回折線を除き、ＡｌＮ（０００２）、Ｐｔ（１１１）およびＺｒＯ２（００２）の各面の面間隔に相当する回折線だけが認められる。この結果から、バッファ層３はＺｒＯ２（００１）単一配向膜、金属薄膜４はＰｔ（１１１）単一配向膜、ウルツァイト型薄膜５はＡｌＮ（０００１）単一配向膜であることがわかる。
【００７５】
図８にＰｔ（１１１）のＸ線ロッキングカーブを、図９にＡｌＮ（０００２）のＸ線ロッキングカーブをそれぞれ示す。ロッキングカーブの半値幅は、Ｐｔからなる金属薄膜４が０．６２°、ＡｌＮからなるウルツァイト型薄膜５が１．２°であり、これらがともに配向性の高い膜であることがわかる。
【００７６】
サンプルを作製する際に、各薄膜形成後に反射高速電子線回折（ＲＨＥＥＤ：Ｒｅｆｌｅｃｔｉｏｎ　Ｈｉｇｈ　Ｅｎｅｒｇｙ　Ｅｌｅｃｔｒｏｎ　Ｄｉｆｆｒａｃｔｉｏｎ）による評価を行った。ＲＨＥＥＤ評価は、膜面内における結晶軸の配向の指標となる。図１０に、ＡｌＮからなるウルツァイト型薄膜５のＲＨＥＥＤパターンを示す。図１０に示すパターンは、電子線がＡｌＮ単結晶の（０００１）面に対して［２−１−１０］方向から入射したときのパターンと、［１０−１０］方向から入射したときのパターンとが重なったものである。図１０に示すＲＨＥＥＤパターンは、Ｓｉ（１００）基板２のＳｉ［０１０］と等価な方向およびそこから３０°回転させた方向で観察された。また、Ｐｔからなる金属薄膜４のＲＨＥＥＤパターンでは、Ｐｔ（１１１）面に対して［１−１０］方向と［１１−２］方向から電子線を入射させたときのパターンとが重なったパターンが、Ｓｉ［０１０］と等価な方向およびそこから３０°回転させた方向で観察された。この結果から、このサンプルにおける基板および各薄膜の面内における結晶方位は、図４に示すものとなっていることがわかった。図４における結晶方位は、図２におけるそれと等価である。
【００７７】
作製したサンプルの金属薄膜４をその上面から撮影したＴＥＭ像を、図１１に示す。図１１から、金属薄膜４が、粒径２００ｎｍ程度の結晶粒から構成された多結晶膜であることがわかる。
【００７８】
ウルツァイト型薄膜５形成後にその上面から撮影したＳＥＭ像を、図１２に示す。図１２では、膜表面に、径が数十ナノメートルの粒状の凸部が認められ、隣り合う凸部の間は溝状に凹んでいる。図１２から、ウルツァイト型薄膜５は、面内における粒径が数十ナノメートルの結晶粒から構成された多結晶膜であることがわかる。ウルツァイト型薄膜５形成後にその上面から撮影したＴＥＭ像を、図１３に示す。図１３では、径１０〜２０ｎｍ程度の六角形が連なった模様が見られる。この結果と、図１２に示すＳＥＭ像とから、ウルツァイト型薄膜５は、粒径１０〜２０ｎｍ程度の結晶粒から構成されていることがわかる。
【００７９】
金属薄膜４の平均結晶粒径ｄＭとウルツァイト型薄膜５の平均結晶粒径ｄＷとを前記した手順で求め、ｄＭ／ｄＷを算出したところ、
ｄＭ＝１９４ｎｍ、
ｄＷ＝１０．６ｎｍ、
ｄＭ／ｄＷ＝１８．３
であった。
【００８０】
なお、図１３に示すウルツァイト型薄膜５のＴＥＭ像では、右下にモアレ模様の帯が見られ、ここを境にして格子の方向が３０°ずれている。この帯は、下地であるＰｔ結晶粒の境界に相当し、この境界を挟んで下地のＰｔ結晶の面内方位が３０°ずれているものと考えられる。ＡｌＮの結晶粒は、より大きなＰｔ結晶粒上にエピタキシャル成長しており、一つのＰｔ結晶粒上に存在するすべてのＡｌＮ結晶粒は、面内の方位がほぼ一致するように成長している。
【００８１】
また、図１３では、隣り合い、かつ面内方位が同じである結晶粒の間に、格子の歪みや欠陥が見られる。これらは、ＡｌＮのそれぞれの結晶粒が柱状に成長する際に、隣接する結晶粒同士が周期性が僅かにずれた状態で結合する結果として現れる歪みに起因していると考えられる。
【００８２】
実施例２
基板２上に、バッファ層３、金属薄膜（下部電極）４およびウルツァイト型薄膜（圧電膜）５を実施例１と同様にして形成し、その上に、Ａｌからなる厚さ３００ｎｍの第２の金属薄膜（上部電極）６をスパッタリング法により形成することにより、薄膜バルク振動子を作製した。基板２には、ＫＯＨ溶液による異方性エッチングによりビアホールを形成した。
【００８３】
この薄膜バルク振動子の特性を測定したところ、共振周波数ｆｒが１．７８６ＧＨｚ、反共振周波数ｆａが１．８３５ＧＨｚ、実効的電気機械結合係数（ｆａ２−ｆｒ２）／ｆｒ２が５．５％、共振・反共振のインピーダンス差が約５０ｄＢである良好な共振特性が得られた。この実効的電気機械結合係数は、単結晶ＡｌＮの材料定数から計算によって求めた値である６％に近いものである。
【００８４】
実施例３
表面が（１００）面となるように切断、鏡面研磨したＳｉ単結晶からなる厚さ２５０μｍ、抵抗率５００Ω・ｃｍのＳｉ（１００）基板２を準備し、洗浄した後、厚さ１．４μｍのＡｌＮ膜と厚さ０．８μｍのＳｉＯ２膜とをこの順で交互に繰り返し積層し、さらに厚さ５０ｎｍのＡｌＮ膜を１層形成することにより、合計９層の膜からなるバッファ層３を得た。各膜はスパッタリング法により形成した。バッファ層３において、ＳｉＯ２膜は非晶質膜であり、ＡｌＮ膜はｃ軸配向膜であることがＸ線回折より確認された。このバッファ層３上に、Ｐｔからなる厚さ１５０ｎｍの金属薄膜４およびＺｎＯからなる厚さ０．８μｍのウルツァイト型薄膜５を形成して、電子デバイス用基板サンプルとした。金属薄膜４は、基板温度６００℃、成膜速度０．０６ｎｍ／ｓで蒸着法により形成した。ウルツァイト型薄膜５は、Ａｒ＋Ｏ２雰囲気中におけるＲＦマグネトロンスパッタリング法を用い、ターゲットをＺｎＯとして、基板加熱は行わずに形成した。
【００８５】
このサンプルについて、Ｘ線回折、ＲＨＥＥＤおよびＴＥＭにより結晶構造の解析を行ったところ、金属薄膜４およびウルツァイト型薄膜５は、それぞれ（１１１）単一配向および（０００１）単一配向の多結晶膜であり、また、金属薄膜４面内の＜１−１０＞軸とウルツァイト型薄膜５面内の＜１１−２０＞とが平行であることが確認された。ウルツァイト型薄膜５において、ＺｎＯ（０００２）のロッキングカーブの半値幅は２．５°であり、高結晶性の膜であることが確認された。また、金属薄膜４およびウルツァイト型薄膜５の結晶粒径をＴＥＭおよびＳＥＭにより測定したところ、
ｄＭ＝２００ｎｍ、
ｄＷ＝１９ｎｍ、
ｄＭ／ｄＷ＝１０．５
であった。
【００８６】
実施例４
基板２上に、バッファ層３、金属薄膜（下部電極）４およびウルツァイト型薄膜（圧電膜）５を実施例３と同様にして形成し、その上にＡｌからなる厚さ３００ｎｍの第２の金属薄膜（上部電極）６をスパッタリング法により形成することにより、薄膜バルク振動子を作製した。この構造では、ＡｌＮ膜とＳｉＯ２膜との積層体からなるバッファ層３が音響反射膜として機能するため、ビアホールは形成しなかった。
【００８７】
この薄膜バルク振動子の特性を測定したところ、共振周波数ｆｒが２．０ＧＨｚ、反共振周波数ｆａが２．０６ＧＨｚ、実効的電気機械結合係数（ｆａ２−ｆｒ２）／ｆｒ２が６．０％、共振・反共振のインピーダンス差が約５０ｄＢである良好な共振特性が得られた。この実効的電気機械結合係数は、単結晶ＺｎＯの材料定数から計算によって求めた値に近いものであった。
【００８８】
【発明の効果】
本発明では、多結晶膜である金属薄膜上に、ウルツァイト型化合物をエピタキシャル成長させて結晶性の良好な多結晶ウルツァイト型薄膜を形成できる。金属薄膜は、電子デバイス中において電極層や反射層として利用できるので、本発明では、電子デバイスに、その特性低下を招くことなく電極層や反射層を組み込むことができる。
【図面の簡単な説明】
【図１】本発明の電子デバイスの構成例を示す断面図である。
【図２】本発明の電子デバイス用基板において、基板およびその上に形成される各薄膜の面内における結晶方位を示す模式図である。
【図３】本発明の電子デバイス用基板において、基板およびその上に形成される各薄膜の面内における結晶方位を示す模式図である。
【図４】本発明の電子デバイス用基板において、基板およびその上に形成される各薄膜の面内における結晶方位を示す模式図である。
【図５】薄膜バルク振動子の構成例を示す断面図である。
【図６】本発明の電子デバイス用基板の製造に用いられる蒸着装置の一例を示す図である。
【図７】実施例で作製したＳｉ（１００）／ＺｒＯ２／Ｐｔ／ＡｌＮ積層構造のθ−２θＸ線回折の結果を示す回折線図である。
【図８】実施例で作製したＳｉ（１００）／ＺｒＯ２／Ｐｔ／ＡｌＮ積層構造におけるＰｔ（１１１）のＸ線ロッキングカーブである。
【図９】実施例で作製したＳｉ（１００）／ＺｒＯ２／Ｐｔ／ＡｌＮ積層構造におけるＡｌＮ（０００２）のＸ線ロッキングカーブである。
【図１０】結晶構造を示す図面代用写真であって、実施例で作製したＳｉ（１００）／ＺｒＯ２（００１）／Ｐｔ（１１１）／ＡｌＮ（０００１）積層構造におけるＡｌＮ（０００１）のＲＨＥＥＤパターンであり、電子線の入射方向はＳｉ［０１０］方向である。
【図１１】結晶構造を示す図面代用写真であって、実施例で作製したＳｉ（１００）／ＺｒＯ２（００１）／Ｐｔ（１１１）積層構造におけるＰｔ（１１１）を、上面から撮影したＴＥＭ像である。
【図１２】結晶構造を示す図面代用写真であって、実施例で作製したＳｉ（１００）／ＺｒＯ２（００１）／Ｐｔ（１１１）／ＡｌＮ（０００１）積層構造におけるＡｌＮ（０００１）を、上面から撮影したＳＥＭ像である。
【図１３】結晶構造を示す図面代用写真であって、実施例で作製したＳｉ（１００）／ＺｒＯ２（００１）／Ｐｔ（１１１）／ＡｌＮ（０００１）積層構造におけるＡｌＮ（０００１）を、上面から撮影したＴＥＭ像である。
【符号の説明】
２　基板
３　バッファ層
４　金属薄膜
５　ウルツァイト型薄膜
６　第２の金属薄膜

Claims (12)

  1. 少なくとも表面がＳｉ（１００）単結晶からなる基板上に、面心立方構造または六方最密構造を有する金属薄膜と、ウルツァイト型結晶構造を有するウルツァイト型薄膜をこの順で有し、
    金属薄膜は、面心立方構造の（１１１）面が基板表面と平行となるように配向した（１１１）配向膜であるか、六方最密構造の（０００１）面が基板表面と平行となるように配向した（０００１）配向膜であり、
    ウルツァイト型薄膜は、（０００１）面が基板表面と平行になるように配向した（０００１）配向膜であり、
    金属薄膜およびウルツァイト型薄膜は、面内における結晶方位が相異なる少なくとも２種の結晶粒を含む多結晶膜であり、
    金属薄膜が（１１１）配向膜である場合、金属薄膜面内の＜１−１０＞軸とウルツァイト型薄膜面内の＜１１−２０＞軸とが平行となるように、ウルツァイト型薄膜が金属薄膜上にエピタキシャル成長しており、
    金属薄膜が（０００１）配向膜である場合、金属薄膜面内の＜１１−２０＞軸とウルツァイト型薄膜面内の＜１１−２０＞軸とが平行となるように、ウルツァイト型薄膜が金属薄膜上にエピタキシャル成長している電子デバイス用基板。
  2. 金属薄膜は、面内における結晶方位の相異なる２種の結晶粒を含み、
    金属薄膜が（１１１）配向膜である場合、前記２種の結晶粒はそれぞれの＜１−１０＞軸同士が直交しており、
    金属薄膜が（０００１）配向膜である場合、前記２種の結晶粒はそれぞれの＜１１−２０＞軸同士が直交している請求項１の電子デバイス用基板。
  3. 基板と金属薄膜との間にバッファ層が存在し、このバッファ層は、その（００１）面が基板と平行となり、かつ、面内の＜１００＞軸が基板のＳｉ（１００）単結晶面内の＜０１０＞軸と平行となるようにエピタキシャル成長している請求項２の電子デバイス用基板。
  4. 金属薄膜が（１１１）配向膜である場合、金属薄膜に含まれる前記２種の結晶粒の一方において、その＜１−１０＞軸がバッファ層面内の＜１００＞軸と平行であり、前記２種の結晶粒の他方において、その＜１−１０＞軸がバッファ層面内の＜０１０＞軸と平行であり、
    金属薄膜が（０００１）配向膜である場合、金属薄膜に含まれる前記２種の結晶粒の一方において、その＜１１−２０＞軸がバッファ層面内の＜１００＞軸と平行であり、前記２種の結晶粒の他方において、その＜１１−２０＞軸がバッファ層面内の＜０１０＞軸と平行である請求項３の電子デバイス用基板。
  5. ウルツァイト型薄膜に含まれる前記２種の結晶粒の一方において、その＜１１−２０＞軸が、基板のＳｉ（１００）単結晶面内の＜０１０＞軸と平行であり、ウルツァイト型薄膜に含まれる前記２種の結晶粒の他方において、その＜１１−２０＞軸が、基板のＳｉ（１００）単結晶面内の＜０１０＞軸と直交している請求項４の電子デバイス用基板。
  6. バッファ層が酸化ジルコニウムを主成分とする請求項３〜５のいずれかの電子デバイス用基板。
  7. 金属薄膜の平均結晶粒径がウルツァイト型薄膜の平均結晶粒径よりも大きい請求項１〜６のいずれかの電子デバイス用基板。
  8. 金属薄膜は、Ｐｔ、Ａｕ、Ｉｒ、Ｏｓ、Ｒｅ、Ｐｄ、ＲｈおよびＲｕの少なくとも１種を主成分とする請求項１〜７のいずれかの電子デバイス用基板。
  9. ウルツァイト型薄膜は、Ａｌ、ＧａおよびＩｎから選択される少なくとも１種とＮとを主成分とするＡｌＧａＩｎＮ型薄膜であるか、酸化亜鉛を主成分とするＺｎＯ型薄膜である請求項１〜８のいずれかの電子デバイス用基板。
  10. 金属薄膜は、Ｘ線回折における（１１１）面または（０００２）面の反射のロッキングカーブの半値幅が３°以下である請求項１〜９のいずれかの電子デバイス用基板。
  11. 請求項１〜１０のいずれかの電子デバイス用基板のウルツァイト型薄膜上に、第２の金属薄膜を有し、ウルツァイト型薄膜を挟む一対の金属薄膜が電極として機能する電子デバイス。
  12. ウルツァイト型薄膜が圧電性を有するものであり、薄膜バルク振動子として機能する請求項１１の電子デバイス。
JP2002254790A 2002-08-30 2002-08-30 電子デバイス用基板および電子デバイス Expired - Fee Related JP3947443B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2002254790A JP3947443B2 (ja) 2002-08-30 2002-08-30 電子デバイス用基板および電子デバイス
US10/650,764 US6855996B2 (en) 2002-08-30 2003-08-29 Electronic device substrate structure and electronic device
TW92123907A TWI229373B (en) 2002-08-30 2003-08-29 Electronic device substrate structure and electronic device
KR20030060108A KR100607738B1 (ko) 2002-08-30 2003-08-29 전자장치 기판구조 및 전자장치
DE2003604780 DE60304780T2 (de) 2002-08-30 2003-09-01 Substratstruktur für eine elektronische Anordnung und elektronische Anordnung
CNB031556671A CN1312728C (zh) 2002-08-30 2003-09-01 电子器件基片结构和电子器件
EP20030019853 EP1396889B1 (en) 2002-08-30 2003-09-01 Electronic device substrate structure and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002254790A JP3947443B2 (ja) 2002-08-30 2002-08-30 電子デバイス用基板および電子デバイス

Publications (2)

Publication Number Publication Date
JP2004095843A true JP2004095843A (ja) 2004-03-25
JP3947443B2 JP3947443B2 (ja) 2007-07-18

Family

ID=31712265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002254790A Expired - Fee Related JP3947443B2 (ja) 2002-08-30 2002-08-30 電子デバイス用基板および電子デバイス

Country Status (7)

Country Link
US (1) US6855996B2 (ja)
EP (1) EP1396889B1 (ja)
JP (1) JP3947443B2 (ja)
KR (1) KR100607738B1 (ja)
CN (1) CN1312728C (ja)
DE (1) DE60304780T2 (ja)
TW (1) TWI229373B (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036914A (ja) * 2005-07-29 2007-02-08 Doshisha 薄膜共振器
JP2007110281A (ja) * 2005-10-12 2007-04-26 Ube Ind Ltd 窒化アルミニウム薄膜およびそれを用いた圧電薄膜共振子
JP2007243361A (ja) * 2006-03-06 2007-09-20 Doshisha 薄膜共振器
US7463117B2 (en) 2004-06-30 2008-12-09 Kabushiki Kaisha Toshiba Film bulk acoustic-wave resonator (FBAR), filter implemented by FBARs and method for manufacturing FBAR
JP2010153404A (ja) * 2008-03-21 2010-07-08 Ngk Insulators Ltd 圧電／電歪膜型素子
WO2013061572A1 (ja) * 2011-10-28 2013-05-02 キヤノンアネルバ株式会社 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
JP2013128267A (ja) * 2011-11-18 2013-06-27 Murata Mfg Co Ltd 圧電薄膜共振子及び圧電薄膜の製造方法
JP2019161213A (ja) * 2018-03-09 2019-09-19 株式会社リコー アクチュエータ、液体吐出ヘッド、液体吐出ユニット及び液体を吐出する装置
JP2020088281A (ja) * 2018-11-29 2020-06-04 Tdk株式会社 圧電薄膜素子
JP2021072316A (ja) * 2019-10-29 2021-05-06 Tdk株式会社 圧電薄膜素子
WO2023218908A1 (ja) * 2022-05-12 2023-11-16 株式会社村田製作所 Ｍｅｍｓ素子および圧電音響デバイス

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004297359A (ja) * 2003-03-26 2004-10-21 Seiko Epson Corp 表面弾性波素子、周波数フィルタ、発振器、電子回路、及び電子機器
US7411339B2 (en) * 2003-11-28 2008-08-12 Seiko Epson Corporation Manufacturing method of actuator device and liquid jet apparatus provided with actuator device formed by manufacturing method of the same
JP4737375B2 (ja) * 2004-03-11 2011-07-27 セイコーエプソン株式会社 アクチュエータ装置の製造方法及び液体噴射ヘッドの製造方法並びに液体噴射装置の製造方法
JP2006253172A (ja) * 2005-03-08 2006-09-21 Toshiba Corp 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法
JPWO2006098101A1 (ja) * 2005-03-16 2008-08-21 日本電気株式会社 金属材料、金属材料を用いた半導体集積回路用配線および被覆膜
KR100655437B1 (ko) 2005-08-09 2006-12-08 삼성전자주식회사 반도체 웨이퍼 및 그 제조방법
JP5174673B2 (ja) * 2005-10-14 2013-04-03 エスティーマイクロエレクトロニクス エス．アール．エル． 基板レベル・アセンブリを具えた電子装置及びその製造処理方法
US20080179762A1 (en) * 2007-01-25 2008-07-31 Au Optronics Corporation Layered structure with laser-induced aggregation silicon nano-dots in a silicon-rich dielectric layer, and applications of the same
JP4537434B2 (ja) * 2007-08-31 2010-09-01 株式会社日立製作所 酸化亜鉛薄膜、及びそれを用いた透明導電膜、及び表示素子
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2252077B1 (en) * 2009-05-11 2012-07-11 STMicroelectronics Srl Assembly of a capacitive acoustic transducer of the microelectromechanical type and package thereof
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
CN103426968A (zh) * 2012-05-14 2013-12-04 杜邦太阳能有限公司 增强导电氧化物层雾度的方法及透明导电氧化物透明基底
US8623747B1 (en) * 2012-12-17 2014-01-07 Translucent, Inc. Silicon, aluminum oxide, aluminum nitride template for optoelectronic and power devices
US9904776B2 (en) 2016-02-10 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor pixel array and methods of forming same
US10573686B2 (en) 2016-06-19 2020-02-25 Iqe Plc Epitaxial AIN/cREO structure for RF filter applications
US10263136B1 (en) * 2016-10-25 2019-04-16 Triad National Security, Llc Direct band gap group IV semiconductors and methods of preparing the same
IT201700103489A1 (it) 2017-09-15 2019-03-15 St Microelectronics Srl Metodo di fabbricazione di una membrana filtrante sottile, dispositivo trasduttore acustico includente la membrana filtrante, metodo di assemblaggio del dispositivo trasduttore acustico e sistema elettronico
US11678581B2 (en) * 2017-09-22 2023-06-13 Tdk Corporation Piezoelectric thin film element
GB2571529B (en) 2018-02-28 2021-04-14 Novosound Ltd Formation of piezoelectric devices
TWI751352B (zh) * 2018-07-05 2022-01-01 法商索泰克公司 集成射頻元件用底材及其製作方法
JP6780805B1 (ja) * 2019-11-01 2020-11-04 三菱電機株式会社 化合物半導体の結晶欠陥観察方法
KR20220055526A (ko) * 2020-10-26 2022-05-04 삼성디스플레이 주식회사 반도체 구조물을 포함하는 적층 구조물 및 이의 제조 방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0937392A (ja) * 1995-07-21 1997-02-07 Hitachi Constr Mach Co Ltd 圧電素子およびその製造方法
JPH1084086A (ja) * 1996-03-21 1998-03-31 Toyo Cement Kk 白金薄膜形成方法、その方法により製造された基板、その基板を利用した電子素子及びその電子素子の製造方法
JPH11238683A (ja) * 1998-02-20 1999-08-31 Asahi Chem Ind Co Ltd 化合物半導体膜の製造方法
JPH11260835A (ja) * 1997-07-11 1999-09-24 Tdk Corp 電子デバイス用基板
JP2000022205A (ja) * 1998-07-03 2000-01-21 Tdk Corp 半導体発光素子
JP2001044500A (ja) * 1999-07-26 2001-02-16 Agency Of Ind Science & Technol Ａ面サファイア基板を用いたＺｎＯ系化合物半導体発光素子およびその製法
JP2002076023A (ja) * 2000-09-01 2002-03-15 Nec Corp 半導体装置
JP2002076824A (ja) * 2000-08-31 2002-03-15 Murata Mfg Co Ltd 圧電薄膜共振子、フィルタおよび電子機器
JP2002222746A (ja) * 2001-01-23 2002-08-09 Matsushita Electric Ind Co Ltd 窒化物半導体ウェーハ及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2924574B2 (ja) * 1993-05-31 1999-07-26 富士ゼロックス株式会社 配向性強誘電体薄膜素子
JP3223233B2 (ja) 1994-08-17 2001-10-29 ティーディーケイ株式会社 酸化物薄膜、電子デバイス用基板および酸化物薄膜の形成方法
US6329305B1 (en) * 2000-02-11 2001-12-11 Agere Systems Guardian Corp. Method for producing devices having piezoelectric films
CN1154155C (zh) * 2001-01-12 2004-06-16 中国科学院半导体研究所 Ⅲ族氮化物单/多层异质应变薄膜的制作方法
TW541723B (en) * 2001-04-27 2003-07-11 Shinetsu Handotai Kk Method for manufacturing light-emitting element

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0937392A (ja) * 1995-07-21 1997-02-07 Hitachi Constr Mach Co Ltd 圧電素子およびその製造方法
JPH1084086A (ja) * 1996-03-21 1998-03-31 Toyo Cement Kk 白金薄膜形成方法、その方法により製造された基板、その基板を利用した電子素子及びその電子素子の製造方法
JPH11260835A (ja) * 1997-07-11 1999-09-24 Tdk Corp 電子デバイス用基板
JPH11238683A (ja) * 1998-02-20 1999-08-31 Asahi Chem Ind Co Ltd 化合物半導体膜の製造方法
JP2000022205A (ja) * 1998-07-03 2000-01-21 Tdk Corp 半導体発光素子
JP2001044500A (ja) * 1999-07-26 2001-02-16 Agency Of Ind Science & Technol Ａ面サファイア基板を用いたＺｎＯ系化合物半導体発光素子およびその製法
JP2002076824A (ja) * 2000-08-31 2002-03-15 Murata Mfg Co Ltd 圧電薄膜共振子、フィルタおよび電子機器
JP2002076023A (ja) * 2000-09-01 2002-03-15 Nec Corp 半導体装置
JP2002222746A (ja) * 2001-01-23 2002-08-09 Matsushita Electric Ind Co Ltd 窒化物半導体ウェーハ及びその製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7463117B2 (en) 2004-06-30 2008-12-09 Kabushiki Kaisha Toshiba Film bulk acoustic-wave resonator (FBAR), filter implemented by FBARs and method for manufacturing FBAR
JP2007036914A (ja) * 2005-07-29 2007-02-08 Doshisha 薄膜共振器
JP2007110281A (ja) * 2005-10-12 2007-04-26 Ube Ind Ltd 窒化アルミニウム薄膜およびそれを用いた圧電薄膜共振子
JP2007243361A (ja) * 2006-03-06 2007-09-20 Doshisha 薄膜共振器
JP2010153404A (ja) * 2008-03-21 2010-07-08 Ngk Insulators Ltd 圧電／電歪膜型素子
WO2013061572A1 (ja) * 2011-10-28 2013-05-02 キヤノンアネルバ株式会社 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
US9309606B2 (en) 2011-10-28 2016-04-12 Canon Anelva Corporation Film forming method, vacuum processing apparatus, semiconductor light emitting element manufacturing method, semiconductor light emitting element, and illuminating device
JP2013128267A (ja) * 2011-11-18 2013-06-27 Murata Mfg Co Ltd 圧電薄膜共振子及び圧電薄膜の製造方法
JP2019161213A (ja) * 2018-03-09 2019-09-19 株式会社リコー アクチュエータ、液体吐出ヘッド、液体吐出ユニット及び液体を吐出する装置
JP7167626B2 (ja) 2018-03-09 2022-11-09 株式会社リコー アクチュエータ、液体吐出ヘッド、液体吐出ユニット及び液体を吐出する装置
JP2020088281A (ja) * 2018-11-29 2020-06-04 Tdk株式会社 圧電薄膜素子
CN111244263A (zh) * 2018-11-29 2020-06-05 Tdk株式会社 压电薄膜元件
JP7115257B2 (ja) 2018-11-29 2022-08-09 Tdk株式会社 圧電薄膜素子
CN111244263B (zh) * 2018-11-29 2023-05-12 Tdk株式会社 压电薄膜元件
JP2021072316A (ja) * 2019-10-29 2021-05-06 Tdk株式会社 圧電薄膜素子
US11647676B2 (en) 2019-10-29 2023-05-09 Tdk Corporation Piezoelectric thin film device
JP7425960B2 (ja) 2019-10-29 2024-02-01 Tdk株式会社 圧電薄膜素子
WO2023218908A1 (ja) * 2022-05-12 2023-11-16 株式会社村田製作所 Ｍｅｍｓ素子および圧電音響デバイス

Also Published As

Publication number Publication date
DE60304780D1 (de) 2006-06-01
US6855996B2 (en) 2005-02-15
CN1487563A (zh) 2004-04-07
CN1312728C (zh) 2007-04-25
TW200405433A (en) 2004-04-01
EP1396889A3 (en) 2005-06-08
EP1396889B1 (en) 2006-04-26
JP3947443B2 (ja) 2007-07-18
KR20040020024A (ko) 2004-03-06
DE60304780T2 (de) 2006-09-14
US20040099918A1 (en) 2004-05-27
KR100607738B1 (ko) 2006-08-01
TWI229373B (en) 2005-03-11
EP1396889A2 (en) 2004-03-10

Similar Documents

Publication Publication Date Title
JP3947443B2 (ja) 電子デバイス用基板および電子デバイス
JP3813740B2 (ja) 電子デバイス用基板
US6198208B1 (en) Thin film piezoelectric device
JP4784609B2 (ja) 電子デバイス用基板
US6258459B1 (en) Multilayer thin film
JP4183787B2 (ja) 電子デバイス用基板の製造方法
JP5019247B2 (ja) 電子デバイス用基板
JPH1174502A (ja) シリコン機能性母体基板および光集積化酸化物装置
US6278138B1 (en) Silicon-based functional matrix substrate and optical integrated oxide device
TW200810155A (en) ZnO-based semiconductor element
JP3817068B2 (ja) 積層薄膜
JP2005056940A (ja) 電子デバイス用基板、電子デバイスおよびそれらの製造方法
JP3669860B2 (ja) 積層薄膜
JP4427925B2 (ja) 積層薄膜その製造方法および電子デバイス
KR102457270B1 (ko) 압전 박막을 제조하는 방법 및 이 박막을 이용하는 소자
JP2009016505A (ja) Ｉｉｉ族窒化物化合物半導体発光素子
JP2000022205A (ja) 半導体発光素子
US20220149802A1 (en) High purity piezoelectric thin film and method of manufacturing element using same thin film
JP2004006562A (ja) 薄膜素子及びその製造方法
KR102480141B1 (ko) 압전 박막을 제조하는 방법 및 이 박막을 이용하는 소자
KR102315908B1 (ko) 고순도 AlxGa1-xN (0.5≤x≤1) 압전 박막을 제조하는 방법 및 이 박막을 이용하는 장치
JPH11147797A (ja) 単結晶基板とその上に成長させた窒化ガリウム系化合物半導体結晶とから構成されるエピタキシャルウェハ
JP5261969B2 (ja) Ｉｉｉ族窒化物化合物半導体発光素子
KR20210005989A (ko) 고순도 AlxGa1-xN (0.5≤x≤1) 압전 박막 및 이 박막을 이용하는 소자를 제조하는 방법
JP2005170726A (ja) 配向性圧電体膜

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070410

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070413

R150 Certificate of patent or registration of utility model

Ref document number: 3947443

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140420

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees