TWI229373B - Electronic device substrate structure and electronic device - Google Patents

Electronic device substrate structure and electronic device Download PDF

Info

Publication number
TWI229373B
TWI229373B TW92123907A TW92123907A TWI229373B TW I229373 B TWI229373 B TW I229373B TW 92123907 A TW92123907 A TW 92123907A TW 92123907 A TW92123907 A TW 92123907A TW I229373 B TWI229373 B TW I229373B
Authority
TW
Taiwan
Prior art keywords
film
thin film
substrate
plane
metal thin
Prior art date
Application number
TW92123907A
Other languages
English (en)
Other versions
TW200405433A (en
Inventor
Takao Noguchi
Hisatoshi Saitou
Hidenori Abe
Yoshinari Yamashita
Original Assignee
Tdk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdk Corp filed Critical Tdk Corp
Publication of TW200405433A publication Critical patent/TW200405433A/zh
Application granted granted Critical
Publication of TWI229373B publication Critical patent/TWI229373B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02015—Characteristics of piezoelectric layers, e.g. cutting angles
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02086—Means for compensation or elimination of undesirable effects
    • H03H9/02133—Means for compensation or elimination of undesirable effects of stress
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/174—Membranes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/176—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator consisting of ceramic material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708—Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Acoustics & Sound (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Description

1229373 玖、發明說明： 【發明所屬之技術領域】 本發明係有關一種電子元件基板構造 電子元件基板構造其被提供以具有吳氏 且係形成於矽單晶基板上，該電子元件 使用壓電效應之元件例如薄膜本體振子 件）等；半導體發光裝置例如LEDs (發光 極體等；I C熱阱；以及光學裝置例如光 關、OEICs(光電子積體電路）等；以及使 子元件。 【先前技術】 已經發明一種積體電子元件，其具有 之功能膜形成於矽基板上作為半導體晶 之，藉S 0 I (絕緣層上覆矽）技術，經由」 薄膜的組合所得積體程度較高之L S I (大 電隔離L S I已被檢驗。當進一步使用鐵 種介電材料時，可形成非揮發性記憶體 光學調變器、光開關、0E 1C等。當半導 膜組合時，可形成SQUIDC超導量子介面 元件、超導電晶體、電磁波感測器、超 半導體基板與壓電薄膜組合時，可形成 準直儀、記憶體裝置、影像掃描器、薄 器等。 為了使用此等功能膜達成電子元件之 及為了維持其重製性高，較佳功能膜之 312/發明說明書(補件)/92-11/92123907 ，特別係有關一種 晶體結構之薄膜， 基板構造被應用於 、SAW(表面聲波元 二極體）、雷射二 學調變器、光學開 用該基板結構之電 氧化物、氮化物等 體基板。舉例言 f導體基板與介電 型積體電路）或介 電基板薄膜作為一 、紅外光感測器、 體基板與超導體薄 元件）、Josephson 導佈線L SI等。當 SAW元件、迴旋儀、 膜本體振子、滤波 最佳元件特性，以 結晶度儘可能調整 5 1229373 高。ZnO或A1N廣為人知作為典型壓電物質，因ZnO邊 具有吳氏晶體結構，故Ζ η 0或A 1 N於晶體< 0 0 0 1 >方向 壓電性，換言之於軸方向具有壓電性。因此於使用 材料作為功能膜之電子元件，較佳功能膜提供為簡單 定向南度結晶膜。 此種情況下，本發明發明人於J P - A - 1 1 - 2 6 0 8 3 5做指 該提示中，設置Zr〇2等之緩衝層作為矽單晶基板上的 膜（磊晶膜），鉑等金屬薄膜進一步提供呈單晶膜於緩 上；以及具有吳氏晶體結構之ZnO、1 N等吳氏型薄膜 步形成於金屬薄膜上，故提供吳氏型薄膜作為簡單c 向單晶膜。 於使用矽單晶基板之薄膜本體振子，矽單晶基板於 過程中使用氫氧化鉀溶液等進行各向異性蝕刻，因此 通孔。因此理由故，需要使用具有S i ( 1 0 0 )平面平行 板表面定向之石夕單晶基板。 【發明内容】 本發明之目的係提供一種電子元件，其具有絕佳特 及其具有一種構造，包括一 Si (100)基板，一金屬薄 作為電極、反射層等且形成於S i ( 1 0 0 )基板上，以及 單c面定向高度結晶性之吳氏晶體結構功能薄膜形成 金屬薄膜上。 前述目的可藉如下（1 )至（1 2 )段落所顯示之發明達Θ (1) 一種電子元件基板構造，其包括一基板至少具3 Si(100)單晶製成的表面，一金屬薄膜其具有面心立方 或六方最密堆積結構且係形成於該基板上，以及一吳 312/發明說明書(補件)/92-11 /92123 907 -A1N 具有 此等 c面 :示。 單晶 衝層 進一 面定 製造 形成 於基 性， 膜用 一簡 於該 .由 結構 氏型 6 1229373 薄膜其具有吳氏晶體結構且係形成於該金屬薄膜上，其中 該金屬薄膜係選自由面心立方結構之（1 1 1 )定向膜其具有 (111)平面平行於基板表面定向，以及一六方最密堆積結構 之（0001)定向膜其具有（0001)平面平形於基板表面定向組 成的組群；吳氏型薄膜為一種（0001)定向膜，其具有（0001) 平面平行於基板表面定向；金屬薄膜及吳氏型薄膜各自為 多晶膜，且含有至少兩種晶體於平面之定向方向不同之晶 體晶粒；其中該金屬薄膜為（1 1 1 )定向膜，該吳氏型薄膜係 磊晶生長於該金屬薄膜上，以致於吳氏型薄膜平面之 < 1 1 - 2 0 >軸係平行於該金屬薄膜平面之< 1 - 1 0 >軸；以及當金 屬薄膜為（0 0 0 1 )定向膜，該吳氏型薄膜係磊晶生長於該金 屬薄膜上，以致於吳氏型薄膜平面之< 1 1 - 2 0 >軸係平行於該 金屬薄膜平面之<11-20〉軸。 (2 )根據第（1 )段落之電子元件基板構造，其中該金屬薄 膜含有兩種晶體於平面之定向方向不同之晶體晶粒；當該 金屬薄膜為（1 1 1 )定向膜時，兩種晶體晶粒之個別< 1 - 1 0 > 軸係彼此垂直；當該金屬薄膜為（1 1 1 )定向膜時，兩種晶體 晶粒之個別< 1 - 1 0 >軸係彼此垂直；以及當該金屬薄膜為 (0 0 0 1 )定向膜時，兩種晶體晶粒之個別< 1 1 - 2 0 >軸係彼此垂 直。 (3 )根據第（2 )段落之電子元件基板構造，進一步包括一 緩衝層插置於該基板與該金屬薄膜間，其中該缓衝層係磊 晶生長，以致於緩衝層之（0 0 1 )平面係平行於基板，以及緩 衝層平面之< 1 0 0 >軸係平行於基板S i ( 1 0 0 )單晶平面之 < 0 1 0 > 軸。 312/發明說明補件)/92-11 /92123907 1229373 (4 )根據第（3 )段落之電子元件基板構造，其中：當該金 屬薄膜為（1 1 1 )定向膜時，含於金屬薄膜之兩種晶體晶 孤之 一之〈1-10>軸係平行於緩衝層平面之<100>軸，而兩 !日日體 晶粒之另一之< 1 - 1 〇 >軸係平行於缓衝層平面之< 〇丨〇〉細；以 及當該金屬薄膜為（〇〇〇1)定向膜時，含於金屬薄膜之兩種 晶體晶粒之一之< 1 1 - 2 0 >軸係平行於緩衝層平面之 < 丨〇 〇〉 軸，而兩種晶體晶粒之另一之 < 丨丨_ 2 〇〉軸係平行於緩衝層平 面之< 0 1 0 >車由。 (5 )根據第（4 )段落之電子元件基板構造，其中含於吳氏 型溥膜之兩種晶體晶粒之一之< 1 1 _ 2 〇 >轴係平行於基板之 Si (100)單晶平面之<〇1〇>軸，而含於吳氏型薄膜之兩種晶 體晶粒之另一之< 1 1 - 2 0 >軸係垂直於基板之s i (1 〇 〇 )單晶 平面之<010〉軸。 (6 )根據第（3 )至（5 )段落中任一段落之電子元件基板構 造’其中該緩衝層含有氧化鍅作為主成分。 (7 )根據第（1 )至（6 )段落中任一段落之電子元件基板構 造’其中該金屬薄膜之平均晶粒大小係大於吳氏型薄膜之 晶粒大小。 (8 )根據第（1 )至（7 )段落中任一段落之電子元件基板構 ’其中5玄金屬薄月莫含有選自由pt、Au、Ir、Os、Re、Pd、 Rh及Ru組成的組群中之至少一成員作為主成分。 (9 )根據第（1 )至（8 )段落中任一段落之電子元件基板構 造，其中該吳氏型薄膜為AlGalnN型薄膜含有N以及選自 A 1、G a及I η組成的組群之至少一成員作為主成分；或為 ΖηΟ型薄膜含有氧化鋅作為主成分。 31W發明說明書(補件)/92-11/92123907 1229373 (1 Ο )根據第（1 )至（9 )段落中任一段落之電子元件基板 構造，其中該金屬薄膜係設置成於X光繞射於（Π 1 )或 (0 0 0 2 )平面之反射搖擺曲線之半值寬度不大於3度。 (1 1 ) 一種電子元件，包括一如第（1 )至（1 0 )段落中任一 段落定義之電子元件基板構造，以及一第二金屬薄膜形成 於該基板構造之吳氏型薄膜上，其中介於其間夾置有吳氏 型薄膜之該對金屬薄膜係作為電極。 (1 2 )根據第（1 1 )段落之電子元件，其中該吳氏型薄膜具 有壓電特性，以致於該電子元件用作為薄膜本體振子。 【實施方式】 圖1典型顯示根據本發明之電子元件之組態範例。圖1 所示電子元件包括電子元件基板構造以及第二金屬膜6。 電子元件基板構造包括一基板2，一緩衝層3形成於基板2 上，一金屬薄膜4形成於緩衝層3上，以及一吳氏型薄膜 5形成於金屬薄膜4上。第二金屬薄膜6係形成於電子元 件基板構造之吳氏型薄膜5上。介於其間夾置吳氏型薄膜 5之該金屬薄膜4以及該第二金屬薄膜6係作為電極。基 板2係全體由S i ( 1 0 0 )單晶製成，或具有由S i ( 1 0 0 )單晶 製成的表面。 (金屬薄膜4及吳氏型薄膜5 ) 金屬薄膜4係由具有面心立方結構之晶體製成，或由具 有六方最密堆積結構之晶體製成。吳氏型薄膜5係由具有 吳氏晶體結構之晶體製成。 當金屬薄膜4具有面心立方結構時，金屬薄膜4為一種 (111)定向膜，其具有（111)平面定向平行於基板2表面。 9 312/發明說明書(補件)/92-11 /92123907 1229373 當金屬薄膜4具有六方最密堆積結構時 一種（0001)定向膜，其具有（0001)平面 表面。吳氏型薄膜5為一種（0001)定向 體（0001)平面定向平行於基板2表面。 本發明中，金屬薄膜4及吳氏型薄膜 其含有至少兩種晶體於平面定向方向不 言之，兩種薄膜各自並非單晶膜，但為 (111)定向膜或（0001)定向膜。 「簡单定向膜」一詞用於本說明書’ 繞射測量時，一種薄膜其中於標靶平面 反射強度不高於標靶平面之最大尖峰反 佳不高於5 %。例如簡單（0 0 0 1 )定向膜， 向膜是一種薄膜，當薄膜藉2 0 - 0 X光 於（000L)平面以外之平面之尖峰反射強 面之最大尖峰反射強度之1 0 %且較佳不 書中使用之 “（0 0 0 L ) ”為表示例如（0 0 0 平面之術語。例如，簡單（1 1 1 )定向膜為-平面以外之平面之尖峰反射強度不高於 尖峰反射強度之1 0 %且較佳不高於5 % “（LLL)” 為例如（111)、（ 2 2 2 )等相當 4 晶體定向方向表示晶體晶格方向。於 體晶格之方向皆相同。另一方面，於非 一個晶體晶粒之全部晶體晶格方向通常 方向性為單一方向），但一個晶體晶粒之 其它晶體晶粒之晶體定向方向不同。換 312/發明說明書(補件)/92-11/92123907 ，該金屬薄膜4為 定向平行於基板2 膜，其具有吳氏晶 5各自為多晶膜， 同的晶體晶粒。換 簡單定向膜，例如 表示當該膜藉X光 以外之平面之尖峰 射強度之1 0 %且較 換言之簡單C面定 繞射測定時，其中 度不高於（000L)平 高於5 %。本說明 1 )、（ 0 0 0 2 )等相當 _種薄膜，其中（LLL) (LLL)平面之最大 。附帶一提， 1面之一般術語。 單晶之例，全部晶 定向多晶之例，於 為相同（亦即晶體 晶體定向方向係與 言之，晶體定向方 10 1229373 向根據晶體晶粒而隨機變更。本發明中，金屬薄膜4及吳 氏型薄膜5各自之晶體定向方向係根據晶體晶粒而隨機變 更，其變更方式如同一般多晶；或金屬薄膜4及吳氏型薄 膜5各自含有複數個晶體晶粒，其具有相同晶體定向方 向。本發明中，「薄膜含有至少兩種晶體晶粒且晶體定向方 向不同」一詞表示薄膜含有至少兩種晶體晶粒，但具有相 同晶體定向方向之晶體晶粒集合算做一種。 當金屬薄膜4為（11 1 )定向膜時，吳氏型薄膜5磊晶生 長於金屬薄膜4上，以致於吳氏型薄膜5平面之<11-20〉 軸係平行於金屬薄膜4平面之<1-10>軸。另一方面，當金 屬薄膜4為（0 0 0 1 )定向膜時，吳氏型薄膜5磊晶生長於金 屬薄膜4上，以致於吳氏型薄膜5平面之< 1 1 - 2 0 >軸係平行 於金屬薄膜4平面之<11-20〉軸。換言之當注意（111)定向 金屬膜4之'--個特定晶體晶粒時’該特定晶體晶粒之 < 1 - 1 0 >軸係平行於生長於該特定晶體晶粒上的吳氏型薄膜 5之晶體晶粒之< 1 1 - 2 0 >軸。另一方面，當注意（0 0 0 1 )定向 金屬膜4之一個特定晶體晶粒時，該特定晶體晶粒之 < 1 1 - 2 0 >軸係平行於生長於該特定晶體晶粒上的吳氏型薄 膜5之晶體晶粒之< 1 1 - 2 0 >軸。 附帶一提，例如本說明書中，當晶體軸表示為< 1 1 - 2 0〉 時“ -2 ”上方晝線的2 (亦即“ ）。於其它晶體軸及晶 體表面負號“”表示之意義如同前述。 當金屬薄膜4之平均晶體晶粒大小表示為c!m，以及吳氏 型薄膜5之平均晶體晶粒大小表示為dw時，dM及dw選定 為具有下述關係： 11 312/發明說明書(補件)/92-11 /92123907 1229373 較佳 1 < d μ / d w， 更佳 5 S d μ / d w， 又更佳1 0 $ d m / d w 當使用後文說明之製造方法時，難以寬廣改變dw。通常dw 係選定於1奈米至1 0 0奈米，特別5奈米至5 0奈米之範圍。 另一方面，發現製造條件經控制時，相對容易改變dM。當 dM經選擇為大於dw時，複數個吳氏型薄膜5之晶體晶粒存 在於金屬薄膜4之一個大晶體晶粒上。因複數個晶體晶粒 全部皆為磊晶生長於該金屬薄膜4之大晶體晶粒上，故複 數個晶體晶粒於薄膜平面之晶體軸定向方向皆相同。換言 之，複數個晶體晶粒整體被視為一個晶體（單晶）。如此， 吳氏型薄膜5之結晶性絕佳，可獲得電子元件之絕佳特性。 但難以將dM製作為顯著變大。通常dM係選擇於下述範 圍，該範圍可再現性地達成。 d M / U 1 0 0 0， 特佳 d μ / d w S 5 Ο 附帶一提，於吳氏型薄膜5之複數晶體晶粒雖然於薄膜 平面之晶體軸定向方向相同，但®比鄰晶體晶粒間之邊界清 晰。邊界可由透射電子顯微鏡（TE Μ )獲得證實。於掃描電子 顯微鏡（S Ε Μ )之二次電子影像，凸面晶體晶粒排列，以致於 晶體晶粒邊界凹陷如同溝槽。 本說明書中，平均晶體晶粒大小計算如後。首先於TE Μ 影像，視野面積除以該視野所含晶體晶粒數目，藉此計算 每個晶體晶粒之平均面積。然後假設一個圓具有該平均面 積，算出圓的直徑作為平均晶體晶粒大小。 12 312/發明說明書(補件)/92-11/92123907 1229373 如前述，於金屬薄膜4平面之晶體定向方向可為隨機。 本發明中，可設置適當緩衝層3，因而可再現性地形成金 屬薄膜4，其只有兩種晶體晶粒，其於平面之晶體定向方 向不同，容後詳述。 圖2及3顯示經由使用由表面原子形成的多角形，於基 板2、緩衝層3、金屬薄膜4及吳氏型薄膜5個別之平面晶 體軸方向性。圖2中，金屬薄膜4係由具有面心立方結構 之晶體製成。圖3中，金屬薄膜4係由具有六方最密堆積 結構之晶體製成。 因基板2之（1 0 0 )平面與緩衝層3之（0 0 1 )平面間之晶格 常數差異小，換言之因J P - A - 1 1 - 2 6 0 8 3 5所述之晶格不匹配 小，故緩衝層3為磊晶生長，以致於緩衝層3 ( 0 0 1 )平面 之正方形係堆疊於基板2之S i ( 1 0 0 )平面之正方形上。 於圖2，因緩衝層3之（0 0 1 )平面與金屬薄膜4之（1 1 1 ) 平面間之晶格常數差異小，故金屬薄膜4為蠢晶生長’以 致於金屬薄膜4之（1 1 1 )平面之各個六角形係堆疊於緩衝 層3之（001)平面之正方形上。附帶一提，因（111)平面各 個六角形之一邊高度匹配（001)平面之正方形之二正交邊 的任一邊，故（1 1 1 )平面之六角形係提供於兩種方向，如圖 2所示。換言之金屬薄膜4係由兩種具有< 1 - 1 0 >軸彼此垂 直之晶體晶粒製成。 圖3同圖2，但金屬薄膜4之各個六角形位於（0 0 0 1 )平 面。（0001)平面之六角形係以圖2相同方式於兩種方向提 供。此種情況下，金屬薄膜4係由兩種具有< 1 1 - 2 0 >軸彼此 垂直之晶體晶粒製成。 13 312/發明說明書(補件)/92-11 /92123907 1229373 圖2及3個別顯示之一種晶體晶粒所含晶體晶粒數目對 兩種晶體晶粒所含晶體晶粒總數之比並無特殊限制，但通 常係選用於0 . 1至0 . 9之範圍。 吳氏型薄膜5係磊晶生長，但吳氏型薄膜5之（0 0 0 1 )平 面之六角形係堆疊與金屬薄膜4之（1 1 1 )平面之六角形上 方。附帶一提，如此圖2中，吳氏型薄膜5係磊晶生長於 金屬薄膜4，以致於吳氏型薄膜5平面之< 1 1 - 2 0 >軸係平行 於金屬薄膜4平面之<1-10>軸。圖3中，吳氏型薄膜5係 磊晶生長於金屬薄膜4上，以致於吳氏型薄膜5平面之 < 1 1 - 2 0 >軸係平行於金屬薄膜4之平面之< 1 1 - 2 0 >軸。 圖2及3各圖中，兩種含於吳氏型薄膜5之晶體晶粒之 一之< 1 1 - 2 0 >軸係平行於基板2之S i ( 1 0 0 )單晶平面之 < 0 1 0 >軸；兩種含於吳氏型薄膜5之晶體晶粒之另一之 < 1 1 - 2 0 >軸係垂直於基板2之S i ( 1 0 0 )單晶平面之< 0 1 0 > 軸〇 附帶一提，於實際薄膜中，晶體晶格可能發生變形。因 此理由故，本說明書中表示為彼此垂直或彼此平行之晶體 軸嚴格言之並非彼此垂直或彼此平行。但本發明使用之「垂 直」或「平行」構想允許由「垂直」或「平行」的微小異 位，例如由晶格變形等所引起。 根據本發明之電子元件基板構造，金屬薄膜主要係作為 電極。於使用吳氏型化合物（如Ζ η 0或A 1 N )薄膜作為功能 膜之電子元件（例如光學調變器、薄膜本體振子等），電場 係施用於功能膜厚度方向，藉此發揮電子元件功能。供此 項目的之用，需要於功能膜下方設置電極。於發光裝置如 14 312/發明說明書(補件)/92-11 /92123907 1229373 L E D或雷射二極體，重要地係讓照度變高。雖然照度的增 高可藉由提升半導體薄膜品質而達成，但當反射被發射之 光之功能設置於元件時可容易達成照度的增高。舉例言 之，作為反射層之薄膜可設置於裝置内之適當位置，故可 促進被發射之光發射至元件外側。根據本發明之金屬薄膜 可作為此種反射層。此外，因金屬薄膜於薄膜層合物中扮 演吸收應力的角色，故金屬薄膜可有效防止於金屬薄膜上 形成的薄膜裂開。 此外，當金屬薄膜之晶格常數較佳製作成匹配欲形成於 金屬薄膜上之薄膜晶格常數時，金屬薄膜扮演形成高度結 晶薄膜之該薄膜之角色。因此具絕佳之結晶度及表面平坦 度之金屬薄膜較佳。 為了製造具有絕佳特性之電子元件基板構造，各個金屬 薄膜4及吳氏型薄膜5具絕佳之結晶度及表面平坦度較 佳。特別地，金屬薄膜4較佳具有結晶度，讓面心立方結 構之（111)平面或六方最密堆積結構之（0002)平面，於X 光繞射之搖擺反射曲線之半值寬度不大於約3度，而吳氏 型薄膜5較佳具有於X光繞射於（0 0 0 2 )平面，則搖擺反射 曲線之半值寬度不大於約3度。 金屬薄膜4及吳氏型薄膜5個別之搖擺曲線之半值寬度 下限並無特殊限制。但較佳該下限為儘可能低，目前搖擺 曲線半值寬度下限通常約為0 . 5度。 附帶一提，薄膜表面可經拋光俾改善其平坦度。至於拋 光，可使用鹼性溶液等之化學拋光、使用膠體矽氧等之機 械拋光，或化學拋光與機械拋光的組合。 15 312/發明說明書(補件)/92-11/92123907 1229373 較佳金屬薄膜4含有至少一種選自由Pt、Au、Ir、Os、 Re、Pd、Rh及Ru組成的組群之成員作為主成分。較佳金 屬薄膜4係由選自該組群之單一金屬，或含有選自該組群 之金屬合金製造。Pt、Au、Ir、Pd及Rh形成面心立方結 構，而0 s、R e及R u形成六方最密堆積結構。 金屬薄膜厚度依據使用目的而改變。金屬薄膜厚度經選 擇為較佳於5奈米至5 0 0奈米且更佳5 0奈米至2 5 0奈米之 範圍。金屬薄膜厚度較佳係減少至不會破壞結晶度及表面 平坦度的程度。更特別地，為了讓金屬薄膜充分發揮反射 鏡功能，金屬薄膜厚度較佳係選擇為不小於3 0奈米。當厚 度不大於1 0 0奈米時，可獲得足夠反射能力。為了讓金屬 薄膜充分發揮電極功能，金屬薄膜厚度較佳係選擇於5 0 奈米至500奈米之範圍。 吳氏型薄膜5之組成並無特殊限制，但可適當決定，因 而可獲得作為標靶之電子元件基板構造要求的特性。舉例 言之，因晶格常數及熱膨脹係數可藉組成調整，故組成可 根據欲形成於電子元件基板構造上的薄膜之晶格常數及熱 膨脹係數而選用。較佳吳氏型薄膜5係由A 1 G a I η N型薄膜 或ΖηΟ型薄膜組成，容後詳述。
AlGalnN型薄膜含有Ν以及至少一個選自Al、Ga及In 組成的組群之成員作為主要成分。AlGalnN型薄膜組成並 無特殊限制，但A 1 G a I η N型薄膜較佳具有實質由 GaxInyAli-x-yN (OS 1，OS x + yS 1)表示之組成。AlGalnN 型薄膜可為η型半導體膜或p型半導體膜。當AlGalnN型 薄膜提供作為半導體膜時，該A 1 G a I η N型薄膜可用作為氮 16 312/發明說明書(補件)/92-11/92123907 1229373 化物半導體元件之一部分。例如當已知攙雜元素如碎或鎂 添加入G a XI n y A 1 ! - X - y N且被成形為半導體時，可提供 AlGalnN型薄膜作為半導體膜。AlGalnN型薄膜可成形為多 層膜，以致於AlGalnN型薄膜具有ρ-η接面或雙重非同質 接面。Ζ η 0型薄膜含有氧化鋅作為主要成分。較佳Ζ η 0型 薄膜實質係由ΖηΟ製成。當添加鋰至ΖηΟ型薄膜時，電阻 增高或出現鐵電性。因此視情況需要，鋰或氧化鋰可添加 至ΖηΟ型薄膜。 吳氏型薄膜5之厚度較佳係選用5奈米至5 0微米及更 佳0 . 1微米至1 0微米之範圍。當吳氏型薄膜5太薄時，根 據使用目的而定，無法獲得絕佳特徵性電子元件基板構 造。另一方面，若吳氏型薄膜5太厚，則製造效率降低。 附帶一提，當根據本發明之電子元件基板構造用作為 SAW元件之基板時，吳氏型薄膜5之厚度較佳係選用為小 於約3微米，讓傳播通過吳氏型薄膜5之表面聲波不受矽 基板傳播速度緩慢的影響。 吳氏型薄膜5可為兩種或多種組成相異之薄膜之層合 物，或可為梯度結構膜，其組成於薄膜厚度方向徐緩改變。 (緩衝層3 ) 緩衝層3之組成及結晶度係根據欲形成於緩衝層3 上的金屬薄膜4而適當選定。 當金屬薄膜4欲成形為多晶膜，其中於平面之晶體定 向方向為隨機時，緩衝層3可由氧化矽如S i 0 2、氮化矽如 S i 3 N 4、氧化紹如A 1 2 0 3，或氮化鋁如A 1 N製成。至於用以 形成緩衝層3之材料，可使用氧化物、氮化物或氧氮化物 17 312/發明說明書(補件)/92-11 /92123907 1229373 其含有兩種或兩種以上選自此等氧化物及氮化物之化合 物。特別氮化鋁較佳為結晶性，其它化合物較佳為非晶性。 如圖2及3個別顯示，當金屬薄膜4形成為含有於該平 面之晶體定向方向不同之晶體晶粒時。較佳設置緩衝層 3，其含有氧化锆作為主要成分。 雖然含有氧化锆作為主要成分之緩衝層3最佳只由氧化 锆如Z r 0 2製成，但緩衝層3可由含有稀土元素氧化物之穩 定锆氧製成。本說明書中，「稀土元素」為選自由鑭系元素、 S c及Y組成的組群之元素。 至於稀土元素氧化物，其中至少一成員較佳係選自由
Yb2〇3、TlTl2〇3、Er2〇3、Y2O3、H〇2〇3、Gd2〇3、Dy2〇3、Tb2〇3、 P r 2 0 3 ' N d 2 0 3 ' Ce〇2、EU2O3、S m 2 0 3 ' L a 2 0 3 ^ SC2O3 及 L u 2 0 3 組成的組群。考慮與欲形成於緩衝層上之薄膜匹配之晶格 常數，更佳其中至少一成員係選自由Yb2〇3、SC2〇3及LU2〇3 組成的組群。當含有兩種或兩種以上稀土元素時，其比例 可任意選擇。 雖然含有氧化锆作為主要成分之緩衝層3較佳係由具有 化學計量組成之氧化物製成，但氧化物可偏離此種化學計 量組成。 當溫度由高溫轉成室溫時，Z r 0 2產生立方結構—正方結 構—單斜結構之晶相轉變。經由添加稀土元素至Z r 0 2來穩 定立方結構所得材料為穩定锆氧。薄膜之結晶度係依據2L 範圍決定。如日本應用物理期刊報告，2 7 ( 8 ) L 1 4 0 4 - L 1 4 0 5， (1 9 8 8 )，四方晶體或單斜晶體係於其中l小於0 . 2之組成 範圍產生。 18 312/發明說明 (補件)/92-11 /92123907 1229373 為了形成具有圖2及3個別顯示之晶體定向方向之金屬 薄膜4，較佳含氧化鍅作為主要成分之緩衝層3被成形為 (0 0 1 )定向膜，其具有單斜結構或正方結構，且具有（0 0 1 ) 平面平行基板2定向。以緩衝層3成形為單斜（001)定向膜 為特佳。 於含有氧化锆作為主成分之緩衝層3，隨著氧化鍅純度 的增高絕緣電阻增高來降低漏電流，當要求絕緣特性時， 以氧化锆純度高為較佳。薄膜成分元素（氧除外）中，锆之 百分比係選定為較佳高於9 3 %莫耳比，更佳不低於9 5 % 莫耳比，更佳不低於9 8 %莫耳比及最佳不低於9 9. 5 %莫耳 比。於高純度氧化鍅薄膜，氧及锆除外，組成元素通常為 稀土元素、磷等。附帶一提，锆百分比上限目前約為9 9. 9 9 % 莫耳比。因藉目前之高度純化技術難以分離Z r 0 2與H f 0 2， 故Z r Ο 2包括H f Ο 2之純度通常被視為Z r Ο 2純度。如此，本 說明書之Z r 0 2純度為假設H f及Z r被視為一種元素之計算 值。但因本發明之緩衝層3中，H f 0 2具有Z r 0 2之相同功能 故不成問題。 改良特性用之添加劑可被引進含氧化鍅作為主要成分 之緩衝層3。例如當緩衝層3攙雜驗土金屬元素如詞或鎮 時，可減少薄膜針孔來抑制漏電流。此外，鋁或矽等元素 可有效改良薄膜電阻。此外，Μ η、F e、C 〇或N i等過渡元 素可於薄膜形成雜質濃度（捕捉濃度），使用此種濃度可控 制導電特性。 含有氧化鍅作為主成分之緩衝層3之厚度較佳係選定於 5奈米至5 0 0奈米，及更佳1 0奈米至5 0奈米之範圍。若 19 312/發明說明書(補件)/92-】1/92123907 1229373 緩衝層3太薄或太厚，則難以同時滿足結晶度、表面平坦 度及絕緣特性。另一方面，其它類型緩衝層亦即矽氧化物 等製成之緩衝層厚度，考慮表面平坦度及絕緣特性，也較 佳係選自含有氧化锆作為主成分之緩衝層厚度之相同範 圍。 附帶一提，緩衝層可為層合物，該層合物係由兩種或多 種組成相異之薄膜層合為兩層或多層之方式製造。或緩衝 層可為梯度結構膜，其具有於薄膜厚度方向漸進改變的組 成。層合緩衝層例如包括：層合物其形成方式為氧化^夕及 氮化鋁薄膜交錯層合為兩層、三層或三層以上；以及一種 層合物形成為氮化石夕及氮化is薄膜交替積層為兩層或三層 或更多層。各層合緩衝層之個別薄膜之層合順序並無特殊 限制。當層合緩衝層應用於薄膜振子時，緩衝層可作為聲 波反射膜。此種情況下，緩衝層之各組成薄膜厚度較佳係 選擇為可反射聲波波長高達約1/4之厚度。 (基板2 ) 基板2表面係由矽單晶之（1 0 0 )平面組成。基板2之全 體為S i ( 1 0 0 )單晶製成，或只有基板2表面由S i ( 1 0 0 ) 單晶製成。多種成形於基板2上之薄膜視條件而定可能裂 開。基板2厚度可選定為較佳於約1 0微米至約1 0 0微米及 更佳約2 5微米至約7 5微米之範圍，以防多種薄膜裂開。 本發明使用之矽單晶基板比藍寶石基板以及碳化矽單 晶基板價廉。如此可提供廉價電子元件基板構造。 (電子元件） 根據本發明之電子元件基板構造可就此使用，或可組合 20 312/發明說明書(補件)/92-11 /92123907 1229373 提供於吳氏型薄膜5上之第二金屬薄膜6使用。如前文說 明，電子元件基板構造可應用至多種裝置例如非依電性記 憶體、紅外光感測器、光學調變器、光開關、〇 E I C、S Q U I D、 J 〇 s e p h s ο η元件、超導電晶體、電磁波感測器、超導佈線 L S I、S A W元件、迴旋儀、準直儀、記憶體裝置、影像掃描 器、薄膜本體振子、多種濾波器等，以及用作為LED及雷 射二極體。 (薄膜本體振子） 圖5顯示薄膜本體振子之組態例，薄膜本體振子為一種 電子元件其具有功能膜如壓電膜設置於矽基板之範例。 圖5所示薄膜本體振子包括：以S i ( 1 0 0 )單晶製成之基 板2，有通孔1成形於其中；緩衝層3成形於基板2上； 金屬薄膜（下電極）4成形於緩衝層3上；吳氏型薄膜（壓電 膜）5成形於薄膜4上；以及第二金屬薄膜（上電極）6成形 於吳氏型薄膜5上。通孔1係由圖5之底側藉S i ( 1 0 0 )單 晶之各向異性蝕刻形成。通孔1以及層合於通孔1上方之 薄膜形成一隔膜。基板2下表面係藉晶粒連結劑1 0而連結 至封裝體1 1底面。封裝體11頂部使用蓋1 3密封。附帶一 提，此種構造之製造說明如後。各薄膜形成於基板上。基 板經蝕刻後，具有個別薄膜之基板藉切晶粒裝置而被分割 為多個晶片。其中一晶片連結至封裝體而製造此種構造。 與外側通訊之外連結端子A及B係設置於封裝體1 1。外部 連結端子A及B個別經由導線1 2而電連結金屬薄膜4及第 二金屬薄膜6。 由於需要藉各向異性蝕刻矽單晶來形成通孔1，故基板 21 312/發明說明書(補件)/92-11 /92123907 1229373 2係由S i ( 1 Ο Ο )單晶製成，該單晶具有立方（1 Ο Ο )平面定向 平行於基板表面。 (氮化物半導體元件） 當本發明之吳氏型薄膜5係由設置為半導體之吳氏型氮 化物製造時，可提供具有氮化物半導體薄膜之半導體基板。 當根據本發明之電子元件基板構造應用於氮化物半導 體元件時，作成較佳組配，以致於氮化物製造之吳氏型薄 膜被加工成為半導體膜。視情況需要，可作成組配，以致 於氮化物半導體層成形於吳氏型薄膜上。然後電極等添加 至電子元件半導體構造來形成氮化物半導體元件。 將氮化物半導體層額外形成於氮化物製成之吳氏型薄 膜上的理由說明如後。若於形成氮化物製造之吳氏型薄膜 時基板溫度高，則相對難以均勻形成生長核，故難以獲得 良好表面平坦度。另一方面，若基板溫度低，則相對難以 獲得良好結晶度，但生長核可均勻形成。如此當難以於由 單一氮化物薄膜組成的吳氏型薄膜同時獲得良好表面平坦 度與高結晶度時，氮化物製成之吳氏型薄膜可於相對低溫 形成為底塗層，隨後氮化物半導體層於相對高溫成形於底 塗層上。此種情況下，吳氏型薄膜與氮化物半導體層之組 成可不同或組成可相同。 氮化物半導體層可以提供作為半導體膜之AlGalnN型薄 膜之相同方式形成。氮化物半導體層厚度依據其功能而改 變，但通常較佳係選擇於約2奈米至約5微米之範圍。 根據本發明使用電子元件基板構造之氮化物半導體元 件之使用目的並無特殊限制。氮化物半導體元件較佳用於 22 312/發明說明書(補件)/92-11/92123907 1229373 各種利用氮化物半導體層之高結晶度及平坦度之使用目 的。特別例如蕭特基（S c h 〇 11 k y )電極可形成於氮化物半導 體層上來製造蕭特基二極體。可設置複數個氮化物半導體 層來至少形成一個p-n接面，藉此製造二極體、電晶體、 太陽能電池等。可進一步設置主動層來製造發光二極體。 可形成諧振結構來製造雷射二極體。 (製造方法） 製造根據本發明之電子元件基板構造時，形成各薄膜之 方法並無特殊限制。較佳使用根據J P _ A - 8 - 1 0 9 0 9 9所述方 法之氣相沉積方法來形成緩衝層及金屬薄膜。較佳濺鍍方 法、Μ Ο V P E (金屬有機氣相磊晶）方法或Μ B E (分子束磊晶）方 法用於形成吳氏型薄膜。特佳使用濺鍍方法用於形成吳氏 型薄膜。Μ Ο V Ρ Ε方法中，須將基板溫度升高至約1 0 0 0 °C 。 根據發明人之實驗，發現具有高結晶度之吳氏型薄膜可藉 減：鑛法形成，而無需由外側加熱基板。基板較佳加熱至不 低於2 0 0 °C之溫度俾讓結晶度進一步升高。基板加熱溫度 上限並未特別規定。基板加熱溫度不可高於8 0 0 °C ，原因 在於當使用尋常加熱單元電熱器時，難以將基板加熱至高 於8 0 0 °C之溫度；且因即使基板被加熱至高於8 0 0 °C溫度， 吳氏型薄膜結晶度也未顯著改良。濺鍍方法與MOVPE方法 之差異在於，濺鍍方法容易降低加諸薄膜之内部應力，原 因在於基於氣體壓力、基板-標靶距離、輸入功率等條件， 可自由控制内部應力。 本發明中，金屬薄膜4較佳係於下列條件下形成俾加大 金屬薄膜4之平均晶體晶粒大小dM，藉此提高dM/dw比， 23 312/發明說明書(補件)/92- ] 1 /92123907 1229373 俾如圖2及3所示形成平面晶體定向方向不同的兩種晶體 晶粒。 至於此種條件，首先，當金屬薄膜4係藉氣相沉積方法 形成時，於初步成形階段，氧電漿被導入真空室内。例如 當氧氣被導入真空室時，可施加高頻電場至真空室藉此進 行氧電漿的導入。氧電漿的導入時間較佳係設定為下述期 間，由金屬薄膜4開始形成（亦即金屬薄膜4之厚度為零） 之時間點，至金屬薄膜4厚度到達1奈米至5 0奈米且特別 5奈米至2 0奈米範圍之時間點之一段時間。氧電漿導入期 間較佳係控制為氧電漿導入完成時間點之金屬薄膜4厚度 不大於金屬薄膜4終厚度之5 0 %且特別為2 0 %，原因在於雖 然氧電漿導入時間係如前述控制，當金屬薄膜4之厚度（終 厚度）太薄時，氧與金屬薄膜4混合之氧量將非期望地變過 大。以導入之氧氣量表示，氣相沉積時導入之氧電漿量較 佳係選擇於1 seem至100 seem且特別於5 seem至50 seem 之範圍。若氧導入時間太短，或氧電漿導入量過小，則難 以獲得所需金屬薄膜。另一方面，若氧導入時間過長、或 氧電漿導入量過大，則因大量氧混合金屬薄膜，故無法獲 得良好特性。 藉氣相沉積法形成金屬薄膜4時，基板溫度較佳係選擇 於3 0 0 °C至8 0 0 °C之範圍，且更佳係於5 0 0 °C至6 0 0 °C之範 圍。若基板溫度過低，則無法獲得具有良好結晶度之金屬 薄膜，或金屬薄膜與緩衝層間之黏著性劣化。另一方面， 若基板溫度過高，則金屬薄膜表面平坦度劣化，或產生針 孔。 24 312/發明說明書(補件)/92-11 /92123907 1229373 金屬薄膜沉積速率較佳係選擇於Ο. Ο 1奈米/秒至1奈米 /秒之範圍，且更佳係於0. 0 2奈米/秒至0 . 1奈米/秒之範 圍。若沉積速率過低，則發生問題，金屬薄膜易被殘餘氣 體等污染，或因金屬薄膜形成需要長時間，故製造時的產 出量降低。另一方面，若沉積速率過高，則金屬薄膜結晶 度惡化，或晶體晶粒大小變過小。 [實施例] 後文將基於下列本發明之特定實施例說明本發明之進 一步細節。 (實施例1 ) 製備S i ( 1 0 0 )基板2，厚2 5 0微米，電阻係數1 0 0 0歐 姆•厘米，基板2係由矽單晶製成且經過切削與鏡面拋光 而具有（1 0 0 )平面作為表面。S i ( 1 0 0 )基板2表面係以4 0 % 氟化銨水溶液蝕刻/清潔。Z r 0 2製成之緩衝層3、鉑製成之 金屬薄膜4及A1N製成之吳氏型薄膜5係藉下述程序形成 於基板2上，來獲得電子元件基板構造樣本。 首先使用圖6所示蒸鍍系統1 Ο 1。基板2固定於基板架 1 0 3，基板架1 0 3安裝於蒸鍍系統1 Ο 1之真空室1 Ο 1 a内， 基板架1 0 3具有基於轉軸1 0 4及馬達1 0 5之旋轉機構，以 及基於加熱器1 0 6之加熱機構。真空室藉油擴散幫浦而抽 真空至6 X 1 0 —4 P a。然後為了製造供保護基板2經過清潔 用之矽氧化物，基板2係於2 0 r p m旋轉及加熱至6 0 0 °C ， 同時2 5 c c /分鐘氧氣由氧氣供應單元1 0 7之氧化氣體供應 噴嘴1 0 8而導入基板2附近。結果發生熱氧化，厚約1奈 米之矽氧化物層形成於基板表面。 25 3 J 2/發明說明書(補件)/92-11/92123907 1229373 然後基板2被加熱至9 Ο 0 °C且以2 Ο I· p m旋轉 部分1 0 9氣化之金屬鍅供給基板2表面，同時 導入2 5 c c /分鐘氧氣。結果進行前一步驟形成 的還原，以及進行緩衝層3之形成。緩衝層3 1 0奈米。 然後具有緩衝層3形成於其表面之基板2被 °C且以20rpm旋轉，厚150奈米之金屬薄膜4 積方法形成。氣相沉積期間，氧電漿係以氧氣$ 以及於射頻功率1 0 0瓦導入直到氣相沉積開始 4之厚度達到10奈米為止。金屬薄膜4之沉積 0 . 0 6奈米/秒。
然後，於氬+氮氣氣氛下，藉射頻磁控管濺I 1 , 7微米之吳氏型薄膜5形成於金屬薄膜4上 作為濺鍍標靶，而基板溫度設定為2 0 0 °C 。 所得樣本之各薄膜結晶度係藉X光繞射評估 樣本之0 - 2 0 X光繞射結果。圖7中，衍生自 繞射線除外，只觀察得對應個別A 1 N ( 0 0 0 2 )、 Z r 0 2 ( 0 0 2 )平面之平面空間之繞射線。由此結 知，緩衝層3為簡單Z r 0 2 ( 0 0 1 )定向膜，金屬 單Pt(lll)定向膜，吳氏型薄膜5為簡單A1N 膜。 圖8顯示P t ( 1 1 1 )之X光搖擺曲線。圖9顯示 之X光搖擺曲線。P t金屬薄膜4之搖擺曲線之 0 . 6 2度。A 1 N製成之吳氏型薄膜5之搖擺曲線 為1 . 2度。顯然薄膜4及5皆為高度定向膜。 3丨2/發明說明書(補件)/92-11 /92123907 ;由錯氣化 由喷嘴1 0 8 之矽氧化物 厚度設定於 加熱至6 0 0 係藉氣相沉 良速 10 seem 後金屬薄膜 速率設定於 度方法，厚 。金屬鋁用 。圖7顯示 基板2之矽 Pt (111)及 果顯然易 薄膜4為簡 ( 0 0 0 1 )定向 A1N (0002) 半值寬度為 之半值寬度 26 1229373 樣本製造時，於各薄膜形成後，進行使用R Η E E D (反射高 能電子繞射）之評比。R Η E E D評比是晶軸於薄膜平面方向性 指標。圖10顯示A1N吳氏型薄膜5之RHEED圖案。圖10 所示圖案為重疊圖案，其包括當電子束由<2-1-10〉方向入 射於A 1 N單晶之（0 0 0 1 )平面時所得圖案，以及當電子束由 < 1 0 - 1 0 >方向入射於A 1 N單晶之（0 0 0 1 )平面時所得圖案。圖 10所示RHEED圖案係於相當於Si (100)基板2之Si<010> 方向，以及於由該方向旋轉30度方向觀察所得圖案。至於 Pt金屬薄膜4之RHEED圖案，當電子束係由<1-10>及 <11-2>方向入射於Pt (111)平面且於相當於Si<010>方向 以及由該方向旋轉30度方向觀察時，觀察得重疊圖案。由 此結果顯然易知，於基板個別平面以及本樣品之個別薄膜 之晶體定向方向顯示於圖4。圖4之晶體定向方向相當於 圖2之晶體定向方向。 圖1 1顯示由頂上拍攝製造所得樣本之金屬薄膜4所得 T E Μ影像。由圖1 1易知，金屬薄膜4為由各自具有晶粒大 小約2 0 0奈米之晶體晶粒組成的多晶膜。 圖12為吳氏型薄膜5形成後，由上方拍攝吳氏型薄膜5 所得之S Ε Μ影像。圖1 2中，於薄膜表面觀察得粒狀凸部， 其個別直徑約為數十奈米。毗鄰凸部間之間隙凹陷如同凹 槽。由圖1 2顯然易知，吳氏型薄膜5為晶體晶粒組成之多 晶膜，其各自具有於平面約數十奈米之晶粒大小。圖1 3 顯示於吳氏型薄膜5形成後，由頂上拍攝吳氏型薄膜5所 得之Τ Ε Μ影像。圖1 3中，觀察得各自具有直徑約1 0奈米 至約2 0奈米之六角形排列影像。由此結果以及圖1 2所示 27 312/發明說明書(補件)/92-11 /92123907 1229373 SEM影像顯然易知，吳氏型薄膜5係由各自具有晶粒大小 約1 0奈米至約2 0奈米之晶體晶粒組成。 金屬薄膜4之平均晶體晶粒大小d μ及吳氏型薄膜5之平 均晶體晶粒大小cU係由前述程序獲得，dM/d〃比計算如後。 d μ = 1 9 4 奈米， dw二10.6奈米及 d μ /d w = 18.3 附帶一提，圖1 3所示吳氏型薄膜5之T E Μ影像右下角 觀察得紋波圖案區段。晶格方向以此區段作邊界彼此位移 3 0度。相信本區段係相當於作為底塗層之鉑晶體晶粒邊 界，作為底塗層之鉑晶體之同平面方向跨此區段位移3 0 度。A 1 Ν晶體晶粒係磊晶生長於鉑晶體晶粒上，該鉑晶體 晶粒係大於A 1 N晶體晶粒。如此存在於一個鉑晶體晶粒上 的全部A 1 N晶體晶粒係生長成讓A 1 N晶體晶粒同平面方向 幾乎彼此重合。 圖1 3中，介於晶體晶粒間觀察得晶格變形或缺陷，該 等晶體晶粒彼此毗鄰且係於同平面方向。相信此等晶格變 形或缺陷係由於當個別A 1 N晶體晶粒生長成柱狀時，由毗 鄰晶體晶粒於週期性之略微偏移狀態的連結所產生的變形 所引起。 (實施例2 ) 緩衝層3、金屬薄膜（下電極）4及吳氏型薄膜（壓電膜）5 係以實施例1之相同方式形成於基板2上。厚3 0 0奈米之 鋁製成之第二金屬薄膜（上電極）6係藉濺鍍方法形成於吳 氏型薄膜5上，因而製造薄膜本體振子。基板2經使用氫 28 312/發明說明書(補件)/92-11 /92123907 1229373 氧化鉀溶液各向異性蝕刻而形成通孔。 測定薄膜本體振子特性。結果獲得良好諧振特性如後。 換言之，諧振頻率f r為1 . 7 8 6 G Η z，反諧振頻率f a為1 . 8 3 5 G Η z，有效機電耦合因數（f a2 - f r 2) / i r 2為5 . 5 %，以及諧振 與反諧振間之阻抗差異約為5 0 d B。有效機電耦合因數接 近6 %，6 %係基於單晶A 1 N材料常數計算所得數值。 (實施例3 ) 準備S i ( 1 0 0 )基板2，厚2 5 0微米，具有電阻率5 0 0歐 姆•厘米，且係由矽單晶經過切削及鏡面拋光具有（1 0 0 ) 平面製成。S i ( 1 0 0 )基板2經清潔後，厚1 . 4微米A 1 N膜 以及厚0 . 8微米S i 0 2膜以此種順序交替層合於S i ( 1 0 0 ) 基板2上，額外形成厚5 0奈米之A 1 N膜為一層，藉此獲得 共9層薄膜層組成的緩衝層3。各薄膜係藉濺鍍法形成。X 光繞射證實緩衝層3之各S i 0 2膜為非晶膜，而緩衝層3之 各A1N膜為c面定向膜。厚150奈米之Pt製成之金屬薄膜 4以及厚0 . 8微米之Ζ η 0製成之吳氏型薄膜5係成形於緩 衝層3上來製造電子元件基板構造樣本。金屬薄膜4係於 基板溫度6 0 0 °C以及藉氣相沉積法以沉積速率0 . 6奈米/秒 形成。吳氏型薄膜5係於A r + 0 2氣氛，藉射頻磁控管濺鍍 方法，使用Ζ η 0作為標把形成，但未加熱基板。 此樣本之晶體結構藉X光繞射、RHEED及ΤΕΜ分析。結 果證實金屬薄膜4及吳氏型薄膜5分別為簡單（1 1 1 )定向多 晶膜及簡單（〇 〇 〇 1 )定向多晶膜，金屬薄膜4平面之< 1 - 1 0 > 軸係平行於吳氏型薄膜5平面之< 1 1 - 2 0 >軸。吳氏型薄膜5 之Ζ η 0 ( 0 0 0 2 )搖擺曲線之半值寬度為2 . 5度，故證實吳氏 29 3 12/發明說明書(補件)/92-11 /92123907 1229373 型薄膜5為高度結晶膜。金屬薄膜4及吳氏型薄膜5之平 均晶體晶粒大小係藉TE Μ及SEM測量如後。 d μ = 2 0 0 奈米， d w = 1 9奈米及 d μ / d w = 10.5 (實施例4 ) 緩衝層3、金屬薄膜（下電極）4及吳氏型薄膜（壓電膜）5 係以實施例3之相同方式形成於基板2上。厚3 0 0奈米之 鋁製成之第二金屬薄膜（上電極）6係藉濺鍍方法形成於吳 氏型薄膜5上，因而製造薄膜本體振子。基板2經使用氫 氧化鉀溶液各向異性蝕刻而形成通孔。此種結構中，緩衝 層3為A 1 N薄膜與S i 0 2薄膜之層合物，緩衝層3用作為聲 波反射膜。如此此種結構未形成通孔。 測定薄膜本體振子特性。結果獲得良好諧振特性如後。 換言之，諧振頻率f r為2 · 0 G Η z，反諧振頻率f a為2. 0 6 G Η z，有效機電耦合因數（f a2 - f r 2) / f r2為6 . 0 %，以及諧振 與反諧振間之阻抗差異約為5 0 d B。有效機電耦合因數係 接近基於單晶Ζ η 0材料常數計算所得數值。 根據本發明，吳氏型化合物可磊晶生長於金屬薄膜上作 為多晶膜，因而形成具有良好結晶度之多晶吳氏型薄膜。 因金屬薄膜可用於電子元件作為電極層或反射層，故此種 電極層或反射層可結合於根據本發明之電子元件，而未降 低電子元件特性。 【圖式簡單說明】 圖1為剖面圖，顯示根據本發明，電子元件之組態範例； 30 312/發明說明書(補件)/92-1〗/92123907 1229373 圖2為典型視圖，顯示於根據本發明 造中，於基板平面以及形成於基板上之 體定向方向； 圖3為典型視圖，顯示於根據本發明 造中，於基板平面以及形成於基板上之 體定向方向； 圖4為典型視圖，顯示於根據本發明 造中，於基板平面以及形成於基板上之 體定向方向； 圖5為剖面圖，顯示薄膜本體振子之 圖6為視圖，顯示根據本發明用於製 造之蒸鍍系統範例； 圖7為繞射圖，顯示實施例中製造的 /Zr〇2/Pt/AlN層合物結構之0 -20 X光； 圖8為實施例製造的S i (1 0 0 ) / Z r 0 2 構中之P t ( 1 1 1 ) X光搖擺曲線； 圖9為實施例製造的S i (1 0 0 ) / Z r 0 2 構中之A 1 N ( Ο Ο Ο 2 ) X光搖擺曲線； 圖1 Ο為顯示晶體結構之繪圖取代相片 施例製造的 S i ( 1 0 0 ) / Z r 〇2 ( Ο Ο 1 ) / P t 層合物結構中AIN (0001)之RHEED圖案 射光電子束軸係平行於S i < 0 1 0 >方向； 圖1 1為顯示晶體結構之繪圖取代相》 施例製造的 S i ( 1 0 0 ) / z r 〇 2 ( 〇 〇 1 ) / p t 中’ Ρ ΐ ( 1 1 1 )之T E Μ影像，該種情況下 312/發明說明_ 補件)/92-11 /92123907 之電子元件基板構 個別薄膜平面之晶 之電子元件基板構 個別薄膜平面之晶 之電子元件基板構 個別薄膜平面之晶 組態範例； 造電子元件基板構 Si (100) 繞射結果； /Pt/A1N層合物結 /Pt/A1N層合物結 1 ’換言之顯示貫 (111)/A1N(0001) ，該等情況下之入 1 ，換言之顯示實 (1 1 1 )層合物結構 P t ( 1 1 1 )係由頂部 31 1229373 拍攝， 圖1 2為顯示晶體結構之繪圖取代相片，換言之顯示實 施例製造的 Si (100) /Zr〇2 (001) /Pt (111)/ A1N ( 0 0 0 1 ) 層合物結構中，A 1 N ( 0 0 0 1 )之SEM影像，該種情況下 A 1 N ( 0 0 0 1 )係由頂部拍攝；以及 圖1 3為顯示晶體結構之繪圖取代相片，換言之顯示實 施例製造的 Si (100) /Zr〇2 (001) /Pt (111) /A1N ( 0 0 0 1 ) 層合物結構中，A 1 N ( 0 0 0 1 )之TEM影像，該種情況下 A 1 N ( 0 0 0 1 )係由頂部拍攝。 (元件 符 號 說 明 ) 1 通 孔 2 基 板 3 緩 衝 層 4 金 屬 薄 膜 5 吳 氏 型 薄 膜 6 第 二 金 屬 薄膜 10 晶 粒 連 結 劑 11 封 裝 體 12 導 線 13 蓋 10 1 蒸 鍍 系 統 10 1a 真 空 室 1 03 基 板 架 1 04 轉 軸 312/發明說明書(補件)/92-11/犯123907 32
1229373 10 5 馬達 10 6 加熱器 1 07 氧化氣體供應單元 1 08 噴嘴 10 9 鍅氣化部分 A、B 外部連結端子
312/發明說明書(補件)/92-11/92123907 33

Claims (1)

1229373 拾、申請專利範圍： 1. 一種電子元件基板構造，包含： 一基板，至少有一表面係由S i ( 1 0 0 )單晶製成； 一金屬薄膜，具有一面心立方結構或六方最密堆積結 構，且係形成該基板上，該金屬薄膜係選自由具有（1 1 1 ) 平面平行於該基板表面定向之面心立方結構之（1 1 1 )定向 膜，以及具有（0001)平面平行於該基板表面定向之六方最 密堆積結構之（0 0 0 1 )定向膜組成的組群；以及 一吳氏（wurtzite)型薄膜，其具有一吳氏型晶體結構且 係形成於該金屬薄膜上，該吳氏型薄膜為具有（0001)平面 平行於該基板表面定向之（0001)定向膜； 其中該金屬薄膜及該吳氏型薄膜各自為多晶膜，且含有 至少兩種晶體於平面之定向方向不同之晶體晶粒； 當該金屬薄膜為（1 1 1 )定向膜，該吳氏型薄膜係磊晶生 長於該金屬薄膜上，以致於吳氏型薄膜平面之<11-20〉軸係 平行於該金屬薄膜平面之 <卜10>軸；以及 當該金屬薄膜為（0001)定向膜，該吳氏型薄膜係磊晶生 長於該金屬薄膜上，以致於吳氏型薄膜平面之< 1 1 - 2 0 >軸係 平行於該金屬薄膜平面之<11-20〉軸。 2. 如申請專利範圍第1項之電子元件基板構造，其中該 金屬薄膜含有兩種晶體於平面之定向方向不同之晶體晶 粒； 當該金屬薄膜為（11 1 )定向膜時，兩種晶體晶粒之個別 < 1 - 1 0 >軸係彼此垂直；以及 當該金屬薄膜為（0 0 0 1 )定向膜時，該兩種晶體晶粒之個 34 312/發明說明書(補件)/92-11/92123907 1229373 別< 1 1 - 2 Ο >軸係彼此垂直。 3 .如申請專利範圍第2項之電子元件基 包括一緩衝層插置於該基板與該金屬薄膜 層係磊晶生長，以致於該緩衝層之（0 0 1 )平 板，以及該緩衝層平面之< 1 0 0 >軸係平行於 單晶平面之< 0 1 0 >軸。 4.如申請專利範圍第3項之電子元件基 當該金屬薄膜為（111)定向膜時，含於自 種晶體晶粒之一之< 1 - 1 0 >軸係平行於該緩 < 1 0 0 >軸，而該兩種晶體晶粒之另一之< 1 - 1 緩衝層平面之< 0 1 0 >軸；以及 當該金屬薄膜為（0001)定向膜時，含於 種晶體晶粒之一之< 1 1 - 2 0 >軸係平行於該凝 <100〉轴*而該兩種晶體晶粒之另一^之<11 該緩衝層平面之< 0 1 0 >軸。 5 .如申請專利範圍第4項之電子元件基 於該吳氏型薄膜之該兩種晶體晶粒之一之 行於該基板之S i ( 1 0 0 )單晶平面之< 0 1 0 >』 氏型薄膜之該兩種晶體晶粒之另一之<11_ 該基板之S i ( 1 0 0 )單晶平面之< 0 1 0 >軸。 6 .如申請專利範圍第3至5項中任一項 構造，其中該緩衝層含有氧化锆作為主成 7 .如申請專利範圍第1至5項中任一項 構造，其中該金屬薄膜之平均晶粒大小係 膜之晶粒大小。 312/發明說明書(補件)/92-11 /92123907 板構造，進一步 間，其中該緩衝 面係平行於該基 該基板S i (1 0 0 ) 板構造，其中： 友金屬薄膜之兩 衝層平面之 0 >軸係平行於該 該金屬薄膜之兩 ί衝層平面之 - 2 0 >轴係平行於 板構造，其中含 < 1 1 - 2 0 >軸係平 降，而含於該吳 2 0 >軸係垂直於 之電子元件基板 分。 之電子元件基板 大於該吳氏型薄 35 1229373 8 .如申請專利範圍第1至5項中任一項之電子元件基板 構造，其中該金屬薄膜含有選自由Pt、Au、Ir、Os、Re、 Pd、Rh及Ru組成的組群中之至少一成員作為主成分。 9 .如申請專利範圍第1至5項中任一項之電子元件基板 構造，其中該吳氏型薄膜為AlGalnN型薄膜含有N以及選 自Al、Ga及In組成的組群之至少一成員作為主成分；或 為ZnO型薄膜含有氧化鋅作為主成分。 1 0 .如申請專利範圍第1至5項中任一項之電子元件基 板構造，其中該金屬薄膜係被設置，以致於X光繞射於（111 或（0002)平面之反射搖擺曲線之半值寬度不大於3度。 1 1 . 一種電子元件，包含一種如申請專利範圍第1至5 項中任一項定義之電子元件基板構造，以及一第二金屬薄 膜形成於該電子元件基板構造之該吳氏型薄膜上，其中介 於其間夾置有該吳氏型薄膜之該對金屬薄膜係作為電極。 1 2.如申請專利範圍第1 1項之電子元件，其中該吳氏型 薄膜具有壓電特性，以致於該電子元件用作為薄膜本體振 子0 36 312/發明說明書(補件)/92-11/92123907
TW92123907A 2002-08-30 2003-08-29 Electronic device substrate structure and electronic device TWI229373B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002254790A JP3947443B2 (ja) 2002-08-30 2002-08-30 電子デバイス用基板および電子デバイス

Publications (2)

Publication Number Publication Date
TW200405433A TW200405433A (en) 2004-04-01
TWI229373B true TWI229373B (en) 2005-03-11

Family

ID=31712265

Family Applications (1)

Application Number Title Priority Date Filing Date
TW92123907A TWI229373B (en) 2002-08-30 2003-08-29 Electronic device substrate structure and electronic device

Country Status (7)

Country Link
US (1) US6855996B2 (zh)
EP (1) EP1396889B1 (zh)
JP (1) JP3947443B2 (zh)
KR (1) KR100607738B1 (zh)
CN (1) CN1312728C (zh)
DE (1) DE60304780T2 (zh)
TW (1) TWI229373B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI397111B (zh) * 2007-01-25 2013-05-21 Au Optronics Corp 包括矽奈米晶粒之多層結構、太陽能晶胞、非揮發記憶體單元、光感測單元及其製作方法、形成矽奈米晶粒之方法
TWI596550B (zh) * 2016-02-10 2017-08-21 台灣積體電路製造股份有限公司 指紋感測器像素陣列及形成其之方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004297359A (ja) * 2003-03-26 2004-10-21 Seiko Epson Corp 表面弾性波素子、周波数フィルタ、発振器、電子回路、及び電子機器
US7411339B2 (en) * 2003-11-28 2008-08-12 Seiko Epson Corporation Manufacturing method of actuator device and liquid jet apparatus provided with actuator device formed by manufacturing method of the same
JP4737375B2 (ja) * 2004-03-11 2011-07-27 セイコーエプソン株式会社 アクチュエータ装置の製造方法及び液体噴射ヘッドの製造方法並びに液体噴射装置の製造方法
JP2006019935A (ja) 2004-06-30 2006-01-19 Toshiba Corp 薄膜圧電共振器及びその製造方法
JP2006253172A (ja) * 2005-03-08 2006-09-21 Toshiba Corp 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法
WO2006098101A1 (ja) * 2005-03-16 2006-09-21 Nec Corporation 金属材料、金属材料を用いた半導体集積回路用配線および被覆膜
JP2007036914A (ja) * 2005-07-29 2007-02-08 Doshisha 薄膜共振器
KR100655437B1 (ko) 2005-08-09 2006-12-08 삼성전자주식회사 반도체 웨이퍼 및 그 제조방법
JP4756461B2 (ja) * 2005-10-12 2011-08-24 宇部興産株式会社 窒化アルミニウム薄膜およびそれを用いた圧電薄膜共振子
EP1945561B1 (en) * 2005-10-14 2018-10-24 STMicroelectronics Srl Substrate-level assembly for an integrated device, manufacturing process thereof and related integrated device
JP4849445B2 (ja) * 2006-03-06 2012-01-11 学校法人同志社 薄膜共振器
JP4537434B2 (ja) * 2007-08-31 2010-09-01 株式会社日立製作所 酸化亜鉛薄膜、及びそれを用いた透明導電膜、及び表示素子
JP5475272B2 (ja) * 2008-03-21 2014-04-16 日本碍子株式会社 圧電／電歪膜型素子
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2252077B1 (en) 2009-05-11 2012-07-11 STMicroelectronics Srl Assembly of a capacitive acoustic transducer of the microelectromechanical type and package thereof
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
DE112012004463T5 (de) * 2011-10-28 2014-07-24 Canon Anelva Corporation Schichtbildungsverfahren, vakuumverarbeitungsvorrichtung, herstellungsverfahren eines lichtemittierenden halbleiterelements, lichtemittierendes halbleiterelement und beleuchtungseinrichtung
JP5817673B2 (ja) * 2011-11-18 2015-11-18 株式会社村田製作所 圧電薄膜共振子及び圧電薄膜の製造方法
CN103426968A (zh) * 2012-05-14 2013-12-04 杜邦太阳能有限公司 增强导电氧化物层雾度的方法及透明导电氧化物透明基底
US8623747B1 (en) * 2012-12-17 2014-01-07 Translucent, Inc. Silicon, aluminum oxide, aluminum nitride template for optoelectronic and power devices
US10573686B2 (en) 2016-06-19 2020-02-25 Iqe Plc Epitaxial AIN/cREO structure for RF filter applications
US10263136B1 (en) * 2016-10-25 2019-04-16 Triad National Security, Llc Direct band gap group IV semiconductors and methods of preparing the same
IT201700103489A1 (it) 2017-09-15 2019-03-15 St Microelectronics Srl Metodo di fabbricazione di una membrana filtrante sottile, dispositivo trasduttore acustico includente la membrana filtrante, metodo di assemblaggio del dispositivo trasduttore acustico e sistema elettronico
CN110832654B (zh) * 2017-09-22 2023-07-28 Tdk株式会社 压电薄膜元件
GB2571529B (en) * 2018-02-28 2021-04-14 Novosound Ltd Formation of piezoelectric devices
JP7167626B2 (ja) * 2018-03-09 2022-11-09 株式会社リコー アクチュエータ、液体吐出ヘッド、液体吐出ユニット及び液体を吐出する装置
TWI751352B (zh) * 2018-07-05 2022-01-01 法商索泰克公司 集成射頻元件用底材及其製作方法
JP7115257B2 (ja) * 2018-11-29 2022-08-09 Tdk株式会社 圧電薄膜素子
JP7425960B2 (ja) * 2019-10-29 2024-02-01 Tdk株式会社 圧電薄膜素子
KR20220055526A (ko) * 2020-10-26 2022-05-04 삼성디스플레이 주식회사 반도체 구조물을 포함하는 적층 구조물 및 이의 제조 방법
WO2023218690A1 (ja) * 2022-05-12 2023-11-16 株式会社村田製作所 Ｍｅｍｓ素子および圧電音響デバイス

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2924574B2 (ja) * 1993-05-31 1999-07-26 富士ゼロックス株式会社 配向性強誘電体薄膜素子
JP3223233B2 (ja) 1994-08-17 2001-10-29 ティーディーケイ株式会社 酸化物薄膜、電子デバイス用基板および酸化物薄膜の形成方法
JP3357227B2 (ja) * 1995-07-21 2002-12-16 日立建機株式会社 圧電素子およびその製造方法
KR100214765B1 (ko) * 1996-03-21 1999-08-02 노영민 기판상에 (200)방향으로 우선 배향된 백금 박막 형성방법, 그 방법에 의하여 형성된 백금박막을 구비한 기판 및 전자소자
JP3813740B2 (ja) * 1997-07-11 2006-08-23 Ｔｄｋ株式会社 電子デバイス用基板
JP3504851B2 (ja) * 1998-02-20 2004-03-08 旭化成株式会社 化合物半導体膜の製造方法
JP2000022205A (ja) * 1998-07-03 2000-01-21 Tdk Corp 半導体発光素子
JP4404995B2 (ja) * 1999-07-26 2010-01-27 独立行政法人産業技術総合研究所 Ａ面サファイア基板を用いたＺｎＯ系化合物半導体発光素子およびその製法
US6329305B1 (en) * 2000-02-11 2001-12-11 Agere Systems Guardian Corp. Method for producing devices having piezoelectric films
JP4016583B2 (ja) * 2000-08-31 2007-12-05 株式会社村田製作所 圧電薄膜共振子、フィルタおよび電子機器
JP2002076023A (ja) * 2000-09-01 2002-03-15 Nec Corp 半導体装置
CN1154155C (zh) * 2001-01-12 2004-06-16 中国科学院半导体研究所 Ⅲ族氮化物单/多层异质应变薄膜的制作方法
JP2002222746A (ja) * 2001-01-23 2002-08-09 Matsushita Electric Ind Co Ltd 窒化物半導体ウェーハ及びその製造方法
TW541723B (en) * 2001-04-27 2003-07-11 Shinetsu Handotai Kk Method for manufacturing light-emitting element

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI397111B (zh) * 2007-01-25 2013-05-21 Au Optronics Corp 包括矽奈米晶粒之多層結構、太陽能晶胞、非揮發記憶體單元、光感測單元及其製作方法、形成矽奈米晶粒之方法
TWI596550B (zh) * 2016-02-10 2017-08-21 台灣積體電路製造股份有限公司 指紋感測器像素陣列及形成其之方法
US9904776B2 (en) 2016-02-10 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor pixel array and methods of forming same
US10157274B2 (en) 2016-02-10 2018-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor pixel array and methods of forming same
US10698994B2 (en) 2016-02-10 2020-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor pixel array and methods of forming same
US10878073B2 (en) 2016-02-10 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor pixel array and methods of forming same

Also Published As

Publication number Publication date
TW200405433A (en) 2004-04-01
DE60304780T2 (de) 2006-09-14
CN1312728C (zh) 2007-04-25
JP2004095843A (ja) 2004-03-25
DE60304780D1 (de) 2006-06-01
US20040099918A1 (en) 2004-05-27
JP3947443B2 (ja) 2007-07-18
KR20040020024A (ko) 2004-03-06
US6855996B2 (en) 2005-02-15
EP1396889A2 (en) 2004-03-10
CN1487563A (zh) 2004-04-07
EP1396889B1 (en) 2006-04-26
KR100607738B1 (ko) 2006-08-01
EP1396889A3 (en) 2005-06-08

Similar Documents

Publication Publication Date Title
TWI229373B (en) Electronic device substrate structure and electronic device
JP3813740B2 (ja) 電子デバイス用基板
US6258459B1 (en) Multilayer thin film
US6198208B1 (en) Thin film piezoelectric device
JP4221765B2 (ja) 光集積化酸化物装置および光集積化酸化物装置の製造方法
US6709776B2 (en) Multilayer thin film and its fabrication process as well as electron device
KR100671375B1 (ko) 박막 적층체, 그 박막 적층체를 이용한 전자 장치, 및액추에이터와, 액추에이터의 제조 방법
TWI287880B (en) Group III nitride semiconductor light-emitting device and method of producing the same
JP4784609B2 (ja) 電子デバイス用基板
JP4183787B2 (ja) 電子デバイス用基板の製造方法
US8692260B2 (en) Method of forming a composite laser substrate
JP5019247B2 (ja) 電子デバイス用基板
TW200810155A (en) ZnO-based semiconductor element
JP3817068B2 (ja) 積層薄膜
JP2005056940A (ja) 電子デバイス用基板、電子デバイスおよびそれらの製造方法
KR102457270B1 (ko) 압전 박막을 제조하는 방법 및 이 박막을 이용하는 소자
US20140319533A1 (en) Flexible semiconductor devices based on flexible freestanding epitaxial elements
JP2000022205A (ja) 半導体発光素子
KR102480141B1 (ko) 압전 박막을 제조하는 방법 및 이 박막을 이용하는 소자
KR102315908B1 (ko) 고순도 AlxGa1-xN (0.5≤x≤1) 압전 박막을 제조하는 방법 및 이 박막을 이용하는 장치
KR20220017973A (ko) 고순도 AlxGa1-xN (0.5≤x≤1) 압전 박막 및 이 박막을 이용하는 소자를 제조하는 방법
JP2005170726A (ja) 配向性圧電体膜
KR20200122802A (ko) 고순도 AlxGa1-xN (0.5≤x≤1) 압전 박막 및 이 박막을 이용하는 소자를 제조하는 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees