KR100607738B1 - 전자장치 기판구조 및 전자장치 - Google Patents

전자장치 기판구조 및 전자장치 Download PDF

Info

Publication number
KR100607738B1
KR100607738B1 KR20030060108A KR20030060108A KR100607738B1 KR 100607738 B1 KR100607738 B1 KR 100607738B1 KR 20030060108 A KR20030060108 A KR 20030060108A KR 20030060108 A KR20030060108 A KR 20030060108A KR 100607738 B1 KR100607738 B1 KR 100607738B1
Authority
KR
South Korea
Prior art keywords
thin film
metal thin
plane
axis
substrate
Prior art date
Application number
KR20030060108A
Other languages
English (en)
Other versions
KR20040020024A (ko
Inventor
노구치타케오
사이토히사토시
아베히데노리
야마시타요시나리
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20040020024A publication Critical patent/KR20040020024A/ko
Application granted granted Critical
Publication of KR100607738B1 publication Critical patent/KR100607738B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02015—Characteristics of piezoelectric layers, e.g. cutting angles
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02086—Means for compensation or elimination of undesirable effects
    • H03H9/02133—Means for compensation or elimination of undesirable effects of stress
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/174—Membranes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/176—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator consisting of ceramic material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708—Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Acoustics & Sound (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 기판(2), 상기 기판(2) 상에 형성되는 면심입방구조의 (111)배향막 또는 육방 최조밀구조의 (0001)배향막, 및 상기 금속박막 상에 형성되는 섬유아연석 결정구조의 (0001)배향막으로서의 섬유아연석 타입 박막(5)을 포함하는 전자장치 기판구조로서, 상기 두 박막의 각각은 상기 평면에서의 결정배향의 방향이 다른 적어도 2종류 이상의 결정입자를 함유하는 다결정막이며, 상기 금속박막(4)이 (111)배향막이면, 상기 섬유아연석 타입 박막(5)의 평면에서의 <11-20>축은 상기 금속박막(4)의 평면에서의 <1-10>축과 나란하며, 상기 금속박막(4)이 (0001)배향막이면, 상기 섬유아연석 타입 박막(5)의 평면에서의 <11-20>축은 상기 금속박막(4)의 평면에서의 <11-20>축과 나란한 것을 특징으로 한다.

Description

전자장치 기판구조 및 전자장치{Electronic Device Substrate Structure and Electronic Device}
도 1은 본 발명에 따르는 전자장치의 구성예를 도시한 단면도.
도 2는 본 발명에 따르는 기판과 전자장치 기판구조의 기판에 형성된 각 박막면의 결정배향의 방향을 도시한 전형적인 도면.
도 3은 본 발명에 따르는 기판과 전자장치 기판구조의 기판에 형성된 각 박막면의 결정배향의 방향을 도시한 전형적인 도면.
도 4는 본 발명에 따르는 기판과 전자장치 기판구조의 기판에 형성된 각 박막면의 결정배향의 방향을 도시한 전형적인 도면.
도 5는 박막 벌크 바이브레이터의 구성예를 도시한 단면도.
도 6은 본 발명에 따르는 전자장치 기판구조의 제조를 위해 사용되는 증착장치의 예를 도시한 도면.
도 7은 예로서 제조된 Si(100)/ZrO2/Pt/AlN 적층구조의 θ-20 X-선 회절의 결과를 도시한 회절 그래프.
도 8은 예로서 제조된 Si(100)/ZrO2/Pt/AlN 적층구조에서 Pt(111)의 X-선 회절곡선.
도 9는 예로서 제조된 Si(100)/ZrO2/Pt/AlN 적층구조에서 AlN(0002)의 X-선 회절곡선.
도 10은 결정구조를 도시한 도면대체용 사진, 즉 입사전자빔이 Si<010>방향과 평행한 경우에 예로서 제조된 Si(100)/ZrO2(001)/Pt(111)/AlN(0001) 적층구조의 RHEED 패턴을 도시한 사진.
도 11은 결정구조를 도시한 도면대체용 사진, 즉 Pt(111)이 상부로부터 촬영된 경우에 예로서 제조된 Si(100)/ZrO2(001)/Pt(111)/AlN(0001) 적층구조의 Pt의 TEM 이미지를 도시한 사진.
도 12는 결정구조를 도시한 도면대체용 사진, 즉 AlN(0001)이 상부로부터 촬영된 경우에 예로서 제조된 Si(100)/ZrO2(001)/Pt(111)/AlN(0001) 적층구조의 AlN(0001)의 SEM 이미지를 도시한 사진.
도 13은 결정구조를 도시한 도면대체용 사진, 즉 AlN(0001)이 상부로부터 촬영된 경우에 예로서 제조된 Si(100)/ZrO2(001)/Pt(111)/AlN(0001) 적층구조의 AlN(0001)의 TEM 이미지를 도시한 사진.
본 발명은 전자장치 기판구조에 관한 것으로, 특히 섬유아연석 결정(wurtzite crystal) 구조를 가지며 Si 단결정 기판에 형성되는 박막을 구비하고, 박막 벌크 바이브레이터(thin-film bulk vibrator), SAW(Surface Acoustic Wave) 장치 등의 압전효과를 이용하는 장치; LED(Light-Emitting Diode), 레이저 다이오드 등의 반도체 발광장치; IC 히트싱크(heat sink); 및 광모듈레이터, 광스위치, OEIC(Opto-Electronic Integrated Circuit: 광전자 집적회로) 등의 광장치에 적용되는 전자장치 기판구조와, 이러한 기판구조를 이용하는 전자장치에 관한 것이다.
종래부터 반도체 결정기판으로서 Si 기판 상에 형성되는 기능성 산화막, 질화막 등을 갖는 집적 전자장치가 개발되어 왔다. 예컨대, 반도체 기판과 유전박막의 조합에 의한 SOI 기술에 의해 집적도가 보다 높은 LSI 또는 유전체 절연 LSI가 연구되어 왔다. 유전체의 일종으로서 강유전성 물질의 박막이 추가로 사용될 때 비휘발성 메모리, 적외선 센서, 광모듈레이터, 광스위치, OEIC 등을 구성하는 것이 가능하다. 반도체 기판과 초전도체 박막이 결합되면, SQUID, 조셉슨장치, 초전도 트랜지스터, 전자기파 센서, 초전도 배선 LSI 등을 구성하는 것이 가능하다. 반도체 기판과 압전박막이 결합되면 SAW 장치, 컨볼버(convolver), 콜리메이터(collimator), 메모리장치, 이미지 스캐너, 박막 벌크 바이브레이터, 필터 등을 구성하는 것이 가능하다.
이들 기능성 박막을 이용하여 전자장치의 최적의 장치특성을 달성하고, 그 재현성(reproducibility)을 높게 유지하기 위해서는 기능성 박막의 결정도(crystallinity)가 가능하면 높게 만들어지는 것이 바람직하다. 전형적인 압 전물질로서 널리 알려져 있는 ZnO 또는 AlN은 ZnO 또는 AlN이 섬유아연석 결정구조를 갖기 때문에 결정의 <0001>방향에서, 즉 c축의 방향에서 높은 압전성을 보여주고 있다. 따라서 기능성 박막으로서 이들 물질을 이용하는 전자장치에서는 기능성 박막이 단순히 c 면배향의 높은 결정박막으로서 제공되는 것이 바람직하다.
이러한 환경하에서, 본 발명의 발명자들은 JP-A-11-26083의 제안을 하였다. 그 제안에서, ZrO2 등의 버퍼층은 Si 단결정 기판 상에 단결정 박막(에피텍셜막)으로서 제공되고, Pt 등의 금속박막은 버퍼층 상에 단결정막으로서 제공되며, 섬유아연석 결정구조를 갖는 ZnO, AlN 등의 섬유아연석 타입 박막은 금속박막 상에 형성되므로 섬유아연석 타입 박막은 단순한 c 면배향 단결정막으로서 제공된다.
Si 단결정 기판을 이용하는 박막 벌크 바이브레이터에서, Si 단결정 기판은 제조공정에서 KOH 용액 등에 의해 이방성으로 식각되어 비아홀(via-hole)이 형성된다. 이러한 이유로 기판표면에 평행하게 면배향된 Si(100) 평면을 갖는 Si 단결정 기판을 이용하는 것이 필수적이다.
본 발명의 목적은 탁월한 특성을 보여주며, Si(100) 기판, 전극으로서 사용되는 금속박막, 상기 Si(100) 기판 상에 형성되는 반사층 등과, 상기 금속박막 상에 형성되는 섬유아연석 결정구조의 단순한 c 면배향의 고결정 기능성 박막을 포함하는 구조를 갖는 전자장치를 제공하기 위한 것이다.
상술한 목적은 다음의 (1) 내지 (12)에 설명된 발명에 의해 달성된다.
(1) 적어도 Si(100) 단결정으로 만들어진 표면을 갖는 기판과; 상기 기판 상에 형성되며, 면심입방구조 또는 육방 최조밀 구조를 갖는 금속박막과; 상기 금속박막 상에 형성되고, 섬유아연석 결정구조를 갖는 섬유아연석 타입 박막을 포함하며, 상기 금속박막은 상기 기판면과 평행하게 배향된 (111)평면을 갖는 면심입방구조와, 상기 기판면과 평행하게 배향된 (0001) 평면을 갖는 육방 최조밀 구조의 (0001)배향막으로 구성되는 그룹으로부터 선택되며, 상기 섬유아연석 타입 박막은 기판면과 평행하게 배향된 (0001) 평면을 갖는 (0001) 배향막이며, 금속박막과 섬유아연석 타입 박막의 각각은 상기 평면에서 결정배향의 방향이 다른 적어도 2종류 이상의 결정입자를 함유하는 다결정막이며, 상기 금속박막이 (111)배향막이면, 상기 섬유아연석 타입 박막은 상기 금속박막 상에서 에피텍셜 성장되어 상기 섬유아연석 타입 박막의 평면에서의 <11-20>축이 상기 금속박막의 평면에서의 <1-10>축과 평행하고, 상기 금속박막이 (0001)배향막이면, 상기 섬유아연석 타입 박막은 상기 금속박 상에서 에피텍셜 성장되어 상기 섬유아연석 타입 박막의 평면에서의 <11-20> 축이 상기 금속박막의 평면에서의 <11-20>축과 평행한 것을 특징으로 하는 전자장치 기판구조.
(2) 상기 (1)의 설명에 따르는 전자장치 기판구조에서, 상기 금속박막은 상기 평면에서의 결정배향의 방향이 다른 2종류의 결정입자를 함유하고, 상기 금속박막이 (111)배향막이면, 상기 2종류의 결정입자의 각 <1-10>축은 서로 수직이고, 상기 금속박막이 (0001)배향막이면, 상기 2종류의 결정입자의 각 <11-20>축은 서로 수직인 것을 특징으로 하는 전자장치 기판구조.
(3) 상기 (2)의 설명에 따르는 전자장치 기판구조이며, 상기 기판과 상기 금속박막 사이에 배치되는 버퍼층을 추가로 포함하고, 상기 버퍼층은 에피텍셜 성장하여 상기 버퍼층의 (001)평면은 상기 기판과 평행하고, 상기 버퍼층의 평면에서의 <100>축은 상기 기판의 Si(100)단결정 평면에서의 <010>축과 평행한 것을 특징으로 하는 전자장치 기판구조.
(4) 상기 (3)의 설명에 따르는 전자장치 기판구조에서, 상기 금속박막이 (111)배향막이면, 상기 금속박막에 함유된 상기 2종류의 결정입자 중 하나에서의 <1-10>축은 상기 버퍼층의 평면에서의 <100>축과 평행한 반면, 상기 2종류의 결정입자 중 다른 하나에서의 <1-10>축은 상기 버퍼층의 평면에서의 <010>축과 평행하며, 상기 금속박막이 (0001)배향막이면, 상기 금속박막에 함유된 상기 2종류의 결정입자 중 하나에서의 <11-20>축은 상기 버퍼층의 평면에서의 <100>축과 평행한 반면, 상기 2종류의 결정입자 중 다른 하나에서의 <11-20>축은 상기 버퍼층의 평면에서의 <010>축과 평행한 것을 특징으로 하는 전자장치 기판구조.
(5) 상기 (2)의 설명에 따르는 전자장치 기판구조에서, 상기 섬유아연석 타입 박막에 함유된 상기 2종류의 결정입자 중 하나에서의 <11-20>축은 상기 기판의 Si(100) 단결정 평면에서의 <010>축과 평행한 반면, 상기 섬유아연석 타입 박막에 함유된 상기 2종류의 결정입자 중 다른 하나에서의 <11-20>축은 상기 기판의 Si(100)단결정 평면에서의 <010>축과 평행한 것을 특징으로 하는 전자장치 기판구조.
(6) 상기 (3) 내지 (5)의 설명 중 어느 하나에 따르는 전자장치 기판구조에서, 상기 버퍼층은 주성분으로서 산화아연을 함유하는 것을 것을 특징으로 하는 전자장치 기판구조.
(7) 상기 (1) 내지 (6)의 설명 중 어느 하나에 따르는 전자장치 기판구조에서, 상기 금속박막은 상기 섬유아연석 타입 박막보다 평균 결정입자 크기가 더 큰 것을 특징으로 하는 전자장치 기판구조.
(8) 상기 (1) 내지 (7)의 설명 중 어느 하나에 따르는 전자장치 기판구조에서, 상기 금속박막은 주성분으로서 Pt, Au, Ir, Os, Re, Pd, Rh 및 Ru로 구성되는 그룹으로부터 선택된 적어도 하나의 부재를 포함하는 것을 특징으로 하는 전자장치 기판구조.
(9) 상기 (1) 내지 (8)의 설명 중 어느 하나에 따르는 전자장치 기판구조에서, 상기 섬유아연석 타입 박막은 주성분으로서 Al, Ga 및 In으로 구성되는 그룹으로부터 선택되는 적어도 하나의 부재와 N을 함유하는 AlGaInN 타입 박막 또는 주성분으로서 산화아연을 함유하는 ZnO 타입 박막인 것을 특징으로 하는 전자장치 기판구조.
(10) 상기 (1) 내지 (9)의 설명 중 어느 하나에 따르는 전자장치 기판구조에서, 상기 금속박막은 X선 회절로 (111) 또는 (0002) 평면에서의 반사의 로킹곡선(locking curve)의 반값폭이 3도 이하가 되도록 제공되는 것을 특징으로 하는 전자장치 기판구조.
(11) 상기 (1) 내지 (10)의 설명 중 어느 하나에 따르는 전자장치 기판구조 와, 상기 전자장치 기판구조의 상기 섬유아연석 타입 박막 상에 형성되는 제 2 금속박막을 포함하는 전자장치에 있어서, 상기 섬유아연석 타입 박막이 샌드위치식으로 끼워지는 상기 박막금속의 쌍은 전극으로서 작용하는 것을 특징으로 하는 전자장치.
(12) 상기 (11)의 설명에 따르는 전자장치에서, 상기 섬유아연석 타입 박막은 상기 전자장치가 박막 벌크 바이브레이터로서 작용하도록 압전특성을 갖는 것을 특징으로 하는 전자장치.
(실시예)
도 1은 본 발명에 따르는 전자장치의 구성예를 도시한 전형적인 도면이다. 도 1에 도시된 전자장치는 전자장치 기판구조와 제 2 금속박막(6)을 포함한다. 전자장치 기판구조는 기판(2), 상기 기판 상에 형성되는 버퍼층(3), 상기 버퍼층(3) 상에 형성되는 금속박막(4), 및 상기 금속박막(4) 상에 형성되는 섬유아연석 타입 박막(5)을 포함한다. 제 2 금속박막(6)은 전자장치 기판구조의 섬유아연석 타입 박막(5) 상에 형성된다. 섬유아연석 타입 박막(5)이 샌드위치 식으로 그 사이에 삽입되는 금속박막(4)과 제 2 금속박막(6)은 전극으로서 기능한다. 기판(2)은 전체로서 Si(100) 단결정으로 만들어지거나 또는 Si(100) 단결정으로 만들어진 표면을 갖는다.
금속박막(4)과 섬유아연석 타입 박막(5)
금속박막(4)은 면심 입방구조(face-centered cubic structure) 또는 육방 최조밀구조(hexagonal closest packed structure)를 갖는 결정으로 만들어 진다. 섬 유아연석 타입 박막(5)은 섬유아연석 결정구조를 갖는 결정으로 만들어진다.
금속박막(4)이 면심 입방구조를 가지면 금속박막(4)은 기판(2)의 표면에 대하여 평행하게 배향되는 (111)평면을 갖는 (111)배향막이다. 금속박막(4)이 육방 최조밀 구조를 가지면, 금속박막(4)은 기판(2)의 표면에 대하여 평행하게 배향된 (0001)평면을 갖는 (0001)배향막이다. 섬유아연석 타입 박막(5)은 기판(2)의 표면에 대하여 평행으로 배향되는 섬유아연석 결정 (0001)평면을 갖는 (0001)배향막이다.
본 발명에서 금속박막(4)과 섬유아연석 타입 박막(5)의 각각은 평면에서 결정배향의 방향이 다른 적어도 2종류 이상의 결정입자를 함유하는 다결정막이다. 즉, 두 박막의 각각은 단결정막이 아니라 (111)배향막 또는 (0001)배향막 등의 단배향막이다.
본 명세서에서 사용되는 용어 "단배향막(simple oriented film)"은 X선 회절에 의해 측정되었을 때 목표평면을 제외한 다른 평면에서의 피크 반사강도가 목표평면에서의 최대 피크 반사강도의 10%보다 높지 않으며, 바람직하게는 5%보다 높지 않은 막을 의미한다. 예컨대, 단순 (0001)배향막, 즉 단순 c면 배향막은 2θ-θ X-선 회절에 의해 측정되었을 때 (000L)평면을 제외한 다른 평면에서의 피크 반사강도가 (000L)평면에서의 최대 피크 반사강도의 10%보다 높지 않으며, 바람직하게는 5%보다 높지 않은 막이다. 첨언하면, 본 명세서에서 사용된 "(000L)"은 (0001), (0002) 등의 등위평면(equivalent plane)에 대한 총칭이다. 예컨대, 단순 (111)배향막은 (LLL)평면을 제외한 다른 평면에서의 피크 반사강도가 (LLL)평면에서의 최 대 피크 반사강도의 10%보다 높지 않으며, 바람직하게는 5%보다 높지 않은 막이다. 첨언하면 "(LLL)"은 (111), (222) 등의 등위평면에 대한 총칭이다.
결정배향의 방향은 결정격자의 방향을 나타낸다. 단결정의 경우, 모든 결정격자의 방향은 동일하다. 반면, 비배향 다결정의 경우, 하나의 결정입자 내의 모든 결정격자의 방향은 일반적으로 동일하나(즉, 결정배향은 하나의 방향을 가짐), 하나의 결정입자에서 결정배향의 방향은 다른 결정입자에서의 결정배향의 방향과는 다르다. 즉, 결정배향의 방향은 결정입자에 따라 랜덤하게 변한다. 본 발명에서, 금속박막(4)과 섬유아연석 타입 박막(5) 각각에서의 결정배향의 방향은, 일반적인 다결정과 동일한 방식으로 결정입자에 따라 랜덤하게 변화할 수 있거나, 금속박막(4)과 섬유아연석 타입 박막(5)의 각각이 동일한 방향의 결정배향을 갖는 복수의 결정입자를 함유할 수 있다. 본 발명에서, "박막은 결정배향의 방향과는 다른 적어도 2종류의 결정입자를 함유하고 있다"라는 어구는 동일한 방향의 결정배향을 갖는 결정입자가 하나의 종류로서 집합적으로 계수된다는 가정하에 박막이 적어도 2종류의 결정입자를 함유한다는 것을 의미한다.
금속박막(4)이 (111)배향막이면, 섬유아연석 타입 박막(5)은 금속박막(4)상에서 에피텍셜 성장하므로 섬유아연석 타입 박막(5)의 평면에서의 <11-20>축은 금속박막(4)의 평면에서의 <1-10>축과 평행하다. 반면, 금속박막(4)이 (0001)배향막이면, 섬유아연석 타입 박막(5)은 금속박막(4)상에서 에피텍셜 성장하므로 섬유아연석 타입 박막(5)의 평면에서의 <11-20>축은 금속박막(4)의 평면에서의 <11-20>축과 평행하다. 즉, (111)배향 금속박막(4)에서의 특정 금속입자에 주목하면 특정 금 속입자의 <1-10>축은 그 특정 결정입자 상에서 성장한 섬유아연석 타입 박막(5)의 결정입자의 <11-20>축과 평행하다. 반면, (0001)배향 금속박막(4)에서의 특정 결정입자에 주목하면, 특정 금속입자의 <11-20>축은 그 특정 결정입자 상에서 성장한 섬유아연석 타입 박막(5)의 결정입자의 <11-20>축과 평행하다.
첨언하면, 예컨대 본 명세서에서 결정축이 <11-20>으로 표현되면, "-2"는 2위에 선을 긋다(즉, "
Figure 112003032177737-pat00001
")라는 의미이다. 다른 결정축과 결정면에서 마이너스 부호 "-"가 의미하는 것은 상술한 바와 동일하다.
금속박막(4)의 평균 결정입자 크기가 dM으로 표시되고, 섬유아연석 타입 박막(5)의 평균 결정입자 크기가 dW로 표현되면, dM과 dW는 다음의 관계를 갖도록 선택된다.
바람직하게는 1＜dM/dW,
보다 바람직하게는 5≤dM/dW,
더욱 더 바람직하게는 10≤dM/dW
후술할 제조방법이 사용되면 dW를 광범위하게 변경하는 것이 어렵다. 일반적으로 dW는 1nm 내지 100nm의 범위, 특히 5nm 내지 50nm의 범위가 되도록 선택된다. 반면 제조조건이 제어되면 dM이 비교적 용이하게 변경될 수 있는 것이 발견되었다. dM이 dW보다 크도록 선택되면 섬유아연석 타입 박막(5)의 복수의 결정입자가 금속박막(4) 의 큰 결정입자에 존재하게 된다. 복수의 결정입자는 금속박막(4)의 큰 결정입자 상에서 모두 에피택셜 성장하기 때문에 박막의 평면에서의 복수의 결정입자의 결정축의 배향 방향은 동일하다. 즉, 복수의 결정입자는 전체로서 하나의 결정(단결정)으로서 간주될 수 있다. 따라서 섬유아연석 타입 박막(5)의 결정성이 우수하므로 우수한 특성의 전자장치를 얻을 수 있게 된다.
그러나 dM을 현저하게 크게 만드는 것은 어렵다. 일반적으로, dM은 재현가능하게 달성될 수 있는 다음의 범위가 되도록 선택된다.
dM/dW≤1000,
특히, dM/dW≤50
첨언하면, 섬유아연석 타입 박막에서의 복수의 결정입자에서는 비록 상기 박막의 평면에서의 결정축의 배향방향이 비록 동일하다 할지라도 인접한 결정입자들 사이의 경계(boundary)가 명료하다. 이들 경계는 투과 전자 현미경(TEM: Transmission Electron Microscope)에 의해 확인될 수 있다. 주사 전자 현미경(SEM: Scanning Electron Microscope)의 제 2 전자이미지에서 볼록 결정입자(convex crystal grain)는 결정입자 경계가 홈(groove)처럼 디프레스(depress)되도록 배열되어 있다.
본 명세서에서, 평균 결정입자 크기는 다음과 같이 계산된다. 우선 TEM 이미지에서, 뷰필드(view field)의 영역은 뷰필드에 포함된 결정입자의 수에 의해 분할되고 그것에 의해 결정입자 당 평균영역을 계산한다. 그리고, 평균영역을 갖는 원 이 추정되는 한편 그 원의 직경은 평균 결정입자로서 계산된다.
상술한 바와 같이, 금속박막(4)의 평면에서의 결정배향의 방향은 랜덤하다는 것이다. 본 발명에서, 상기 평면에서의 결정배향의 방향과 다른 2종류의 결정입자만을 갖는 금속박막(4)이 후술하는 바와 같이 재현가능하게 형성될 수 있도록 적절한 버퍼층(3)이 제공될 수 있다.
도 2 및 도 3은 표면원자에 의해 구성되는 다각형을 이용하여 기판(2), 버퍼층(3), 금속박막(4) 및 섬유아연석 타입 박막(5)의 각 평면에서의 결정축의 배향을 도시한다. 도 2에서, 금속박막(4)은 면심 입방구조를 갖는 결정으로 만들어 진다. 도 3에서, 금속박막(4)은 육방 최조밀 구조를 갖는 결정으로 만들어 진다.
기판(2)의 (100)평면과 버퍼층(3)의 (001) 평면 사이의 격자상수의 차가 작기 때문에, 즉 JP-A-11-260835에 기술된 격자 오정합이 작기 때문에, 버퍼층(3)은 에피텍셜 성장하여 버퍼층(3)의 (001)평면에서의 사각형이 기판(2)의 Si(100)평면에서의 사각형에 축적된다.
도 2에서, 버퍼층(3)의 (001) 평면과 금속박막(4) 사이의 격자상수의 차가 작기 때문에, 금속박막(4)은 에피텍셜 성장하여 금속박막(4)의 (111)평면에서의 각각의 육각형이 버퍼층(3)의 (001)평면에서의 사각형에 축적된다. 첨언하면, (111)평면에서의 각각의 육각형의 일면이 (001)평면에서의 사각형의 2개의 직교면 중의 하나에 정합하기 때문에 (111)평면에서의 육각형은 도 2에 도시된 바와 같이 2종류의 방향으로 제공된다. 즉, 금속박막(4)은 서로 수직인 <1-10>축을 갖는 2종류의 결정입자로 만들어 진다.
도 3은 금속박막(4)에서의 각 육각형이 (0001)평면에 있는 것을 제외하고는 도 2와 동일하다. (0001)평면에서의 육각형은 도 2와 동일한 방식으로 2종류의 방향으로 제공된다. 이 경우에, 금속박막(4)은 서로 수직인 2종류의 결정입자로 만들어 진다.
도 2 및 도 3의 각각에 도시된 2종류의 결정입자에 함유된 결정입자의 총수에 대한 한 종류에 포함된 결정입자의 수의 비는 특히 한정되는 것은 아니나 0.1 내지 0.9의 범위에서 선택되는 것이 일반적이다.
섬유아연석 타입 박막(5)은 에피텍셜 성장하므로 섬유아연석 타입 박막(5)의 (0001)평면에서의 육각형은 금속박막(5)의 (111)평면에서의 육각형 상에 축적된다. 따라서 도 2에서, 섬유아연석 타입 박막(5)이 금속박막(4) 상에서 에피텍셜 성장하므로 섬유아연석 타입 박막(5)의 평면에서의 <11-20>축은 금속박막(4)의 평면에서의 <1-10>축과 평행하다. 도 3에서, 섬유아연석 타입 박막(5)은 금속박막(4) 상에서 에피텍셜 성장하므로 섬유아연석 타입 박막(5)의 평면에서의 <11-20>축은 금속박막(4)의 평면에서의 <11-20>축과 평행하다.
도 2 및 도 3의 각각에서, 섬유아연석 타입 박막(5)에 함유된 2종류의 결정입자 중 하나의 <11-20>축은 기판(2)의 Si (100)단결정 평면에서의 <010>축에 평행한 반면, 섬유아연석 타입 박막(5)에 함유된 2종류의 결정입자 중 다른 하나의 <11-20>축은 기판(2의 Si (100)단결정 평면에서의 <010>축에 수직이다.
첨언하면, 실제의 박막에서는 결정격자에 변형이 발생할 수 있다. 이러한 이유로, 본 명세서에서 서로 평행하거나 수직으로 표현된 결정축은 엄격하게 서로에 대해 수직이거나 평행할 수 없다. 그러나 본 발명에서 사용된 "수직" 또는 "평행"의 개념은 격자변형 등에 의해 야기되는 바와 같은 "수직" 또는 "평행"으로부터의 미세한 변위는 허용한다.
본 발명에 따르는 전자장치 기판구조에서, 금속박막은 주로 전극으로서 기능한다. 기능성막으로서 ZnO나 AlN 등의 섬유아연석 타입 화합물을 이용하는 광 모듈레이터, 박막벌크 바이브레이터 등의 전자컴포넌트에서는 전기장이 기능성막의 두께 방향으로 인가되므로, 전자컴포넌트의 기능을 실행한다. 이러한 사용목적에서는 기능성막 아래에 전극을 제공하는 것이 필수적이다. LED나 레이저 다이오드 등의 발광장치에서는 휘도를 높게 하는 것이 중요하다. 비록 휘도의 증가는 반도체 박막의 품질의 향상에 의해 달성될 수 있지만, 발광된 광을 반사하는 기능이 장치에 제공되면 휘도의 증가는 용이하게 달성될 수 있다. 예컨대, 반사층으로 기능하는 박막은 장치 내의 적절한 위치에 배치될 수 있어서 장치의 외부로 발광된 광의 방출이 촉진될 수 있다. 본 발명에 따르는 금속박막은 반사층으로서 기능할 수 있다. 또한 금속박막이 박막적층에서의 스트레스를 흡수하는 역할을 수행하기 때문에 금속박막은 금속박막 상에 형성된 박막이 균열되지 않도록 한다.
또한 금속박막의 격자상수는 금속박막 상에 형성될 박막의 격자상수와 일치되도록 바람직하게 만들어지면, 금속박막은 높은 결정성 박막으로 박막을 형성하는 역할을 수행한다. 그러므로 금속박막은 결정성과 표면 평탄성이 우수한 것이 바람직하다.
우수한 특성의 전자장치 기판구조의 제조를 위해 금속박막(4)과 섬유아연석 타입 박막(5)의 각각은 결정성과 표면 평탄성이 우수한 것이 바람직하다. 특히, 금속박막(4)은 면심 입방구조 (111)평면, 또는 X-선 회절의 육방 최조밀 구조에서의 반사의 로킹곡선의 반값폭이 약 3도 이하인 반면, 섬유아연석 타입 박막(5)은 X-선 회절의 (0002)평면에서의 반사의 로킹곡선의 반값폭이 약 3도 이하인 결정성을 갖는 것이 바람직하다.
금속박막(4)과 섬유아연석 타입 박막(5)의 각각에서 로킹곡선의 반값폭의 하한은 특별히 설정될 필요가 없다. 비록 그 하한은 가능하면 작을수록 바람직하지만 로킹곡선의 반값폭의 하한은 현재 일반적으로 약 0.5도이다.
첨언하면, 박막의 표면은 평탄성이 개선되도록 연마될 수도 있다. 연마로서는 알칼리성 용액 등을 이용하는 화학적 연마, 콜로이드성 실리카 등을 이용하는 기계적 연마 또는 화학적 연마와 기계적 연마를 조합한 연마가 이용될 수 있다.
금속박막(4)은 주성분으로서 Pt, Au, Ir, Os, Re, Pd, 및 Ru로 구성되는 그룹으로부터 선택되는 적어도 하나의 부재를 함유하는 것이 바람직하다. 금속박막(4)은 상기 그룹으로부터 선택된 단일 금속으로 만들어지거나, 상기 그룹으로부터 선택된 합금함유 금속으로 만들어지는 것이 바람직하다. 첨언하면, Pt, Au, Ir, Pd 및 Rh는 면심 입방구조를 형성하는 반면, Os, Re 및 Ru는 육방 최조밀 구조를 형성한다.
금속박막의 두께는 사용목적에 따라 변화한다. 금속박막의 두께는 바람직하게는 5nm 내지 500nm의 범위에서 선택되는 것이 바람직하나, 50nm 내지 250nm의 범위에서 선택되는 것이 더욱 바람직하다. 금속박막의 두께는 결정성과 표면 평탄성 을 해치지 않을 정도로 감축되는 것이 바람직하다. 보다 구체적으로, 반사경으로서의 금속박막 기능을 충분히 하기 위해서는 금속박막의 두께는 30nm 이상으로 선택되는 것이 바람직하다. 두께가 100nm보다 이하이면 충분한 반사성능을 얻을 수 있다. 전극으로서의 금속박막 기능을 충분히 하기 위해서는 금속박막의 두께는 50nm 내지 500nm의 범위에서 선택되는 것이 바람직하다.
섬유아연석 타입 박막(5)의 조성물은 특별히 한정되는 것은 아니나 목표로 하는 전자장치 기판구조에 필요한 특성을 얻을 수 있도록 적절하게 결정될 수 있다. 예컨대, 격자상수와 열팽창 계수는 조성물에 의해 조정될 수 있기 때문에 조성물은 전자장치 기판구조 상에 형성될 박막의 격자상수 및 열팽창 계수에 따라 선택될 수 있다. 섬유아연석 타입 박막(5)은 후술할 AlGaInN 타입 박막 또는 ZnO 타입 박막으로 구성된다.
AlGaInN 타입 박막은 주성분으로서 Al, GA 및 In으로 구성되는 그룹으로부터 선택된 적어도 하나의 부재와 N을 함유한다. AlGaInN 타입 박막의 조성물은 특별히 한정되는 것은 아니나 AlGaInN 타입 박막은 실질적으로 GaxInyAl1-x-yN(0≤x≤1, 0≤x+y≤1)로 표현되는 조성물을 갖는 것이 바람직하다. AlGaInN 타입 박막은 n형 또는 p형 반도체막이어도 좋다. AlGaInN 타입 박막이 반도체막으로서 제공되면 AlGaInN 타입 박막은 질화물 반도체장치의 부분으로서 사용될 수 있다. 예컨대, Si 또는 Mg 등의 공지의 도핑원소가 반도체로서 형성된 GaxInyAl1-x-yN에 첨가되면 AlGaInN 타입 박막은 반도체막으로서 제공될 수 있다. AlGaInN 타입 박막은 AlGaInN 타입 박막이 p-n 접합 또는 이중 헤테로 접합을 갖도록 다층막으로 형성될 수 있다. ZnO 타입 박막은 주성분으로서 산화아연을 함유한다. ZnO 타입 박막은 실질적으로 ZnO로 만들어지는게 바람직하다. Li가 ZnO 타입 박막에 첨가되면, 저항이 증가하거나 강유전성이 나타난다. 그러므로 Li 또는 Li 산화물은 경우에 따라 ZnO 타입 박막에 첨가될 수 있다.
섬유아연석 타입 박막(5)의 두께는 5nm 내지 50㎛의 범위에서 선택되는 것이 바람직하고, 0.1㎛ 내지 10㎛의 범위에서 선택되는 것이 더욱 바람직하다. 만약 섬유아연석 타입 박막(5)이 너무 얇으면 사용목적에 따르는 우수한 특성의 전자장치 기판구조를 얻을 수 없다. 반면, 섬유아연석 타입 박막(5)이 너무 두꺼우면 제조효율이 낮아진다. 부수적으로 본 발명에 따르는 전자장치 기판구조가 SAW 장치용 기판으로서 사용되면 섬유아연석 타입 박막(5)의 두께는 섬유아연석 타입 박막(5)을 통해 전파하는 표면탄성파가 Si 기판에 의해 전파속도가 저하되는 영향을 받지 않도록 3㎛ 이상으로 선택되는 것이 바람직하다.
섬유아연석 타입 박막(5)은 조성물이 다른 2종류 이상의 라미네이트(laminate) 또는 박막의 두께 방향으로 점진적으로 변화하는 조성물을 갖는 그레디언트(gradient) 구조일 수 있다.
버퍼층(3)
버퍼층(3)의 조성물과 결정성은 버퍼층(3)에 형성될 금속박막(4)에 따라 적절하게 선택된다.
평면에서의 결정배향의 방향이 랜덤한 다결정막으로서 금속박막(4)이 형성되 면, 버퍼층(3)은 SiO2 등의 실리콘 산화물, Si3N4 등의 실리콘 질화물, Al2O3 등의 알루미늄 산화물, AlN 등의 알루미늄 질화물로 만들어 질 수 있다. 버퍼층(3)을 형성하는 물질로서 산화물, 질화물 또는 이들 산화물 및 질화물로부터 선택된 2종류 이상의 화합물을 함유하는 옥시니트라이드(oxynitride)가 사용될 수 있다. 특히 알루미늄 질화물은 결정체인 것이 바람직하며, 다른 화합물은 비정질(amorphous)인 것이 바람직하다.
도 2 및 도 3의 각각에 도시된 평면에서의 결정배향의 방향이 다른 2종류의 결정입자를 함유하도록 금속박막(4)이 형성되면, 주성분으로서 지르코늄 산화물을 함유하는 버퍼층(3)이 제공되는 것이 바람직하다.
비록 주성분으로서 지르코늄 산화물을 함유하는 버퍼층(3)은 ZrO2 등의 지르코늄 산화물만으로 만들어지는 것이 가장 바람직하지만, 버퍼층(3)은 희토류원소 산화물을 함유하는 안정화된 지르코니아(zirconia)로 만들어 질 수 있다. 본 명세서에서, "희토류 원소(rear-earth element)"는 란타노이드(lanthanoide), Sc 및 Y로 구성되는 그룹으로부터 선택된 원소이다.
희토류 원소 산화물로서, 적어도 하나의 부재는 Yb2O3, Tm2O3 , Er2O3, Y2O3, Ho2O3, Gd2O3, Dy2O3, Tb2 O3, Pr2O3, Nd2O3, CeO2, Eu 2O3, Sm2O3, La2O3, Sc2 O3, 및 Lu2O3로 구성되는 그룹으로부터 선택되는 것이 바람직하다. 버퍼층 상에 형성될 박막과 일치하는 격자상수를 고려하면, 적어도 하나의 부재는 Yb2O3, Sc2O 3, 및 Lu2O3로 구성되 는 그룹으로부터 선택되는 것이 보다 바람직하다. 2종류 이상의 희토류 원소가 함유되면 그 비율은 선택적이다.
비록 주성분으로서 지르코늄 산화물을 함유하는 버퍼층(3)은 화학적 정량 조성(stoichiometric composition)을 갖는 산화물로 만들어지는 것이 바람직하나, 산화물은 이러한 화학적 정량 조성으로부터 벗어날 수도 있다.
ZrO2는 온도가 고온에서 실온으로 변화하면 입방구조(cubic structure)-정방정계 구조(tetragonal structure)-단사정계 구조(monoclinic structure)의 상천이(phase transition)를 일으킨다. 입방구조를 안정화시키기 위해 ZrO2에 희토류 원소를 첨가함으로써 얻어지는 물질은 안정화된 지르코니아이다. Zr1-xRxO 2-2x막의 결정성은 x의 범위에 종속된다. Jpn. J. Appl. Phys., 27(8)L1404-L1405, (1988), 정방정계 결정이나 단사정계 결정은 x가 0.2보다 작은 조성물 범위에서 생성된다.
도 2 및 도 3의 각각에 도시된 결정배향의 방향을 갖는 금속박막(4)을 형성하기 위해서는, 주성분으로서 지르코늄 산화물을 함유하는 버퍼층(3)이 단사정계 또는 정방정계 구조를 갖고 기판(2)에 평행하게 배향된 (001) 평면을 갖는 (001)배향막으로서 형성되는 것이 바람직하다. 버퍼층(3)은 단사정계 (001)배향막으로서 형성되는 것이 특히 바람직하다.
주성분으로서 지르코늄 산화물을 함유하는 버퍼층(3)에서, 절연저항은 지르코늄 산화물의 순도가 증가함에 따라 증가하여 누설전류를 감축시킨다. 따라서 절연특성이 요구되면 지르코늄 산화물의 순도가 높아지는 것이 바람직하다. 박막에서 산소를 제외한 구성요소에서 Zr의 백분율은 93몰% 보다 높게 선택되는 것이 바람직하고, 95몰% 이상으로 선택되는 것이 보다 바람직하며, 99.5몰% 이상이 되도록 선택되는 것이 가장 바람직하다. 고순도 지르코늄 산화물 박막에서, 산소와 Zr을 제외한 구성요소는 일반적으로 희토류 원소 P 등이다. 부수적으로 Zr의 백분율의 상한은 현재 약 99.99몰%이다. ZrO2 및 HfO2는 현재의 고정제 기술에 의해서는 서로 거의 분리될 수 없으므로 HfO2를 포함한 ZrO2의 순도는 일반적으로 ZrO2 의 순도로서 간주된다. 따라서, 본 명세서에서 ZrO2의 순도는 Hf와 Zr이 하나의 원소로서 간주된다는 가정하에 계산된 값이다. 그러나 HfO2는 본 발명의 버퍼층(3)에서 ZrO2와 동일한 기능을 갖기 때문에 문제가 없다.
주성분으로서 지르코늄 산화물을 함유하는 버퍼층(3)의 두께는 5nm 내지 500nm이 범위에서 선택되는 것이 바람직하고, 10nm 내지 50nm의 범위에서 선택되는 것이 더욱 바람직하다. 만약 버퍼층(3)이 너무 얇거나 너무 두꺼우면, 결정성, 표면 평탄성 및 절연특성을 동시에 만족시키는 것이 어렵다. 반면, 다른 타입의 버퍼층, 즉 실리콘 산화물 등으로 만든 버퍼층의 두께는 표면 평탄성과 절연특성을 고려하여 주성분으로서 지르코늄 산화물을 포함하는 버퍼층의 두께와 동일한 범위가 되도록 선택되는 것이 또한 바람직하다.
첨언하면, 버퍼층은 조성이 다른 2종류 이상의 박막이 2이상의 층으로 적층되는 방식으로 형성된 라미네이트일 수 있다. 이와 달리 버퍼층은 막두께의 방향이 점진적으로 변화하는 조성을 갖는 그레디언트 구조의 막일 수 있다. 적층된 버퍼층 의 예는 실리콘 산화물과 알루미늄 질화물의 박막이 번갈아 2층 또는 3층 이상으로 적층되는 방식으로 형성된 라미네이트, 및 실리콘 산화물과 알루미늄 질화물의 박막이 2층 또는 3층 이상의 층으로 번갈아 적층되는 방식으로 형성된 라미네이트를 포함한다. 적층된 버퍼층의 각각에서 각 박막의 적층순서에 특별히 제한이 있는 것은 아니다. 적층된 버퍼층은 박막 바이브레이터에 적용되며, 버퍼층은 탄성반사막(acoustic reflection film)으로서 기능할 수 있다. 이 경우에, 버퍼층의 각 구성막의 두께는 반사될 탄성파 파장의 약 1/4이 되도록 선택되는 것이 바람직하다.
기판(2)
기판(2)의 표면은 Si 단결정의 (100)평면에 의해 구성된다. 전체 기판(2)은 Si(100) 단결정으로 만들어 지거나 또는 기판(2)의 표면만이 Si(100) 단결정으로 만들어 질 수 있다. 기판(2) 상에 형성된 다양한 종류의 박막은 조건에 따라 균열될 수 있다. 기판(2)의 두께는 다양한 종류의 막이 균열되는 것을 방지할 수 있도록 약 10㎛ 내지 약 100㎛의 범위에서 선택되는 것이 바람직하고, 약 25㎛ 내지 75㎛의 범위에서 선택되는 것이 더욱 바람직하다.
본 발명에 사용되는 Si 단결정 기판은 사파이어 기판 및 SiC 단결정 기판보다 저렴하다. 따라서 저렴한 전자장치 구조를 제공할 수 있다.
전자장치(3)
본 발명에 따르는 전자장치 기판구조는 그대로 사용되거나 또는 섬유아연석 타입 박막(5) 상에 구비되는 제 2 금속박막과 함께 조합하여 사용될 수 있다. 상술 한 바와 같이, 전자장치 기판구조는 비휘발성 메모리, 적외선 센서, 광 모듈레이터, 광 스위치, OEIC, SQUID, 조셉슨 장치, 초전도 트랜지스터, 전자기파 센서, 초전도 배선 LSI, SAW 장치, 컨볼버, 콜리메이터, 메모리장치, 이미지 스캐너, 박막 벌크 바이브레이터, 다양한 종류의 필터 등의 다양한 장치뿐 아니라 LED 및 레이저 다이오드에 적용될 수 있다.
박막 벌크 바이브레이터
도 5는 Si 기판 상에 구비되는 압전막 등의 기능성 막을 갖는 전자장치의 예인 박막 벌크 바이브레이터의 구성예를 도시한 도면이다.
도 5에 도시된 박막 벌크 바이브레이터는 내부에 형성된 비아홀(1)을 가지며 Si(100) 단결정으로 만든 기판(2); 기판(2) 상에 형성된 버퍼층(3); 상기 버퍼층(3)에 형성된 금속박막(하부전극)(4); 상기 금속박막(4) 상에 형성된 섬유아연석 타입 박막(압전막)(5); 및 상기 섬유아연석 타입 박막(5) 상에 형성된 제 2 금속박막(상부전극)(6)을 포함한다. 비아홀(1)은 도 5에서 바닥측으로부터 Si(100)단결정을 이방성 식각하여 형성된다. 비아홀(1)과 그 비아홀(1) 상부에 적층된 박막들은 다이아프램(diaphragm)을 형성한다. 기판(2)의 하부면은 다이본딩제(10)에 의해 패키지(11)의 바닥면에 접합된다. 패키지(11)의 상단부는 커버(13)로 밀봉된다. 첨언하면, 이러한 구조는 다음과 같이 제조된다. 기판 상에는 각 박막이 형성된다. 기판이 식각되고 난 후 각 박막을 갖는 기판은 다이싱 장치에 의해 칩으로 분할된다. 칩들 중의 하나는 상기한 구조를 생성하도록 패키지에 접합된다. 외부와 연결하는 외부 접속단자 A 및 B는 패키지(11)의 내부에 배치된다. 외부 접속단자 A 와 B는 배선(12)을 통해 금속박막(4) 및 금속박막(6)에 각각 전기적으로 접속된다.
Si 단결정의 이방성 식각에 의해 비아홀(1)을 형성하는 것이 필수적이기 때문에 기판(2)은 기판면에 평행하게 배향된 입방 (100)평면을 갖는 Si(100) 단결정으로 만들어진다.
질화물 반도체 장치
본 발명에서 섬유아연석 타입 박막(5)이 반도체로서 제공되는 섬유아연석 타입 질화물로 만들어 지면, 질화물 반도체 박막을 갖는 반도체 기판이 제공될 수 있다.
본 발명에 따르는 전자장치 기판구조가 질화물 반도체 장치에 적용되면, 질화물로 만들어진 섬유아연석 타입 박막이 반도체막으로 처리되도록 구성되는 것이 바람직하다. 경우에 따라서는 질화물 반도체층이 섬유아연석 타입 박막 상에 형성되도록 구성될 수도 있다. 그리고 전극 등은 전자장치 기판구조에 첨가됨으로써 질화물 반도체 장치를 형성한다.
질화물 반도체층이 질화물로 만들어진 섬유아연석 타입 박막 상에 형성되는 이유는 다음과 같다. 만약 기판온도가 질화물의 섬유아연석 타입 박막을 형성하는 시점에서 높으면 양호한 표면 평탄성을 획득하기가 어려우므로 성장중심을 균일하게 형성하는 것이 비교적 어렵다. 반면, 기판온도가 낮으면 비록 성장중심이 균질하게 얻어지더라도 양호한 결정성을 얻기가 비교적 어렵다. 따라서 단일 질화물 박막에 의해 구성되는 섬유아연석 타입 박막에서 양호한 표면 평탄성과 높은 결정성을 갖는 것이 어려우면, 섬유아연석 타입 질화물의 박막은 질화물 반도체층이 비교 적 높은 온도에서 언더코트(undercoat) 상에 형성되기 전에 비교적 낮은 온도에서 언더코드로서 형성될 수 있다. 이 경우에, 섬유아연석 타입 박막과 질화물 반도체층은 합성이 어렵거나 또는 성분이 동일할 수 있다.
질화물 반도체층은 반도체막으로서 제공되는 AlGaInN 타입 박막과 동일한 방식으로 형성될 수 있다. 질화물 반도체층의 두께는 그 기능에 따라 변화하지만 일반적으로는 약 2nm 내지 5nm의 범위에서 선택되는 것이 바람직하다.
본 발명에 따르는 전자장치 기판구조를 이용하여 질화물 반도체장치를 사용하는 목적이 특별히 제한되는 것은 아니다. 질화물 반도체장치는 질화물 반도체층의 높은 결정성과 평탄성을 이용하는 다양한 사용목적을 위해 바람직하게 사용될 수 있다. 특히, 예컨대 쇼트키 전극이 질화물 반도체층 상에 형성되어 쇼트키 다이오드를 제조할 수 있다. 복수의 질화물 반도체층이 적어도 하나의 p-n 접합을 형성하도록 제공되어 다이오드, 트랜지스터, 태양전지 등을 제조할 수 있다. 또한 활성층이 추가로 제공되어 발광 다이오드를 제조할 수 있고, 공진구조가 형성되어 레이저 다이오드를 제조할 수 있다.
제조방법
본 발명에 따르는 전자 장치 기판 구조의 제조에 있어서, 각 박막을 형성하는 방법은 특별히 제한적인 것은 아니다. 바람직하게는 JP-A-8-109099에 기재되어 있는 방법에 따르는 증착법이 버퍼층 및 금속박막을 형성하는 데에 사용된다. 바람직하게는 스퍼터링법, MOVPE(Metal Organic Vapor Phase Epitaxy: 금속유기 기상 에피탁시)법 또는 MBE(Molecular Beam Epitaxy: 분자빔 에피탁시)법 등이 섬유아연 석 타입 박막을 형성하는 데에 사용된다. 섬유아연석 타입 박막을 형성하는 데에는 스퍼터링법이 특히 바람직하다. MOVPE법에 있어서, 기판의 온도를 약 1000℃로 올려주는 것이 필수적이다. 그러나, 본 발명자의 실험에 따르면, 외부로부터 기판을 가열시키지 않고도 스퍼터링법에 의해 결정화도가 높은 섬유아연석 타입 박막을 형성시킬 수 있다는 것을 알게 되었다. 첨언하면, 기판은 결정화도를 높게 하기 위해서 200℃이상의 온도로 가열되는 것이 바람직하다. 기판 가열 온도의 상한은 특별히 제한되는 것은 아니다. 그러나, 통상적인 가열 장치인 전기 히터가 사용되는 경우 800℃보다 높은 온도로 기판을 가열하는 것이 어렵고, 또 기판이 800℃보다 높은 온도로 가열되는 경우에도 섬유아연석 타입 박막의 결정화도가 현저히 개선되는 것은 아니기 때문에, 기판의 가열 온도가 800℃보다 높을 필요는 없다. 스퍼터링법은 기체 압력, 기판-타겟 거리, 입력 전력 등과 같은 여러 가지 종류의 조건을 기본으로 내부 압력을 자유롭게 조절할 수 있기 때문에 박막에 부가되는 내부 압력을 감소시키는 것이 용이하다는 점에서 MOVPE법과 다르다.
본 발명에 있어서, 금속박막(4)은 이 금속박막(4)의 평균 결정입자 크기(dM)를 증가시킴으로써 dM/dW 비를 증가시키고, 도 2 및 도 3에 도시된 바와 같이 평면에서의 결정 배향이 다른 2종류의 결정입자를 형성시키기 위해 다음과 같은 조건 하에 형성되는 것이 바람직하다.
이러한 조건으로서, 첫째로 금속박막(4)이 증착법에 의해 형성되는 경우, 초기 형성 단계에서 산소 플라즈마를 진공실에 주입한다. 예를 들면 산소 기체를 진 공실에 주입하면서 진공실의 내부에 고주파 전기장을 가함으로써, 산소 플라즈마의 주입이 수행될 수 있다. 산소 플라즈마의 주입 기간은 금속박막(4)의 형성이 시작되는 시점(즉, 금속박막(4)의 두께가 제로인 시점)에서부터 금속박막(4)의 두께가 1nm 내지 50nm의 범위, 특히 5nm 내지 20nm의 범위에 도달되는 시점까지의 기간으로 설정하는 것이 바람직하다. 첨언하면, 산소 플라즈마의 주입 기간은 산소 플라즈마의 주입이 종결되는 시점에서의 금속박막(4)의 두께가 금속박막(4)의 최종 두께의 50%, 특히 20%이하로 조절되는 것이 바람직하다. 왜냐하면 산소 플라즈마 주입 기간이 상기 기재된 바와 같이 조절되더라도 금속박막(4)의 두께(최종 두께)가 너무 얇으면 이 금속박막(4)에 혼합되는 산소의 양이 바람직하지 못하게 너무 많아지게 될 가능성이 있기 때문이다. 증착시에 주입되는 산소 플라즈마의 양은 주입되는 산소 기체의 양으로 환산하여 1sccm ~ 100sccm, 특히 5sccm ~ 50sccm의 범위 내에 있도록 선택되는 것이 바람직하다. 산소 주입 기간이 너무 짧거나 주입된 산소 플라즈마의 양이 너무 적은 경우에는, 원하는 금속박막을 얻기가 어렵다. 이와 반대로, 산소 주입 기간이 너무 길거나 주입된 산소 플라즈마의 양이 너무 많은 경우에는, 다량의 산소가 금속박막과 혼합되기 때문에 우수한 특성을 갖기가 불가능하다.
증착법에 의해 금속박막(4)을 형성시킬 때의 기판 온도는 바람직하게는 300℃ ~ 800℃의 범위 내에서, 보다 바람직하게는 500℃ ~ 600℃의 범위 내에서 선택되는 것이 바람직하다. 기판 온도가 너무 낮으면, 우수한 결정화도를 가지는 금속박막을 얻을 수 없거나 금속박막과 버퍼층 사이의 접착이 나빠진다. 이와 반대로, 기판 온도가 너무 높으면, 금속박막의 표면 평탄성이 나빠지거나 핀홀이 생긴다.
금속박막의 증착 속도는 바람직하게는 0.01nm/s ~ 1nm/s의 범위 내에서, 보다 바람직하게는 0.02nm/s ~ 0.1nm/s의 범위 내에서 선택되는 것이 바람직하다. 증착 속도가 너무 낮으면, 금속박막을 형성하는데 장시간이 요구되기 때문에 이 금속박막이 잔류 기체 등으로 오염되거나 제조시의 처리량이 저하되는 문제점을 발생시킨다. 이와 반대로, 증착 속도가 너무 높으면, 금속박막의 결정화도가 악화되거나 결정입자 크기가 너무 작게 된다.
[실시예]
본 발명은 다음의 특정 실시예를 기본으로 하여 보다 상세히 기술될 것이다.
실시예 1
표면으로서 평면(100)을 가지도록 거울연마되고(mirror-polished), Si 단결정 커트로 만들어지며, 두께가 250 ㎛, 비저항이 1000Ω·㎝인 Si(100) 기판(2)을 제조하였다. Si(100) 기판(2)의 표면을 40% 불화 암모늄 수용액으로 에칭/세척하였다. 이 기판(2) 상에 다음과 같은 방법으로 ZrO2의 버퍼층(3), Pt의 금속박막(4), AlN의 섬유아연석 타입 박막(5)을 형성시킴으로써, 전자 장치 기판 구조를 제작하였다.
첫째로, 도 6에 도시된 증착장치(101)를 사용하였다. 회전축(104)과 모터(105)를 기본으로 하는 회전 메커니즘과 히터(106)를 기본으로 하는 가열 메커니즘을 구비한 증착장치(101)의 진공실(101a) 내에 설치된 기판 홀더(103)에 기판(2)을 고정시켰다. 그리고 진공실을 오일 확산 펌프에 의해 6 ×10-4Pa로 진공시켰다. 그 다음 기판(2)의 세척된 표면의 보호를 위한 Si 산화물을 형성시키기 위해, 산화성 기체 공급 장치(107)의 산화성 기체 공급 노즐(108)로부터 기판(2)의 주위에 25cc/min의 산소를 공급하면서 기판(2)을 20rpm으로 회전 및 600℃로 가열시켰다. 그 결과, 열 산화가 이루어짐으로써, 약 1 nm 두께의 산화 Si층이 기판 표면에 형성되었다.
그 다음, 25cc/min의 산소 기체를 노즐(108)로부터 공급하면서, 이 기판(2)을 900℃로 가열 및 20rpm으로 회전시키고, Zr 증발부(109)로부터 증발된 금속성 Zr을 기판의 표면에 공급하였다. 그 결과, 이전단계에서 형성된 산화 Si가 감소되고 버퍼층(3)이 형성되었다. 이 버퍼층(3)의 두께는 10nm였다.
그 다음, 표면에 버퍼층(3)이 형성된 기판(2)을 600℃로 가열 및 20rpm으로 회전시키면서 증착법에 의해 150nm 두께의 금속박막(4)을 제조하였다. 증착 공정 중에, 금속박막(4)의 두께가 증착의 개시 후 10nm에 도달될 때까지 산소 기체 유속 10 sccm, RF 전력 100W로 산소 플라즈마를 주입하였다. 금속박막(4)의 증착 속도는 0.06nm/s였다.
그 다음, RF 마그네트론 스퍼터링법에 의해 Ar+N2 분위기 내에서 금속박막(4)에 1.7㎛ 두께의 섬유아연석 타입 박막(5)을 형성시켰다. 타겟으로서 금속성 Al을 사용하였으며, 기판 온도는 200℃였다.
제조된 샘플에서 각 박막의 결정화도는 X-선 회절법에 의해 결정되었다. 도 7은 샘플의 θ-2θX-선 회절의 결과를 보여준다. 도 7에서, 기판(2)으로부터 유도된 Si의 회절선을 제외하고 각각 AIN(0002), Pt(111) 및 ZrO2(002)의 평면 공간에 해당하는 회절선만이 관찰된다. 이러한 결과로부터 버퍼층(3)은 샘플 ZrO2(001)배향막이고, 금속박막(4)은 샘플 Pt(111)배향막이며, 섬유아연석 타입 박막(5)은 샘플 AIN(0001)배향막인 것이 명백하다.
도 8은 Pt(111)의 X-선 로킹 곡선을 도시한 것이다. 도 9는 AlN(0002)의 X-선 로킹 곡선을 도시한 것이다. Pt의 금속박막(4)에서 로킹 곡선의 반값폭은 0.62도이다. 섬유아연석 타입 박막(5)에서 로킹 곡선의 반값 폭은 1.2도이다. 이 두 박막(4 및 5)는 고도로 배향된 박막이라는 것이 명백하다.
각각의 박막이 샘플의 제조시에 형성된 후에, RHEED(Reflection High Energy Electron Drffractin: 반사 고에너지 전자 회절)을 이용한 평가를 실행하였다. RHEED 평가는 박막 평면에서 결정축의 배향의 인디케이터이다. 도 10은 AlN의 섬유아연석 타입 박막(5)의 RHEED 패턴을 도시한 것이다. 도 10에 도시된 패턴은 전자 빔이 <2-1-10> 방향으로부터의 AlN 단결정의 (0001)평면에 입사될 때 얻어지는 패턴과 전자 빔이 <10-10> 방향으로부터의 AlN 단결정의 (0001)평면에 입사될 때 얻어지는 패턴을 포함하는 오버랩 패턴이다. 도 10에 도시된 RHEED 패턴은 Si(100) 기판(2)의 Si<010>과 동일한 방향과 이로부터 30°회전된 방향에서 모두 관찰되었다. Pt의 금속박막(4)의 RHEED 패턴의 경우, 전자 빔이 <1-10> 및 <11-2>방향으로부터의 Pt(111)에 대해 투사될 때 얻어지는 오버랩 패턴이 Si<010>와 동일한 방향 과 이로부터 30°회전된 방향에서 모두 관찰되었다. 이러한 결과로부터, 이 샘플의 각각의 기판 평면 및 각각의 박막의 결정 배향의 방향이 도 4에 도시된 바와 같다는 것이 명백하다. 도 4에 도시된 결정 배향의 방향은 도 2에서와 동일하다.
도 11은 제조샘플의 금속박막을 상부로부터 촬영하여 얻은 TEM 이미지를 도시한 도면이다. 도 11로부터 금속박막(4)은 입자크기가 약 200nm인 결정입자들로 구성된 다결정막인 것을 분명히 알 수 있다 .
도 12는 섬유아연석 타입 박막(5)의 형성후에 상부로부터 섬유아연석 타입 박막(5)을 촬영하여 얻은 SEM 이미지를 도시한 도면이다. 도 12에서, 각각 수십 나노미터의 직경을 가지는 과립형 볼록부가 박막의 표면에서 관찰된다. 인접한 볼록부 사이의 갭은 홈처럼 디프레스되어 있다. 도 12로부터 섬유아연석 타입 박막(5)은 평면에서 수십 나노미터 크기의 입자크기를 갖는 결정입자들로 구성된 다결정막인 것을 알 수 있다. 도 13은 섬유아연석 타입 박막(5)의 형성 후에 상부로부터 섬유아연석 타입 박막(5)을 촬영하여 얻은 TEM 이미지를 도시한 도면이다. 도 13에서, 약 10nm 내지 약 20nm의 직경을 갖는 육각형으로 배열된 패턴이 관찰된다. 이 결과와 도 12에 도시된 SEM 이미지로부터 섬유아연석 타입 박막(5)이 약 10nm 내지 약 20nm의 입자크기를 갖는 결정입자로 구성되는 것을 알 수 있다.
금속박막(4)의 평균 결정입자 크기 dM과 섬유아연석 타입 박막(5)의 평균 결저입자 크기 dW는 다음과 같이 계산된다.
dM=194nm,
dW=10.6nm
dM/dW=18.3
첨언하면, 도 13에 도시된 바와 같이, 섬유아연석 타입 박막(5)의 TEM 이미지의 우하측 코너에 모아르 패턴(moire pattern) 구역이 관찰된다. 격자의 방향은 경계로서의 이 구역과 함께 서로 30도 시프트된다. 이 구역은 언더코드로서 Pt 결정입자의 경계와 동일하고 언더코트로서의 Pt 결정입자의 평면내 방향은 이 구역을 가로질러 30도 시프트되는 것으로 여겨진다. AlN 결정입자는 AlN 결정입자 보다 큰 Pt 결정입자 상에서 에피텍셜 성장한다. 따라서, 하나의 Pt 결정입자 상에 존재하는 모든 AlN 결정입자가 성장하므로 AlN 결정입자의 평면내 방향은 서로 거의 일치한다.
도 13에서, 서로 인접하고 동일한 평면내의 방향인 결정격자들 사이에서는 격자 변형 또는 결함이 관찰된다. 이들 격자 변형 또는 결함은 각각의 AlN 결정입자가 기둥처럼 성장할 때 주기성이 약간 벗어난 상태에서 인접한 결정입자의 접속으로부터 발생하는 변형에 의해 야기되는 것으로 생각된다.
실시예 2
버퍼층(3), 금속박막(하부전극)(4), 및 섬유아연석 타입 박막(압전막)(5)을 실시예 1과 동일한 방법으로 기판(2) 상에 형성하였다. 스퍼터링 방법에 의해 섬유아연석 타입 박막(5) 상에 두께 300nm의 두께를 갖는 Al의 제 2 금속박막(상부전극)(6)을 형성하여, 박막 벌크 바이브레이터를 제조하였다. KOH 용액으로 기판(2) 을 이방성 에칭하여 비아홀을 형성하였다.
박막 벌크 바이브레이터의 특성을 측정하였다. 결과로서, 다음과 같이 양호한 공진특성을 얻었다. 즉, 공진주파수 fr이 1.786GHz, 반공진 주파수 fa가 1.835GHz, 유효 전자기기 결합계수 (fa2-fr2)/fr2이 5.5%, 공진과 반공진 사이의 임피던스 차가 약 50dB이다. 유효 전자기기 결합계수는 단결정 AlN의 물질상수에 기초하여 계산된 값 6%에 근접했다.
제 3 실시예
두께 250㎛, 비저항 500Ω·㎝이고, 표면으로서 (100)평면을 갖도록 Si 단결정 커트로 만들어지며 거울연마된 Si(100) 기판(2)을 제조하였다. Si (100)기판(2)을 세척한 후, 1.4㎛두께의 AlN막과 0.8㎛두께의 순서대로 Si (100)기판(2) 상에 번갈아 적층하고 50nm 두께의 AlN막을 하나의 층으로서 더 형성하여 총 9층막으로 구성된 버퍼층(3)을 구하였다. 각각의 막은 스퍼터링 방법에 의해 형성하였다. X-선 회절로 버퍼층(3)에서의 각 SiO2막은 비정질막인 반면, 각 AlN막은 c 면심막인 것을 확인하였다. 버퍼층(3) 상에 150nm 두께의 Pt 금속박막(4)과 0.8㎛두께의 ZnO 섬유아연석 타입 박막(5)을 형성하여 전자장치 기판구조 샘플을 제조하였다. 증착법에 의해 0.6nm/s의 증착속도로 600℃의 기판온도에서 금속박막(4)을 형성하였다. 기판을 가열하지 않고 타겟으로서 ZnO를 이용하여 RF 마그네트론 스퍼터링 방법에 의해 Ar+O2 분위기에서 섬유아연석 타입 박막(5)을 형성하였다.
이 샘플의 결정구조를 X-선 회절 RHEED 및 TEM으로 분석하였다. 결과로서 금 속박막(4)과 섬유아연석 타입 박막(5)은 각각 단일 (111) 배향 다결정막과 단일 (0001) 배향 다결정막이고, 금속박막(4)의 평면에서의 <1-10>축은 섬유아연석 타입 박막(5)의 평면에서의 <11-20>축과 평행함을 확인하였다. 섬유아연석 타입 박막(5)에서의 ZnO(0002)의 로킹곡선의 반값폭이 2.5도이므로, 섬유아연석 타입 박막(5)은 높은 결정성 박막임을 확인할 수 있었다. 금속박막(4)과 섬유아연석 타입 박막(5)의 평균 결정입자 크기는 TEM과 SEM에 의해 다음과 같이 측정되었다.
dM=200nm,
dW=19nm,
dM/dW=10.5
실시예 4
버퍼층(3), 금속박막(하부전극)(4), 및 섬유아연석 타입 박막(압전막)(5)을 실시예 3과 동일한 방법으로 기판(2) 상에 형성하였다. 스퍼터링 방법에 의해 섬유아연석 타입 박막(5) 상에 300nm의 두께를 갖는 Al의 제 2 금속박막(상부전극)(6)을 형성하여 박막 벌크 바이브레이터를 제조하였다. 이 구조에서 AlN막과 SiO2막의 라미네이트인 버퍼층(3)은 탄성반사막으로서 기능하였다. 따라서 이 구조에서는 비아홀이 형성되지 않았다.
박막 벌크 바이브레이터의 특성을 측정하였다. 결과로서, 다음과 같은 양호한 공진특성을 얻었다. 즉, 공진주파수 fr이 2.0GHz, 반공진 주파수 fa가 2.06GHz, 유효 전자기기 결합계수 (fa2-fr2)/fr2이 6.0%, 공진과 반공진 사이의 임피던스 차가 약 50dB이다. 유효 전자기기 결합계수는 단결정 ZnO의 물질상수에 기초하여 계산된 값에 근접했다.
본 발명에 따르는 섬유아연석 타입 화합물은 다결정막으로서 금속박막 상에서 에피텍셜 성장하므로 양호한 결정성을 갖는 다결정 섬유아연석 타입 박막을 형성한다. 금속박막은 전자장치에서 전극층 또는 반사층으로서 이용될 수 있기 때문에 이러한 전극층 또는 반사층은 전자장치의 특성을 저하시킴 없이 본 발명에 따라 전자장치에 통합될 수 있다.

Claims (12)

  1. Si(100) 단결정으로 만들어진 표면을 갖는 기판과;
    상기 기판 상에 형성되며, 면심입방구조 또는 육방 최조밀 구조를 갖는 금속박막으로서, 상기 기판면에 평행하게 배향된 (111)평면을 갖는 면심입방구조의 (111)배향막과, 상기 기판면에 평행하게 배향된 (0001)평면을 갖는 육방 최조밀 구조의 (0001)배향막으로 이루어지는 그룹으로부터 선택되는 금속박막과;
    상기 금속박막 상에 형성되고, 섬유아연석 결정구조를 가지며, 상기 기판면에 평행하게 배향된 (0001)평면을 갖는 (0001)배향막인 섬유아연석 타입 박막을 포함하며,
    상기 금속박막과 상기 섬유아연석 타입 박막의 각각은 상기 평면에서 결정배향의 방향이 다른 2종류 이상의 결정입자를 함유하는 다결정막이며,
    상기 금속박막이 (111)배향막이면, 상기 섬유아연석 타입 박막은 상기 금속박막 상에서 에피텍셜 성장되어 상기 섬유아연석 타입 박막의 평면에서의 <11-20> 축이 상기 금속박막의 평면에서의 <1-10>축과 평행하고,
    상기 금속박막이 (0001)배향막이면, 상기 섬유아연석 타입 박막은 상기 금속박 상에서 에피텍셜 성장되어 상기 섬유아연석 타입 박막의 평면에서의 <11-20> 축이 상기 금속박막의 평면에서의 <11-20>축과 평행한 것을 특징으로 하는 전자장치 기판구조.
  2. 제 1 항에 있어서,
    상기 금속박막은 상기 평면에서의 결정배향의 방향이 다른 2종류의 결정입자를 함유하고,
    상기 금속박막이 (111)배향막이면, 상기 2종류의 결정입자의 각 <1-10>축은 서로 수직이고,
    상기 금속박막이 (0001)배향막이면, 상기 2종류의 결정입자의 각 <11-20>축은 서로 수직인 것을 특징으로 하는 전자장치 기판구조.
  3. 제 2 항에 있어서,
    상기 기판과 상기 금속박막 사이에 배치되는 버퍼층을 추가로 포함하고, 상기 버퍼층은 에피텍셜 성장하여 상기 버퍼층의 (001)평면은 상기 기판과 평행하고, 상기 버퍼층의 평면에서의 <100>축은 상기 기판의 Si(100)단결정 평면에서의 <010>축과 평행한 것을 특징으로 하는 전자장치 기판구조.
  4. 제 3 항에 있어서,
    상기 금속박막이 (111)배향막이면, 상기 금속박막에 함유된 상기 2종류의 결정입자 중 하나에서의 <1-10>축은 상기 버퍼층의 평면에서의 <100>축과 평행한 반면, 상기 2종류의 결정입자 중 다른 하나에서의 <1-10>축은 상기 버퍼층의 평면에서의 <010>축과 평행하며,
    상기 금속박막이 (0001)배향막이면, 상기 금속박막에 함유된 상기 2종류의 결정입자 중 하나에서의 <11-20>축은 상기 버퍼층의 평면에서의 <100>축과 평행한 반면, 상기 2종류의 결정입자 중 다른 하나에서의 <11-20>축은 상기 버퍼층의 평면에서의 <010>축과 평행한 것을 특징으로 하는 전자장치 기판구조.
  5. 제 4 항에 있어서,
    상기 섬유아연석 타입 박막에 함유된 상기 2종류의 결정입자 중 하나에서의 <11-20>축은 상기 기판의 Si(100) 단결정 평면에서의 <010>축과 평행한 반면, 상기 섬유아연석 타입 박막에 함유된 상기 2종류의 결정입자 중 다른 하나에서의 <11-20>축은 상기 기판의 Si(100)단결정 평면에서의 <010>축과 평행한 것을 특징으로 하는 전자장치 기판구조.
  6. 제 3 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 버퍼층은 주성분으로서 산화아연을 함유하는 것을 특징으로 하는 전자장치 기판구조.
  7. 제 1 항 내지 제 2 항중 어느 한 항에 있어서,
    상기 금속박막은 상기 섬유아연석 타입 박막보다 평균 결정입자 크기가 더 큰 것을 특징으로 하는 전자장치 기판구조.
  8. 제 1 항 내지 제 2 항중 어느 한 항에 있어서,
    상기 금속박막은 주성분으로서 Pt, Au, Ir, Os, Re, Pd, Rh 및 Ru로 구성되는 그룹으로부터 선택된 하나 이상의 부재를 포함하는 것을 특징으로 하는 전자장치 기판구조.
  9. 제 1 항 내지 제 2 항 중 어느 한 항에 있어서,
    상기 섬유아연석 타입 박막은 주성분으로서 Al, Ga 및 In으로 구성되는 그룹으로부터 선택되는 하나 이상의 부재와 N을 함유하는 AlGaInN 타입 박막 또는 주성분으로서 산화아연을 함유하는 ZnO 타입 박막인 것을 특징으로 하는 전자장치 기판구조.
  10. 제 1 항 내지 제 2 항 중 어느 한 항에 있어서,
    상기 금속박막은 X선 회절로 (111) 또는 (0002) 평면에서의 반사의 로킹곡선의 반값폭이 3도 이하가 되도록 제공되는 것을 특징으로 하는 전자장치 기판구조.
  11. 제 1 항 내지 제 2 항 중 어느 한 항 기재의 전자장치 기판구조와, 상기 전자장치 기판구조의 상기 섬유아연석 타입 박막 상에 형성되는 제 2 금속박막을 포함하는 전자장치에 있어서,
    상기 섬유아연석 타입 박막이 샌드위치식으로 끼워지는 상기 박막금속의 쌍은 전극으로서 작용하는 것을 특징으로 하는 전자장치.
  12. 제 11 항에 있어서,
    상기 섬유아연석 타입 박막은 상기 전자장치가 박막 벌크 바이브레이터로서 작용하도록 압전특성을 갖는 것을 특징으로 하는 전자장치.
KR20030060108A 2002-08-30 2003-08-29 전자장치 기판구조 및 전자장치 KR100607738B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002254790A JP3947443B2 (ja) 2002-08-30 2002-08-30 電子デバイス用基板および電子デバイス
JPJP-P-2002-00254790 2002-08-30

Publications (2)

Publication Number Publication Date
KR20040020024A KR20040020024A (ko) 2004-03-06
KR100607738B1 true KR100607738B1 (ko) 2006-08-01

Family

ID=31712265

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20030060108A KR100607738B1 (ko) 2002-08-30 2003-08-29 전자장치 기판구조 및 전자장치

Country Status (7)

Country Link
US (1) US6855996B2 (ko)
EP (1) EP1396889B1 (ko)
JP (1) JP3947443B2 (ko)
KR (1) KR100607738B1 (ko)
CN (1) CN1312728C (ko)
DE (1) DE60304780T2 (ko)
TW (1) TWI229373B (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004297359A (ja) * 2003-03-26 2004-10-21 Seiko Epson Corp 表面弾性波素子、周波数フィルタ、発振器、電子回路、及び電子機器
US7411339B2 (en) * 2003-11-28 2008-08-12 Seiko Epson Corporation Manufacturing method of actuator device and liquid jet apparatus provided with actuator device formed by manufacturing method of the same
JP4737375B2 (ja) * 2004-03-11 2011-07-27 セイコーエプソン株式会社 アクチュエータ装置の製造方法及び液体噴射ヘッドの製造方法並びに液体噴射装置の製造方法
JP2006019935A (ja) 2004-06-30 2006-01-19 Toshiba Corp 薄膜圧電共振器及びその製造方法
JP2006253172A (ja) * 2005-03-08 2006-09-21 Toshiba Corp 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法
WO2006098101A1 (ja) * 2005-03-16 2006-09-21 Nec Corporation 金属材料、金属材料を用いた半導体集積回路用配線および被覆膜
JP2007036914A (ja) * 2005-07-29 2007-02-08 Doshisha 薄膜共振器
KR100655437B1 (ko) 2005-08-09 2006-12-08 삼성전자주식회사 반도체 웨이퍼 및 그 제조방법
JP4756461B2 (ja) * 2005-10-12 2011-08-24 宇部興産株式会社 窒化アルミニウム薄膜およびそれを用いた圧電薄膜共振子
JP5174673B2 (ja) * 2005-10-14 2013-04-03 エスティーマイクロエレクトロニクス エス．アール．エル． 基板レベル・アセンブリを具えた電子装置及びその製造処理方法
JP4849445B2 (ja) * 2006-03-06 2012-01-11 学校法人同志社 薄膜共振器
US20080179762A1 (en) * 2007-01-25 2008-07-31 Au Optronics Corporation Layered structure with laser-induced aggregation silicon nano-dots in a silicon-rich dielectric layer, and applications of the same
JP4537434B2 (ja) * 2007-08-31 2010-09-01 株式会社日立製作所 酸化亜鉛薄膜、及びそれを用いた透明導電膜、及び表示素子
JP5475272B2 (ja) * 2008-03-21 2014-04-16 日本碍子株式会社 圧電／電歪膜型素子
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2252077B1 (en) 2009-05-11 2012-07-11 STMicroelectronics Srl Assembly of a capacitive acoustic transducer of the microelectromechanical type and package thereof
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
WO2013061572A1 (ja) * 2011-10-28 2013-05-02 キヤノンアネルバ株式会社 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
JP5817673B2 (ja) * 2011-11-18 2015-11-18 株式会社村田製作所 圧電薄膜共振子及び圧電薄膜の製造方法
CN103426968A (zh) * 2012-05-14 2013-12-04 杜邦太阳能有限公司 增强导电氧化物层雾度的方法及透明导电氧化物透明基底
US8623747B1 (en) * 2012-12-17 2014-01-07 Translucent, Inc. Silicon, aluminum oxide, aluminum nitride template for optoelectronic and power devices
US9904776B2 (en) 2016-02-10 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor pixel array and methods of forming same
TWI728130B (zh) * 2016-06-19 2021-05-21 英商Ｉｑｅ有限公司 用於射頻濾波器應用的磊晶 AlN/cREO 結構
US10263136B1 (en) * 2016-10-25 2019-04-16 Triad National Security, Llc Direct band gap group IV semiconductors and methods of preparing the same
IT201700103489A1 (it) 2017-09-15 2019-03-15 St Microelectronics Srl Metodo di fabbricazione di una membrana filtrante sottile, dispositivo trasduttore acustico includente la membrana filtrante, metodo di assemblaggio del dispositivo trasduttore acustico e sistema elettronico
JP7215425B2 (ja) * 2017-09-22 2023-01-31 Tdk株式会社 圧電薄膜素子
GB2571529B (en) 2018-02-28 2021-04-14 Novosound Ltd Formation of piezoelectric devices
JP7167626B2 (ja) * 2018-03-09 2022-11-09 株式会社リコー アクチュエータ、液体吐出ヘッド、液体吐出ユニット及び液体を吐出する装置
TWI751352B (zh) * 2018-07-05 2022-01-01 法商索泰克公司 集成射頻元件用底材及其製作方法
JP7115257B2 (ja) * 2018-11-29 2022-08-09 Tdk株式会社 圧電薄膜素子
JP7425960B2 (ja) * 2019-10-29 2024-02-01 Tdk株式会社 圧電薄膜素子
US12038396B2 (en) * 2019-11-01 2024-07-16 Mitsubishi Electric Corporation Crystal defect observation method for compound semiconductor
KR20220055526A (ko) * 2020-10-26 2022-05-04 삼성디스플레이 주식회사 반도체 구조물을 포함하는 적층 구조물 및 이의 제조 방법
WO2023218690A1 (ja) * 2022-05-12 2023-11-16 株式会社村田製作所 Ｍｅｍｓ素子および圧電音響デバイス

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6045626A (en) 1997-07-11 2000-04-04 Tdk Corporation Substrate structures for electronic devices
KR20040015100A (ko) * 2001-04-27 2004-02-18 신에쯔 한도타이 가부시키가이샤 발광소자의 제조방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2924574B2 (ja) * 1993-05-31 1999-07-26 富士ゼロックス株式会社 配向性強誘電体薄膜素子
JP3223233B2 (ja) 1994-08-17 2001-10-29 ティーディーケイ株式会社 酸化物薄膜、電子デバイス用基板および酸化物薄膜の形成方法
JP3357227B2 (ja) * 1995-07-21 2002-12-16 日立建機株式会社 圧電素子およびその製造方法
KR100214765B1 (ko) * 1996-03-21 1999-08-02 노영민 기판상에 (200)방향으로 우선 배향된 백금 박막 형성방법, 그 방법에 의하여 형성된 백금박막을 구비한 기판 및 전자소자
JP3504851B2 (ja) * 1998-02-20 2004-03-08 旭化成株式会社 化合物半導体膜の製造方法
JP2000022205A (ja) * 1998-07-03 2000-01-21 Tdk Corp 半導体発光素子
JP4404995B2 (ja) * 1999-07-26 2010-01-27 独立行政法人産業技術総合研究所 Ａ面サファイア基板を用いたＺｎＯ系化合物半導体発光素子およびその製法
US6329305B1 (en) * 2000-02-11 2001-12-11 Agere Systems Guardian Corp. Method for producing devices having piezoelectric films
JP4016583B2 (ja) * 2000-08-31 2007-12-05 株式会社村田製作所 圧電薄膜共振子、フィルタおよび電子機器
JP2002076023A (ja) * 2000-09-01 2002-03-15 Nec Corp 半導体装置
CN1154155C (zh) * 2001-01-12 2004-06-16 中国科学院半导体研究所 Ⅲ族氮化物单/多层异质应变薄膜的制作方法
JP2002222746A (ja) * 2001-01-23 2002-08-09 Matsushita Electric Ind Co Ltd 窒化物半導体ウェーハ及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6045626A (en) 1997-07-11 2000-04-04 Tdk Corporation Substrate structures for electronic devices
KR20040015100A (ko) * 2001-04-27 2004-02-18 신에쯔 한도타이 가부시키가이샤 발광소자의 제조방법

Also Published As

Publication number Publication date
TWI229373B (en) 2005-03-11
JP3947443B2 (ja) 2007-07-18
DE60304780T2 (de) 2006-09-14
US20040099918A1 (en) 2004-05-27
EP1396889B1 (en) 2006-04-26
CN1487563A (zh) 2004-04-07
JP2004095843A (ja) 2004-03-25
KR20040020024A (ko) 2004-03-06
US6855996B2 (en) 2005-02-15
DE60304780D1 (de) 2006-06-01
EP1396889A3 (en) 2005-06-08
TW200405433A (en) 2004-04-01
EP1396889A2 (en) 2004-03-10
CN1312728C (zh) 2007-04-25

Similar Documents

Publication Publication Date Title
KR100607738B1 (ko) 전자장치 기판구조 및 전자장치
JP3813740B2 (ja) 電子デバイス用基板
US6198208B1 (en) Thin film piezoelectric device
US6229159B1 (en) Silicon-based functional matrix substrate and optical integrated oxide device
US6709776B2 (en) Multilayer thin film and its fabrication process as well as electron device
JP5019247B2 (ja) 電子デバイス用基板
JP5014967B2 (ja) 発光素子及び発光素子の製造方法
JP4183787B2 (ja) 電子デバイス用基板の製造方法
JP4784609B2 (ja) 電子デバイス用基板
US6278138B1 (en) Silicon-based functional matrix substrate and optical integrated oxide device
CN102696120A (zh) 形成复合衬底以及在复合衬底上生长iii-v族发光器件的方法
TW200810155A (en) ZnO-based semiconductor element
KR102457270B1 (ko) 압전 박막을 제조하는 방법 및 이 박막을 이용하는 소자
KR20110113822A (ko) 결정 성장용 기판 어셈블리 및 이를 이용한 발광소자의 제조방법
US7220995B2 (en) Substrate for electronic device, electronic device and methods of manufacturing same
KR20070115968A (ko) 산화 아연계 화합물 반도체 소자
JP3817068B2 (ja) 積層薄膜
JP3669860B2 (ja) 積層薄膜
JP4427925B2 (ja) 積層薄膜その製造方法および電子デバイス
US20080035941A1 (en) Radiation-Emitting Thin-Film Semiconductor Chip
JP2009016505A (ja) Ｉｉｉ族窒化物化合物半導体発光素子
EP3915133B1 (en) Integrated epitaxial metal electrodes
JP3972011B2 (ja) 超微細チャンネル構造の作製方法
JP5261969B2 (ja) Ｉｉｉ族窒化物化合物半導体発光素子
JP2005170726A (ja) 配向性圧電体膜

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee