JP2003303941A - 自己整列したプログラム可能な相変化メモリ - Google Patents

自己整列したプログラム可能な相変化メモリ

Info

Publication number
JP2003303941A
JP2003303941A JP2003048112A JP2003048112A JP2003303941A JP 2003303941 A JP2003303941 A JP 2003303941A JP 2003048112 A JP2003048112 A JP 2003048112A JP 2003048112 A JP2003048112 A JP 2003048112A JP 2003303941 A JP2003303941 A JP 2003303941A
Authority
JP
Japan
Prior art keywords
layer
memory device
lines
phase change
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003048112A
Other languages
English (en)
Inventor
Shoran Ryu
翔瀾 龍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micronics Int Co Ltd
Macronix International Co Ltd
Original Assignee
Micronics Int Co Ltd
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micronics Int Co Ltd, Macronix International Co Ltd filed Critical Micronics Int Co Ltd
Publication of JP2003303941A publication Critical patent/JP2003303941A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 小さなサイズの相変化メモリセル構造及び素
子を提供する。 【解決手段】 カルコゲナイドを含む相変化材料をベー
スにした自己整列した不揮発性メモリ構造は、集積回路
上の非常に小さな区域と一緒に形成され得る。製造プロ
セスを実施すると、ビットライン及びワードラインを規
定する２つのアレイ関連マスクのみを必要とする自己整
列したメモリセルを形成することができる。メモリセル
は、ビットラインとワードラインとの交差点に画定さ
れ、自己整列プロセスにおけるビットライン及びワード
ラインの幅によって画定された寸法を有する。これらの
メモリセルは、ビットラインとワードラインとの交差点
に垂直に配置された、選択素子と、加熱及び／又は障壁
プレート層と、相変化メモリ素子とを含む構造を備え
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、不揮発性、高密
度、集積回路メモリ素子に関し、特にカルコゲナイドの
ような相変化材料をベースにした、上述のようなメモリ
素子に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】カルコ
ゲナイドは、集積回路メモリ素子用のメモリセルの形成
に利用されてきた。この分野の代表的な従来技術の特許
には、レインバーグ（Reinberg）による特許文献１、ハ
ーシュフィールド（Harshfield）による特許文献２、ウ
ォルステンホルム（Wolstenholme）らによる特許文献
３、オフシンスキー（Ovshinsly）による特許文献４等
が含まれる。
【０００３】集積回路メモリ素子に利用されるカルコゲ
ナイドは、一つ以上の固体相によって特徴付けられる材
料であり、例えば電流又は光パルスによって引き起こさ
れる熱を用いて、そのような相同士の間でスイッチされ
得るものである。カルコゲナイド素子を含むメモリセル
はアレイ内に配置されており、このメモリセルは、集積
回路メモリに共通する従来のワードライン／ビットライ
ンのアドレス構成を用いてアドレスされ得る。メモリセ
ルの状態は、カルコゲナイド素子のバルク抵抗によって
決定される。カルコゲナイドの異なる固体相は異なる抵
抗率を有するので、カルコゲナイド素子のバルク抵抗
は、所定の相状態にあるカルコゲナイド素子の量を示
す。
【０００４】カルコゲナイド素子に相変化を引き起こす
のに十分な電流密度の電流を流す上での問題は、メモリ
セルの構成に反映される。典型的には、カルコゲナイド
素子に接続された電流経路に小さな細孔を形成するため
に、比較的複雑な構造が利用される。電流はこの小さな
細孔を介して集められ、カルコゲナイド素子に局所的に
高い電流密度が誘起される。
【０００５】細孔を形成するために利用されるこの複合
構造、及びメモリセルのベースとなるカルコゲナイドの
他の特徴は、実施する上で比較的大きなサイズのセルを
必要としてきた。その上、これら複合構造はメモリ素子
の信頼性に悪影響を与える可能性がある。セルのサイズ
が大きいとメモリ素子の密度が制限され、メモリ素子の
コストが増加する。同様に、製造時における信頼性は、
メモリ素子の商業上の利用を成功させる上で重要であ
る。高密度で自己整列したメモリセルは、ジョンソン
（Johnson）らによる特許文献５に記載された垂直に積
層した不揮発性メモリのような、他の種類のストレージ
技術用に製造されてきた。しかしながら、そのような高
密度技術は相変化メモリセルに適用されてこなかった。
【０００６】したがって、より小さなサイズの相変化メ
モリのセル構造及び素子を提供することが望ましい。そ
の上、効率的かつ信頼できる構造の得られるそのような
素子を製造する方法を提供することが望ましい。
【０００７】
【特許文献１】米国特許第５７８９７５８号明細書
【特許文献２】米国特許第６０７７７２９号明細書
【特許文献３】米国特許第６１５３８９０号明細書
【特許文献４】米国再発行特許発明第３７，２５９号明
細書（米国特許第５６８７１１２号明細書）
【特許文献５】米国特許第６１８５１２２号明細書
【０００８】
【課題を解決するための手段】この発明は、カルコゲナ
イドを含む相変化材料をベースにした、自己整列した不
揮発性メモリ構造と、この構造を用いて集積回路素子を
製造する方法とを提供する。このメモリ構造は集積回路
上の非常に小さな区域内に形成され得る。好ましい方法
に対しては、アレイ内の各メモリセルに要求される区域
は約４Ｆ２である。ここでＦは製造プロセスにおける最
小ライン幅に等しい。したがって、０．１ミクロンの最
小ライン幅を有する方法においては、メモリセルの区域
は約０．０４ミクロン四方である。
【０００９】その上、本製造プロセスを実施すると、ビ
ットライン及びワードラインを画定するアレイ関連マス
クを２つのみ必要とする自己整列したメモリセルが得ら
れる。メモリセルはビットラインとワードラインとの交
差点に画定され、自己整列プロセスにおけるビットライ
ン及びワードラインの幅によって規定される寸法を有す
る。
【００１０】カルコゲナイドを含む相変化材料を使用す
ると、この発明の構造においては、高密度で不揮発性か
つプログラム可能なメモリ素子が提供される。
【００１１】本発明の一実施形態によれば、メモリ素子
を製造する方法が提供される。本方法は、第１導電層
と、選択素子（selection device）を形成するために選
択された一つ又は複数の材料層と、相変化メモリ素子を
形成するために選択された一つ又は複数の材料層とを含
む多層膜を、基板の表面に形成することを含む。第１ア
レイ関連マスクは第１方向に延在する複数の第１ライン
を画定するよう適用される。複数の第１ラインを画定す
るためのマスクパターンに従って、多層膜を介してギャ
ップがエッチングされる。複数の第１ラインにおける各
ライン間のギャップを充填するために絶縁材料が用いら
れる。
【００１２】多層コンポジットを形成するために、複数
の第１ラインとギャップ内の絶縁材料とを覆って第２導
電層が形成される。第２方向に延在する複数の第２ライ
ンを画定するために第２アレイ関連マスクが適用され、
これにより複数の第１及び第２ラインが交差する。複数
の第２ラインを画定するための第２マスクパターンに従
って、多層コンポジット内にギャップがエッチングされ
る。これらギャップは、各第２ラインの間でエッチング
され、かつ第１導電層を除去することなく多層コンポジ
ットを介して第１導電層へ延在する。
【００１３】エッチングステップを行うと、選択素子を
形成するために選択された一つ又は複数の前記材料層と
相変化メモリ素子を形成するために選択された一つ又は
複数の前記材料層との残部によって、自己整列した積層
が形成される。自己整列した積層における選択素子及び
相変化メモリ素子は、第１導電層内の複数の第１ライン
及び第２導電層から残留する複数の第２ラインと電気的
に接触している。
【００１４】本発明のいくつかの実施形態では、選択素
子を形成するために選択された一つ又は複数の材料層
は、ダイオードを形成するために適合されたｐ型ドーパ
ントの第１ポリシリコン層とｎ型ドーパントの第２ポリ
シリコン層とを備える。
【００１５】また、本発明のいくつかの実施形態では、
相変化メモリ素子を形成するために選択された一つ又は
複数の材料層は、カルコゲナイド層から構成される。そ
の上、いくつかの実施形態では、選択素子を形成するた
めに選択された一つ又は複数の材料層と相変化材料層と
の間に中間層が形成される。いくつかの実施形態では、
この中間層は、選択素子に使用される材料と相変化材料
との間の材料がエレクトロマイグレーション及び拡散す
るのを防ぐ障壁として作用する。
【００１６】相変化材料は、低抵抗の第１相と高抵抗の
第２相とを有する。また、いくつかの実施形態では、中
間層は、相変化材料の第２相の高抵抗よりも高い抵抗を
有する。このように、中間層は、障壁層と隣接する相変
化材料における相変化を促進するために、抵抗加熱プレ
ートとして作用する。
【００１７】この発明はまた、新しいメモリ素子をも提
供する。メモリ素子は基板を備える。基板上の複数の第
１導電ラインは第１方向に延在する。複数の第１導電ラ
インの上方に位置する複数の第２導電ラインは第２方向
に延在し、交差点で複数の第１導電ラインを覆うよう横
断する。複数のメモリセルが、前記交差点で複数の第１
及び第２導電ラインの間に介在されており、かつこれら
のラインと電気的に接触している。これらメモリセル
は、交差点で垂直に配置された選択素子及び相変化メモ
リ素子を含む自己整列構造で構成される。
【００１８】この発明の実施形態では、選択素子はダイ
オードから構成される。相変化メモリ素子は、いくつか
の実施形態ではカルコゲナイド本体から構成される。一
つの好ましい実施形態では、このカルコゲナイド本体
は、交差点の区域を横断する実質的に同一の厚さを有す
る薄膜で構成される。
【００１９】一実施形態では、自己整列構造は、選択素
子を形成するよう適合された第１ポリシリコン層及び第
２ポリシリコン層と、加熱及び／又は障壁中間プレート
層と、相変化材料層とを備える。中間層は、拡散及びエ
レクトロマイグレーションのうち少なくとも一つに対す
る障壁を備える。一実施形態では、中間層は第１抵抗を
有し、相変化材料層は第１低抵抗の第１状態と第２高抵
抗の第２状態とを有する。中間層の第１抵抗は、第２状
態にある相変化材料の第２高抵抗よりも高く、その結
果、中間層は障壁層に隣接する相変化を促進する加熱プ
レートとして作用する。
【００２０】種々の実施形態では、相変化メモリ素子
は、プログラミング電流又は他のプログラミング刺激
（stimulus）に応答して２つ以上のバルク抵抗状態を推
定することによって、１ビット以上を格納するよう適合
されている。
【００２１】この発明のメモリアレイは基板上に形成さ
れる。いくつかの実施形態では、この基板は表面に絶縁
体層を有する集積回路素子である。メモリアレイは絶縁
体層の上部に製造され、基板に集積された回路と接触し
ている。好ましくは、基板に集積された回路は、例えば
従来のＣＭＯＳ技術で製造された、アドレスデコーダ、
センスアンプ、電圧供給源、及び同様のものを含む、メ
モリアレイ用の支持回路を含む。他の実施形態では、基
板に集積された回路は、例えばプロセッサ・コア及び他
のロジックを含むシステム・オン・チップ・コンポーネ
ント（system-on-a-chip component）を含んでよい。
【００２２】したがってこの発明は、ポリシリコンの接
合（polysilicon junction）とカルコゲナイド・メモリ
素子とを一体にする単一のメモリセル（a unique memor
y cell）と、この単一のセルを複数備えたメモリ素子を
製造する方法とを提供する。この新しいメモリ素子は、
カルコゲナイド・メモリ素子の抵抗を変化させるために
適切な電圧及び電流を供給することによって、プログラ
ムし、かつ消去することができる。メモリを作るために
必要とされるアレイ関連マスクは２つのみであり、その
結果として得られるメモリセルは、アレイのワードライ
ン及びビットラインを用いて完全に自己整列される。そ
の上、結果として得られるメモリセルのそれぞれに対す
るアレイ内の区域はわずか４Ｆ２である。ここで、Ｆは
製造プロセスにおける最小ライン幅である。
【００２３】この発明の他の側面及び優位点は、次の詳
細な説明及び図面を参照することで理解される。
【００２４】
【発明の実施の形態】この発明の実施形態の詳細な説明
は、図１から図１２Ａ〜図１２Ｃを参照することで与え
られる。図１は、この発明に係る自己整列した相変化セ
ルを備えたメモリアレイ５を含む集積回路メモリ素子を
示すブロック図である。この集積回路は、メモリアレイ
を支持する回路が配置された基板を備える。この回路に
は、この例ではアドレスデコーダ、入力ドライバ、及び
出力ドライバが含まれる。このように、ｙ−デコーダ及
び入力ドライバ回路（y-decoder and input driver cir
cuitry）１０，１１がアレイの隣に配置されている。ま
た、ｘ−デコーダ及び出力センスアンプ回路（x-decode
r and output sense amplifier circuitry）１２，１３
がアレイの隣に配置されている。一実施形態では、プロ
グラム及び消去電圧発生回路１４が集積回路に含まれて
いる。そのような電圧発生回路１４は、相変化セルをプ
ログラミングし、かつ消去するために必要なものとし
て、チャージポンプ又は他の高電圧又は負電圧発生器を
含んでよい。
【００２５】一実施形態では、集積回路は標準的なＣＭ
ＯＳ技術を用いて提供される。前出の材料及び方法を含
む他の製造技術が、基板に集積された回路のために用い
られてよい。加えて、回路の配置はアレイ５の下の論理
制御回路を含んでもよい。
【００２６】図２はこの発明に係る自己整列した相変化
メモリセルのアレイ５に対する基本的な回路配置を示
す。アレイ５はビットライン２０，２１とワードライン
２２，２３とを備え、これらライン２０〜２３はメモリ
セル２４〜２７において交差するよう配置されている。
メモリセル２４〜２７はこれらビットラインとワードラ
インとの間の交差点に配置されている。これらメモリセ
ル、例えばメモリセル２７は、選択素子２８と加熱及び
／又は障壁層２９と相変化層３０とを含む。選択素子２
８は、一実施形態では分離ダイオード（isolation diod
e）を備える。相変化層３０は、好ましい実施形態では
カルコゲナイド・メモリ素子を備える。メモリセルは、
所定のメモリセルで交差するワードライン及びビットラ
インにバイアスを掛けることによって選択され、その結
果、他のメモリセルに接続されたワードライン及びビッ
トラインが選択素子の分離ダイオードを絶縁状態とする
ように反対にバイアスされる一方で、選択素子の分離ダ
イオードは伝導状態となる。図２に示すように、ビット
ライン２０，２１は出力センスアンプ回路に接続されて
いる。ワードライン２２，２３は入力ドライバに接続さ
れている。
【００２７】この発明の好ましい実施形態のメモリアレ
イ、及びメモリセルの構造の製造方法を、図３〜図１０
を参照して説明する。
【００２８】図３は基板１００上に形成された多層膜９
９を示す。基板１００は、上述したように、この基板１
００上に集積される回路を有する半導体を備える。基板
１００は表面に絶縁体１０１を含む。この実施形態にお
ける絶縁体は二酸化ケイ素から構成される。絶縁体１０
１の材料及び厚さは、メモリアレイがその下に横たわる
集積回路から隔離されるよう選択される。多層膜９９
は、ビットライン材料層１０２、第１ポリシリコン層１
０３、第２ポリシリコン層１０４、加熱及び／又は障壁
中間層１０５、及びカルコゲナイド層１０６を備える。
【００２９】ビットライン材料層１０２は、この実施形
態では、化学気相蒸着法を用いて堆積された、１５０〜
６００ナノメートルの間の厚さのタングステンから構成
される。様々な他の材料が、ビットライン材料として用
いられるのに適しており、例えば厚くドープされたポリ
シリコン、又はＴａ，Ｐｔ，ＴｉＮ，ＴａＮ，ＷＳｉの
ような他の高融点金属又は化合物、及びこれらの合金が
可能である。
【００３０】第１ポリシリコン層１０３は、ＣＶＤ法、
ＰＥ−ＣＶＤ法（plasma enhancedCVD）又はスパッタリ
ングを用いて堆積され、かつヒ素又はリンのようなｎ型
ドナーを用いてドープされた、１００〜６００ナノメー
トルの厚さのｎ型のポリシリコンから構成される。第２
ポリシリコン層１０４は、ＣＶＤ法、ＰＥ−ＣＶＤ法又
はスパッタリングを用いて堆積され、かつＢ，Ｇａ，又
はインジウムのようなｐ型ドナーを用いてドープされ
た、約１００〜４００ナノメートルの厚さのｐ＋型のポ
リシリコンから構成される。ポリシリコンの第１及び第
２層は、ダイオードの形で選択素子を形成するよう適合
される。この選択素子を形成するために選択された複数
の材料層は、ｐ＋／ｎ−接合以外の接合を提供すること
ができる。ｎ＋／ｐ−接合、ｐ＋／真性／ｎ−接合、ｎ
＋／真性／ｐ−接合、ｐ＋／ｎ＋接合、ｐ＋／真性／ｎ
＋接合、及びショットキー接合のような他の種類の接合
が可能である。また、他の選択素子構造が用いられても
よい。
【００３１】この実施形態における加熱及び／又は障壁
中間層１０５は、例えばスパッタリング又はＣＶＤによ
って堆積された２０〜２００ナノメートルの厚さの材料
層から構成される。好ましい実施形態では、この中間層
は、相変化材料とエレクトロマイグレーション及び拡散
に対する障壁とを加熱するための加熱素子として作用す
る。加えて中間層の材料は、相変化材料及び選択素子と
一緒に反応しない。好ましいシステムにおいては、中間
層の抵抗は、高抵抗相にある相変化材料の抵抗よりも高
い。このようにして、中間層は、障壁層に隣接する相変
化材料の変化相を促進するための加熱プレートとして作
用し得る。適切な材料には、ＴｉＷ，ＴｉＡｌＮ，Ｔ
ａ，Ｍｏ及び他のものが含まれる。相変化材料の高抵抗
相と比べて比較的抵抗が高く、かつ優れた障壁特性を有
することで特徴付けられる様々な他の材料が利用され得
る。中間層１０５は、Ｔｉ，Ｖ，Ｃｒ，Ｚｒ，Ｎｂ，
Ｍ，Ｈｆ，Ｔａ，Ｗからなる群より選択された一つの元
素と、Ｂ，Ｃ，Ｎ，Ａｌ，Ｓｉ，Ｐ及びＳからなる群よ
り選択された複数の元素と、を含む化合物から選択する
ことができる。候補となる障壁材料は、特許文献４の１
３カラム３１行から１４カラム４行までに記述されてい
る。様々な実施形態における中間層１０５は、障壁特性
用に選択された一つの材料と、加熱プレートとして適切
に選択されたもう一つの材料とを含んでよい。好ましく
は、単一の材料が両方の機能を果たす。
【００３２】図３に示された多層膜における上部層は相
変化材料である。この例では、相変化材料はカルコゲナ
イド層から構成される。いくつかの実施形態では、カル
コゲナイド層に対して上部電極又は底部電極として作用
するよう選択された材料の薄膜が含まれ得る。この実施
形態で利用されているのはカルコゲナイドであるが、あ
らゆる種類の相変化材料が利用され得る。この例におけ
るカルコゲナイド材料は約５〜２００ナノメートルの厚
さ、好ましくは２０〜４０ナノメートルの厚さを有す
る。典型的には、カルコゲナイド材料はスパッタリング
を用いて堆積される。代表的な相変化材料は特許文献４
で記述されたもののようなカルコゲナイドを含む。
【００３３】図３に示された多層膜を形成した後、製造
プロセスにおける次のステップが図４に示されている。
この次のステップは、図４に示すように、第１マスクパ
ターンを有するフォトレジストを用いて複数の第１ライ
ンを画定するために用いられる。このように、ライン１
２０，１２１，１２２はフォトレジストを用いて画定さ
れる。ライン１２０，１２１，１２２は実質的に平行か
つ第１方向に延在しており、アレイ用のビットラインを
画定するために用いられる。
【００３４】図５は、図４に示したマスクを用いて、反
応性イオンエッチングにより多層膜内にエッチングされ
たギャップを示す。ギャップのエッチングは絶縁体層１
０１で停止し、ビットライン層１０２内にビットライン
を画定する。図６に示すように、これらギャップは、高
密度プラズマ・化学気相蒸着法（high-density plasma
chemical vapor deposition process）、又は狭いギャ
ップを充填するのに適切な他の方法を用いて、酸素１２
５又は他の優れた絶縁材料で充填される。
【００３５】図７は、全てのアレイを製造する方法の次
のステップを示す。このステップでは、図６に示された
構造のライン及び酸素１２５を覆ってワードライン導電
層１２６が堆積される。ワードライン導電層１２６は
Ｗ，Ｔａ，Ｐｔ，ＴｉＮ，ＴａＮ，ＷＳｉのような導電
材料、又は高濃度にドープされたポリシリコンから構成
される。そのような材料は、例えばスパッタリング又は
化学気相蒸着によって堆積されてよい。
【００３６】図８は、第２マスクステップによって画定
された複数の第２ラインを示しており、これら第２ライ
ンはフォトレジストライン１２７，１２８で示されてい
る。複数の第２ラインは、一般的にビットラインと直行
する第２方向へ延在している。
【００３７】図９は、図８の構造における各第２ライン
間のギャップ（例えばギャップ１２９）を反応性イオン
エッチングにより得た構造を示す。このエッチングはビ
ットライン層で停止する。第２エッチングステップを行
うと、メモリセル（例えばセル１３０）は交差点におい
てこれらワードラインとビットラインとの間に堆積され
る。これらワードライン及びビットラインは、本質的に
平行な平面内に横たわっているが、アレイの平面図では
交差している。これらセルの表面は、ワードライン及び
ビットラインを画定するために用いられるのと同一のマ
スクステップを用いて画定されるので、メモリセルは、
これらワードライン及びビットラインと共に自己整列さ
れている。図１０に示すように、メモリアレイを形成す
る最終ステップは、酸素又は他の適切な絶縁体のあらゆ
る高密度プラズマ・化学気相蒸着を用いて、絶縁体１３
１により図９の構造におけるギャップを充填することで
ある。
【００３８】メモリアレイの基本的な構造は図１０に示
されている。このアレイは、複数の第１導電ライン１３
５，１３６，１３７と、複数の第２導電ライン１３８，
１３９とを含む。複数の第２導電ライン１３８，１３９
は、交差点で複数の第１導電ラインを覆うように横断し
ている。メモリセル、例えばメモリセル１３０は、交差
点で堆積され、かつ複数の第１及び第２導電ラインと順
次電気的に接触されている。メモリセルは、第１及び第
２ポリシリコン層、加熱及び／又は障壁中間プレート
層、及びカルコゲナイド素子の残部で形成された選択素
子を含む自己整列した構造からなり、これら全ての残部
は、これら第１導電ラインと第２導電ラインとの間の交
差点で垂直に配置されている。
【００３９】アレイの配置平面図は図１１を参照するこ
とによって理解することができる。このように、ビット
ライン１４０〜１４４は、図１１に示されたアレイ内に
垂直に配置されている。ワードライン１４５〜１４９
は、アレイ内に水平に配置されている。これらビットラ
イン１４０〜１４４は、それぞれ接触構造１５０〜１５
４へ延在している。同様に、ワードライン１４５〜１４
９は、それぞれ接触構造１５５〜１５９へ延在してい
る。接触構造は、例えば絶縁体層１０１を介して基板に
集積された回路へ延在するタングステンプラグから構成
される。
【００４０】この発明のメモリセルの作用は、図１２Ａ
〜図１２Ｃを参照して説明される。図１２Ａは、選択素
子２００、障壁及び／又は加熱プレート層２０１、及び
相変化素子２０２を含むこの発明の基本的なメモリセル
を示す。図１２Ｂに示すように、電流が供給されたと
き、障壁及び／又は加熱プレート層２０１は相変化素子
２０２の相変化温度まで加熱される。この相変化素子
は、低抵抗の第１固体相と高抵抗の第２固体相とを有す
る材料から構成される。障壁及び／又は加熱プレート層
２０１に隣接する領域２０３における相変化素子２０２
の材料は、相変化する。相変化素子２０２のバルク抵抗
は、第１及び第２固体相における相変化素子の材料の相
対的な量を示す。相変化を制御することによって、デー
タが相変化素子２０２に格納される。
【００４１】図１２Ｃは、選択素子２００、障壁及び／
又は加熱プレート素子２０１、相変化素子２０２を含
む、マルチビットの実施形態を示す。この実施形態では
相変化は、２つ以上のメモリ状態が達成されるよう制御
される。かくして例えば、状態１では領域２０５の材料
が高抵抗状態となる。状態２では、領域２０５，２０６
の材料が高抵抗状態となる。状態３では、領域２０５，
２０６，２０７の材料が高抵抗状態となる。状態４で
は、領域２０５，２０６，２０７，２０８の材料が全て
高抵抗状態となる。したがってこの実施形態では、セル
内に格納された４つの異なる抵抗状態があり、これら４
つの異なる状態は一つのセルで２ビットを表現すること
ができる。
【００４２】この素子の基本的な作用は、図１０を参照
して理解され得る。上部材料ラインはワードラインとし
て作動し、底部材料ラインはビットラインとして作動す
る。ｐ＋／ｎ−ポリシリコン接合は、それぞれのメモリ
セルを分離及び／又は選択するためのダイオードとして
作動する。セルをプログラミング又は消去するとき、カ
ルコゲナイド及び障壁及び／又は加熱プレート層に侵入
する電流が熱を生成するのに十分なだけ供給されるよう
に、これらワードラインとビットラインとの間に適切な
電圧が印加される。加熱の度合いを制御することによっ
て、カルコゲナイドの固体相は、カルコゲナイドのバル
ク抵抗によって示されたメモリ状態を確立するよう制御
される。セルを読み出す際には、ワードラインから、カ
ルコゲナイド、障壁及び／又は加熱プレート層、及びｐ
＋／ｎ−接合を介してビットラインへ電流が流れる。特
定のセルの電圧又は電流レベルを識別することによっ
て、データが読み取られる。
【００４３】この発明のメモリアレイは、一回限りプロ
グラム可能な不揮発性メモリ、製造中にプログラムされ
た不揮発性メモリ、及び何千回ものプログラム及び消去
サイクルに向く電気的に消去及びプログラム可能なラン
ダムアクセスメモリ用に利用され得る。
【００４４】この発明は好ましい実施形態及び上で詳述
された例を参照することによって開示されたが、これら
の例は限定的な観念ではなく例示的となるよう意図され
たものであることを理解されたい。変更及び組合せが当
業者によって直ちに見出されるということが予想される
が、これら変更及び組合せは、本発明の精神及び特許請
求の範囲内にある。
【図面の簡単な説明】
【図１】 この発明に係る自己整列した相変化セルを含
む集積回路メモリ素子の簡単なブロック図である。
【図２】 この発明に係る自己整列した相変化セルを含
むメモリアレイの簡単なブロック図である。
【図３】 この発明に係るメモリセルを製造する際に中
間構造として形成された、基板表面の多層膜を示す図で
ある。
【図４】 この発明に係るメモリセルのアレイにビット
ラインを含む複数の第１ラインを画定するためのフォト
レジストマスクパターンを示す図である。
【図５】 図４のマスクパターンの各第１ライン間にギ
ャップをエッチングした結果を示す図である。
【図６】 図５の各ライン間のギャップを充填する絶縁
体を示す図である。
【図７】 図６の構造を覆う導電層の形成を示す図であ
る。
【図８】 この発明に係るメモリセルのアレイにワード
ラインを含む複数の第２ラインを画定するための第２フ
ォトレジストマスクパターンを示す図である。
【図９】 ビットラインを貫通しないように、図８のマ
スクパターンの各第２ライン間にギャップをエッチング
した結果を示す図である。
【図１０】 図９の各ライン間のギャップを充填する絶
縁体を用いてこの発明に従って製造されたメモリセルの
アレイを示す図である。
【図１１】 図１０の構造におけるビットライン及びワ
ードラインを示す配置図であって、自己整列したメモリ
セルが交差点に形成され、アレイの下に横たわる集積回
路との接触点が含まれている配置図である。
【図１２Ａ】 シングルビット及びマルチビットを適用
する際の自己整列したメモリセルの作用を示す概略図で
ある。
【図１２Ｂ】 シングルビット及びマルチビットを適用
する際の自己整列したメモリセルの作用を示す概略図で
ある。
【図１２Ｃ】 シングルビット及びマルチビットを適用
する際の自己整列したメモリセルの作用を示す概略図で
ある。
【符号の説明】
２８ 選択素子 ２９，２０１ 障壁 ３０ 相変化メモリ素子（相変化層、相変化材料
層） ９９ 多層積層体 １００ 基板 １０１ 絶縁体 １０２ 材料層 １０３ 第１ポリシリコン層 １０４ 第２ポリシリコン層 １０５ 中間層 １０６ カルコゲナイド層 １２９ ギャップ １３５，１３６，１３７ 第１導電ライン １３８，１３９ 第２導電ライン

Claims (34)

    【特許請求の範囲】
  1. 【請求項１】 メモリ素子の製造方法であって、 第１導電層と、選択素子を形成するために選択された一
    つ又は複数の材料層と、相変化メモリ素子を形成するた
    めに選択された一つ又は複数の材料層とを含む多層膜
    を、基板の表面に形成する工程と、 前記多層積層体をパターン状にエッチングして第１方向
    に延在する複数の第１ラインを形成し、前記基板上の多
    層膜を介して延在する各前記第１ライン間にギャップを
    形成する工程と、 複数の前記第１ラインにおける各ライン間の前記ギャッ
    プを絶縁材料で充填する工程と、 複数の前記第１ラインを覆う第２導電層と多層コンポジ
    ットを形成するための絶縁材料とを形成する工程と、 複数の前記第１ラインと交差するよう第２方向に延在す
    る複数の第２ラインを画定するために、前記多層コンポ
    ジットをパターン状にエッチングし、前記多層コンポジ
    ットを介して前記第１導電層へ延在するギャップを各前
    記第２ライン間に形成する工程と、を備え、 自己整列した積層は、選択素子を形成するために選択さ
    れた一つ又は複数の前記材料層と相変化メモリ素子を形
    成するために選択された一つ又は複数の前記材料層との
    残部を含み、前記第１導電層によって形成された複数の
    前記第１ラインの各ラインと前記第２導電層によって形
    成された複数の前記第２ラインの各ラインとの間に延在
    していることを特徴とする方法。
  2. 【請求項２】 請求項１記載の方法において、 前記基板は前記表面に絶縁体を含むことを特徴とする方
    法。
  3. 【請求項３】 請求項１記載の方法において、 前記基板は、前記表面に絶縁体を有する集積回路素子を
    備えることを特徴とする方法。
  4. 【請求項４】 請求項１記載の方法において、 選択素子を形成するために選択された一つ又は複数の前
    記材料層は、ダイオードを形成するために適合されたｐ
    型ドーパントを有する第１ポリシリコン層とｎ型ドーパ
    ントを有する第２ポリシリコン層とを含むことを特徴と
    する方法。
  5. 【請求項５】 請求項１記載の方法において、 相変化メモリ素子を形成するために選択された一つ又は
    複数の前記材料層は、カルコゲナイド層を含むことを特
    徴とする方法。
  6. 【請求項６】 請求項５記載の方法において、 前記カルコゲナイド層は、選択素子を形成するために選
    択された一つ又は複数の前記材料層上を覆うことを特徴
    とする方法。
  7. 【請求項７】 請求項６記載の方法において、 前記カルコゲナイド層と選択素子を形成するために選択
    された一つ又は複数の前記材料層との間に加熱及び／又
    は障壁素子を含むことを特徴とする方法。
  8. 【請求項８】 請求項１記載の方法において、 第１抵抗を有する材料からなる加熱及び／又は障壁中間
    層を含み、 相変化メモリ素子を形成するために選択された一つ又は
    複数の前記材料層は、前記中間層と熱が伝導する状態に
    あり、かつ低抵抗を有する第１相と高抵抗を有する第２
    相とを有する相変化材料を含み、 前記第１抵抗は、相変化材料における前記第２相の高抵
    抗よりも高いことを特徴とする方法。
  9. 【請求項９】 請求項８記載の方法において、 材料の前記中間層は、拡散及びエレクトロマイグレーシ
    ョンのうち少なくとも一つに対する障壁を備えることを
    特徴とする方法。
  10. 【請求項１０】 メモリ素子であって、 基板と、 第１方向に延在する前記基板上の複数の第１導電ライン
    と、 第２方向に延在し、かつ交差点で複数の前記第１導電ラ
    インの上方を横断する、複数の前記第１導電ラインの上
    方の複数の第２導電ラインと、 前記交差点にあり、かつ複数の前記第１及び前記第２導
    電ラインと電気的に接触している複数のメモリセルと、
    を備え、 前記メモリセルは、選択素子と相変化メモリ素子とを含
    む自己整列構造からなることを特徴とするメモリ素子。
  11. 【請求項１１】 請求項１０記載のメモリ素子におい
    て、 複数の前記メモリセルは、前記選択素子として作動する
    よう適合された一つ又は複数の材料層と、加熱及び／又
    は障壁素子を形成するために選択された一つ又は複数の
    材料層と、相変化メモリ素子として作動するよう適合さ
    れた一つ又は複数の材料層と、を含む多層積層体をそれ
    ぞれ備えることを特徴とする方法。
  12. 【請求項１２】 請求項１０記載のメモリ素子におい
    て、 複数の前記相変化メモリ素子は、カルコゲナイド本体を
    それぞれ備えることを特徴とするメモリ素子。
  13. 【請求項１３】 請求項１２記載のメモリ素子におい
    て、 複数の前記カルコゲナイド本体は、前記交差点の端から
    端まで実質的に同一の厚さを有する薄膜をそれぞれ備え
    ることを特徴とするメモリ素子。
  14. 【請求項１４】 請求項１０記載のメモリ素子におい
    て、 複数の前記メモリセルは、前記選択素子として作動する
    よう適合された一つ又は複数の材料層と、第１抵抗を有
    する材料からなる中間層と、前記中間層に隣接しかつ低
    抵抗を有する第１相と高抵抗を有する第２相とを有する
    相変化材料層と、を含む多層積層体をそれぞれ備え、 前記第１抵抗は、相変化材料における前記第２相の高抵
    抗よりも高いことを特徴とするメモリ素子。
  15. 【請求項１５】 請求項１４記載のメモリ素子におい
    て、 前記中間層は拡散及びエレクトロマイグレーションのう
    ち少なくとも一つに対する障壁を備えることを特徴とす
    るメモリ素子。
  16. 【請求項１６】 請求項１４記載のメモリ素子におい
    て、 選択素子として作動するよう適合された一つ又は複数の
    前記材料層は、ダイオードを形成するために適合された
    ｐ型ドーパントを有する第１ポリシリコン層とｎ型ドー
    パントを有する第２ポリシリコン層とを備えることを特
    徴とするメモリ素子。
  17. 【請求項１７】 請求項１０記載のメモリ素子におい
    て、 複数の前記メモリセルは、前記選択素子として作動する
    よう適合された一つ又は複数の材料層と、加熱及び／又
    は障壁素子を形成するために選択された一つ又は複数の
    材料層と、相変化メモリ素子として作動するよう適合さ
    れた一つ又は複数の材料層とを含む多層積層体をそれぞ
    れ備え、 前記相変化メモリ素子として作動するよう適合された一
    つ又は複数の前記材料層は、カルコゲナイド層を含むこ
    とを特徴とするメモリ素子。
  18. 【請求項１８】 請求項１７記載のメモリ素子におい
    て、 前記カルコゲナイド層は、選択素子を形成するために選
    択された一つ又は複数の前記材料層の上方を覆うことを
    特徴とするメモリ素子。
  19. 【請求項１９】 請求項１７記載のメモリ素子におい
    て、 選択素子として作動するよう適合された一つ又は複数の
    前記材料層は、ダイオードを形成するために適合された
    ｐ型ドーパントを有する第１ポリシリコン層とｎ型ドー
    パントを有する第２ポリシリコン層とを含むことを特徴
    とするメモリ素子。
  20. 【請求項２０】 請求項１０記載のメモリ素子におい
    て、 前記基板は前記表面に絶縁体を含むことを特徴とするメ
    モリ素子。
  21. 【請求項２１】 請求項１０記載のメモリ素子におい
    て、 前記基板は、前記表面に絶縁体を有する集積回路素子を
    備えることを特徴とするメモリ素子。
  22. 【請求項２２】 請求項１０記載のメモリ素子におい
    て、 前記相変化メモリ素子は、プログラミング電流に応答し
    て２つ以上のバルク抵抗状態を推定することによって１
    ビット以上を格納するよう適合されていることを特徴と
    するメモリ素子。
  23. 【請求項２３】 メモリ素子を製造する方法であって、 第１導電層と、低抵抗を有する第１相と高抵抗を有する
    第２相とを有するカルコゲナイド層と、相変化材料にお
    ける前記第２相の高抵抗よりも高い第１抵抗を有する材
    料からなる加熱及び／又は障壁中間層と、選択素子を形
    成するために選択された一つ又は複数の材料層とを含む
    多層膜を、基板の表面に形成する工程と、 第１方向に延在する複数の第１ラインを画定するため
    に、前記多層積層体をパターン状にエッチングし、前記
    基板上の多層膜を介して延在するギャップを各前記第１
    ライン間に形成する工程と、 複数の前記第１ラインにおける各ライン間の前記ギャッ
    プを絶縁材料で充填する工程と、 複数の前記第１ラインを覆う第２導電層と多層コンポジ
    ットを形成するための絶縁材料とを形成する工程と、 複数の前記第１ラインと交差するよう第２方向に延在す
    る複数の第２ラインを画定するために、前記多層コンポ
    ジットをパターン状にエッチングし、前記多層コンポジ
    ットを介して前記第１導電層へ延在するギャップを各前
    記第２ライン間に形成する工程と、を備え、 自己整列した積層は、選択素子を形成するために選択さ
    れた一つ又は複数の前記材料層と前記中間層と前記カル
    コゲナイド層との残部を含み、前記第１導電層によって
    形成された複数の前記第１ラインの各ラインと前記第２
    導電層によって形成された複数の前記第２ラインの各ラ
    インとの間に延在していることを特徴とする方法。
  24. 【請求項２４】 請求項２３記載の方法において、 前記基板は前記表面に絶縁体を含むことを特徴とする方
    法。
  25. 【請求項２５】 請求項２３記載の方法において、 前記基板は、前記表面に絶縁体を有する集積回路素子を
    備えることを特徴とする方法。
  26. 【請求項２６】 請求項２３記載の方法において、 選択素子を形成するために選択された一つ又は複数の前
    記材料層は、ダイオードを形成するために適合されたｐ
    型インプラントを有する第１ポリシリコン層とｎ型イン
    プラントを有する第２ポリシリコン層とを含むことを特
    徴とする方法。
  27. 【請求項２７】 請求項２３記載の方法において、 前記中間層は、拡散及びエレクトロマイグレーションの
    うち少なくとも一つに対する障壁を備えることを特徴と
    する方法。
  28. 【請求項２８】 メモリ素子であって、 表面を有し、該表面上に集積回路及び絶縁体層を含む基
    板と、 第１方向に延在し、かつ接触点で前記集積回路と接触す
    る、前記基板の前記表面にある前記絶縁体層上の複数の
    第１導電ラインと、 第２方向に延在し、交差点で複数の前記第１導電ライン
    の上方を横断し、かつ接触点で前記集積回路と接触す
    る、複数の前記第１導電ラインの上方の複数の第２導電
    ラインと、 前記交差点にあり、かつ複数の前記第１及び前記第２導
    電ラインと電気的に接触している、選択素子、中間層、
    及びカルコゲナイド・メモリ素子を含む自己整列構造か
    ら構成される複数のメモリセルと、を備えることを特徴
    とするメモリ素子。
  29. 【請求項２９】 請求項２７記載のメモリ素子におい
    て、 複数の前記カルコゲナイド・メモリ素子は、前記交差点
    の端から端まで実質的に同一の厚さを有するカルコゲナ
    イド薄膜をそれぞれ備えることを特徴とするメモリ素
    子。
  30. 【請求項３０】 請求項２７記載のメモリ素子におい
    て、 前記中間層は第１抵抗を有し、複数の前記カルコゲナイ
    ド・メモリ素子は、低抵抗を有する第１相と高抵抗を有
    する第２相とを有するカルコゲナイド材料を含み、 前記第１抵抗は、カルコゲナイド材料における前記第２
    相の高抵抗よりも高いことを特徴とするメモリ素子。
  31. 【請求項３１】 請求項２７記載のメモリ素子におい
    て、 前記中間層は加熱素子を備えることを特徴とするメモリ
    素子。
  32. 【請求項３２】 請求項２７記載のメモリ素子におい
    て、 前記中間層は、拡散及びエレクトロマイグレーションの
    うち少なくとも一つに対する障壁を備えることを特徴と
    するメモリ素子。
  33. 【請求項３３】 請求項２７記載のメモリ素子におい
    て、 前記選択素子は、ダイオードを形成するよう適合された
    ｐ型ドーパントを有する第１ポリシリコン層とｎ型ドー
    パントを有する第２ポリシリコン層とを備えることを特
    徴とするメモリ素子。
  34. 【請求項３４】 請求項２７記載のメモリ素子におい
    て、 前記カルコゲナイド・メモリ素子は、プログラミング電
    流に応答して２つ以上のバルク抵抗状態を推定すること
    によって１ビット以上を格納するよう適合されているこ
    とを特徴とするメモリ素子。
JP2003048112A 2002-03-28 2003-02-25 自己整列したプログラム可能な相変化メモリ Pending JP2003303941A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/108,658 2002-03-28
US10/108,658 US6579760B1 (en) 2002-03-28 2002-03-28 Self-aligned, programmable phase change memory

Publications (1)

Publication Number Publication Date
JP2003303941A true JP2003303941A (ja) 2003-10-24

Family

ID=22323412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003048112A Pending JP2003303941A (ja) 2002-03-28 2003-02-25 自己整列したプログラム可能な相変化メモリ

Country Status (4)

Country Link
US (2) US6579760B1 (ja)
JP (1) JP2003303941A (ja)
CN (1) CN1218384C (ja)
TW (1) TW586186B (ja)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183557A (ja) * 2003-12-18 2005-07-07 Canon Inc 半導体集積回路とその動作方法、該回路を備えたｉｃカード
JP2005217408A (ja) * 2004-01-26 2005-08-11 Macronix Internatl Co Ltd 薄膜相変化メモリ
JP2006140464A (ja) * 2004-11-10 2006-06-01 Samsung Electronics Co Ltd ２成分系金属酸化膜をデータ保存物質膜として採用する交差点不揮発性記憶素子及びその製造方法
JP2006173555A (ja) * 2004-11-17 2006-06-29 Toshiba Corp スイッチング素子と線路切り換え装置及び論理回路
KR100642645B1 (ko) 2005-07-01 2006-11-10 삼성전자주식회사 고집적 셀 구조를 갖는 메모리 소자 및 그 제조방법
KR100670782B1 (ko) 2004-11-09 2007-01-17 한국전자통신연구원 상변화 메모리 소자의 제조방법
JP2007194586A (ja) * 2006-01-19 2007-08-02 Elpida Memory Inc 不揮発性メモリ素子及びその製造方法
WO2007116749A1 (ja) * 2006-03-30 2007-10-18 Matsushita Electric Industrial Co., Ltd. 不揮発性記憶素子及びその製造方法
JP2007273963A (ja) * 2006-03-02 2007-10-18 Qimonda Ag 自己整合プロセスを用いて形成された相変化メモリ
WO2007138703A1 (ja) * 2006-05-31 2007-12-06 Renesas Technology Corp. 半導体装置
JP2008034809A (ja) * 2006-07-27 2008-02-14 Samsung Electronics Co Ltd ポリシリコンパターンの形成方法、該ポリシリコンパターンを含むダイオード、ポリシリコンパターンを含む多層交差点抵抗性メモリ素子及び、前記ダイオードと前記メモリ素子との製造方法
JP2008091870A (ja) * 2006-07-18 2008-04-17 Qimonda North America Corp 階段状のプログラミング特性を有する相変化メモリセル
JP2008103677A (ja) * 2006-07-18 2008-05-01 Qimonda North America Corp 階段状のプログラミング特性を有する相変化メモリセル
JP2008187182A (ja) * 2007-01-30 2008-08-14 Samsung Electronics Co Ltd 半導体メモリ素子及びその製造方法
JP2008541475A (ja) * 2005-05-19 2008-11-20 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Ｐｃｍセルにおける“先溶融”領域の制御方法及びそれにより得た装置
JP2009130139A (ja) * 2007-11-22 2009-06-11 Toshiba Corp 不揮発性半導体記憶装置の製造方法
KR100905714B1 (ko) 2007-02-07 2009-07-01 삼성전자주식회사 금속 소재의 워드 라인과 직접 접촉하는 셀 다이오드를 구비하는 상 변화 메모리 및 그 형성 방법
JP2009530817A (ja) * 2006-03-17 2009-08-27 マイクロン テクノロジー， インク． 低消費電力相変化メモリとその形成方法
JP2010225813A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 不揮発性記憶装置およびその製造方法
WO2011086725A1 (ja) * 2010-01-15 2011-07-21 株式会社日立製作所 不揮発性記憶装置およびその製造方法
US8085583B2 (en) 2008-07-24 2011-12-27 Samsung Electronics Co., Ltd. Vertical string phase change random access memory device
KR101298258B1 (ko) 2007-02-26 2013-08-22 삼성전자주식회사 상변화 메모리 장치의 제조 방법
US8652876B2 (en) 2012-02-29 2014-02-18 Korea Institute Of Science And Technology Method of manufacturing pram using laser interference lithography
KR20160043208A (ko) * 2014-10-10 2016-04-21 삼성전자주식회사 가변 저항 메모리 소자의 제조 방법
KR20160134797A (ko) * 2014-03-26 2016-11-23 마이크론 테크놀로지, 인크 메모리 어레이들 및 메모리 어레이들을 형성하는 방법들

Families Citing this family (286)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6646902B2 (en) * 2001-08-30 2003-11-11 Micron Technology, Inc. Method of retaining memory state in a programmable conductor RAM
JP3749847B2 (ja) * 2001-09-27 2006-03-01 株式会社東芝 相変化型不揮発性記憶装置及びその駆動回路
US6864503B2 (en) * 2002-08-09 2005-03-08 Macronix International Co., Ltd. Spacer chalcogenide memory method and device
KR100504700B1 (ko) * 2003-06-04 2005-08-03 삼성전자주식회사 고집적 상변환 램
US6873541B2 (en) * 2003-06-09 2005-03-29 Macronix International Co., Ltd. Nonvolatile memory programmble by a heat induced chemical reaction
KR100615586B1 (ko) * 2003-07-23 2006-08-25 삼성전자주식회사 다공성 유전막 내에 국부적인 상전이 영역을 구비하는상전이 메모리 소자 및 그 제조 방법
US7471552B2 (en) * 2003-08-04 2008-12-30 Ovonyx, Inc. Analog phase change memory
US6914255B2 (en) * 2003-08-04 2005-07-05 Ovonyx, Inc. Phase change access device for memories
JP2005150339A (ja) * 2003-11-14 2005-06-09 Matsushita Electric Ind Co Ltd 電極形成方法、容量素子及びその製造方法
DE10356285A1 (de) * 2003-11-28 2005-06-30 Infineon Technologies Ag Integrierter Halbleiterspeicher und Verfahren zum Herstellen eines integrierten Halbleiterspeichers
KR100583115B1 (ko) * 2003-12-13 2006-05-23 주식회사 하이닉스반도체 상 변화 저항 셀, 이를 이용한 불휘발성 메모리 장치 및그 제어 방법
US7034332B2 (en) 2004-01-27 2006-04-25 Hewlett-Packard Development Company, L.P. Nanometer-scale memory device utilizing self-aligned rectifying elements and method of making
JP2005244145A (ja) * 2004-01-28 2005-09-08 Sharp Corp 半導体記憶装置及びその製造方法
US7262427B2 (en) * 2004-02-09 2007-08-28 Macronix International Co., Ltd. Structure for phase change memory and the method of forming same
KR100733147B1 (ko) * 2004-02-25 2007-06-27 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
US7038231B2 (en) * 2004-04-30 2006-05-02 International Business Machines Corporation Non-planarized, self-aligned, non-volatile phase-change memory array and method of formation
US7009694B2 (en) * 2004-05-28 2006-03-07 International Business Machines Corporation Indirect switching and sensing of phase change memory cells
US6990017B1 (en) * 2004-06-30 2006-01-24 Intel Corporation Accessing phase change memories
US7064580B2 (en) * 2004-07-22 2006-06-20 Altera Corporation Mask-programmable logic device with programmable portions
KR100566699B1 (ko) * 2004-08-17 2006-04-03 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
KR100623181B1 (ko) * 2004-08-23 2006-09-19 삼성전자주식회사 상변화 메모리 장치 및 이의 제조 방법
DE102004041626B4 (de) * 2004-08-27 2008-06-05 Qimonda Ag Chipkarte, und Chipkarten-Sicherungs-Einrichtung
US7259023B2 (en) * 2004-09-10 2007-08-21 Intel Corporation Forming phase change memory arrays
US20060056227A1 (en) * 2004-09-10 2006-03-16 Parkinson Ward D One time programmable phase change memory
US20060056233A1 (en) * 2004-09-10 2006-03-16 Parkinson Ward D Using a phase change memory as a replacement for a buffered flash memory
KR100687709B1 (ko) * 2004-11-04 2007-02-27 한국전자통신연구원 멀티비트형 상변화 메모리 소자 및 그 구동 방법
US7279380B2 (en) * 2004-11-10 2007-10-09 Macronix International Co., Ltd. Method of forming a chalcogenide memory cell having an ultrasmall cross-sectional area and a chalcogenide memory cell produced by the method
US20060108667A1 (en) * 2004-11-22 2006-05-25 Macronix International Co., Ltd. Method for manufacturing a small pin on integrated circuits or other devices
DE102004056973A1 (de) * 2004-11-25 2006-06-01 Infineon Technologies Ag Herstellungsverfahren mit selbstjustierter Anordnung von Festkörperelektrolyt-Speicherzellen minimaler Strukturgröße
US7220983B2 (en) * 2004-12-09 2007-05-22 Macronix International Co., Ltd. Self-aligned small contact phase-change memory method and device
TWI260764B (en) * 2004-12-10 2006-08-21 Macronix Int Co Ltd Non-volatile memory cell and operating method thereof
US7443711B1 (en) * 2004-12-16 2008-10-28 Hewlett-Packard Development Company, L.P. Non-volatile programmable impedance nanoscale devices
US20060138467A1 (en) * 2004-12-29 2006-06-29 Hsiang-Lan Lung Method of forming a small contact in phase-change memory and a memory cell produced by the method
US7709334B2 (en) 2005-12-09 2010-05-04 Macronix International Co., Ltd. Stacked non-volatile memory device and methods for fabricating the same
CN100397677C (zh) * 2005-01-10 2008-06-25 旺宏电子股份有限公司 相变型多位准存储单元及其操作方法
US7307268B2 (en) * 2005-01-19 2007-12-11 Sandisk Corporation Structure and method for biasing phase change memory array for reliable writing
KR100663358B1 (ko) 2005-02-24 2007-01-02 삼성전자주식회사 셀 다이오드들을 채택하는 상변이 기억소자들 및 그 제조방법들
KR100688540B1 (ko) * 2005-03-24 2007-03-02 삼성전자주식회사 메모리 셀의 집적도를 향상시킨 반도체 메모리 장치
KR100675279B1 (ko) * 2005-04-20 2007-01-26 삼성전자주식회사 셀 다이오드들을 채택하는 상변이 기억소자들 및 그제조방법들
DE602005011111D1 (de) * 2005-06-03 2009-01-02 St Microelectronics Srl Selbstjustiertes Verfahren zur Herstellung von Phasenwechselspeicherzellen
US7696503B2 (en) 2005-06-17 2010-04-13 Macronix International Co., Ltd. Multi-level memory cell having phase change element and asymmetrical thermal boundary
US7238994B2 (en) * 2005-06-17 2007-07-03 Macronix International Co., Ltd. Thin film plate phase change ram circuit and manufacturing method
US7514288B2 (en) * 2005-06-17 2009-04-07 Macronix International Co., Ltd. Manufacturing methods for thin film fuse phase change ram
US7514367B2 (en) * 2005-06-17 2009-04-07 Macronix International Co., Ltd. Method for manufacturing a narrow structure on an integrated circuit
US7534647B2 (en) 2005-06-17 2009-05-19 Macronix International Co., Ltd. Damascene phase change RAM and manufacturing method
US8237140B2 (en) * 2005-06-17 2012-08-07 Macronix International Co., Ltd. Self-aligned, embedded phase change RAM
US7598512B2 (en) * 2005-06-17 2009-10-06 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation layer and manufacturing method
US7321130B2 (en) 2005-06-17 2008-01-22 Macronix International Co., Ltd. Thin film fuse phase change RAM and manufacturing method
KR100693253B1 (ko) * 2005-07-06 2007-03-13 삼성전자주식회사 반도체 소자 및 그 제조방법
KR100669851B1 (ko) * 2005-07-12 2007-01-16 삼성전자주식회사 상변화 메모리 장치의 제조 방법
CN100382330C (zh) * 2005-08-11 2008-04-16 上海交通大学 可实现多位存储的单元结构
US20070045606A1 (en) * 2005-08-30 2007-03-01 Michele Magistretti Shaping a phase change layer in a phase change memory cell
KR100665227B1 (ko) * 2005-10-18 2007-01-09 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
US7973384B2 (en) * 2005-11-02 2011-07-05 Qimonda Ag Phase change memory cell including multiple phase change material portions
US7397060B2 (en) * 2005-11-14 2008-07-08 Macronix International Co., Ltd. Pipe shaped phase change memory
US20070111429A1 (en) * 2005-11-14 2007-05-17 Macronix International Co., Ltd. Method of manufacturing a pipe shaped phase change memory
US7786460B2 (en) 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7450411B2 (en) 2005-11-15 2008-11-11 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7394088B2 (en) * 2005-11-15 2008-07-01 Macronix International Co., Ltd. Thermally contained/insulated phase change memory device and method (combined)
US7414258B2 (en) 2005-11-16 2008-08-19 Macronix International Co., Ltd. Spacer electrode small pin phase change memory RAM and manufacturing method
US7479649B2 (en) * 2005-11-21 2009-01-20 Macronix International Co., Ltd. Vacuum jacketed electrode for phase change memory element
CN100524878C (zh) * 2005-11-21 2009-08-05 旺宏电子股份有限公司 具有空气绝热单元的可编程电阻材料存储阵列
US7507986B2 (en) 2005-11-21 2009-03-24 Macronix International Co., Ltd. Thermal isolation for an active-sidewall phase change memory cell
US7449710B2 (en) * 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7829876B2 (en) * 2005-11-21 2010-11-09 Macronix International Co., Ltd. Vacuum cell thermal isolation for a phase change memory device
US7599217B2 (en) 2005-11-22 2009-10-06 Macronix International Co., Ltd. Memory cell device and manufacturing method
US7688619B2 (en) 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7459717B2 (en) * 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7521364B2 (en) 2005-12-02 2009-04-21 Macronix Internation Co., Ltd. Surface topology improvement method for plug surface areas
US7605079B2 (en) * 2005-12-05 2009-10-20 Macronix International Co., Ltd. Manufacturing method for phase change RAM with electrode layer process
US7642539B2 (en) * 2005-12-13 2010-01-05 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation pad and manufacturing method
GB2433647B (en) 2005-12-20 2008-05-28 Univ Southampton Phase change memory materials, devices and methods
US7531825B2 (en) * 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US8062833B2 (en) * 2005-12-30 2011-11-22 Macronix International Co., Ltd. Chalcogenide layer etching method
US7560337B2 (en) * 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7741636B2 (en) 2006-01-09 2010-06-22 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7595218B2 (en) * 2006-01-09 2009-09-29 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US20070158632A1 (en) * 2006-01-09 2007-07-12 Macronix International Co., Ltd. Method for Fabricating a Pillar-Shaped Phase Change Memory Element
US7825396B2 (en) * 2006-01-11 2010-11-02 Macronix International Co., Ltd. Self-align planerized bottom electrode phase change memory and manufacturing method
EP1811564B1 (en) * 2006-01-20 2010-03-10 STMicroelectronics S.r.l. Electrical fuse device based on a phase-change memory element and corresponding programming method
US7432206B2 (en) * 2006-01-24 2008-10-07 Macronix International Co., Ltd. Self-aligned manufacturing method, and manufacturing method for thin film fuse phase change ram
US7456421B2 (en) * 2006-01-30 2008-11-25 Macronix International Co., Ltd. Vertical side wall active pin structures in a phase change memory and manufacturing methods
US7956358B2 (en) * 2006-02-07 2011-06-07 Macronix International Co., Ltd. I-shaped phase change memory cell with thermal isolation
US7362608B2 (en) * 2006-03-02 2008-04-22 Infineon Technologies Ag Phase change memory fabricated using self-aligned processing
US7495946B2 (en) * 2006-03-02 2009-02-24 Infineon Technologies Ag Phase change memory fabricated using self-aligned processing
US20070218665A1 (en) * 2006-03-15 2007-09-20 Marvell International Ltd. Cross-point memory array
US7910907B2 (en) * 2006-03-15 2011-03-22 Macronix International Co., Ltd. Manufacturing method for pipe-shaped electrode phase change memory
US8395199B2 (en) 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US7554144B2 (en) * 2006-04-17 2009-06-30 Macronix International Co., Ltd. Memory device and manufacturing method
US7928421B2 (en) 2006-04-21 2011-04-19 Macronix International Co., Ltd. Phase change memory cell with vacuum spacer
US8129706B2 (en) * 2006-05-05 2012-03-06 Macronix International Co., Ltd. Structures and methods of a bistable resistive random access memory
US7608848B2 (en) * 2006-05-09 2009-10-27 Macronix International Co., Ltd. Bridge resistance random access memory device with a singular contact structure
US7423300B2 (en) 2006-05-24 2008-09-09 Macronix International Co., Ltd. Single-mask phase change memory element
US7820997B2 (en) * 2006-05-30 2010-10-26 Macronix International Co., Ltd. Resistor random access memory cell with reduced active area and reduced contact areas
US7732800B2 (en) * 2006-05-30 2010-06-08 Macronix International Co., Ltd. Resistor random access memory cell with L-shaped electrode
US7696506B2 (en) 2006-06-27 2010-04-13 Macronix International Co., Ltd. Memory cell with memory material insulation and manufacturing method
US7785920B2 (en) * 2006-07-12 2010-08-31 Macronix International Co., Ltd. Method for making a pillar-type phase change memory element
US7932548B2 (en) 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US7442603B2 (en) * 2006-08-16 2008-10-28 Macronix International Co., Ltd. Self-aligned structure and method for confining a melting point in a resistor random access memory
US7501648B2 (en) * 2006-08-16 2009-03-10 International Business Machines Corporation Phase change materials and associated memory devices
US7772581B2 (en) * 2006-09-11 2010-08-10 Macronix International Co., Ltd. Memory device having wide area phase change element and small electrode contact area
US7504653B2 (en) 2006-10-04 2009-03-17 Macronix International Co., Ltd. Memory cell device with circumferentially-extending memory element
US7510929B2 (en) * 2006-10-18 2009-03-31 Macronix International Co., Ltd. Method for making memory cell device
US20080094885A1 (en) * 2006-10-24 2008-04-24 Macronix International Co., Ltd. Bistable Resistance Random Access Memory Structures with Multiple Memory Layers and Multilevel Memory States
US7388771B2 (en) 2006-10-24 2008-06-17 Macronix International Co., Ltd. Methods of operating a bistable resistance random access memory with multiple memory layers and multilevel memory states
US7527985B2 (en) * 2006-10-24 2009-05-05 Macronix International Co., Ltd. Method for manufacturing a resistor random access memory with reduced active area and reduced contact areas
US7863655B2 (en) * 2006-10-24 2011-01-04 Macronix International Co., Ltd. Phase change memory cells with dual access devices
KR100782496B1 (ko) * 2006-11-09 2007-12-05 삼성전자주식회사 자기 정렬된 셀 다이오드를 갖는 반도체 소자의 제조방법및 이를 이용하는 상변화 기억소자의 제조방법
KR20080042548A (ko) * 2006-11-10 2008-05-15 삼성전자주식회사 힌지 모듈과 이를 구비하는 전자 장치
US8067762B2 (en) 2006-11-16 2011-11-29 Macronix International Co., Ltd. Resistance random access memory structure for enhanced retention
US7682868B2 (en) 2006-12-06 2010-03-23 Macronix International Co., Ltd. Method for making a keyhole opening during the manufacture of a memory cell
US20080137400A1 (en) * 2006-12-06 2008-06-12 Macronix International Co., Ltd. Phase Change Memory Cell with Thermal Barrier and Method for Fabricating the Same
US7476587B2 (en) * 2006-12-06 2009-01-13 Macronix International Co., Ltd. Method for making a self-converged memory material element for memory cell
US7473576B2 (en) * 2006-12-06 2009-01-06 Macronix International Co., Ltd. Method for making a self-converged void and bottom electrode for memory cell
US7697316B2 (en) * 2006-12-07 2010-04-13 Macronix International Co., Ltd. Multi-level cell resistance random access memory with metal oxides
US7903447B2 (en) * 2006-12-13 2011-03-08 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on programmable resistive memory cell
US8344347B2 (en) * 2006-12-15 2013-01-01 Macronix International Co., Ltd. Multi-layer electrode structure
US7718989B2 (en) 2006-12-28 2010-05-18 Macronix International Co., Ltd. Resistor random access memory cell device
US7515461B2 (en) * 2007-01-05 2009-04-07 Macronix International Co., Ltd. Current compliant sensing architecture for multilevel phase change memory
US7433226B2 (en) 2007-01-09 2008-10-07 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on multiple programmable resistive memory cell
US7440315B2 (en) 2007-01-09 2008-10-21 Macronix International Co., Ltd. Method, apparatus and computer program product for stepped reset programming process on programmable resistive memory cell
US7663135B2 (en) 2007-01-31 2010-02-16 Macronix International Co., Ltd. Memory cell having a side electrode contact
US7535756B2 (en) 2007-01-31 2009-05-19 Macronix International Co., Ltd. Method to tighten set distribution for PCRAM
US7619311B2 (en) 2007-02-02 2009-11-17 Macronix International Co., Ltd. Memory cell device with coplanar electrode surface and method
US7701759B2 (en) * 2007-02-05 2010-04-20 Macronix International Co., Ltd. Memory cell device and programming methods
US7483292B2 (en) * 2007-02-07 2009-01-27 Macronix International Co., Ltd. Memory cell with separate read and program paths
US7463512B2 (en) * 2007-02-08 2008-12-09 Macronix International Co., Ltd. Memory element with reduced-current phase change element
US8138028B2 (en) * 2007-02-12 2012-03-20 Macronix International Co., Ltd Method for manufacturing a phase change memory device with pillar bottom electrode
US7884343B2 (en) * 2007-02-14 2011-02-08 Macronix International Co., Ltd. Phase change memory cell with filled sidewall memory element and method for fabricating the same
US8008643B2 (en) * 2007-02-21 2011-08-30 Macronix International Co., Ltd. Phase change memory cell with heater and method for fabricating the same
US7619237B2 (en) * 2007-02-21 2009-11-17 Macronix International Co., Ltd. Programmable resistive memory cell with self-forming gap
US7956344B2 (en) * 2007-02-27 2011-06-07 Macronix International Co., Ltd. Memory cell with memory element contacting ring-shaped upper end of bottom electrode
US7786461B2 (en) * 2007-04-03 2010-08-31 Macronix International Co., Ltd. Memory structure with reduced-size memory element between memory material portions
US8610098B2 (en) 2007-04-06 2013-12-17 Macronix International Co., Ltd. Phase change memory bridge cell with diode isolation device
US7569844B2 (en) * 2007-04-17 2009-08-04 Macronix International Co., Ltd. Memory cell sidewall contacting side electrode
US7755076B2 (en) 2007-04-17 2010-07-13 Macronix International Co., Ltd. 4F2 self align side wall active phase change memory
US7483316B2 (en) * 2007-04-24 2009-01-27 Macronix International Co., Ltd. Method and apparatus for refreshing programmable resistive memory
US7593254B2 (en) 2007-05-25 2009-09-22 Micron Technology, Inc. Variable resistance memory device with an interfacial adhesion heating layer, systems using the same and methods of forming the same
US8513637B2 (en) 2007-07-13 2013-08-20 Macronix International Co., Ltd. 4F2 self align fin bottom electrodes FET drive phase change memory
TWI402980B (zh) * 2007-07-20 2013-07-21 Macronix Int Co Ltd 具有緩衝層之電阻式記憶結構
US8679977B2 (en) 2007-07-25 2014-03-25 Micron Technology, Inc. Method and apparatus providing multi-planed array memory device
US7755935B2 (en) 2007-07-26 2010-07-13 International Business Machines Corporation Block erase for phase change memory
US7884342B2 (en) * 2007-07-31 2011-02-08 Macronix International Co., Ltd. Phase change memory bridge cell
US7729161B2 (en) 2007-08-02 2010-06-01 Macronix International Co., Ltd. Phase change memory with dual word lines and source lines and method of operating same
US9018615B2 (en) 2007-08-03 2015-04-28 Macronix International Co., Ltd. Resistor random access memory structure having a defined small area of electrical contact
US8178386B2 (en) 2007-09-14 2012-05-15 Macronix International Co., Ltd. Phase change memory cell array with self-converged bottom electrode and method for manufacturing
US7642125B2 (en) * 2007-09-14 2010-01-05 Macronix International Co., Ltd. Phase change memory cell in via array with self-aligned, self-converged bottom electrode and method for manufacturing
US7551473B2 (en) * 2007-10-12 2009-06-23 Macronix International Co., Ltd. Programmable resistive memory with diode structure
US7919766B2 (en) 2007-10-22 2011-04-05 Macronix International Co., Ltd. Method for making self aligning pillar memory cell device
US20090108249A1 (en) 2007-10-31 2009-04-30 Fang-Shi Jordan Lai Phase Change Memory with Diodes Embedded in Substrate
US7804083B2 (en) * 2007-11-14 2010-09-28 Macronix International Co., Ltd. Phase change memory cell including a thermal protect bottom electrode and manufacturing methods
US7704849B2 (en) 2007-12-03 2010-04-27 Micron Technology, Inc. Methods of forming trench isolation in silicon of a semiconductor substrate by plasma
US7646631B2 (en) * 2007-12-07 2010-01-12 Macronix International Co., Ltd. Phase change memory cell having interface structures with essentially equal thermal impedances and manufacturing methods
JP5063337B2 (ja) * 2007-12-27 2012-10-31 株式会社日立製作所 半導体装置
US7663900B2 (en) 2007-12-31 2010-02-16 Hitachi Global Storage Technologies Netherlands B.V. Tree-structure memory device
US7639527B2 (en) 2008-01-07 2009-12-29 Macronix International Co., Ltd. Phase change memory dynamic resistance test and manufacturing methods
US7879643B2 (en) * 2008-01-18 2011-02-01 Macronix International Co., Ltd. Memory cell with memory element contacting an inverted T-shaped bottom electrode
US7879645B2 (en) 2008-01-28 2011-02-01 Macronix International Co., Ltd. Fill-in etching free pore device
CN100578669C (zh) * 2008-01-28 2010-01-06 南京航空航天大学 一种非易失存储器
JP5268376B2 (ja) * 2008-01-29 2013-08-21 株式会社日立製作所 不揮発性記憶装置およびその製造方法
US20090194756A1 (en) * 2008-01-31 2009-08-06 Kau Derchang Self-aligned eletrode phase change memory
US20090196091A1 (en) * 2008-01-31 2009-08-06 Kau Derchang Self-aligned phase change memory
US8158965B2 (en) 2008-02-05 2012-04-17 Macronix International Co., Ltd. Heating center PCRAM structure and methods for making
US8084842B2 (en) 2008-03-25 2011-12-27 Macronix International Co., Ltd. Thermally stabilized electrode structure
US8030634B2 (en) 2008-03-31 2011-10-04 Macronix International Co., Ltd. Memory array with diode driver and method for fabricating the same
KR100971423B1 (ko) * 2008-04-04 2010-07-21 주식회사 하이닉스반도체 상변화 메모리 소자 및 그 제조방법
US7825398B2 (en) 2008-04-07 2010-11-02 Macronix International Co., Ltd. Memory cell having improved mechanical stability
US7791057B2 (en) 2008-04-22 2010-09-07 Macronix International Co., Ltd. Memory cell having a buried phase change region and method for fabricating the same
US8077505B2 (en) 2008-05-07 2011-12-13 Macronix International Co., Ltd. Bipolar switching of phase change device
US7701750B2 (en) 2008-05-08 2010-04-20 Macronix International Co., Ltd. Phase change device having two or more substantial amorphous regions in high resistance state
US20090283739A1 (en) * 2008-05-19 2009-11-19 Masahiro Kiyotoshi Nonvolatile storage device and method for manufacturing same
KR100968449B1 (ko) * 2008-05-27 2010-07-07 주식회사 하이닉스반도체 고집적 상변화 메모리 장치 및 그 제조방법
US8284596B2 (en) * 2008-06-09 2012-10-09 Qimonda Ag Integrated circuit including an array of diodes coupled to a layer of resistance changing material
US8415651B2 (en) 2008-06-12 2013-04-09 Macronix International Co., Ltd. Phase change memory cell having top and bottom sidewall contacts
US8154005B2 (en) 2008-06-13 2012-04-10 Sandisk 3D Llc Non-volatile memory arrays comprising rail stacks with a shared diode component portion for diodes of electrically isolated pillars
KR20100001260A (ko) * 2008-06-26 2010-01-06 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US8134857B2 (en) 2008-06-27 2012-03-13 Macronix International Co., Ltd. Methods for high speed reading operation of phase change memory and device employing same
US7733685B2 (en) * 2008-07-09 2010-06-08 Sandisk 3D Llc Cross point memory cell with distributed diodes and method of making same
US8014185B2 (en) * 2008-07-09 2011-09-06 Sandisk 3D Llc Multiple series passive element matrix cell for three-dimensional arrays
US20100019215A1 (en) * 2008-07-22 2010-01-28 Macronix International Co., Ltd. Mushroom type memory cell having self-aligned bottom electrode and diode access device
US7932506B2 (en) 2008-07-22 2011-04-26 Macronix International Co., Ltd. Fully self-aligned pore-type memory cell having diode access device
JP5342189B2 (ja) 2008-08-06 2013-11-13 株式会社日立製作所 不揮発性記憶装置及びその製造方法
CN101339921B (zh) * 2008-08-08 2010-04-07 中国科学院上海微系统与信息技术研究所 双浅沟道隔离的双极型晶体管阵列的制造方法
US7903457B2 (en) 2008-08-19 2011-03-08 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
US7719913B2 (en) 2008-09-12 2010-05-18 Macronix International Co., Ltd. Sensing circuit for PCRAM applications
US8324605B2 (en) 2008-10-02 2012-12-04 Macronix International Co., Ltd. Dielectric mesh isolated phase change structure for phase change memory
US7897954B2 (en) 2008-10-10 2011-03-01 Macronix International Co., Ltd. Dielectric-sandwiched pillar memory device
US8036014B2 (en) * 2008-11-06 2011-10-11 Macronix International Co., Ltd. Phase change memory program method without over-reset
US8907316B2 (en) 2008-11-07 2014-12-09 Macronix International Co., Ltd. Memory cell access device having a pn-junction with polycrystalline and single crystal semiconductor regions
US8664689B2 (en) 2008-11-07 2014-03-04 Macronix International Co., Ltd. Memory cell access device having a pn-junction with polycrystalline plug and single-crystal semiconductor regions
US20100120175A1 (en) * 2008-11-07 2010-05-13 Seagate Technology Llc Sensor double patterning methods
US8105867B2 (en) * 2008-11-18 2012-01-31 Sandisk 3D Llc Self-aligned three-dimensional non-volatile memory fabrication
US7923812B2 (en) * 2008-12-19 2011-04-12 Sandisk 3D Llc Quad memory cell and method of making same
US7910407B2 (en) * 2008-12-19 2011-03-22 Sandisk 3D Llc Quad memory cell and method of making same
US8120068B2 (en) * 2008-12-24 2012-02-21 Sandisk 3D Llc Three-dimensional memory structures having shared pillar memory cells
US7869270B2 (en) 2008-12-29 2011-01-11 Macronix International Co., Ltd. Set algorithm for phase change memory cell
KR101510776B1 (ko) * 2009-01-05 2015-04-10 삼성전자주식회사 반도체 상변화 메모리 소자
US8089137B2 (en) 2009-01-07 2012-01-03 Macronix International Co., Ltd. Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method
US8107283B2 (en) 2009-01-12 2012-01-31 Macronix International Co., Ltd. Method for setting PCRAM devices
US8030635B2 (en) 2009-01-13 2011-10-04 Macronix International Co., Ltd. Polysilicon plug bipolar transistor for phase change memory
US8064247B2 (en) 2009-01-14 2011-11-22 Macronix International Co., Ltd. Rewritable memory device based on segregation/re-absorption
US8933536B2 (en) 2009-01-22 2015-01-13 Macronix International Co., Ltd. Polysilicon pillar bipolar transistor with self-aligned memory element
US8270199B2 (en) 2009-04-03 2012-09-18 Sandisk 3D Llc Cross point non-volatile memory cell
US8084760B2 (en) 2009-04-20 2011-12-27 Macronix International Co., Ltd. Ring-shaped electrode and manufacturing method for same
US8829646B2 (en) * 2009-04-27 2014-09-09 Macronix International Co., Ltd. Integrated circuit 3D memory array and manufacturing method
US8173987B2 (en) 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US8097871B2 (en) 2009-04-30 2012-01-17 Macronix International Co., Ltd. Low operational current phase change memory structures
US7933139B2 (en) 2009-05-15 2011-04-26 Macronix International Co., Ltd. One-transistor, one-resistor, one-capacitor phase change memory
US8350316B2 (en) 2009-05-22 2013-01-08 Macronix International Co., Ltd. Phase change memory cells having vertical channel access transistor and memory plane
US7968876B2 (en) 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
US8809829B2 (en) 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
US8406033B2 (en) 2009-06-22 2013-03-26 Macronix International Co., Ltd. Memory device and method for sensing and fixing margin cells
US8363463B2 (en) 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
US8238149B2 (en) 2009-06-25 2012-08-07 Macronix International Co., Ltd. Methods and apparatus for reducing defect bits in phase change memory
JP2011014795A (ja) * 2009-07-03 2011-01-20 Toshiba Corp 不揮発性記憶装置
US8198619B2 (en) 2009-07-15 2012-06-12 Macronix International Co., Ltd. Phase change memory cell structure
US7894254B2 (en) 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
US8110822B2 (en) 2009-07-15 2012-02-07 Macronix International Co., Ltd. Thermal protect PCRAM structure and methods for making
US20110049456A1 (en) * 2009-09-03 2011-03-03 Macronix International Co., Ltd. Phase change structure with composite doping for phase change memory
US8064248B2 (en) 2009-09-17 2011-11-22 Macronix International Co., Ltd. 2T2R-1T1R mix mode phase change memory array
US8274130B2 (en) * 2009-10-20 2012-09-25 Sandisk 3D Llc Punch-through diode steering element
US8178387B2 (en) 2009-10-23 2012-05-15 Macronix International Co., Ltd. Methods for reducing recrystallization time for a phase change material
US8198124B2 (en) 2010-01-05 2012-06-12 Micron Technology, Inc. Methods of self-aligned growth of chalcogenide memory access device
JP2011222952A (ja) * 2010-03-24 2011-11-04 Toshiba Corp 抵抗変化メモリ
US8729521B2 (en) 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
US8310864B2 (en) 2010-06-15 2012-11-13 Macronix International Co., Ltd. Self-aligned bit line under word line memory array
US9082954B2 (en) 2010-09-24 2015-07-14 Macronix International Co., Ltd. PCRAM with current flowing laterally relative to axis defined by electrodes
US8395935B2 (en) 2010-10-06 2013-03-12 Macronix International Co., Ltd. Cross-point self-aligned reduced cell size phase change memory
US8497705B2 (en) 2010-11-09 2013-07-30 Macronix International Co., Ltd. Phase change device for interconnection of programmable logic device
KR101811308B1 (ko) 2010-11-10 2017-12-27 삼성전자주식회사 저항 변화 체를 갖는 비 휘발성 메모리 소자 및 그 제조방법
US8467238B2 (en) 2010-11-15 2013-06-18 Macronix International Co., Ltd. Dynamic pulse operation for phase change memory
US8557654B2 (en) 2010-12-13 2013-10-15 Sandisk 3D Llc Punch-through diode
US8497182B2 (en) 2011-04-19 2013-07-30 Macronix International Co., Ltd. Sidewall thin film electrode with self-aligned top electrode and programmable resistance memory
US8724393B2 (en) 2011-05-02 2014-05-13 Macronix International Co., Ltd. Thermally assisted flash memory with diode strapping
US8605495B2 (en) 2011-05-09 2013-12-10 Macronix International Co., Ltd. Isolation device free memory
US8866121B2 (en) 2011-07-29 2014-10-21 Sandisk 3D Llc Current-limiting layer and a current-reducing layer in a memory device
US8610099B2 (en) 2011-08-15 2013-12-17 Unity Semiconductor Corporation Planar resistive memory integration
US8659001B2 (en) 2011-09-01 2014-02-25 Sandisk 3D Llc Defect gradient to boost nonvolatile memory performance
US8994489B2 (en) 2011-10-19 2015-03-31 Micron Technology, Inc. Fuses, and methods of forming and using fuses
US8637413B2 (en) 2011-12-02 2014-01-28 Sandisk 3D Llc Nonvolatile resistive memory element with a passivated switching layer
US8987700B2 (en) 2011-12-02 2015-03-24 Macronix International Co., Ltd. Thermally confined electrode for programmable resistance memory
US8698119B2 (en) 2012-01-19 2014-04-15 Sandisk 3D Llc Nonvolatile memory device using a tunnel oxide as a current limiter element
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
US8981330B2 (en) 2012-07-16 2015-03-17 Macronix International Co., Ltd. Thermally-confined spacer PCM cells
US20140241031A1 (en) 2013-02-28 2014-08-28 Sandisk 3D Llc Dielectric-based memory cells having multi-level one-time programmable and bi-level rewriteable operating modes and methods of forming the same
US9214351B2 (en) 2013-03-12 2015-12-15 Macronix International Co., Ltd. Memory architecture of thin film 3D array
US8916414B2 (en) 2013-03-13 2014-12-23 Macronix International Co., Ltd. Method for making memory cell by melting phase change material in confined space
CN104112745B (zh) * 2013-04-19 2017-10-20 旺宏电子股份有限公司 三维半导体结构及其制造方法
US9166159B2 (en) * 2013-05-23 2015-10-20 Micron Technology, Inc. Semiconductor constructions and methods of forming memory cells
US9112150B2 (en) 2013-07-23 2015-08-18 Micron Technology, Inc. Methods of forming memory cells and arrays
US20150188039A1 (en) * 2013-12-26 2015-07-02 Intermolecular Inc. Embedded Resistors with Oxygen Gettering Layers
CN104966717B (zh) 2014-01-24 2018-04-13 旺宏电子股份有限公司 一种存储器装置及提供该存储器装置的方法
US9881971B2 (en) * 2014-04-01 2018-01-30 Micron Technology, Inc. Memory arrays
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
US9362494B2 (en) 2014-06-02 2016-06-07 Micron Technology, Inc. Array of cross point memory cells and methods of forming an array of cross point memory cells
US9159412B1 (en) 2014-07-15 2015-10-13 Macronix International Co., Ltd. Staggered write and verify for phase change memory
US9634245B2 (en) * 2015-01-09 2017-04-25 Micron Technology, Inc. Structures incorporating and methods of forming metal lines including carbon
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
KR102316317B1 (ko) * 2015-06-05 2021-10-22 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
US9553128B1 (en) 2015-06-30 2017-01-24 International Business Machines Corporation Linear MRAM device with a self-aligned bottom contact
US10134982B2 (en) * 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
US9853211B2 (en) * 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
US10269804B2 (en) * 2016-05-11 2019-04-23 Micron Technology, Inc. Array of cross point memory cells and methods of forming an array of cross point memory cells
US9793323B1 (en) 2016-07-11 2017-10-17 Macronix International Co., Ltd. Phase change memory with high endurance
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
US10157671B1 (en) 2017-09-12 2018-12-18 Macronix International Co., Ltd. Fast switching 3D cross-point array
US10541271B2 (en) 2017-10-18 2020-01-21 Macronix International Co., Ltd. Superlattice-like switching devices
US10403359B2 (en) * 2017-12-20 2019-09-03 Micron Technology, Inc. Non-contact electron beam probing techniques and related structures
US10381101B2 (en) 2017-12-20 2019-08-13 Micron Technology, Inc. Non-contact measurement of memory cell threshold voltage
US10475510B2 (en) 2017-12-21 2019-11-12 Macronix International Co., Ltd. Leakage compensation read method for memory device
US10395733B2 (en) 2017-12-21 2019-08-27 Macronix International Co., Ltd. Forming structure and method for integrated circuit memory
US10818729B2 (en) 2018-05-17 2020-10-27 Macronix International Co., Ltd. Bit cost scalable 3D phase change cross-point memory
US10950786B2 (en) * 2018-05-17 2021-03-16 Macronix International Co., Ltd. Layer cost scalable 3D phase change cross-point memory
US10593875B2 (en) 2018-06-15 2020-03-17 Macronix International Co., Ltd. Self-aligned 3D memory with confined cell
US10937832B2 (en) 2018-06-21 2021-03-02 Macronix International Co., Ltd. 3D memory with confined cell
US10374009B1 (en) 2018-07-17 2019-08-06 Macronix International Co., Ltd. Te-free AsSeGe chalcogenides for selector devices and memory devices using same
US10497437B1 (en) 2018-07-24 2019-12-03 Macronix International Co., Ltd. Decoding scheme for 3D cross-point memory array
US11289540B2 (en) 2019-10-15 2022-03-29 Macronix International Co., Ltd. Semiconductor device and memory cell
US11158787B2 (en) 2019-12-17 2021-10-26 Macronix International Co., Ltd. C—As—Se—Ge ovonic materials for selector devices and memory devices using same
US11362276B2 (en) 2020-03-27 2022-06-14 Macronix International Co., Ltd. High thermal stability SiOx doped GeSbTe materials suitable for embedded PCM application
WO2022032489A1 (en) * 2020-08-11 2022-02-17 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd A new replacement bit line and word line scheme for 3d phase change memory to improve program and increase array size
EP4102571A1 (en) 2021-06-09 2022-12-14 Merck Patent GmbH Electronic element comprising a plurality of cells arranged in a three dimensional array of cells and method for producing such an electronic device
WO2023004609A1 (en) * 2021-07-28 2023-02-02 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd Phase-change memory device and method for forming the same
CN114256292A (zh) * 2021-10-27 2022-03-29 长江先进存储产业创新中心有限责任公司 三维相变存储器及其制造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4719594A (en) 1984-11-01 1988-01-12 Energy Conversion Devices, Inc. Grooved optical data storage device including a chalcogenide memory layer
US5177563A (en) 1989-02-01 1993-01-05 Texas A&M University System Method and apparatus for locating physical objects
US5789758A (en) 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US5869843A (en) 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
US5879955A (en) 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US6420725B1 (en) 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5837564A (en) * 1995-11-01 1998-11-17 Micron Technology, Inc. Method for optimal crystallization to obtain high electrical performance from chalcogenides
US5687112A (en) 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US6025220A (en) 1996-06-18 2000-02-15 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
US5985698A (en) 1996-07-22 1999-11-16 Micron Technology, Inc. Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell
US5814527A (en) 1996-07-22 1998-09-29 Micron Technology, Inc. Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories
US5789277A (en) 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US5998244A (en) 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US6147395A (en) 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US6015977A (en) 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
US5952671A (en) 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US6031287A (en) 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US6131287A (en) 1998-06-08 2000-10-17 American Safety Razor Company Razor cartridge with dimpled blade guard
US6351406B1 (en) 1998-11-16 2002-02-26 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6177317B1 (en) * 1999-04-14 2001-01-23 Macronix International Co., Ltd. Method of making nonvolatile memory devices having reduced resistance diffusion regions
US6075719A (en) 1999-06-22 2000-06-13 Energy Conversion Devices, Inc. Method of programming phase-change memory element
US6314014B1 (en) 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US6888750B2 (en) * 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
US6627530B2 (en) * 2000-12-22 2003-09-30 Matrix Semiconductor, Inc. Patterning three dimensional structures
US6271090B1 (en) * 2000-12-22 2001-08-07 Macronix International Co., Ltd. Method for manufacturing flash memory device with dual floating gates and two bits per cell

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183557A (ja) * 2003-12-18 2005-07-07 Canon Inc 半導体集積回路とその動作方法、該回路を備えたｉｃカード
JP4590276B2 (ja) * 2004-01-26 2010-12-01 旺宏電子股▲ふん▼有限公司 メモリセル、メモリアレイ、および、メモリセルの製造方法
JP2005217408A (ja) * 2004-01-26 2005-08-11 Macronix Internatl Co Ltd 薄膜相変化メモリ
KR100670782B1 (ko) 2004-11-09 2007-01-17 한국전자통신연구원 상변화 메모리 소자의 제조방법
JP2006140464A (ja) * 2004-11-10 2006-06-01 Samsung Electronics Co Ltd ２成分系金属酸化膜をデータ保存物質膜として採用する交差点不揮発性記憶素子及びその製造方法
JP2006173555A (ja) * 2004-11-17 2006-06-29 Toshiba Corp スイッチング素子と線路切り換え装置及び論理回路
JP2008541475A (ja) * 2005-05-19 2008-11-20 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Ｐｃｍセルにおける“先溶融”領域の制御方法及びそれにより得た装置
KR100642645B1 (ko) 2005-07-01 2006-11-10 삼성전자주식회사 고집적 셀 구조를 갖는 메모리 소자 및 그 제조방법
JP2007194586A (ja) * 2006-01-19 2007-08-02 Elpida Memory Inc 不揮発性メモリ素子及びその製造方法
JP4577694B2 (ja) * 2006-01-19 2010-11-10 エルピーダメモリ株式会社 不揮発性メモリ素子及びその製造方法
JP2007273963A (ja) * 2006-03-02 2007-10-18 Qimonda Ag 自己整合プロセスを用いて形成された相変化メモリ
JP2009530817A (ja) * 2006-03-17 2009-08-27 マイクロン テクノロジー， インク． 低消費電力相変化メモリとその形成方法
US7884346B2 (en) 2006-03-30 2011-02-08 Panasonic Corporation Nonvolatile memory element and manufacturing method thereof
WO2007116749A1 (ja) * 2006-03-30 2007-10-18 Matsushita Electric Industrial Co., Ltd. 不揮発性記憶素子及びその製造方法
US8227786B2 (en) 2006-03-30 2012-07-24 Panasonic Corporation Nonvolatile memory element
US8618523B2 (en) 2006-05-31 2013-12-31 Renesas Electronics Corporation Semiconductor device
JP5145217B2 (ja) * 2006-05-31 2013-02-13 ルネサスエレクトロニクス株式会社 半導体装置
WO2007138703A1 (ja) * 2006-05-31 2007-12-06 Renesas Technology Corp. 半導体装置
JP2008103677A (ja) * 2006-07-18 2008-05-01 Qimonda North America Corp 階段状のプログラミング特性を有する相変化メモリセル
JP2008091870A (ja) * 2006-07-18 2008-04-17 Qimonda North America Corp 階段状のプログラミング特性を有する相変化メモリセル
US8405062B2 (en) 2006-07-27 2013-03-26 Samsung Electronics Co., Ltd. Method of forming poly-si pattern, diode having poly-si pattern, multi-layer cross point resistive memory device having poly-si pattern, and method of manufacturing the diode and the memory device
JP2008034809A (ja) * 2006-07-27 2008-02-14 Samsung Electronics Co Ltd ポリシリコンパターンの形成方法、該ポリシリコンパターンを含むダイオード、ポリシリコンパターンを含む多層交差点抵抗性メモリ素子及び、前記ダイオードと前記メモリ素子との製造方法
JP2008187182A (ja) * 2007-01-30 2008-08-14 Samsung Electronics Co Ltd 半導体メモリ素子及びその製造方法
KR100905714B1 (ko) 2007-02-07 2009-07-01 삼성전자주식회사 금속 소재의 워드 라인과 직접 접촉하는 셀 다이오드를 구비하는 상 변화 메모리 및 그 형성 방법
KR101298258B1 (ko) 2007-02-26 2013-08-22 삼성전자주식회사 상변화 메모리 장치의 제조 방법
JP2009130139A (ja) * 2007-11-22 2009-06-11 Toshiba Corp 不揮発性半導体記憶装置の製造方法
US8085583B2 (en) 2008-07-24 2011-12-27 Samsung Electronics Co., Ltd. Vertical string phase change random access memory device
JP2010225813A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 不揮発性記憶装置およびその製造方法
US8835897B2 (en) 2009-03-23 2014-09-16 Kabushiki Kaisha Toshiba Nonvolatile memory device having variable resistance memory cells
JP2011146590A (ja) * 2010-01-15 2011-07-28 Hitachi Ltd 不揮発性記憶装置およびその製造方法
WO2011086725A1 (ja) * 2010-01-15 2011-07-21 株式会社日立製作所 不揮発性記憶装置およびその製造方法
US8652876B2 (en) 2012-02-29 2014-02-18 Korea Institute Of Science And Technology Method of manufacturing pram using laser interference lithography
KR20160134797A (ko) * 2014-03-26 2016-11-23 마이크론 테크놀로지, 인크 메모리 어레이들 및 메모리 어레이들을 형성하는 방법들
KR101891017B1 (ko) 2014-03-26 2018-08-22 마이크론 테크놀로지, 인크 메모리 어레이들 및 메모리 어레이들을 형성하는 방법들
KR20160043208A (ko) * 2014-10-10 2016-04-21 삼성전자주식회사 가변 저항 메모리 소자의 제조 방법
KR101647312B1 (ko) 2014-10-10 2016-08-12 삼성전자주식회사 가변 저항 메모리 소자의 제조 방법

Also Published As

Publication number Publication date
US6579760B1 (en) 2003-06-17
TW200304689A (en) 2003-10-01
CN1218384C (zh) 2005-09-07
CN1449021A (zh) 2003-10-15
US6750101B2 (en) 2004-06-15
US20030186481A1 (en) 2003-10-02
TW586186B (en) 2004-05-01

Similar Documents

Publication Publication Date Title
JP2003303941A (ja) 自己整列したプログラム可能な相変化メモリ
CN1819297B (zh) 侧壁有源接脚存储器及其制造方法
CN101197317B (zh) 具有热障的相变化存储单元及其制造方法
US6806528B2 (en) Phase-changeable memory devices having phase-changeable material regions with lateral contacts and methods of fabrication therefor
US6956774B2 (en) Nonvolatile memory programmable by a heat induced chemical reaction
JP4847743B2 (ja) 不揮発性メモリ素子
JP4577693B2 (ja) 不揮発性メモリ素子及びその製造方法
KR101481401B1 (ko) 비휘발성 기억 장치
US20210043834A1 (en) Method and apparatus providing multi-planed array memory device
US20030185048A1 (en) Cubic memory array
JP2007073779A (ja) 不揮発性メモリ素子及びその製造方法
JP2009033177A (ja) 積層されたｎａｎｄ型抵抗性メモリセルストリングを含む不揮発性メモリ素子及びその製造方法
CN102290428A (zh) 一种存储装置及其制作方法
US7528402B2 (en) Electrically rewritable non-volatile memory element
CN101645453A (zh) 非易失性存储装置及其制造方法
JP2007103906A (ja) 相変化記憶素子及びその製造方法
JP2011129737A (ja) 半導体記憶装置の製造方法及び半導体記憶装置
US20130119337A1 (en) Resistive-switching device capable of implementing multiary addition operation and method for multiary addition operation
KR101511421B1 (ko) 다층 상변화 물질을 이용하는 3차원 메모리
US6733956B2 (en) Method for making programmable resistance memory element
US20030122156A1 (en) Programmable resistance memory element and method for making same
JP2006514781A (ja) ３次元メモリアレイ
TWI459541B (zh) 具有綑綁觸點之半導體記憶體裝置
JP2006332671A (ja) 相変化記憶素子及びその製造方法
US10741491B1 (en) Electronic device and method of fabricating the same

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070508

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070808

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070813

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070921

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071030