JP2001196564A5 - - Google Patents

Claims (17)

1. 半導体基板上に形成した第１の絶縁膜と、
   前記第１の絶縁膜の上に形成した第２の絶縁膜と、
   前記第１の絶縁膜及び前記第２の絶縁膜を上下に貫通し、前記第２の絶縁膜の上方に延在する導電体で形成されたコンタクトプラグと、
   少なくとも前記コンタクトプラグの上面及び前記第２の絶縁膜の一部に接して形成された導電体膜とを有することを特徴とする半導体装置。
2. メモリセル領域と周辺領域とを有する半導体基板と、
   前記周辺領域に形成した導電材からなる位置合わせ用のアライメントマークと、
   前記アライメントマークを覆い、前記メモリセル領域に延在する第１の絶縁膜と、
   前記第１の絶縁膜上に形成した第２の絶縁膜と、
   前記第１の絶縁膜及び前記第２の絶縁膜を上下に貫通し、前記第２の絶縁膜の上方に延在する導電体で形成されたコンタクトプラグと、
   少なくとも前記コンタクトプラグの上面及び前記第２の絶縁膜の一部に接して形成されたストレージノードと、前記ストレージノードを覆うとともに前記第２の絶縁膜と接した誘電体膜とを有することを特徴とする半導体装置。
3. 前記第１の絶縁膜及び前記第２の絶縁膜は、可視光に対して透明であることを特徴とする請求項１又は２に記載の半導体装置。
4. 前記第１の絶縁膜がシリコン酸化膜であり、前記第２の絶縁膜が減圧化学気相成長法によって成長させたシリコン窒化膜であることを特徴とする請求項３に記載の半導体装置。
5. 半導体基板上に第１の絶縁膜を形成する工程と、
   前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、
   前記第２の絶縁膜上に前記第１の絶縁膜の第１のエッチャントに対してエッチレートの小さな第３の絶縁膜を成長する工程と、
   前記第３の絶縁膜及び第２の絶縁膜を貫通し前記第１の絶縁膜に達する開口部を形成する工程と、
   前記開口部の側壁に前記第１の絶縁膜の前記第１のエッチャントに対してエッチレートの小さなスペーサを形成する工程と、
   前記第３の絶縁膜及び前記スペーサをマスクとして前記第１の絶縁膜を貫通するコンタクトホールを形成する工程と、
   前記開口部及び前記コンタクトホールを第１の導電体で埋め込んでコンタクトプラグを形成する工程と、
   前記第２の絶縁膜に対するエッチングレートが小さな第２のエッチャントを用いて前記第３の絶縁膜を選択的に除去する工程とを有することを特徴とする半導体装置の製造方法。
6. 前記第１の絶縁膜、前記第２の絶縁膜、及び前記第３の絶縁膜は、可視光に対して透明であることを特徴とする請求項５に記載の半導体装置の製造方法。
7. 前記第１の絶縁膜がシリコン酸化膜であり、前記第２の絶縁膜が減圧化学気相成長法によって成長させたシリコン窒化膜であり、前記の第３の絶縁膜がプラズマ化学気相成長法によって成長させたシリコン窒化膜であることを特徴とする請求項６に記載の半導体装置の製造方法。
8. 前記プラズマ化学気相成長法によって成長させたシリコン窒化膜を除去するために沸酸水溶液を用い、前記減圧化学気相成長法によって成長させたシリコン窒化膜をエッチングストッパーとすることを特徴とする請求項７に記載の半導体装置の製造方法。
9. 前記プラズマ化学気相成長法によって成長させたシリコン窒化膜の膜厚は、前記減圧化学気相成長法によって成長させたシリコン窒化膜の膜厚の８倍以下であることを特徴とする請求項７又は８に記載の半導体装置の製造方法。
10. メモリセル領域と周辺領域とを有する半導体装置の製造方法であって、
    前記周辺領域に、導電材からなる位置合わせ用のアライメントマークを形成する工程と、
    前記アライメントマークを覆い、前記メモリセル領域に延在する第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、
    前記第２の絶縁膜上に前記第１の絶縁膜の第１のエッチャントに対してエッチレートの小さな第３の絶縁膜を成長する工程と、
    前記第３の絶縁膜及び第２の絶縁膜を貫通し前記第１の絶縁膜に達する開口部を形成する工程と、
    前記開口部の側壁に前記第１の絶縁膜の前記第１のエッチャントに対してエッチレートの小さなスペーサを形成する工程と、
    前記第３の絶縁膜及び前記スペーサをマスクとして前記第１の絶縁膜を貫通する第１のコンタクトホールを形成する工程と、
    前記開口部及び前記第１のコンタクトホールを第１の導電体で埋め込んでコンタクトプラグを形成する工程と、
    前記第２の絶縁膜に対するエッチングレートが小さな第２のエッチャントを用いて前記第３の絶縁膜を選択的に除去する工程とを有することを特徴とする半導体装置の製造方法。
11. 前記第３の絶縁膜を選択的に除去する工程の後、更に、
    前記コンタクトプラグ及び前記スペーサの露出面を覆う第４の絶縁膜を形成する工程と、
    前記第４の絶縁膜に前記コンタクトプラグの表面の一部及び前記スペーサの側面の少なくとも一部を露出させる第２のコンタクトホールを形成する工程と、
    前記第２のコンタクトホールの側壁と底面に第２の導電体を形成する工程と、
    前記第２の導電体及び前記第２の絶縁膜に対するエッチングレートが小さなエッチャントを用いて前記第４の絶縁膜を選択的に除去する工程とを有することを特徴とする請求項５又は１０に記載の半導体装置の製造方法。
12. 前記スペーサは導電体からなり、前記コンタクトプラグと一体となって前記第２の導電体と導通することを特徴とする請求項１１に記載の半導体装置の製造方法。
13. 半導体基板上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、
    前記第２の絶縁膜上に前記第１の絶縁膜の第１のエッチャントに対してエッチレートの小さな第３の絶縁膜を成長する工程と、
    前記第３の絶縁膜及び第２の絶縁膜を貫通し前記第１の絶縁膜に達する開口部を形成する工程と、
    前記開口部の側壁に前記第１の絶縁膜の前記第１のエッチャントに対してエッチレートの小さなスペーサを形成する工程と、
    前記第３の絶縁膜及び前記スペーサをマスクとして前記第１の絶縁膜を貫通するコンタクトホールを形成する工程と、
    前記開口部及び前記コンタクトホールを第１の導電体で埋め込んでコンタクトプラグを形成する工程と、
    前記第２の絶縁膜に対するエッチングレートが小さな第２のエッチャントを用いて前記第３の絶縁膜を選択的に除去する工程と、
    前記コンタクトプラグ及び前記スペーサの露出面を覆う第４の絶縁膜を形成する工程と、
    前記第４の絶縁膜に前記コンタクトプラグの表面の一部及び前記スペーサの側面の少なくとも一部を露出させる第２のコンタクトホールを形成する工程と、
    前記第２のコンタクトホールの側壁と底面に第２の導電体を形成する工程と、
    前記第２の導電体及び前記第２の絶縁膜に対するエッチングレートが小さなエッチャントを用いて前記第４の絶縁膜を選択的に除去し、前記第２の導電体をストレージノードとする工程とを有することを特徴とする半導体装置の製造方法。
14. 前記第１の絶縁膜、前記第２の絶縁膜、及び前記第３の絶縁膜は、可視光に対して透明であることを特徴とする請求項１３に記載の半導体装置の製造方法。
15. 前記第１の絶縁膜がシリコン酸化膜であり、前記第２の絶縁膜が減圧化学気相成長法によって成長させたシリコン窒化膜であり、前記の第３の絶縁膜がプラズマ化学気相成長法によって成長させたシリコン窒化膜であることを特徴とする請求項１４に記載の半導体装置の製造方法。
16. 前記プラズマ化学気相成長法によって成長させたシリコン窒化膜を除去するために沸酸水溶液を用い、前記減圧化学気相成長法によって成長させたシリコン窒化膜をエッチングストッパーとすることを特徴とする請求項１５に記載の半導体装置の製造方法。
17. 前記プラズマ化学気相成長法によって成長させたシリコン窒化膜の膜厚は、前記減圧化学気相成長法によって成長させたシリコン窒化膜の膜厚の８倍以下であることを特徴とする請求項１５又は１６に記載の半導体装置の製造方法。