JP2000174389A - 半導体レーザ及びその製造方法 - Google Patents
半導体レーザ及びその製造方法Info
- Publication number
- JP2000174389A JP2000174389A JP10346842A JP34684298A JP2000174389A JP 2000174389 A JP2000174389 A JP 2000174389A JP 10346842 A JP10346842 A JP 10346842A JP 34684298 A JP34684298 A JP 34684298A JP 2000174389 A JP2000174389 A JP 2000174389A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- active layer
- angle
- current blocking
- buried
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2304/00—Special growth methods for semiconductor lasers
- H01S2304/04—MOCVD or MOVPE
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
- H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/34306—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000nm, e.g. InP based 1300 and 1500nm lasers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
- H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/3434—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer comprising at least both As and P as V-compounds
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Nanotechnology (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biophysics (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Geometry (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】埋込構造の半導体レーザに関し、活性層と電流
ブロック層との距離を狭くかつ制御性よく実現するこ
と。 【解決手段】第１導電型不純物を含む化合物半導体より
なりメサ状の突起を有する第１クラッド層２２と、突起
の上にストライプ状に形成され、かつ第１クラッド層２
２の上面に対して７０度以上且つ９０度以下の角度で傾
斜する側面を有する活性層２３と、突起の両側に形成さ
れて第２導電型不純物を含む埋込層２７と、活性層２３
の側面を上側に延長させた仮想面に接する一端部を有
し、さらに該一端部から下側に延び且つ第１クラッド層
の上面に対してほぼ５５度の角度で傾斜する第１の面を
有して埋込層２７の上に形成された第１導電型不純物を
含有する電流ブロック層２８と、電流ブロック層２８と
活性層２３の上に形成されて第２導電型不純物を含む第
２クラッド層２４，２９とを有する。
ブロック層との距離を狭くかつ制御性よく実現するこ
と。 【解決手段】第１導電型不純物を含む化合物半導体より
なりメサ状の突起を有する第１クラッド層２２と、突起
の上にストライプ状に形成され、かつ第１クラッド層２
２の上面に対して７０度以上且つ９０度以下の角度で傾
斜する側面を有する活性層２３と、突起の両側に形成さ
れて第２導電型不純物を含む埋込層２７と、活性層２３
の側面を上側に延長させた仮想面に接する一端部を有
し、さらに該一端部から下側に延び且つ第１クラッド層
の上面に対してほぼ５５度の角度で傾斜する第１の面を
有して埋込層２７の上に形成された第１導電型不純物を
含有する電流ブロック層２８と、電流ブロック層２８と
活性層２３の上に形成されて第２導電型不純物を含む第
２クラッド層２４，２９とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体レーザに関
し、より詳しくは、光ファイバ通信に用いられる埋込構
造を有する半導体レーザに関する。
し、より詳しくは、光ファイバ通信に用いられる埋込構
造を有する半導体レーザに関する。
【０００２】
【従来の技術】光ファイバ通信の適用範囲が、通信網の
幹線系統から加入者系統へと広がっていくにつれ、光源
となる半導体レーザには広い温度環境での動作が求めら
れており、特に、動作電流の増大する高温で良好なレー
ザ特性を実現する必要がある。同時に、所要量も増大し
てきている。
幹線系統から加入者系統へと広がっていくにつれ、光源
となる半導体レーザには広い温度環境での動作が求めら
れており、特に、動作電流の増大する高温で良好なレー
ザ特性を実現する必要がある。同時に、所要量も増大し
てきている。
【０００３】そこで、高温まで動作可能なレーザを均一
性よく実現できる構造及び製造方法が必要となってい
る。
性よく実現できる構造及び製造方法が必要となってい
る。
【０００４】通常、光通信に用いられている半導体レー
ザでは埋め込み構造が用いられている。埋め込み構造は
電流を狭窄するものであって、ｐｎ接合を用いるものと
高抵抗層を用いるものとがあるが高温動作にはｐｎ接合
を用いた構造が適している。
ザでは埋め込み構造が用いられている。埋め込み構造は
電流を狭窄するものであって、ｐｎ接合を用いるものと
高抵抗層を用いるものとがあるが高温動作にはｐｎ接合
を用いた構造が適している。
【０００５】ｐｎ接合の埋込構造を有する半導体レーザ
は例えば図１に示すような構造を有している。
は例えば図１に示すような構造を有している。
【０００６】図１において、ｎ型（n-）InP 基板１の上
には、InGaAsP よりなる活性層２とｐ型（p-）InP より
なる第１のｐ型クラッド層３が形成され、第１のｐ型ク
ラッド層３からn-InP 基板１の上部まではメサ状に形成
されてメサ部となっている。そのメサ部を構成する活性
層２は幅１〜１．５μｍ程度のストライプ形状となり、
また、メサ部の両側は埋込領域となっている。
には、InGaAsP よりなる活性層２とｐ型（p-）InP より
なる第１のｐ型クラッド層３が形成され、第１のｐ型ク
ラッド層３からn-InP 基板１の上部まではメサ状に形成
されてメサ部となっている。そのメサ部を構成する活性
層２は幅１〜１．５μｍ程度のストライプ形状となり、
また、メサ部の両側は埋込領域となっている。
【０００７】埋込領域には、p-InP よりなるｐ型埋込層
４とn-InP よりなるｎ型電流ブロック層５が埋め込ま
れ、さらに電流ブロック層５と第１のｐ型クラッド層３
の上にはp-InP よりなる第２のｐ型クラッド層６、p-In
GaAsよりなるｐ型コンタクト層７が順に形成されてい
る。
４とn-InP よりなるｎ型電流ブロック層５が埋め込ま
れ、さらに電流ブロック層５と第１のｐ型クラッド層３
の上にはp-InP よりなる第２のｐ型クラッド層６、p-In
GaAsよりなるｐ型コンタクト層７が順に形成されてい
る。
【０００８】さらに、ｐ型コンタクト層７上にはｐ側電
極８が形成され、InP 基板１の下にはｎ側電極９が形成
されている。
極８が形成され、InP 基板１の下にはｎ側電極９が形成
されている。
【０００９】そのような埋込構造の半導体レーザは、n-
InP 基板１上に活性層２と第１のｐ型クラッド層３を成
長した後に、マスクを用いて第１のｐ型クラッド層３か
らn-InP 基板１の上部までを略ストライプ状にエッチン
グした後に、その両側にｐ型埋込層４とｎ型電流ブロッ
ク層５よりなる埋込構造を形成している。
InP 基板１上に活性層２と第１のｐ型クラッド層３を成
長した後に、マスクを用いて第１のｐ型クラッド層３か
らn-InP 基板１の上部までを略ストライプ状にエッチン
グした後に、その両側にｐ型埋込層４とｎ型電流ブロッ
ク層５よりなる埋込構造を形成している。
【００１０】尚、最近の光通信用レーザにおいては活性
層に量子井戸または歪量子井戸構造を採用している場合
が多いが、以下に示す活性層とは、井戸層、障壁層から
なる量子井戸構造及びそれを挟む上下の光ガイド層まで
を含んだものを指すものとする。
層に量子井戸または歪量子井戸構造を採用している場合
が多いが、以下に示す活性層とは、井戸層、障壁層から
なる量子井戸構造及びそれを挟む上下の光ガイド層まで
を含んだものを指すものとする。
【００１１】以上説明したような構造を有する具体的な
報告例としては近藤他，１９９５年秋季応用物理学会２
７ｐ−ＺＡ−５、知野他，１９９７年春季応用物理学会
３０ｐ一ＮＧ−１１がある。
報告例としては近藤他，１９９５年秋季応用物理学会２
７ｐ−ＺＡ−５、知野他，１９９７年春季応用物理学会
３０ｐ一ＮＧ−１１がある。
【００１２】
【発明が解決しようとする課題】ところで、埋込型半導
体レーザにおいて、高温で良好な特性を得るためには活
性層を通らないリーク電流を低減することが重要であ
る。
体レーザにおいて、高温で良好な特性を得るためには活
性層を通らないリーク電流を低減することが重要であ
る。
【００１３】図１に例示したｐｎ埋め込み構造のレーザ
では、活性層２の両脇をｐ型埋込層４で埋め込む構造と
なっておりこの層が活性層２直上のｐ型クラッド層３，
６とつながっている。
では、活性層２の両脇をｐ型埋込層４で埋め込む構造と
なっておりこの層が活性層２直上のｐ型クラッド層３，
６とつながっている。
【００１４】そのため、高温動作時には図１の矢印に示
す経路を通ってｐ型クラッド層３，６からｐ型埋込層４
を通してｎ型InP 基板１へ流れるリーク電流が発生す
る。この漏れ電流量は活性層２とｎ型ブロック層５との
間の間隔に依存するので、漏れ電流を小さくするために
はｎ型ブロック層５と活性層との距離を例えば０．２μ
ｍ程度に狭くする必要がある。しかも、均一なレーザ特
性を得るためにはその距離を制御性よく作製することが
必要となる。
す経路を通ってｐ型クラッド層３，６からｐ型埋込層４
を通してｎ型InP 基板１へ流れるリーク電流が発生す
る。この漏れ電流量は活性層２とｎ型ブロック層５との
間の間隔に依存するので、漏れ電流を小さくするために
はｎ型ブロック層５と活性層との距離を例えば０．２μ
ｍ程度に狭くする必要がある。しかも、均一なレーザ特
性を得るためにはその距離を制御性よく作製することが
必要となる。
【００１５】しかしながら、従来の構造ではｎ型ブロッ
ク層５の一番内側の点はメサ頂面の縁に設定されるもの
の、活性層２に近いｎ型ブロック層５底面の角度θが水
平方向に対して３０度前後の緩い角度で広がっているた
めに、ｎ型ブロック層５と活性層２との距離が下にいく
ほど急速に広がって、リーク電流が流れる領域の幅が広
めになってしまっている。
ク層５の一番内側の点はメサ頂面の縁に設定されるもの
の、活性層２に近いｎ型ブロック層５底面の角度θが水
平方向に対して３０度前後の緩い角度で広がっているた
めに、ｎ型ブロック層５と活性層２との距離が下にいく
ほど急速に広がって、リーク電流が流れる領域の幅が広
めになってしまっている。
【００１６】そのｎ型ブロック層５の底面の角度は、そ
の下のｐ型埋込層４の上面の角度に依存するものであ
る。即ち、その３０度前後の緩い角度の面は、ｐ型埋込
層４の結晶成長時においては成長当初に速度の遅い（１
１１）面が現われ、ついで他の面方位との成長速度の関
係で（１１１）面の上に成長が開始することで現われる
面であって、その面の位置及び角度は、メサ部の高さ、
メサ部の下部の形状、成長条件の変化による面方位の相
互間の成長速度の関係の変化、等に非常に敏感である。
の下のｐ型埋込層４の上面の角度に依存するものであ
る。即ち、その３０度前後の緩い角度の面は、ｐ型埋込
層４の結晶成長時においては成長当初に速度の遅い（１
１１）面が現われ、ついで他の面方位との成長速度の関
係で（１１１）面の上に成長が開始することで現われる
面であって、その面の位置及び角度は、メサ部の高さ、
メサ部の下部の形状、成長条件の変化による面方位の相
互間の成長速度の関係の変化、等に非常に敏感である。
【００１７】そのため制御性が良いと言われているＭＯ
ＶＰＥ法を用いてｐ型埋込層４を形成するといえども、
ｎ型ブロック層５の活性層２に対する位置を再現性良く
均一に製作することは困難であった。
ＶＰＥ法を用いてｐ型埋込層４を形成するといえども、
ｎ型ブロック層５の活性層２に対する位置を再現性良く
均一に製作することは困難であった。
【００１８】本発明の目的は、基板上に作製したレーザ
において活性層と電流ブロック層との距離を狭くかつ制
御性よく実現できる半導体レーザとその製造方法を提供
することにある。
において活性層と電流ブロック層との距離を狭くかつ制
御性よく実現できる半導体レーザとその製造方法を提供
することにある。
【００１９】
【課題を解決するための手段】（１）上記した課題は、
図６に例示するように、第１導電型不純物を含む化合物
半導体よりなりメサ状の突起を有する第１クラッド層２
２と、前記突起の上にストライプ状に形成され、かつ前
記第１クラッド層２２の上面に対して７０度以上且つ９
０度以下の角度で傾斜する側面を有する活性層２３と、
前記突起の両側に形成されて前記第１導電型不純物とは
異なる第２導電型不純物を含む埋込層２７と、前記活性
層２３の側面を上側に延長させた仮想面に接する一端部
を有し、さらに該一端部から下側に延び且つ前記第１ク
ラッド層の前記上面に対してほぼ５５度の角度で傾斜す
る第１の面を有して前記埋込層２７の上に形成された第
１導電型不純物を含有する電流ブロック層２８と、前記
電流ブロック層２８と前記活性層２３の上に形成されて
第２導電型不純物を含む第２クラッド層２４，２９とを
有することを特徴とする半導体レーザによって解決す
る。
図６に例示するように、第１導電型不純物を含む化合物
半導体よりなりメサ状の突起を有する第１クラッド層２
２と、前記突起の上にストライプ状に形成され、かつ前
記第１クラッド層２２の上面に対して７０度以上且つ９
０度以下の角度で傾斜する側面を有する活性層２３と、
前記突起の両側に形成されて前記第１導電型不純物とは
異なる第２導電型不純物を含む埋込層２７と、前記活性
層２３の側面を上側に延長させた仮想面に接する一端部
を有し、さらに該一端部から下側に延び且つ前記第１ク
ラッド層の前記上面に対してほぼ５５度の角度で傾斜す
る第１の面を有して前記埋込層２７の上に形成された第
１導電型不純物を含有する電流ブロック層２８と、前記
電流ブロック層２８と前記活性層２３の上に形成されて
第２導電型不純物を含む第２クラッド層２４，２９とを
有することを特徴とする半導体レーザによって解決す
る。
【００２０】上記した半導体レーザにおいて、前記電流
ブロック層２８の下面は、前記第１の面の他に、前記活
性層２３よりも下側において前記５５度よりも大きな角
度をもつ第２の面と、該第２の面の下側で前記５５度よ
りも小さな角度を持つ第３の面と、該第３の面の下端か
ら水平に延びる第４の面とを有することを特徴とする。
ブロック層２８の下面は、前記第１の面の他に、前記活
性層２３よりも下側において前記５５度よりも大きな角
度をもつ第２の面と、該第２の面の下側で前記５５度よ
りも小さな角度を持つ第３の面と、該第３の面の下端か
ら水平に延びる第４の面とを有することを特徴とする。
【００２１】上記した半導体レーザにおいて、前記第１
クラッド層２１，２２の前記突起２６の側面と前記埋込
層２７との界面は前記電流ブロック層２８の最も低い位
置よりもさらに下まで７０度以上９０度以下の角度で延
びていることを特徴とする。 （２）上記した課題は、図９に例示するように、第１導
電型不純物を含む化合物半導体よりなりメサ形状の突起
を有する第１クラッド層２１，２２と、前記突起の上に
ストライプ状に形成され、かつ前記第１クラッド層２
１，２２の上面に対して７０度以上且つ９０度以下の角
度で傾斜する側面を有する活性層２３と、前記突起の両
側に形成された第１導電型不純物と異なる第２導電型不
純物を含む埋込層２７と、前記活性層２３の側面を上側
に延長させた仮想面に一端が接し、さらに該一端から下
方に向けて前記第１クラッド層２１，２２の前記上面に
対してほぼ５５度の角度で傾斜する第１の面と、前記活
性層２３の側方において前記活性層２３の側面の角度よ
りも大きく前記第１クラッド層２１，２２の前記上面に
対して垂直の角度よりも小さく傾斜する第２の面とを有
して前記埋込層２７の上に形成された第１導電型不純物
を含有する電流ブロック層２８ａと、前記電流ブロック
層２８ａと前記活性層２３の上に形成された第２導電型
不純物を含む第２クラッド層２４，２９ａとを有するこ
とを特徴とする半導体レーザによって解決する。
クラッド層２１，２２の前記突起２６の側面と前記埋込
層２７との界面は前記電流ブロック層２８の最も低い位
置よりもさらに下まで７０度以上９０度以下の角度で延
びていることを特徴とする。 （２）上記した課題は、図９に例示するように、第１導
電型不純物を含む化合物半導体よりなりメサ形状の突起
を有する第１クラッド層２１，２２と、前記突起の上に
ストライプ状に形成され、かつ前記第１クラッド層２
１，２２の上面に対して７０度以上且つ９０度以下の角
度で傾斜する側面を有する活性層２３と、前記突起の両
側に形成された第１導電型不純物と異なる第２導電型不
純物を含む埋込層２７と、前記活性層２３の側面を上側
に延長させた仮想面に一端が接し、さらに該一端から下
方に向けて前記第１クラッド層２１，２２の前記上面に
対してほぼ５５度の角度で傾斜する第１の面と、前記活
性層２３の側方において前記活性層２３の側面の角度よ
りも大きく前記第１クラッド層２１，２２の前記上面に
対して垂直の角度よりも小さく傾斜する第２の面とを有
して前記埋込層２７の上に形成された第１導電型不純物
を含有する電流ブロック層２８ａと、前記電流ブロック
層２８ａと前記活性層２３の上に形成された第２導電型
不純物を含む第２クラッド層２４，２９ａとを有するこ
とを特徴とする半導体レーザによって解決する。
【００２２】上記した半導体レーザにおいて、前記電流
ブロック層２８ａの前記第２の面は前記活性層２３の下
面と等しいかそれよりも下方に延び、さらに、前記第２
の面の下端からは前記突起から離れる方向に延びる第３
の面を有することを特徴とする。 （３）上記した（１）又は（２）の半導体レーザにおい
て、前記活性層２３と前記電流ブロック層２８の最短距
離は０．１〜０．３μｍの範囲内にあることを特徴とす
る。または、前記電流ブロック層２８の前記一端から上
方には、前記活性層２３の側方に広がって前記基板の面
に対してほぼ５５度の角度で傾斜する面を有することを
特徴とする。 （４）上記した課題は、図５、図６に例示するように、
第１導電型不純物を含む第１クラッド層２１，２２の上
に活性層２３と前記第１導電型不純物と異なる第２導電
型不純物を含む第２クラッド層の下側層２４を形成する
工程と、前記第２クラッド層の前記下側層２４の上にス
トライプ形状のマスク２５を形成する工程と、前記マス
ク２５に覆われない部分の前記第２クラッド層の下側層
２４から前記第１クラッド層２１の上部までをドライエ
ッチングして平面ストライプ状のメサ部２６を形成する
工程と、前記メサ部２６の頂面の縁から活性層２３より
も下に広がって延びる（１１１）面を有し、かつ第２導
電型不純物を含む埋込層２７を前記メサ部２６の側方に
形成する工程と、前記埋込層２７の上に第１導電型不純
物を含む電流ブロック層２８を形成する工程と、前記マ
スク２５を除去した後に、前記第２クラッド層の前記下
側層２４と前記電流ブロック層２８の上に前記第２クラ
ッド層の上側層２９を形成する工程とを有することを特
徴とする半導体レーザの製造方法によって解決する。 （５）上記した課題は、図８、図９に例示するように、
第１導電型不純物を含む第１クラッド層２１，２２の上
に活性層２３と第２導電型不純物を含む第２クラッド層
の下側層２４を形成する工程と、前記第２クラッド層の
前記下側層２４の上にストライプ形状のマスク２５を形
成する工程と、前記マスク２５に覆われない部分の前記
第２クラッド層の下側層２４から前記第１クラッド層２
１，２２の上部までをドライエッチングして平面ストラ
イプ状のメサ部２６を形成する工程と、前記メサ部２６
の頂面の縁から下に広がって（１１１）面である第１の
面と、該第１の面の下方且つ前記活性層の両側方におい
て前記活性層２３の両側面の角度と前記第１クラッド層
の上面に対して垂直な角度の間の角度に傾斜した第２の
面を有し、さらに第２導電型不純物を含む埋込層２７を
前記メサ部２６の両側方に形成する工程と、前記埋込層
２７の上に第１導電型不純物を含む電流ブロック層２８
を形成する工程と、前記マスク２５を除去した後に、前
記第２クラッド層の前記下側層２４と前記電流ブロック
層２８ａの上に前記第２クラッド層の上層部２９ａを形
成する工程とを有することを特徴とする半導体レーザの
製造方法によって解決する。
ブロック層２８ａの前記第２の面は前記活性層２３の下
面と等しいかそれよりも下方に延び、さらに、前記第２
の面の下端からは前記突起から離れる方向に延びる第３
の面を有することを特徴とする。 （３）上記した（１）又は（２）の半導体レーザにおい
て、前記活性層２３と前記電流ブロック層２８の最短距
離は０．１〜０．３μｍの範囲内にあることを特徴とす
る。または、前記電流ブロック層２８の前記一端から上
方には、前記活性層２３の側方に広がって前記基板の面
に対してほぼ５５度の角度で傾斜する面を有することを
特徴とする。 （４）上記した課題は、図５、図６に例示するように、
第１導電型不純物を含む第１クラッド層２１，２２の上
に活性層２３と前記第１導電型不純物と異なる第２導電
型不純物を含む第２クラッド層の下側層２４を形成する
工程と、前記第２クラッド層の前記下側層２４の上にス
トライプ形状のマスク２５を形成する工程と、前記マス
ク２５に覆われない部分の前記第２クラッド層の下側層
２４から前記第１クラッド層２１の上部までをドライエ
ッチングして平面ストライプ状のメサ部２６を形成する
工程と、前記メサ部２６の頂面の縁から活性層２３より
も下に広がって延びる（１１１）面を有し、かつ第２導
電型不純物を含む埋込層２７を前記メサ部２６の側方に
形成する工程と、前記埋込層２７の上に第１導電型不純
物を含む電流ブロック層２８を形成する工程と、前記マ
スク２５を除去した後に、前記第２クラッド層の前記下
側層２４と前記電流ブロック層２８の上に前記第２クラ
ッド層の上側層２９を形成する工程とを有することを特
徴とする半導体レーザの製造方法によって解決する。 （５）上記した課題は、図８、図９に例示するように、
第１導電型不純物を含む第１クラッド層２１，２２の上
に活性層２３と第２導電型不純物を含む第２クラッド層
の下側層２４を形成する工程と、前記第２クラッド層の
前記下側層２４の上にストライプ形状のマスク２５を形
成する工程と、前記マスク２５に覆われない部分の前記
第２クラッド層の下側層２４から前記第１クラッド層２
１，２２の上部までをドライエッチングして平面ストラ
イプ状のメサ部２６を形成する工程と、前記メサ部２６
の頂面の縁から下に広がって（１１１）面である第１の
面と、該第１の面の下方且つ前記活性層の両側方におい
て前記活性層２３の両側面の角度と前記第１クラッド層
の上面に対して垂直な角度の間の角度に傾斜した第２の
面を有し、さらに第２導電型不純物を含む埋込層２７を
前記メサ部２６の両側方に形成する工程と、前記埋込層
２７の上に第１導電型不純物を含む電流ブロック層２８
を形成する工程と、前記マスク２５を除去した後に、前
記第２クラッド層の前記下側層２４と前記電流ブロック
層２８ａの上に前記第２クラッド層の上層部２９ａを形
成する工程とを有することを特徴とする半導体レーザの
製造方法によって解決する。
【００２３】また、上記した半導体レーザの製造方法に
おいて、前記埋込層２７は、前記活性層２３の両側面上
で所定膜厚が形成された後に、さらに該両側面上での成
長速度を実質的に零として前記活性層よりも下側でのみ
成長が局所定に進む成長過程を経て形成されることを特
徴とする。この場合、前記埋込層の成長過程では塩化メ
チルを含むガスを用い、該塩化メチルガスの流量を増や
すことによって前記活性層の前記両側面上での成長速度
を実質的に零に変化させて前記活性層よりも下側でのみ
成長を局所的に進ませるといった方法がある。 （６）上記した（４）又は（５）の半導体レーザの製造
方法において、前記埋込層２７は、原料ガスとともに塩
素含有ガスを用いながら成長されることを特徴とする。
この場合の塩素含有ガスとしては、塩化メチルガスなど
がある。
おいて、前記埋込層２７は、前記活性層２３の両側面上
で所定膜厚が形成された後に、さらに該両側面上での成
長速度を実質的に零として前記活性層よりも下側でのみ
成長が局所定に進む成長過程を経て形成されることを特
徴とする。この場合、前記埋込層の成長過程では塩化メ
チルを含むガスを用い、該塩化メチルガスの流量を増や
すことによって前記活性層の前記両側面上での成長速度
を実質的に零に変化させて前記活性層よりも下側でのみ
成長を局所的に進ませるといった方法がある。 （６）上記した（４）又は（５）の半導体レーザの製造
方法において、前記埋込層２７は、原料ガスとともに塩
素含有ガスを用いながら成長されることを特徴とする。
この場合の塩素含有ガスとしては、塩化メチルガスなど
がある。
【００２４】なお、上記した図番及び符号は、発明の理
解を容易にするために引用したものであってこれに限定
されるものではない。
解を容易にするために引用したものであってこれに限定
されるものではない。
【００２５】次に、上記発明の作用について説明する。
【００２６】本発明によれば、メサ状の第１クラッド層
の上に形成された活性層の側面の角度を第１クラッド層
の上面に対して７０〜９０度の範囲内に設定するととも
に、その側面の上方への延長上に電流ブロック層の一端
を接触させ、さらに、その一端から活性層の下側に延び
る電流ブロック層の面の角度を実質的に５５度傾けるよ
うにしている。
の上に形成された活性層の側面の角度を第１クラッド層
の上面に対して７０〜９０度の範囲内に設定するととも
に、その側面の上方への延長上に電流ブロック層の一端
を接触させ、さらに、その一端から活性層の下側に延び
る電流ブロック層の面の角度を実質的に５５度傾けるよ
うにしている。
【００２７】これにより、活性層の両側方で電流ブロッ
ク層の下側に存在する埋込層が狭くなるので、活性層の
上側に存在する第２クラッド層からその埋込層を通るリ
ーク電流の通過領域が狭くなっててリーク電流が低減す
る。この結果、高温時、高出力時における電流−光出力
特性を均一にすることができる。
ク層の下側に存在する埋込層が狭くなるので、活性層の
上側に存在する第２クラッド層からその埋込層を通るリ
ーク電流の通過領域が狭くなっててリーク電流が低減す
る。この結果、高温時、高出力時における電流−光出力
特性を均一にすることができる。
【００２８】このような半導体レーザの製造方法として
は、第１クラッド層の上に活性層と第２クラッド層の下
層部とを順に形成した後に、第２クラッド層の下層部か
ら第１クラッド層の上層部までをドライエッチングを用
いてパターニングしてメサ部を形成した後に、活性層の
側方から下側まで（１１１）面が存在するように埋込層
の成長を制御し、その埋込層の上に電流ブロック層を形
成することによって達成される。
は、第１クラッド層の上に活性層と第２クラッド層の下
層部とを順に形成した後に、第２クラッド層の下層部か
ら第１クラッド層の上層部までをドライエッチングを用
いてパターニングしてメサ部を形成した後に、活性層の
側方から下側まで（１１１）面が存在するように埋込層
の成長を制御し、その埋込層の上に電流ブロック層を形
成することによって達成される。
【００２９】この場合、埋込層の（１１１）面は、基板
面に対してほぼ５５度の傾斜を有する。また、埋込層の
うち（１１１）面の下にメサ部の側面とほぼ平行になる
面を残しておくことによってその（１１１）面上に別な
面の層が形成されることを未然に防止できる。
面に対してほぼ５５度の傾斜を有する。また、埋込層の
うち（１１１）面の下にメサ部の側面とほぼ平行になる
面を残しておくことによってその（１１１）面上に別な
面の層が形成されることを未然に防止できる。
【００３０】また、別な発明によれば、メサ状の第１ク
ラッド層の上に形成された活性層の側面の角度を第１ク
ラッド層の上面に対して７０〜９０度の範囲内に設定す
るとともに、その側面から上方への延長上に電流ブロッ
ク層の一端を接触させ、さらに、その一端から下側に延
びる電流ブロック層の面の角度を実質的に５５度傾け且
つ活性層の両側では活性層の側面の角度よりも大きく且
つ９０度よりも小さくなるように傾けている。
ラッド層の上に形成された活性層の側面の角度を第１ク
ラッド層の上面に対して７０〜９０度の範囲内に設定す
るとともに、その側面から上方への延長上に電流ブロッ
ク層の一端を接触させ、さらに、その一端から下側に延
びる電流ブロック層の面の角度を実質的に５５度傾け且
つ活性層の両側では活性層の側面の角度よりも大きく且
つ９０度よりも小さくなるように傾けている。
【００３１】これにより、活性層と電流ブロック層との
距離が活性層の両側面全体に沿って最短となるので、そ
れらの間にある埋込層の領域が狭くなって、その領域を
通るリーク電流がさらに低減する。
距離が活性層の両側面全体に沿って最短となるので、そ
れらの間にある埋込層の領域が狭くなって、その領域を
通るリーク電流がさらに低減する。
【００３２】このような半導体レーザの製造方法として
は、第１クラッド層の上に活性層と第２クラッド層の下
層部とを順に形成した後に、第２クラッド層の下層部か
ら第１クラッド層の上層部までをドライエッチングを用
いてパターニングしてメサ部を形成した後に、活性層の
上方まで（１１１）面が存在し、その下に活性層とほぼ
平行な面が表れるような条件で埋込層の成長を制御する
ことによって達成される。
は、第１クラッド層の上に活性層と第２クラッド層の下
層部とを順に形成した後に、第２クラッド層の下層部か
ら第１クラッド層の上層部までをドライエッチングを用
いてパターニングしてメサ部を形成した後に、活性層の
上方まで（１１１）面が存在し、その下に活性層とほぼ
平行な面が表れるような条件で埋込層の成長を制御する
ことによって達成される。
【００３３】この場合、活性層の側面に成長する埋込層
の膜厚を薄くする一方で、活性層と電流ブロック層の下
側にある埋込層の膜厚を増やすことにより、寄生サイリ
スタをターンオンし難くする必要がある。このために
は、埋込層の成長の際に塩素含有ガスを用いて、活性層
の側面の上に所望の膜厚を形成した後にその塩素含有ガ
スの導入量を増やす方法を採用する方法があり、これに
よって基板面の上に成長する膜厚を局所的に増加するこ
とができる。
の膜厚を薄くする一方で、活性層と電流ブロック層の下
側にある埋込層の膜厚を増やすことにより、寄生サイリ
スタをターンオンし難くする必要がある。このために
は、埋込層の成長の際に塩素含有ガスを用いて、活性層
の側面の上に所望の膜厚を形成した後にその塩素含有ガ
スの導入量を増やす方法を採用する方法があり、これに
よって基板面の上に成長する膜厚を局所的に増加するこ
とができる。
【００３４】以上のように本発明を用いることで、高温
時の特性ばらつきに影響するリーク電流が流れる領域の
埋込層のサイズを再現性よく作製することが可能とな
り、高温動作光通信用半導体レーザの高均一特性化に寄
与するところが大きい。
時の特性ばらつきに影響するリーク電流が流れる領域の
埋込層のサイズを再現性よく作製することが可能とな
り、高温動作光通信用半導体レーザの高均一特性化に寄
与するところが大きい。
【００３５】
【発明の実施の形態】そこで、以下に本発明の実施形態
を図面に基づいて説明する。
を図面に基づいて説明する。
【００３６】図２、図３は、本発明の実施形態に係る半
導体レーザの埋込層を形成するまでの工程を示してい
る。
導体レーザの埋込層を形成するまでの工程を示してい
る。
【００３７】まず、図２(a) に示すように、ＭＯＶＰＥ
法によって、n-InP 基板２１の（１００）面上に 膜厚
３００〜１０００nmのｎ型バッファ層２２、膜厚２００
〜３００nmのアンドープInGaAsP よりなるＭＱＷ（mult
i-quantum well）活性層２３、膜厚２５０〜７００nmの
p-InP よりなる第１のｐ型クラッド層２４を順に形成す
る。
法によって、n-InP 基板２１の（１００）面上に 膜厚
３００〜１０００nmのｎ型バッファ層２２、膜厚２００
〜３００nmのアンドープInGaAsP よりなるＭＱＷ（mult
i-quantum well）活性層２３、膜厚２５０〜７００nmの
p-InP よりなる第１のｐ型クラッド層２４を順に形成す
る。
【００３８】InP は、トリメチルインジウム（ＴＭIn）
とホスフィン（PH3 ）を原料ガスとして成長され、InGa
AsP はＴＭIn、PH3 、アルシン（AsH3）、トリエチルガ
リウム（ＴＥGa）を原料ガスとして成長される。また、
ｐ型ドーパントとしてジメチル亜鉛（ＤＭZn）を使用
し、ｎ型ドーパントとしてシラン（SiH4）を用いる。
とホスフィン（PH3 ）を原料ガスとして成長され、InGa
AsP はＴＭIn、PH3 、アルシン（AsH3）、トリエチルガ
リウム（ＴＥGa）を原料ガスとして成長される。また、
ｐ型ドーパントとしてジメチル亜鉛（ＤＭZn）を使用
し、ｎ型ドーパントとしてシラン（SiH4）を用いる。
【００３９】ＭＱＷ活性層２３は、例えば、圧縮率１％
の６nm厚さのInGaAsP よりなる５周期の井戸層と、InP
と格子整合する膜厚１０nmのInGaAsP からなって各井戸
層の間に形成される障壁層と、井戸層及び障壁層のさら
に上と下に形成される膜厚１００nmのInGaAsP よりなる
光ガイド層を有している。障壁層と光ガイド層のそれぞ
れは、ともにバンドギャップに対応する波長が１．１μ
ｍとなる組成のInGaAsP から構成される。これにより、
波長帯が１．３μｍのレーザが構成される。
の６nm厚さのInGaAsP よりなる５周期の井戸層と、InP
と格子整合する膜厚１０nmのInGaAsP からなって各井戸
層の間に形成される障壁層と、井戸層及び障壁層のさら
に上と下に形成される膜厚１００nmのInGaAsP よりなる
光ガイド層を有している。障壁層と光ガイド層のそれぞ
れは、ともにバンドギャップに対応する波長が１．１μ
ｍとなる組成のInGaAsP から構成される。これにより、
波長帯が１．３μｍのレーザが構成される。
【００４０】なお、ＭＱＷ活性層２３の層構成は、これ
に限るものではなく、１．５５μｍ帯、１．４８μｍ
帯、その他の波長帯のInGaAsP 系から構成していもよ
い。
に限るものではなく、１．５５μｍ帯、１．４８μｍ
帯、その他の波長帯のInGaAsP 系から構成していもよ
い。
【００４１】また、n-InP バッファ層２２の不純物濃度
は約５×１０17atoms/cm3 、p-InPクラッド層２４の不
純物濃度は約５×１０17atoms/cm3 である。
は約５×１０17atoms/cm3 、p-InPクラッド層２４の不
純物濃度は約５×１０17atoms/cm3 である。
【００４２】なお、活性層２３の下のn-InP よりなるｎ
型バッファ層２２とn-InP 基板２１はｎ型クラッド層と
して機能する。
型バッファ層２２とn-InP 基板２１はｎ型クラッド層と
して機能する。
【００４３】以上のような１回目の膜の成長を終えた後
に、p-InP クラッド層２４上に誘電体膜、例えばSiO2膜
をＣＶＤ法によって約０．３μｍの厚さに形成する。そ
してその誘電体膜をフォトリソグラフィー法によって＜
０１１＞方向に細長く延びる幅１．５μｍ程度のストラ
イプ形状にパターニングしてこれをマスク２５として使
用する。
に、p-InP クラッド層２４上に誘電体膜、例えばSiO2膜
をＣＶＤ法によって約０．３μｍの厚さに形成する。そ
してその誘電体膜をフォトリソグラフィー法によって＜
０１１＞方向に細長く延びる幅１．５μｍ程度のストラ
イプ形状にパターニングしてこれをマスク２５として使
用する。
【００４４】次に、図２(b) に示すように、マスク２５
に覆われない部分のp-InP クラッド層２４からn-InP 基
板２１の上部までを２〜３μｍ程度の深さまでエッチン
グすることによって、マスク２４の下に断面がメサ状で
あり平面がストライプ状の突起であるメサ部２６を形成
する。そのエッチングは、反応性イオンエッチング（Ｒ
ＩＥ：Reactive Ion Etching）法によって行なわれ、エ
タン系のガス、例えばC2H6とO2とH2の混合ガスを使用す
る。
に覆われない部分のp-InP クラッド層２４からn-InP 基
板２１の上部までを２〜３μｍ程度の深さまでエッチン
グすることによって、マスク２４の下に断面がメサ状で
あり平面がストライプ状の突起であるメサ部２６を形成
する。そのエッチングは、反応性イオンエッチング（Ｒ
ＩＥ：Reactive Ion Etching）法によって行なわれ、エ
タン系のガス、例えばC2H6とO2とH2の混合ガスを使用す
る。
【００４５】この後に、ドライエッチングによってダメ
ージを受けた各化合物半導体層の表面を硫酸などの酸処
理により厚さ０．１μｍ程度除去した後に、メサ部２６
の両側の凹部にp-InP 埋込層２７を成長する。
ージを受けた各化合物半導体層の表面を硫酸などの酸処
理により厚さ０．１μｍ程度除去した後に、メサ部２６
の両側の凹部にp-InP 埋込層２７を成長する。
【００４６】このp-InP 埋込層２７は、以下のような過
程を経て成長する。
程を経て成長する。
【００４７】まず、マスク２５はメサ部２６の上面から
庇状に張り出していない状態となっており、メサ部２６
の側面は水平方向（即ち基板面）に対して７０度又はそ
れ以上急峻に傾斜した状態となっている。
庇状に張り出していない状態となっており、メサ部２６
の側面は水平方向（即ち基板面）に対して７０度又はそ
れ以上急峻に傾斜した状態となっている。
【００４８】そのような状態において、２回目のＭＯＶ
ＰＥ法によりp-InP 埋込層２７を形成する。そのp-InP
埋込層２７を成長する際に、原料ガスとしてＴＭInとPH
3 をＭＯＶＰＥ装置の反応室内に導入するともに、反応
室内に原料ガスとともに塩化メチル（CH3Cl)を導入する
ことにより、マスク２５上でのInP の成長を防ぐことに
より、メサ部の頂面の縁から（１１１）面が成長するこ
とになる。
ＰＥ法によりp-InP 埋込層２７を形成する。そのp-InP
埋込層２７を成長する際に、原料ガスとしてＴＭInとPH
3 をＭＯＶＰＥ装置の反応室内に導入するともに、反応
室内に原料ガスとともに塩化メチル（CH3Cl)を導入する
ことにより、マスク２５上でのInP の成長を防ぐことに
より、メサ部の頂面の縁から（１１１）面が成長するこ
とになる。
【００４９】即ち、図３(a) に示すように、p-InP 埋込
層２７については、メサ部の頂面の縁から下方に（１１
１）面が現れ、メサ部２６の側面上ではその側面にほぼ
平行な面が現れ、メサ部２６の底部近傍では基板面に対
して３０度程度の緩い角度の面が現れ、さらにメサ部２
６の両側の基板面に（１００）面が表面に現れる。
層２７については、メサ部の頂面の縁から下方に（１１
１）面が現れ、メサ部２６の側面上ではその側面にほぼ
平行な面が現れ、メサ部２６の底部近傍では基板面に対
して３０度程度の緩い角度の面が現れ、さらにメサ部２
６の両側の基板面に（１００）面が表面に現れる。
【００５０】さらに、p-InP 埋込層２７の成長を進めて
いくと、図３(b) に示すように、その（１１１）面は斜
め下方に延びてさらに広がる一方、メサ部２６の側面に
ほぼ平行なp-InP の面はその側面に沿って短くなってい
く。また、メサ部２６の側面にほぼ平行なp-InP の面
は、成長が進むにつれて基板面に対して少しずつ垂直に
近づいていく。
いくと、図３(b) に示すように、その（１１１）面は斜
め下方に延びてさらに広がる一方、メサ部２６の側面に
ほぼ平行なp-InP の面はその側面に沿って短くなってい
く。また、メサ部２６の側面にほぼ平行なp-InP の面
は、成長が進むにつれて基板面に対して少しずつ垂直に
近づいていく。
【００５１】p-InP 埋込層２７の成長がさらに進むと、
図３(c) に示すように埋込層２７のうちメサ部２６の側
面にほぼ平行なp-InP 面は消えてゆく。
図３(c) に示すように埋込層２７のうちメサ部２６の側
面にほぼ平行なp-InP 面は消えてゆく。
【００５２】さらに、p-InP 埋込層２７の成長が進む
と、図４(a),(b) に示すように、埋込層２７のうちメサ
部２６の底から成長する３０度程度の緩い角度の面が
（１１１）面上にも成長していくので、その成長ととも
に（１１１）面は短くなっていく。この形状の現われ方
は各面方位での成長速度の違いによっている。
と、図４(a),(b) に示すように、埋込層２７のうちメサ
部２６の底から成長する３０度程度の緩い角度の面が
（１１１）面上にも成長していくので、その成長ととも
に（１１１）面は短くなっていく。この形状の現われ方
は各面方位での成長速度の違いによっている。
【００５３】なお、上記したp-InP 埋込層２７の成長過
程において、面の角度が変化する領域（コーナー部分）
では、上記しない面や遷移領域が発生しているが、図で
は省略されている。
程において、面の角度が変化する領域（コーナー部分）
では、上記しない面や遷移領域が発生しているが、図で
は省略されている。
【００５４】以上のようなp-InP 埋込層２７の成長過程
による形状の違いを利用することによって、以下に説明
するような構造の半導体レーザの形成が可能になる。な
お、以下の半導体レーザの３つの例では、メサ部２６形
成までの過程は省略して説明している。
による形状の違いを利用することによって、以下に説明
するような構造の半導体レーザの形成が可能になる。な
お、以下の半導体レーザの３つの例では、メサ部２６形
成までの過程は省略して説明している。
【００５５】第１例 以下に説明する半導体レーザは、埋込層２７の表面のう
ちメサ部２６の側面に平行な面が消滅した状態になった
時点で埋込層２７の成長を停止し、その後に電流ブロッ
ク層を形成する例を示している。
ちメサ部２６の側面に平行な面が消滅した状態になった
時点で埋込層２７の成長を停止し、その後に電流ブロッ
ク層を形成する例を示している。
【００５６】即ち、図５(a) に示すように、成長を終え
た埋込層２７のうちメサ部２６の頂面の縁から底部に向
かう方向で、（１１１）面、３０度傾斜面、（１００）
面が順に露出した状態となっている。
た埋込層２７のうちメサ部２６の頂面の縁から底部に向
かう方向で、（１１１）面、３０度傾斜面、（１００）
面が順に露出した状態となっている。
【００５７】この場合、活性層２３の厚さは約０．３μ
ｍ、第１のｐ型クラッド層２４の厚さは０．４μｍ、メ
サ部２６の高さは約２μｍで、またメサ部２６のうちの
活性層２３の側面の角度は約８３度である。また、ｐ-I
nP埋込層２７のうち平坦部での膜厚は０．７μｍであ
り、また、ｐ-Inp埋込層２７のうち（１１１）面の角度
は水平線に対しても約５５度となっている。
ｍ、第１のｐ型クラッド層２４の厚さは０．４μｍ、メ
サ部２６の高さは約２μｍで、またメサ部２６のうちの
活性層２３の側面の角度は約８３度である。また、ｐ-I
nP埋込層２７のうち平坦部での膜厚は０．７μｍであ
り、また、ｐ-Inp埋込層２７のうち（１１１）面の角度
は水平線に対しても約５５度となっている。
【００５８】そのような状態から、図５(b) に示すよう
に、メサ部２６の両側のｐ-Inp埋込層２７の上にｎ-InP
電流ブロック層２８を成長すると、ｎ-InP電流ブロック
層２８の底面は、ｐ-InP埋込層２７の上面と同じ形状と
なる。また、メサ部２６の両側面の延長上において活性
層２３から０．４μｍ上方位置にｎ-InP電流ブロック層
２８の一端が位置することになる。
に、メサ部２６の両側のｐ-Inp埋込層２７の上にｎ-InP
電流ブロック層２８を成長すると、ｎ-InP電流ブロック
層２８の底面は、ｐ-InP埋込層２７の上面と同じ形状と
なる。また、メサ部２６の両側面の延長上において活性
層２３から０．４μｍ上方位置にｎ-InP電流ブロック層
２８の一端が位置することになる。
【００５９】その場合、活性層２４の側面の下端でのｐ
-InP埋込層２７のの膜厚は約０．４μｍとなり、活性層
２４の上端からｎ-InP電流ブロック層２８までの最短距
離は約０．１９μｍとなる。ただし、最短距離は０．１
〜０．３μｍの範囲内になるように第１のｐ型クラッド
層２４の厚さやメサ部２６の側面の傾きを調整してもよ
い。
-InP埋込層２７のの膜厚は約０．４μｍとなり、活性層
２４の上端からｎ-InP電流ブロック層２８までの最短距
離は約０．１９μｍとなる。ただし、最短距離は０．１
〜０．３μｍの範囲内になるように第１のｐ型クラッド
層２４の厚さやメサ部２６の側面の傾きを調整してもよ
い。
【００６０】ｎ-InP電流ブロック層２８の平坦領域にお
ける膜厚を約０．９μｍ程度とすると、ｎ-InP電流ブロ
ック層２８においては、第１のｐ型クラッド層２４に最
も近い一端を境にしてその底面は前述したようにp-InP
埋込層２７との境界面である（１１１）面が活性層２４
よりも下に延在し、その上面はその一端から遠ざかるに
つれて、まず（１１１）面である上り斜面が現れ、続い
て平坦面と下り斜面とが順に現れる。
ける膜厚を約０．９μｍ程度とすると、ｎ-InP電流ブロ
ック層２８においては、第１のｐ型クラッド層２４に最
も近い一端を境にしてその底面は前述したようにp-InP
埋込層２７との境界面である（１１１）面が活性層２４
よりも下に延在し、その上面はその一端から遠ざかるに
つれて、まず（１１１）面である上り斜面が現れ、続い
て平坦面と下り斜面とが順に現れる。
【００６１】そのようなn-InP 電流ブロック層２８の成
長を終え、マスク２５を除去した後に、３回目の結晶成
長工程に移る。
長を終え、マスク２５を除去した後に、３回目の結晶成
長工程に移る。
【００６２】３回目のＭＯＶＰＥ結晶成長では、図５
(c) に示すように、n-電流ブロック層２８及び第１のp-
InP クラッド層２４の上に膜厚約１．５μｍのp-InP よ
りなる第２のｐ型クラッド層２９を形成し、さらに、第
２のｐ型クラッド層２９の上に膜厚０．２μｍのp-InGa
AsP よりなる中間層３０と膜厚０．５μｍのｐ+ 型InGa
Asよりなるコンタクト層３１を形成する。
(c) に示すように、n-電流ブロック層２８及び第１のp-
InP クラッド層２４の上に膜厚約１．５μｍのp-InP よ
りなる第２のｐ型クラッド層２９を形成し、さらに、第
２のｐ型クラッド層２９の上に膜厚０．２μｍのp-InGa
AsP よりなる中間層３０と膜厚０．５μｍのｐ+ 型InGa
Asよりなるコンタクト層３１を形成する。
【００６３】次に、図６に示すように、コンタクト層３
０の上にTi／Pt／Auよりなるｐ側電極３２を形成した後
に、n-InP 基板２１の下面にAuGe／Auよりなるｎ側電極
３３を形成する。
０の上にTi／Pt／Auよりなるｐ側電極３２を形成した後
に、n-InP 基板２１の下面にAuGe／Auよりなるｎ側電極
３３を形成する。
【００６４】なお、以上述べた膜厚は、特に説明しない
限り平坦な領域での値である。
限り平坦な領域での値である。
【００６５】これにより半導体レーザの基本的な構造が
完了する。
完了する。
【００６６】以上のような半導体レーザでは、n-InP 電
流ブロック層２８のメサ部２６に近い面が水平面に対し
て５５度の角度になっているので、n-InP 電流ブロック
層２８が活性層に０．２μｍ以下の距離で近づいてい
る。
流ブロック層２８のメサ部２６に近い面が水平面に対し
て５５度の角度になっているので、n-InP 電流ブロック
層２８が活性層に０．２μｍ以下の距離で近づいてい
る。
【００６７】したがって、第１及び第２のp-InP クラッ
ド層２４，２９とp-InP 埋込層２７が繋がっている領域
が従来に比べて狭くなり、その領域を通る漏れ電流が小
さくなる。
ド層２４，２９とp-InP 埋込層２７が繋がっている領域
が従来に比べて狭くなり、その領域を通る漏れ電流が小
さくなる。
【００６８】また、p-InP 埋込層２７のうち活性層２３
の近傍に現れる（１１１）面を活性層２３よりも下まで
延びるように、埋込層２７の成長条件などを設定したの
で、メサ部２６の高さが製造上の誤差によって少し変わ
っても活性層２４の両側方に必ず（１１１）面が位置す
ることになる。
の近傍に現れる（１１１）面を活性層２３よりも下まで
延びるように、埋込層２７の成長条件などを設定したの
で、メサ部２６の高さが製造上の誤差によって少し変わ
っても活性層２４の両側方に必ず（１１１）面が位置す
ることになる。
【００６９】このため、n-InP 電流ブロック層２８と活
性層２３の距離は、活性層２３からメサ部２６（即ち、
第１のｐ型クラッド層２４）の頂面までの距離でほぼ決
定され、活性層２３とn-InP 電流ブロック層２８との距
離の製造上の誤差は、メサ部２６の側面の角度のズレに
のみに依存することになる。したがって、漏れ電流が通
る領域の最短の幅、即ち活性層２３と電流ブロック層２
８の間隙の最短距離は膜の成長条件やメサ部２６の高さ
の製造上のズレに依存しなくなり、漏れ電流の大きさを
安定に低減させることができ、高温時、高出力時におけ
る電流−光出力特性を均一にすることができ、かつ再現
性を向上することができる。
性層２３の距離は、活性層２３からメサ部２６（即ち、
第１のｐ型クラッド層２４）の頂面までの距離でほぼ決
定され、活性層２３とn-InP 電流ブロック層２８との距
離の製造上の誤差は、メサ部２６の側面の角度のズレに
のみに依存することになる。したがって、漏れ電流が通
る領域の最短の幅、即ち活性層２３と電流ブロック層２
８の間隙の最短距離は膜の成長条件やメサ部２６の高さ
の製造上のズレに依存しなくなり、漏れ電流の大きさを
安定に低減させることができ、高温時、高出力時におけ
る電流−光出力特性を均一にすることができ、かつ再現
性を向上することができる。
【００７０】また、本例では、n-InP 電流ブロック層２
８の上側の（１１１）面が約５５度の角度で傾いてその
（１１１）面の最上部がメサ部２６よりも高くなってい
る。このように、メサ部２６の両側にある電流ブロック
層２８の上部を活性層２３に向けて狭くなるようなテー
パ形状にすると、活性層２３の近傍で電流ブロック層２
８の膜厚が急激に厚くなることで効果的に注入電流を活
性層２３上部に集めることができる。
８の上側の（１１１）面が約５５度の角度で傾いてその
（１１１）面の最上部がメサ部２６よりも高くなってい
る。このように、メサ部２６の両側にある電流ブロック
層２８の上部を活性層２３に向けて狭くなるようなテー
パ形状にすると、活性層２３の近傍で電流ブロック層２
８の膜厚が急激に厚くなることで効果的に注入電流を活
性層２３上部に集めることができる。
【００７１】しかし、その電流ブロック層２８の上部を
必ずしもメサ部２６の両側で盛り上げる必要はない。
必ずしもメサ部２６の両側で盛り上げる必要はない。
【００７２】また、上述したように、メサ部２６の側面
を約８３度と非常に垂直に近い形状にしているので、活
性層２３の下方のn-InP 層（n-InP バッファ層２２、n-
InP基板２１）とn-InP 電流ブロック層２８との距離が
下方に向けてどんどん広がっていく構造になっている。
このため、p-InP クラッド層２４，２９、n-InP 電流ブ
ロック層２８、p-InP 埋込層２７、メサ部２６下部のn-
InP 層（n-InP バッファ層２２、n-InP 基板２１）から
なるｐｎｐｎサイリスタがターンオンしにくくなってい
る。
を約８３度と非常に垂直に近い形状にしているので、活
性層２３の下方のn-InP 層（n-InP バッファ層２２、n-
InP基板２１）とn-InP 電流ブロック層２８との距離が
下方に向けてどんどん広がっていく構造になっている。
このため、p-InP クラッド層２４，２９、n-InP 電流ブ
ロック層２８、p-InP 埋込層２７、メサ部２６下部のn-
InP 層（n-InP バッファ層２２、n-InP 基板２１）から
なるｐｎｐｎサイリスタがターンオンしにくくなってい
る。
【００７３】したがって、上述したような活性層２３と
電流ブロック層２８との最短距離の制御についてのみ考
えると、活性層２３よりも下側の部分がウェットエッチ
ングで形成されるようななだらかな裾広がりの形状でも
その最短距離の制御が可能である。しかし、サイリスタ
の電流ブロック特性の観点からは、本例のように、ドラ
イエッチングで形成されるような垂直に近い側面を有す
る形状のメサ部２６が好ましいといえる。
電流ブロック層２８との最短距離の制御についてのみ考
えると、活性層２３よりも下側の部分がウェットエッチ
ングで形成されるようななだらかな裾広がりの形状でも
その最短距離の制御が可能である。しかし、サイリスタ
の電流ブロック特性の観点からは、本例のように、ドラ
イエッチングで形成されるような垂直に近い側面を有す
る形状のメサ部２６が好ましいといえる。
【００７４】第２例 本例では、メサ部２６の高さを２．５μｍ程度と高めに
設定することでp-InP埋込層２７の成長が終わった段階
で、表面にメサとほぼ平行になるp-InP 面が埋込層２７
に残っているような構造としたことに特徴がある。即
ち、本例では、図３(c) に示すような段階でp-InP 埋込
層の成長を停止させている。
設定することでp-InP埋込層２７の成長が終わった段階
で、表面にメサとほぼ平行になるp-InP 面が埋込層２７
に残っているような構造としたことに特徴がある。即
ち、本例では、図３(c) に示すような段階でp-InP 埋込
層の成長を停止させている。
【００７５】そのようなp-InP 埋込層２７を形成した後
には、第１例と同様に、p-InP 埋込層２７の上にn-InP
電流ブロック層２８を形成し、さらにマスク２５を除去
した後に、n-InP 電流ブロック層２８及び第１のp-InP
クラッド層２４の上に第２のｐ型クラッド層２９、p-In
GaAsP 中間層３０とｐ+ 型InGaAsよりなるコンタクト層
３１をＭＯＶＰＥ法によって形成する。その後に、ｐ側
電極３２とｎ側電極３３を形成することにより、図７に
示す構造の半導体レーザが得られる。
には、第１例と同様に、p-InP 埋込層２７の上にn-InP
電流ブロック層２８を形成し、さらにマスク２５を除去
した後に、n-InP 電流ブロック層２８及び第１のp-InP
クラッド層２４の上に第２のｐ型クラッド層２９、p-In
GaAsP 中間層３０とｐ+ 型InGaAsよりなるコンタクト層
３１をＭＯＶＰＥ法によって形成する。その後に、ｐ側
電極３２とｎ側電極３３を形成することにより、図７に
示す構造の半導体レーザが得られる。
【００７６】以上のように、p-InP 埋込層２７を成長す
る前にメサ部２６の側面に平行なp-InP 面をp-InP 埋込
層２７の一部に残すように予定しておけば、何らかの条
件の変化でp-InP 埋込層２７の成長速度が少し変化して
も、埋込層２７の（１１１）面上でp-InP が成長しなく
なって、活性層２３上のp-InP の膜厚制御、即ち、ｎ型
電流ブロック層２８と活性層２３との距離の制御がより
確実に容易になる。
る前にメサ部２６の側面に平行なp-InP 面をp-InP 埋込
層２７の一部に残すように予定しておけば、何らかの条
件の変化でp-InP 埋込層２７の成長速度が少し変化して
も、埋込層２７の（１１１）面上でp-InP が成長しなく
なって、活性層２３上のp-InP の膜厚制御、即ち、ｎ型
電流ブロック層２８と活性層２３との距離の制御がより
確実に容易になる。
【００７７】第３例 上記した第１例では、図３(c) と図４(a) の間の状態で
p-InP 埋込層２７の成長を停止し、その後に、n-InP 電
流ブロック層２８を形成した。
p-InP 埋込層２７の成長を停止し、その後に、n-InP 電
流ブロック層２８を形成した。
【００７８】これに対して、本例では図３(b) に近い状
態でp-InP 埋込層２７の成長を停止し、その後に、n-In
P 電流ブロック層等を成長する工程を採用している。
態でp-InP 埋込層２７の成長を停止し、その後に、n-In
P 電流ブロック層等を成長する工程を採用している。
【００７９】即ち、図８(a) に示すように、成長を終え
た埋込層２７の表面形状は、メサ部２６の頂面の縁から
斜め下方に（１１１）面が現れ、さらに活性層２３の両
側方にはメサ部２６の側面とほぼ平行な面が現れ、さら
に活性層２３の下方には３０度傾斜面と（１００）面が
順に現れる状態となっている。この場合、埋込層２７の
上側の面のうち活性層２３とほぼ平行な面は、前記活性
層２３の側面の傾きより大きく基板面に対して垂直な角
度よりも小さい面となる。
た埋込層２７の表面形状は、メサ部２６の頂面の縁から
斜め下方に（１１１）面が現れ、さらに活性層２３の両
側方にはメサ部２６の側面とほぼ平行な面が現れ、さら
に活性層２３の下方には３０度傾斜面と（１００）面が
順に現れる状態となっている。この場合、埋込層２７の
上側の面のうち活性層２３とほぼ平行な面は、前記活性
層２３の側面の傾きより大きく基板面に対して垂直な角
度よりも小さい面となる。
【００８０】この場合、メサ部２６の高さは約２μｍ
で、また、メサ部２６のうちの活性層２３の膜厚は約
０．３μｍ、活性層２３の下端はメサ部２６の底から約
１．３μｍの位置にある。また、p-InP 埋込層２７のう
ち平坦部分での膜厚は０．６μｍであり、（１１１）面
の角度は基板面（水平面）に対して約５５度となってい
る。さらに、メサ部２６を構成している活性層２３の側
面上でのp-InP 埋込層２７の膜厚は約０．２μｍとなっ
ている。
で、また、メサ部２６のうちの活性層２３の膜厚は約
０．３μｍ、活性層２３の下端はメサ部２６の底から約
１．３μｍの位置にある。また、p-InP 埋込層２７のう
ち平坦部分での膜厚は０．６μｍであり、（１１１）面
の角度は基板面（水平面）に対して約５５度となってい
る。さらに、メサ部２６を構成している活性層２３の側
面上でのp-InP 埋込層２７の膜厚は約０．２μｍとなっ
ている。
【００８１】そのような形状のp-InP 埋込層２７を成長
する場合には、以下のような条件が必要となる。
する場合には、以下のような条件が必要となる。
【００８２】まず、メサ部２３は、ドライエッチングを
用いて形成してその側面が基板面に対して垂直に近い形
状になることが望ましい。これは、（２１１）面に近い
面での膜成長がはやく進むことから、ウェットエッチン
グによってメサ部を形成してその側面に図１のような緩
やかな傾斜面が表れていると、p-InP 埋込層２７のうち
メサ部の側面にほぼ平行な面が早く消失してしまうから
である。
用いて形成してその側面が基板面に対して垂直に近い形
状になることが望ましい。これは、（２１１）面に近い
面での膜成長がはやく進むことから、ウェットエッチン
グによってメサ部を形成してその側面に図１のような緩
やかな傾斜面が表れていると、p-InP 埋込層２７のうち
メサ部の側面にほぼ平行な面が早く消失してしまうから
である。
【００８３】また、活性層２３の側面上では膜厚０．２
μｍ程度でしかp-InP 埋込層２７を成長させないため
に、原料ガスだけを使用するという単純な方法では水平
面上（基板面上）でのp-InP 埋込層２７を厚く形成でき
ない。
μｍ程度でしかp-InP 埋込層２７を成長させないため
に、原料ガスだけを使用するという単純な方法では水平
面上（基板面上）でのp-InP 埋込層２７を厚く形成でき
ない。
【００８４】そして、n-InP 基板１上でp-InP 埋込層２
７の平坦部分の膜厚が薄くなってしまうと、メサ部２６
の両側に形成されるｐｎｐｎサイリスタがターンオンし
易くなって漏れ電流が増えてしまう。そこで、本構造の
p-InP 埋込層２７は活性層２３の側面上で０．２μｍの
厚さになり、且つn-InP 基板２１の水平面上で０．６μ
ｍの厚さにするための方法を採用する。
７の平坦部分の膜厚が薄くなってしまうと、メサ部２６
の両側に形成されるｐｎｐｎサイリスタがターンオンし
易くなって漏れ電流が増えてしまう。そこで、本構造の
p-InP 埋込層２７は活性層２３の側面上で０．２μｍの
厚さになり、且つn-InP 基板２１の水平面上で０．６μ
ｍの厚さにするための方法を採用する。
【００８５】その実現方法は、第１例と同様に反応室内
に原料ガスとしてＴＭInとPH3 に加えてCH3Cl を微量
（その分圧が１４mTorr 程度）導入し、メサ部２６の側
面にも水平面にも約０．２μｍのp-InP 層をまず成長し
た後に、引続きCH3Cl の導入量を分圧９２ mTorr程度ま
で増加させて約０．４μｍ厚さのp-InP の成長を行う。
に原料ガスとしてＴＭInとPH3 に加えてCH3Cl を微量
（その分圧が１４mTorr 程度）導入し、メサ部２６の側
面にも水平面にも約０．２μｍのp-InP 層をまず成長し
た後に、引続きCH3Cl の導入量を分圧９２ mTorr程度ま
で増加させて約０．４μｍ厚さのp-InP の成長を行う。
【００８６】埋込層２７を構成するp-InP の成長時にCH
3Cl 流量を増加させていくと、基板面上での成長速度に
対してメサ部２６の側面上の成長速度が急激に低下して
いき、ついにはメサ部２６側面上に殆ど成長せずに、基
板面上でのp-InP の厚さのみが増加する。このような方
法によれば、図８(a) に示すような形状のp-InP 埋込層
２７が得られ、メサ部２６側面のみp-InP 層が薄くなる
ようなｐｎｐｎサイリスタ構造となる。
3Cl 流量を増加させていくと、基板面上での成長速度に
対してメサ部２６の側面上の成長速度が急激に低下して
いき、ついにはメサ部２６側面上に殆ど成長せずに、基
板面上でのp-InP の厚さのみが増加する。このような方
法によれば、図８(a) に示すような形状のp-InP 埋込層
２７が得られ、メサ部２６側面のみp-InP 層が薄くなる
ようなｐｎｐｎサイリスタ構造となる。
【００８７】この場合、p-InP 埋込層２３のうちメサ部
２６側面とほぼ平行な面の下端が活性層２３の下面のほ
ぼ延長上に位置する状態にする。
２６側面とほぼ平行な面の下端が活性層２３の下面のほ
ぼ延長上に位置する状態にする。
【００８８】以上のようなp-InP 埋込層２７を形成した
後に、図８(b) に示すように、メサ部２６の両側のp-In
P 埋込層２７の上にn-InP 電流ブロック層２８ａを成長
する。そのn-InP 電流ブロック層２８ａの底面の形状
は、p-InP 埋込層の上面と同じになる。この場合、n-In
P 電流ブロック層２８ａは、第１例と同じように、その
一端が第１のｐ型クラッド層２４の頂面の縁に接すると
ともに、その一端から斜め上方と斜め下方にそれぞれ
（１１１）面が表れるようにする。
後に、図８(b) に示すように、メサ部２６の両側のp-In
P 埋込層２７の上にn-InP 電流ブロック層２８ａを成長
する。そのn-InP 電流ブロック層２８ａの底面の形状
は、p-InP 埋込層の上面と同じになる。この場合、n-In
P 電流ブロック層２８ａは、第１例と同じように、その
一端が第１のｐ型クラッド層２４の頂面の縁に接すると
ともに、その一端から斜め上方と斜め下方にそれぞれ
（１１１）面が表れるようにする。
【００８９】これにより活性層２３の側面に相対向する
領域でのn-InP 電流ブロック層２８ａが、活性層２３側
面とほぼ平行で０．２μｍ離れた構造となる。
領域でのn-InP 電流ブロック層２８ａが、活性層２３側
面とほぼ平行で０．２μｍ離れた構造となる。
【００９０】このような構造によって、n-InP 電流ブロ
ック層２８ａから狭い領域のp-InP埋込層２７を通して
活性層２３下方のn-InP 層へ流れ込む漏れ電流が低減す
る。
ック層２８ａから狭い領域のp-InP埋込層２７を通して
活性層２３下方のn-InP 層へ流れ込む漏れ電流が低減す
る。
【００９１】そのようなn-InP 電流ブロック層２８ａの
成長を終え、マスク２５を除去した後に、３回目の結晶
成長工程に移る。
成長を終え、マスク２５を除去した後に、３回目の結晶
成長工程に移る。
【００９２】３回目の結晶成長では、図８(c) に示すよ
うに、n-電流ブロック層２８ａ及び第１のp-InP クラッ
ド層２４の上に膜厚約１．５μｍの第２のp-InP クラッ
ド層２９ａを形成し、さらに、第２のp-InP クラッド層
２９ａの上に膜厚０．２μｍのp-InGaAsP よりなる中間
層３０と膜厚０．５μｍのｐ+ 型InGaAsよりなるコンタ
クト層３１をＭＯＶＰＥ法によって形成する。
うに、n-電流ブロック層２８ａ及び第１のp-InP クラッ
ド層２４の上に膜厚約１．５μｍの第２のp-InP クラッ
ド層２９ａを形成し、さらに、第２のp-InP クラッド層
２９ａの上に膜厚０．２μｍのp-InGaAsP よりなる中間
層３０と膜厚０．５μｍのｐ+ 型InGaAsよりなるコンタ
クト層３１をＭＯＶＰＥ法によって形成する。
【００９３】次に、図９に示すように、コンタクト層３
１の上にTi／Pt／Auよりなるｐ側電極３２を形成した後
に、n-InP 基板２１の下面にAuGe／Auよりなるｎ側電極
３３を形成する。
１の上にTi／Pt／Auよりなるｐ側電極３２を形成した後
に、n-InP 基板２１の下面にAuGe／Auよりなるｎ側電極
３３を形成する。
【００９４】これにより半導体レーザの基本的な構造が
完了する。
完了する。
【００９５】以上のような半導体レーザでは、活性層２
３の両側方にあるp-InP 埋込層２７の表面の一部がメサ
部２６（活性層２３）の側面にほぼ平行になる構造を有
している。
３の両側方にあるp-InP 埋込層２７の表面の一部がメサ
部２６（活性層２３）の側面にほぼ平行になる構造を有
している。
【００９６】したがって、この構造では活性層２３と電
流ブロック層２８ａとの距離が最も短い部分は、図５の
ように活性層２３の側面内の一点ではなくて、活性層２
３の側面の全領域で最短となるので、漏れ電流を低減す
る効果は第１例の半導体レーザよりも大きくなり、高温
時、高出力時における電流−光出力特性が均一となる。
但し、第１例と異なり、n-InP 電流ブロック層２８ａ
と活性層２３との距離は自動的に決まらず、p-InP 埋込
層２７の成長膜厚によって制御している。
流ブロック層２８ａとの距離が最も短い部分は、図５の
ように活性層２３の側面内の一点ではなくて、活性層２
３の側面の全領域で最短となるので、漏れ電流を低減す
る効果は第１例の半導体レーザよりも大きくなり、高温
時、高出力時における電流−光出力特性が均一となる。
但し、第１例と異なり、n-InP 電流ブロック層２８ａ
と活性層２３との距離は自動的に決まらず、p-InP 埋込
層２７の成長膜厚によって制御している。
【００９７】しかしながら、p-InP 埋込層２７の成長前
に形成されているある特定面上での成長速度の制御性
は、従来例のような面方位による成長速度の違いの結
果、成長中に新たに表れる面の位置制御に比べて格段に
優れている。
に形成されているある特定面上での成長速度の制御性
は、従来例のような面方位による成長速度の違いの結
果、成長中に新たに表れる面の位置制御に比べて格段に
優れている。
【００９８】即ち、メサ部２６の側面はp-InP 埋込層２
７の形成前に決定され、その側面上での膜成長の制御
は、完全に平坦な基板面の上での膜の成長の制御に比べ
て劣るものの、０．０１μｍ程度の制御性を有してい
て、従来に比べて膜厚の均一性が顕著に向上している。
７の形成前に決定され、その側面上での膜成長の制御
は、完全に平坦な基板面の上での膜の成長の制御に比べ
て劣るものの、０．０１μｍ程度の制御性を有してい
て、従来に比べて膜厚の均一性が顕著に向上している。
【００９９】また、本例においては、p-InP 埋込層２７
の成長速度のメサ角依存性は、数度程度の範囲では殆ど
なく、しかも、メサ角度の多少のゆらぎは埋込層２７の
成長により吸収される。
の成長速度のメサ角依存性は、数度程度の範囲では殆ど
なく、しかも、メサ角度の多少のゆらぎは埋込層２７の
成長により吸収される。
【０１００】以上の３つの例ではファブリペロー型の半
導体レーザで説明を行ったが、本発明は回折格子を有す
るＤＦＢレーザやＤＢＲレーザ、テーパ導波路を集積し
た狭放射角レーザ、また半導体光アンプ等同様な埋め込
み構造の光素子にも適用できることは当然である。
導体レーザで説明を行ったが、本発明は回折格子を有す
るＤＦＢレーザやＤＢＲレーザ、テーパ導波路を集積し
た狭放射角レーザ、また半導体光アンプ等同様な埋め込
み構造の光素子にも適用できることは当然である。
【０１０１】
【発明の効果】以上述べたように本発明によれば、メサ
状の第１クラッド層の上に形成された活性層の側面の角
度を第１クラッド層の上面に対して７０〜９０度の範囲
内に設定するとともに、その側面の上方への延長上に電
流ブロック層の一端を接触させ、さらに、その一端から
活性層の下側に延びる電流ブロック層の面の角度を実質
的に５５度傾けるようにしている。したがって、活性層
の両側に存在する埋込層が狭くなるので、活性層の上側
に存在する第２クラッド層から埋込層に流れるリーク電
流の通過領域が狭くなっててリーク電流を低減すること
ができ、高温時、高出力時における電流−光出力特性を
均一にすることができる。
状の第１クラッド層の上に形成された活性層の側面の角
度を第１クラッド層の上面に対して７０〜９０度の範囲
内に設定するとともに、その側面の上方への延長上に電
流ブロック層の一端を接触させ、さらに、その一端から
活性層の下側に延びる電流ブロック層の面の角度を実質
的に５５度傾けるようにしている。したがって、活性層
の両側に存在する埋込層が狭くなるので、活性層の上側
に存在する第２クラッド層から埋込層に流れるリーク電
流の通過領域が狭くなっててリーク電流を低減すること
ができ、高温時、高出力時における電流−光出力特性を
均一にすることができる。
【０１０２】また、別な発明によれば、メサ状の第１ク
ラッド層の上に形成された活性層の側面の角度を第１ク
ラッド層の上面に対して７０〜９０度の範囲内に設定す
るとともに、その側面の上方への延長上に電流ブロック
層の一端を接触させ、さらに、その一端から下側に延び
る電流ブロック層の面の角度を実質的に５５度傾け、さ
らに活性層の両側では活性層の側面の角度よりも大きく
て９０度よりも小さくしている。したがって、活性層と
電流ブロック層との距離が活性層の両側面全体に沿って
最短となるので、それらの間にある埋込層の領域が狭く
なって、その領域を通るリーク電流をさらに低減するこ
とができる。
ラッド層の上に形成された活性層の側面の角度を第１ク
ラッド層の上面に対して７０〜９０度の範囲内に設定す
るとともに、その側面の上方への延長上に電流ブロック
層の一端を接触させ、さらに、その一端から下側に延び
る電流ブロック層の面の角度を実質的に５５度傾け、さ
らに活性層の両側では活性層の側面の角度よりも大きく
て９０度よりも小さくしている。したがって、活性層と
電流ブロック層との距離が活性層の両側面全体に沿って
最短となるので、それらの間にある埋込層の領域が狭く
なって、その領域を通るリーク電流をさらに低減するこ
とができる。
【図１】図１は、従来の半導体レーザを示す断面図であ
る。
る。
【図２】図２(a),(b) は、本発明の実施形態の半導体レ
ーザに用いる埋込層の成長過程による構造上の相違を示
す断面図（その１）である。
ーザに用いる埋込層の成長過程による構造上の相違を示
す断面図（その１）である。
【図３】図３(a) 〜図３(c) は、本発明の実施形態の半
導体レーザに用いる埋込層の成長過程による構造上の相
違を示す断面図（その２）である。
導体レーザに用いる埋込層の成長過程による構造上の相
違を示す断面図（その２）である。
【図４】図４(a),(b) は、本発明の実施形態の半導体レ
ーザに用いる埋込層の成長過程による構造上の相違を示
す断面図（その３）である。
ーザに用いる埋込層の成長過程による構造上の相違を示
す断面図（その３）である。
【図５】図５(a) 〜図５(c) は、本発明の実施形態に係
る半導体レーザの第１例の製造工程を示す断面図であ
る。
る半導体レーザの第１例の製造工程を示す断面図であ
る。
【図６】図６は、本発明の実施形態に係る半導体レーザ
の第１例を示す断面図である。
の第１例を示す断面図である。
【図７】図７は、本発明の実施形態に係る半導体レーザ
の第２例を示す断面図である。
の第２例を示す断面図である。
【図８】図８(a) 〜図８(c) は、本発明の実施形態に係
る半導体レーザの第３例の製造工程を示す断面図であ
る。
る半導体レーザの第３例の製造工程を示す断面図であ
る。
【図９】図９は、本発明の実施形態に係る半導体レーザ
の第３例を示す断面図である。
の第３例を示す断面図である。
２１…n-InP 基板、２２…n-InP バッファ層、２３…活
性層、２４…p-InP 第１のｐ型クラッド層、２５…マス
ク、２６…メサ部、２７…埋込層、２８，２８ａ…n-In
P 電流ブロック層、２９，２９ａ…p-InP 第２のｐ型ク
ラッド層、３１…コンタクト層。
性層、２４…p-InP 第１のｐ型クラッド層、２５…マス
ク、２６…メサ部、２７…埋込層、２８，２８ａ…n-In
P 電流ブロック層、２９，２９ａ…p-InP 第２のｐ型ク
ラッド層、３１…コンタクト層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小路 元 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 渡辺 孝幸 山梨県中巨摩郡昭和町大字紙漉阿原1000番 地 富士通カンタムデバイス株式会社内 (72)発明者 藤井 卓也 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 小林 宏彦 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5F073 AA22 AA74 BA02 CA12 DA05 DA25 EA23
Claims (13)
- 【請求項１】第１導電型不純物を含む化合物半導体より
なりメサ形状の突起を有する第１クラッド層と、 前記突起の上にストライプ状に形成され、かつ前記第１
クラッド層の上面に対して７０度以上且つ９０度以下の
角度で傾斜する側面を有する活性層と、 前記突起の両側に形成されて前記第１導電型不純物と異
なる第２導電型不純物を含む埋込層と、 前記活性層の側面を上側に延長させた仮想面に接する一
端部を有し、さらに該一端部から下側に延び且つ前記第
１クラッド層の前記上面に対してほぼ５５度の角度で傾
斜する第１の面を有して前記埋込層の上に形成された第
１導電型不純物を含有する電流ブロック層と、 前記電流ブロック層と前記活性層の上に形成されて第２
導電型不純物を含む第２クラッド層とを有することを特
徴とする半導体レーザ。 - 【請求項２】前記電流ブロック層の下面は、前記第１の
面の他に、前記活性層よりも下側において前記５５度よ
りも大きな角度をもつ第２の面と、該第２の面の下側で
前記５５度よりも小さな角度を持つ第３の面と、該第３
の面の下端から水平に延びる第４の面とを有することを
特徴とする請求項１記載の半導体レーザ。 - 【請求項３】前記第１クラッド層の前記突起の側面と前
記埋込層との界面は前記電流ブロック層の最も低い位置
よりもさらに下まで７０度以上９０度以下の角度で延び
ていることを特徴とする請求項１又は２記載の半導体レ
ーザ。 - 【請求項４】第１導電型不純物を含む化合物半導体より
なりメサ形状の突起を有する第１クラッド層と、 前記突起の上にストライプ状に形成され、かつ前記第１
クラッド層の上面に対して７０度以上且つ９０度以下の
角度で傾斜する側面を有する活性層と、 前記突起の両側に形成された前記第１導電型不純物と異
なる第２導電型不純物を含む埋込層と、 前記活性層の側面を上側に延長させた仮想面に一端が接
し、さらに該一端から下方に向けて前記第１クラッド層
の前記上面に対してほぼ５５度の角度で傾斜する第１の
面と、前記活性層の側方において前記活性層の側面の角
度よりも大きく前記第１クラッド層の前記上面に対して
垂直の角度よりも小さく傾斜する第２の面とを有して前
記埋込層の上に形成された第１導電型不純物を含有する
電流ブロック層と、 前記電流ブロック層と前記活性層の上に形成された第２
導電型不純物を含む第２クラッド層とを有することを特
徴とする半導体レーザ。 - 【請求項５】前記電流ブロック層の前記第２の面は前記
活性層の下面と等しいかそれよりも下方に延び、 さらに、前記第２の面の下端からは前記突起から離れる
方向に延びる第３の面を有することを特徴とする請求項
４記載の半導体レーザ。 - 【請求項６】前記活性層と前記電流ブロック層の最短距
離は０．１〜０．３μｍの範囲内にあることを特徴とす
る請求項１乃至請求項５のいずれかに記載の半導体レー
ザ。 - 【請求項７】前記電流ブロック層の前記一端から上方に
は、前記活性層の側方に広がって前記基板の面に対して
ほぼ５５度の角度で傾斜する面を有することを特徴とす
る請求項１乃至請求項６のいずれかに記載の半導体レー
ザ。 - 【請求項８】第１導電型不純物を含む第１クラッド層の
上に活性層と前記第１導電型不純物と異なる第２導電型
不純物を含む第２クラッド層の下側層を形成する工程
と、 前記第２クラッド層の前記下側層の上にストライプ形状
のマスクを形成する工程と、 前記マスクに覆われない部分の前記第２クラッド層の下
側層から前記第１クラッド層の上部までをドライエッチ
ングして平面ストライプ状のメサ部を形成する工程と、 前記メサ部の頂面の縁から活性層よりも下に広がって延
びる（１１１）面を有し、かつ第２導電型不純物を含む
埋込層を前記メサ部の側方に形成する工程と、 前記埋込層の上に第１導電型不純物を含む電流ブロック
層を形成する工程と、 前記マスクを除去した後に、前記第２クラッド層の前記
下側層と前記電流ブロック層の上に前記第２クラッド層
の上側層を形成する工程とを有することを特徴とする半
導体レーザの製造方法。 - 【請求項９】第１導電型不純物を含む第１クラッド層の
上に活性層と第２導電型不純物を含む第２クラッド層の
下側層を形成する工程と、 前記第２クラッド層の前記下側層の上にストライプ形状
のマスクを形成する工程と、 前記マスクに覆われない部分の前記第２クラッド層の下
側層から前記第１クラッド層の上部までをドライエッチ
ングして平面ストライプ状のメサ部を形成する工程と、 前記メサ部の頂面の縁から下に広がって（１１１）面で
ある第１の面と、該第１の面の下方且つ前記活性層の両
側方において前記活性層の側面の角度と前記第１クラッ
ド層の上面に対して垂直な角度の間の角度に傾斜した第
２の面を有し、かつ第２導電型不純物を含む埋込層を前
記メサ部の両側方に形成する工程と、前記埋込層の上に
第１導電型不純物を含む電流ブロック層を形成する工程
と、前記マスクを除去した後に、前記第２クラッド層の
前記下側層と前記電流ブロック層の上に前記第２クラッ
ド層の上層部を形成する工程とを有することを特徴とす
る半導体レーザの製造方法。 - 【請求項１０】前記埋込層は、前記活性層の両側面上で
所定膜厚を形成した後に、さらに該両側面上での成長速
度を実質的に零として前記活性層よりも下側でのみ成長
が局所定に進む成長過程を経て形成されることを特徴と
する請求項９記載の半導体レーザの製造方法。 - 【請求項１１】前記埋込層の前記成長過程において、塩
化メチルを含むガスを用い、該塩化メチルガスのの流量
を増やすことによって前記活性層の前記両側面上での成
長速度を実質的に零に変化させて前記活性層よりも下側
でのみ成長を局所的に進ませていることを特徴とする請
求項１０記載の半導体レーザの製造方法。 - 【請求項１２】前記埋込層は、原料ガスとともに塩素含
有ガスを用いながら成長されることを特徴とする請求項
８又は請求項９記載の半導体レーザの製造方法。 - 【請求項１３】前記塩素含有ガスは、塩化メチルガスで
あることを特徴とする請求項１２記載の半導体レーザの
製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34684298A JP3907854B2 (ja) | 1998-12-07 | 1998-12-07 | 半導体レーザ及びその製造方法 |
| DE19958275A DE19958275B4 (de) | 1998-12-07 | 1999-12-03 | Halbleiterlaser und Verfahren zur Herstellung desselben |
| US09/453,546 US6512783B1 (en) | 1998-12-07 | 1999-12-03 | Semiconductor laser and method of manufacturing the same |
| FR9915389A FR2786939B1 (fr) | 1998-12-07 | 1999-12-07 | Laser a semi-conducteur et son procede de fabrication |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34684298A JP3907854B2 (ja) | 1998-12-07 | 1998-12-07 | 半導体レーザ及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006194563A Division JP4040663B2 (ja) | 2006-07-14 | 2006-07-14 | 半導体レーザ及びその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000174389A true JP2000174389A (ja) | 2000-06-23 |
| JP2000174389A5 JP2000174389A5 (ja) | 2005-10-27 |
| JP3907854B2 JP3907854B2 (ja) | 2007-04-18 |
Family
ID=18386183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34684298A Expired - Fee Related JP3907854B2 (ja) | 1998-12-07 | 1998-12-07 | 半導体レーザ及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6512783B1 (ja) |
| JP (1) | JP3907854B2 (ja) |
| DE (1) | DE19958275B4 (ja) |
| FR (1) | FR2786939B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002057142A (ja) * | 2000-08-08 | 2002-02-22 | Fujitsu Ltd | 化合物半導体装置の製造方法 |
| US8798110B2 (en) | 2010-04-27 | 2014-08-05 | Sumitomo Electric Device Innovations, Inc. | Optical semiconductor device and method of manufacturing optical semiconductor device |
| JP2017108010A (ja) * | 2015-12-10 | 2017-06-15 | 住友電気工業株式会社 | 量子カスケード半導体レーザを作製する方法、量子カスケード半導体レーザ |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3765987B2 (ja) * | 2001-02-15 | 2006-04-12 | ユーディナデバイス株式会社 | 半導体装置の製造方法 |
| JP3718129B2 (ja) * | 2001-02-28 | 2005-11-16 | アンリツ株式会社 | 半導体レーザ及びその製造方法 |
| US7333733B2 (en) * | 2002-10-25 | 2008-02-19 | The University Of Connecticut | Optoelectronic clock generator producing high frequency optoelectronic pulse trains with variable frequency and variable duty cycle and low jitter |
| JP2006511943A (ja) * | 2002-12-20 | 2006-04-06 | クリー インコーポレイテッド | 半導体デバイスの作製方法及び半導体デバイス |
| US7345309B2 (en) * | 2004-08-31 | 2008-03-18 | Lockheed Martin Corporation | SiC metal semiconductor field-effect transistor |
| JP2007049007A (ja) * | 2005-08-11 | 2007-02-22 | Mitsubishi Electric Corp | 半導体レーザ素子およびその製造方法 |
| US7393054B2 (en) * | 2005-11-17 | 2008-07-01 | Lear Corporation | Self adjusting seatback system |
| JP5660940B2 (ja) * | 2010-04-27 | 2015-01-28 | 住友電工デバイス・イノベーション株式会社 | 光半導体装置の製造方法 |
| JP2012248812A (ja) * | 2011-05-31 | 2012-12-13 | Sumitomo Electric Ind Ltd | 半導体光集積素子の製造方法 |
| JP6897928B2 (ja) * | 2016-01-14 | 2021-07-07 | 住友電工デバイス・イノベーション株式会社 | 光半導体素子の製造方法および光半導体素子 |
| CN109510062A (zh) * | 2018-12-28 | 2019-03-22 | 全磊光电股份有限公司 | 掩埋dfb激光器及其制备方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4841536A (en) * | 1985-04-12 | 1989-06-20 | Hitachi, Ltd. | Semiconductor laser devices |
| US5260230A (en) * | 1991-07-12 | 1993-11-09 | Nippon Telegraph And Telephone Corporation | Method of manufacturing buried heterostructure semiconductor laser |
| JP3034688B2 (ja) | 1992-04-27 | 2000-04-17 | 株式会社日立製作所 | 半導体装置 |
| JP2823476B2 (ja) * | 1992-05-14 | 1998-11-11 | 三菱電機株式会社 | 半導体レーザおよびその製造方法 |
| US5441912A (en) * | 1993-07-28 | 1995-08-15 | The Furukawa Electric Co., Ltd. | Method of manufacturing a laser diode |
| JP3729210B2 (ja) | 1994-07-26 | 2005-12-21 | 富士通株式会社 | 半導体装置の製造方法 |
| KR0146714B1 (ko) * | 1994-08-08 | 1998-11-02 | 양승택 | 평면 매립형 레이저 다이오드의 제조방법 |
| JP3421140B2 (ja) | 1994-08-23 | 2003-06-30 | 三菱電機株式会社 | 半導体レーザ装置の製造方法，および半導体レーザ装置 |
| US5764842A (en) * | 1995-03-23 | 1998-06-09 | Hitachi, Ltd. | Semiconductor guided-wave optical device and method of fabricating thereof |
| JPH09237940A (ja) * | 1995-12-28 | 1997-09-09 | Mitsubishi Electric Corp | 半導体装置，及びその製造方法 |
-
1998
- 1998-12-07 JP JP34684298A patent/JP3907854B2/ja not_active Expired - Fee Related
-
1999
- 1999-12-03 US US09/453,546 patent/US6512783B1/en not_active Expired - Lifetime
- 1999-12-03 DE DE19958275A patent/DE19958275B4/de not_active Expired - Fee Related
- 1999-12-07 FR FR9915389A patent/FR2786939B1/fr not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002057142A (ja) * | 2000-08-08 | 2002-02-22 | Fujitsu Ltd | 化合物半導体装置の製造方法 |
| US8798110B2 (en) | 2010-04-27 | 2014-08-05 | Sumitomo Electric Device Innovations, Inc. | Optical semiconductor device and method of manufacturing optical semiconductor device |
| US9031111B2 (en) | 2010-04-27 | 2015-05-12 | Sumitomo Electric Device Innovations, Inc. | Optical semiconductor device and method of manufacturing optical semiconductor device |
| JP2017108010A (ja) * | 2015-12-10 | 2017-06-15 | 住友電気工業株式会社 | 量子カスケード半導体レーザを作製する方法、量子カスケード半導体レーザ |
Also Published As
| Publication number | Publication date |
|---|---|
| US6512783B1 (en) | 2003-01-28 |
| JP3907854B2 (ja) | 2007-04-18 |
| FR2786939B1 (fr) | 2006-12-01 |
| DE19958275B4 (de) | 2007-12-20 |
| DE19958275A1 (de) | 2000-09-28 |
| FR2786939A1 (fr) | 2000-06-09 |
| US20030012240A1 (en) | 2003-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2547001B2 (ja) | 半導体構造の製造方法 | |
| US5504768A (en) | Semiconductor laser device and method for manufacturing the same | |
| CA2072632A1 (en) | Structure and method for fabricating indium phosphide/indium gallium arsenide phosphide buried heterostructure semiconductor lasers | |
| GB2267602A (en) | Method of making semiconductor laser | |
| JP3907854B2 (ja) | 半導体レーザ及びその製造方法 | |
| US5260230A (en) | Method of manufacturing buried heterostructure semiconductor laser | |
| US4870468A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| US6556605B1 (en) | Method and device for preventing zinc/iron interaction in a semiconductor laser | |
| JP2000174389A5 (ja) | ||
| EP0473443B1 (en) | Buried-stripe type semiconductor laser device | |
| JP4128790B2 (ja) | リッジ導波路型分布帰還レーザの製造方法 | |
| JP2998629B2 (ja) | 光半導体装置とその製造方法 | |
| US20010026672A1 (en) | Waveguide optical device and method of fabricating the same | |
| JP2002198616A (ja) | 半導体装置の製造方法および光導波路の製造方法 | |
| US5222091A (en) | Structure for indium phosphide/indium gallium arsenide phosphide buried heterostructure semiconductor | |
| JP4040663B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP2003526931A (ja) | 埋め込み型メサ半導体デバイス | |
| JPH05299764A (ja) | 半導体レーザの製造方法 | |
| JPH0945999A (ja) | 半導体デバイス及びその製造方法 | |
| JP3038424B2 (ja) | 埋め込み構造半導体レーザとその製造方法 | |
| JPH0834336B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JP2000174388A (ja) | 半導体レーザその製造方法 | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JP2932690B2 (ja) | 光半導体素子の製造方法 | |
| KR100366041B1 (ko) | 반도체레이저다이오드및그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050711 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050711 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070117 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140126 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |