JP2000174389A5

JP2000174389A5 -

Info

Publication number: JP2000174389A5
Application number: JP1998346842A
Authority: JP
Filing date: 1998-12-07
Publication date: 2005-10-27
Anticipated expiration: 2018-12-07

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体レーザ及びその製造方法に関し、より詳しくは、光ファイバ通信に用いられる埋込構造を有する半導体レーザ及びその製造方法に関する。

上記した半導体レーザにおいて、図７に例示するように、前記電流ブロック層２８の下面は、前記第１の面の他に、前記活性層２３よりも下側において前記５５度よりも大きな角度をもつ第２の面と、該第２の面の下側で前記５５度よりも小さな角度を持つ第３の面と、該第３の面の下端から水平に延びる第４の面とを有することを特徴とする。

また、上記した半導体レーザの製造方法において、前記埋込層２７は、前記活性層２３の両側面上で所定膜厚が形成された後に、さらに該両側面上での成長速度を実質的に零として前記活性層よりも下側でのみ成長が局所的に進む成長過程を経て形成されることを特徴とする。この場合、前記埋込層の成長過程では塩化メチルを含むガスを用い、該塩化メチルガスの流量を増やすことによって前記活性層の前記両側面上での成長速度を実質的に零に変化させて前記活性層よりも下側でのみ成長を局所的に進ませるといった方法がある。
（６）上記した（４）又は（５）の半導体レーザの製造方法において、前記埋込層２７は、原料ガスとともに塩素含有ガスを用いながら成長されることを特徴とする。この場合の塩素含有ガスとしては、塩化メチルガスなどがある。

まず、図２(a) に示すように、ＭＯＶＰＥ法によって、n-InP 基板２１の（１００）面上に膜厚３００〜１０００nmのｎ型バッファ層（ｎ型クラッド層）２２、膜厚２００〜３００nmのアンドープInGaAsP よりなるＭＱＷ（multi-quantum well）活性層２３、膜厚２５０〜７００nmのp-InP よりなる第１のｐ型クラッド層２４を順に形成する。

以上のような１回目の膜の成長を終えた後に、第１のｐ型クラッド層２４上に誘電体膜、例えばSiO₂膜をＣＶＤ法によって約０．３μｍの厚さに形成する。そしてその誘電体膜をフォトリソグラフィー法によって＜０１１＞方向に細長く延びる幅１．５μｍ程度のストライプ形状にパターニングしてこれをマスク２５として使用する。

次に、図２(b) に示すように、マスク２５に覆われない部分のp-InP クラッド層２４からn-InP 基板２１の上部までを２〜３μｍ程度の深さまでエッチングすることによって、マスク２５の下に断面がメサ状であり平面がストライプ状の突起であるメサ部２６を形成する。そのエッチングは、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）法によって行なわれ、エタン系のガス、例えばC₂H₆とO₂とH₂の混合ガスを使用する。

その場合、活性層２４の側面の下端でのｐ-InP埋込層２７の膜厚は約０．４μｍとなり、活性層２４の上端からｎ-InP電流ブロック層２８までの最短距離は約０．１９μｍとなる。ただし、最短距離は０．１〜０．３μｍの範囲内になるように第１のｐ型クラッド層２４の厚さやメサ部２６の側面の傾きを調整してもよい。

次に、図６に示すように、コンタクト層３１の上にTi／Pt／Auよりなるｐ側電極３２を形成した後に、n-InP 基板２１の下面にAuGe／Auよりなるｎ側電極３３を形成する。

また、p-InP 埋込層２７のうち活性層２３の近傍に現れる（１１１）面を活性層２３よりも下まで延びるように、埋込層２７の成長条件などを設定したので、メサ部２６の高さが製造上の誤差によって少し変わっても活性層２３の両側方に必ず（１１１）面が位置することになる。

また、上述したように、メサ部２６の側面を約８３度と非常に垂直に近い形状にしているので、活性層２３の下方のn-InP 層（n-InP バッファ層２２、n-InP 基板２１）とn-InP 電流ブロック層２８との距離が下方に向けてどんどん広がっていく構造になっている。このため、p-InP よりなる第１及び第２のｐ型クラッド層２４，２９、n-InP 電流ブロック層２８、p-InP 埋込層２７、メサ部２６下部のn-InP 層（n-InP バッファ層２２、n-InP 基板２１）からなるｐｎｐｎサイリスタがターンオンしにくくなっている。

まず、メサ部２６は、ドライエッチングを用いて形成してその側面が基板面に対して垂直に近い形状になることが望ましい。これは、（２１１）面に近い面での膜成長がはやく進むことから、ウェットエッチングによってメサ部を形成してその側面に図１のような緩やかな傾斜面が表れていると、p-InP 埋込層２７のうちメサ部の側面にほぼ平行な面が早く消失してしまうからである。

そして、n-InP 基板２１上でp-InP 埋込層２７の平坦部分の膜厚が薄くなってしまうと、メサ部２６の両側に形成されるｐｎｐｎサイリスタがターンオンし易くなって漏れ電流が増えてしまう。そこで、本構造のp-InP 埋込層２７は活性層２３の側面上で０．２μｍの厚さになり、且つn-InP 基板２１の水平面上で０．６μｍの厚さにするための方法を採用する。

この場合、p-InP 埋込層２７のうちメサ部２６側面とほぼ平行な面の下端が活性層２３の下面のほぼ延長上に位置する状態にする。

３回目の結晶成長では、図８(c) に示すように、n-InP 電流ブロック層２８ａ及び第１のp-InP クラッド層２４の上に膜厚約１．５μｍの第２のp-InP クラッド層２９ａを形成し、さらに、第２のp-InP クラッド層２９ａの上に膜厚０．２μｍのp-InGaAsP よりなる中間層３０と膜厚０．５μｍのｐ+ 型InGaAsよりなるコンタクト層３１をＭＯＶＰＥ法によって形成する。

Claims

第１導電型不純物を含む化合物半導体よりなりメサ形状の突起を有する第１クラッド層と、
前記突起の上にストライプ状に形成され、かつ前記第１クラッド層の上面に対して７０度以上且つ９０度以下の角度で傾斜する側面を有する活性層と、
前記突起の両側に形成されて前記第１導電型不純物と異なる第２導電型不純物を含む埋込層と、
前記活性層の側面を上側に延長させた仮想面に接する一端部を有し、さらに該一端部から下側に延び且つ前記第１クラッド層の前記上面に対してほぼ５５度の角度で傾斜する第１の面を有して前記埋込層の上に形成された第１導電型不純物を含有する電流ブロック層と、
前記電流ブロック層と前記活性層の上に形成されて第２導電型不純物を含む第２クラッド層と
を有することを特徴とする半導体レーザ。
前記電流ブロック層の下面は、前記第１の面の他に、前記活性層よりも下側において前記５５度よりも大きな角度をもつ第２の面と、該第２の面の下側で前記５５度よりも小さな角度を持つ第３の面と、該第３の面の下端から水平に延びる第４の面とを有することを特徴とする請求項１記載の半導体レーザ。
前記第１クラッド層の前記突起の側面と前記埋込層との界面は前記電流ブロック層の最も低い位置よりもさらに下まで７０度以上９０度以下の角度で延びていることを特徴とする請求項１又は２記載の半導体レーザ。
第１導電型不純物を含む化合物半導体よりなりメサ形状の突起を有する第１クラッド層と、
前記突起の上にストライプ状に形成され、かつ前記第１クラッド層の上面に対して７０度以上且つ９０度以下の角度で傾斜する側面を有する活性層と、
前記突起の両側に形成された前記第１導電型不純物と異なる第２導電型不純物を含む埋込層と、
前記活性層の側面を上側に延長させた仮想面に一端が接し、さらに該一端から下方に向けて前記第１クラッド層の前記上面に対してほぼ５５度の角度で傾斜する第１の面と、前記活性層の側方において前記活性層の側面の角度よりも大きく前記第１クラッド層の前記上面に対して垂直の角度よりも小さく傾斜する第２の面とを有して前記埋込層の上に形成された第１導電型不純物を含有する電流ブロック層と、
前記電流ブロック層と前記活性層の上に形成された第２導電型不純物を含む第２クラッド層と
を有することを特徴とする半導体レーザ。
前記電流ブロック層の前記第２の面は前記活性層の下面と等しいかそれよりも下方に延び、
さらに、前記第２の面の下端からは前記突起から離れる方向に延びる第３の面を有することを特徴とする請求項４記載の半導体レーザ。
前記活性層と前記電流ブロック層の最短距離は０．１〜０．３μｍの範囲内にあることを特徴とする請求項１乃至請求項５のいずれかに記載の半導体レーザ。
前記電流ブロック層の前記一端から上方には、前記活性層の側方に広がって前記基板の面に対してほぼ５５度の角度で傾斜する面を有することを特徴とする請求項１乃至請求項６のいずれかに記載の半導体レーザ。
第１導電型不純物を含む第１クラッド層の上に活性層と前記第１導電型不純物と異なる第２導電型不純物を含む第２クラッド層の下側層を形成する工程と、
前記第２クラッド層の前記下側層の上にストライプ形状のマスクを形成する工程と、
前記マスクに覆われない部分の前記第２クラッド層の下側層から前記第１クラッド層の上部までをドライエッチングして平面ストライプ状のメサ部を形成する工程と、
前記メサ部の頂面の縁から活性層よりも下に広がって延びる（１１１）面を有し、かつ第２導電型不純物を含む埋込層を前記メサ部の側方に形成する工程と、
前記埋込層の上に第１導電型不純物を含む電流ブロック層を形成する工程と、
前記マスクを除去した後に、前記第２クラッド層の前記下側層と前記電流ブロック層の上に前記第２クラッド層の上側層を形成する工程と
を有することを特徴とする半導体レーザの製造方法。
第１導電型不純物を含む第１クラッド層の上に活性層と第２導電型不純物を含む第２クラッド層の下側層を形成する工程と、
前記第２クラッド層の前記下側層の上にストライプ形状のマスクを形成する工程と、
前記マスクに覆われない部分の前記第２クラッド層の下側層から前記第１クラッド層の上部までをドライエッチングして平面ストライプ状のメサ部を形成する工程と、
前記メサ部の頂面の縁から下に広がって（１１１）面である第１の面と、該第１の面の下方且つ前記活性層の両側方において前記活性層の側面の角度と前記第１クラッド層の上面に対して垂直な角度の間の角度に傾斜した第２の面を有し、かつ第２導電型不純物を含む埋込層を前記メサ部の両側方に形成する工程と、
前記埋込層の上に第１導電型不純物を含む電流ブロック層を形成する工程と、
前記マスクを除去した後に、前記第２クラッド層の前記下側層と前記電流ブロック層の上に前記第２クラッド層の上層部を形成する工程と
を有することを特徴とする半導体レーザの製造方法。
前記埋込層は、前記活性層の両側面上で所定膜厚を形成した後に、さらに該両側面上での成長速度を実質的に零として前記活性層よりも下側でのみ成長が局所的に進む成長過程を経て形成されることを特徴とする請求項９記載の半導体レーザの製造方法。
前記埋込層の前記成長過程において、塩化メチルを含むガスを用い、該塩化メチルガスの流量を増やすことによって前記活性層の前記両側面上での成長速度を実質的に零に変化させて前記活性層よりも下側でのみ成長を局所的に進ませていることを特徴とする請求項１０記載の半導体レーザの製造方法。
前記埋込層は、原料ガスとともに塩素含有ガスを用いながら成長されることを特徴とする請求項８又は請求項９記載の半導体レーザの製造方法。
前記塩素含有ガスは、塩化メチルガスであることを特徴とする請求項１２記載の半導体レーザの製造方法。