KR20000063836A - 반도체 레이저 다이오드 및 그 제조방법 - Google Patents

Abstract

본 발명은 장거리 고속 광통신에 사용되는 단일모드 및 초고속 동작특성을 가지는 DFB(Distributed Feedback) 반도체 레이저 다이오드 및 그 제조방법에 관한 것으로, 오옴 접촉 폭을 릿지 폭과 같게 하면서 정렬허용오차를 크게 하고, 폴리이미드를 채널에 삽입하여 초고속동작을 가능하게 함과 동시에 제작 공정을 간단하게 할 수 있다. 본 발명을 적용할 경우에 높은 신뢰성을 보장하면서 낮은 임계전류 및 고속 동작 특성을 가지는 초고속의 단일 모드 반도체레이저 소자를 대량 생산하는 것이 가능하다.

Description

반도체 레이저 다이오드 및 그 제조방법{Semiconductor Laser Diode and Method for Fabricating the Same}

본 발명은 반도체 레이저 다이오드 및 그 제조방법에 관한 것으로, 특히 초고속 광통신에 사용하기 위한 레이저 다이오드를 대량 생산할 수 있는 반도체 레이저 다이오드 및 그 제조방법에 관한 것이다.

도 1은 종래의 반도체 레이저 다이오드(또는 레이저 다이오드)의 단면도로서, 대표적인 실시 예를 보면 InP 기판(11) 위에 0.95eV의 유효밴드갭 조성의 InGaAsP/InGaAs(P) MQW(다중양자우물구조)층(12), 1.12eV 밴드갭의 p-InGaAsP층(13), p-InP 클래딩층(14), p⁺-InGaAs 옴접촉층(15)을 MOCVD장치나 MBE 장치와 같은 결정박막 성장 장비를 이용해서 차례로 성장한 다음, 유전체 박막(Dielectric Material : SiO₂또는 Si₃N₄)및 포토리지스터 등을 이용해 폭 r을 갖는 릿지(도 1에서 13의 일부, 14, 15로 형성된 블룩 뛰어나온 가운데 부분)를 선택적으로 화학 습식에칭 및 건식에칭 등의 방법으로 형성한다.

릿지(Ridge)가 형성된 웨이퍼는 에칭 마스크로 이용한 유전체 박막이나 포토리지스터를 완전히 제거한 후, 유전체 박막(17)을 CVD(Chemical Vapour Deposition) 방법이나 스퍼터링(Sputtering), E-빔(beam) 증착방법 등을 이용해 약 0.2 ㎛정도 증착한 다음 포토리지스터를 이용해 p⁺-InGaAs층(15)과 p-전극(17)과의 접촉형성을 위해 릿지의 윗쪽의 유전제층(16)의 일부를 에칭하고, p-전극(17) 금속을 증착한 후 열처리한다.

후속 공정으로 레이저의 벽개(Cleaving)를 쉽게 하기 위해 상기 InP기판(11)을 100㎛ 정도의 두께로 아랫쪽에서 연마한 후 n-전극 금속(18)을 증착한다.

이와 같은 제조방법으로 제조된 종래의 RWG 반도체 레이저는 유전체 박막의 접촉창의 폭 w가 릿지의 제일 위에 형성되어야 하므로 릿지의 폭 r보다 작아야 하며 따라서 릿지의 폭이 상당히 클 수밖에 없었다. 즉, 예를 들어 w가 2㎛라 하면 r이 3~4㎛ 이상이어야 정렬 허용도(Align Tolerance)를 고려하여 마스크 정렬이 가능하였으며, 이로 인해 r이 커지면, 레이저로 동작하는 부분의 면적이 넓어지고 따라서 부피가 커지게 되어 반도체 레이저의 가장 중요한 특성인 발진임계전류(Threshold Current)가 증가하게 되어 통상적으로 30 mA 이상의 높은 임계전류를 갖는 원인이 되었다. 이러한 종래의 기술이 미국 특허번호 4,888,784에 개시되어 있다.

상기의 특성저하 원인을 제거하기 위해 r을 3㎛ 이내로 줄일 경우, 공정의 어려움으로 인해 w를 1~1.5㎛ 가량으로 작게 할 수밖에 없는데 이 경우 릿지에서의 오옴접촉 저항이 문제가 된다. 즉, p-전극 금속(18)과 p-InGaAs 층(15)과의 접촉면적이 줄어들어 오옴 접촉저항이 증가하게 되며, 이는 pn 접합에 인가되어야 할 전압을 강하시키는 작용을 하게 되어 발진개시전류의 증가를 초래한다.

또한, 열발생을 심화시키게 되어 반도체 레이저의 특성을 저하시키며 수명 또한 짧아진다.

따라서, 반도체 레이저의 경우 r은 작게 하고 w는 가능한 한 크게 할 수 있는 구조를 제조하는 방법이 필요하다.

상기와 같은 문제점을 해결하기 위해 안출된 본 발명의 목적은 릿지의 폭을 좁게 제작하여 동작특성을 크게 향상시킬 수 있는 반도체 레이저를 제조하는데 있다.

본 발명의 다른 목적은 제작이 쉽고, 신뢰성이 높으며 발진 임계전류가 작으면서 주파수 변조 특성이 우수한 반도체 레이저를 대량생산할 수 있는 방법을 제공하는데 있다.

도 1은 종래의 반도체 레이저다이오드의 단면도

도 2는 본 발명에 따른 반도체 레이저다이오드의 단면도

도 3a 내지 도 3h는 본 발명에 따른 반도체 레이저다이오드의 제조공정 단면도

<도면의 주요부분에 대한 부호의 설명>

30, 50 : InP 기판 31, 51 : 회절격자

32, 52 : SCH-도파로층 33, 53 : MQW 활성층

34, 54 : 에칭스탑층 35, 55 : 클래딩층

36, 56 : 오옴접촉층 37, 57 : p-전극 금속 스트라입

38, 58, 59, 61 : 유전체박막 39, 60 : 폴리이미드

40, 62 : p-전극 금속 41, 63 : n-전극 금속

상기와 같은 목적을 달성하기 위한 본 발명의 반도체 레이저 다이오드는 InP 기판 위에 차례로 형성되는 InGaAs(P) 회절격자층, 활성층, 활성층 상하에 형성되는 도파로층, 에칭스탑층, 클래딩층과 오옴접촉층으로 구성된 반도체 레이저에 있어서, 오옴접촉층, 클래딩층 및 에칭스탑층으로 구성되며 좌우의 채널 식각에 의해 형성된 폭 r을 갖는 릿지와, 릿지 상단부에 형성된 폭 r을 갖는 금속 스트라입과 폭 w의 오옴 접촉창을 갖는 유전체 박막(38)과, 릿지 좌우의 채널에 형성되는 폴리이미드 스트라입과, 금속 스트라입과 유전체 박막 일부분에 정의되는 p-전극 및 기판 하단에 정의되는 n-전극으로 구성됨을 특징으로 한다.

한편, 상기와 같은 목적을 달성하기 위한 본 발명의 반도체 레이저 다이오드의 제조방법은 InP 기판 위에 InGaAs(P) 회절격자를 형성하는 단계와, InGaAs(P) 회절격자에 차례로 활성층, 도파로층, 에칭스탑층, 클래딩층과 오옴접촉 층으로 구성된 에피택셜층을 형성하는 단계와, 에피택셜층에 형성된 금속스트라입과 창이 형성된 유전박막을 에칭마스크로 하여 식각함으로써 릿지를 형성하는 단계와, 릿지가 형성된 기판에 유전체 박막을 증착하고 릿지 좌우의 에칭부분에 폴리이미드를 채우고, 유전체 박막을 형성하여 오옴접촉 창을 형성하는 단계와, p-면 본딩패드 금속과 n-형 전극금속을 형성하는 단계로 이루어짐을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.

도 2는 본 발명의 DFB(Distributed Feedback) 반도체 레이저 다이오드의 단면도이다.

도 2에 도시된 바와 같이, n-InP기판(30) 위에 약 300 ~ 1000Å의 두께를 가지는 InGaAs(P)층을 성장하여 특정 주기를 가지는 회절격자(31)를 형성하고, 그 위에 InGaAsP SCH층(32), InGaAsP/InGaAs(P)-다층양자우물(MQW) 활성층(33), 선택적 식각중지층(InGaAsP)(34), 1.5~2㎛ 가량의 두께는 갖는 p-InP 클래딩층(35), 0.1 ~ 0.3 ㎛ 가량의 두께를 갖는 오옴접촉층(p⁺-InGaAs)(36)로 순차적으로 성장된 반도체 에피텍셜층(31, 32, 33, 34, 35, 36)에 p-전극 금속 스트라입(Stripe)(37)을 이용하여 릿지를 형성하고, 그 위에 Si₃N₄또는 SiO₂등과 같은 유전체박막(38) 및 폴리미드(Polymide)(39), 본딩금속 패드(40)를 형성하고 기판 후면쪽을 연마한 후 n-전극(41)을 형성한다. 본 발명의 반도체 레이저 다이오드는 p-면 전극(37)이 p⁺-InGaAs(36)와 넓은 면적으로 접촉하고 있으므로 오옴접촉저항이 작고, 릿지 폭과 오옴 접촉면적이 같으므로(r=w) 릿지 폭을 3㎛ 이내로 줄일 수 있다는 장점을 갖는다.

도 3a 내지 도 3h는 본 발명에 따른 반도체 레이저다이오드의 제조공정 단면도를 나타낸 것이다. 도 3a는 레이저의 발진방향과 같은 방향의 단면 구조이고, 도 3b는 발진 방향에 수직한 단면 구조이다.

먼저, 도 3a에 도시된 바와 같이 n-InP기판(50) 위에 약 300 ~ 1,000Å의 두께를 갖는 InGaAs(P) 회절격자층(51)을 성장하고, 그 위에 홀로그래피 방법 또는 E-beam 리소그래피 방법을 이용하여 일정 주기(예를 들면,=2400Å)를 가진 회절격자를 형성한다.

이어서, 도 3b에 도시된 바와 같이 회절 격자가 형성된 시료 위에 0.95eV-InGaAsP 도파로층 또는 SCH층(52), 3 ~ 10 쌍의 InGaAsP/InGaAs(P) 다층양자우물(MQW)구조로 이루어진 활성층(53), 0.95eV -InGaAsP 도파로층 또는 SCH층(52)을 차례로 형성하고, 연속적으로 InGaAsP 선택적 식각중지층(54), 1.5 ~ 2㎛ 가량의 두께를 갖는 클래딩층(p-InP)(55), 0.1 ~ 0.3 ㎛ 가량의 두께를 갖는 오옴접촉층(p⁺-InGaAs)(56)을 형성하여 RWG 반도체 레이저다이오드를 위한 에피텍셜층을 형성한다.

이어서, 도 3c에 도시된 바와 같이 오옴접촉층(p⁺-InGaAs)(56)이 형성된 기판에 포토리지스터 등을 이용해 폭 r을 갖는 창을 형성하고, p-면 접촉 전극 및 식각 마스크를 위하여 Ti-Pt 금속층을 증착한 다음 리포트오프 방법으로 p-면 전극스트라입(57)을 형성한다. 리프트오프는 화합물 반도체 공정에서 중요한 기술 중 하나로 포토다이오드 또는 트랜지스터 등의 전극 금속패턴을 형성할 때 많이 사용하는 공지의 기술이다.

이어서, 도 3d에 도시된 바와 같이 Si₃N₄또는 SiO₂등과 같은 유전체 박막(58)을 CVD 방법으로 형성한 후, 포토리소그래피 방법과 식각방법을 이용하여 폭 10~40㎛의 스트라입 창을 형성한다.

여기서 도 3c와 도 3d에 도시된 공정은 도 3d를 먼저하고 도 3c를 나중에 하는 것과 같이 순서를 바꾸어도 동일한 효과를 갖는다.

이어서, 도 3(e)에 도시된 바와 같이 선택적 습식식각 방법이나 건식식각 방법을 이용하여 릿지를 형성하고, Si₃N₄또는 SiO₂등과 같은 유전체 박막(59)을 형성한다. 이 경우에 p-면 전극 스트라입(57)의 폭이 릿지의 폭을 결정하게 되며, 릿지의 폭을 2~3㎛정도로 작게 제작하여도 오옴접촉층(p+-InGaAs)의 전면에 Ti-Pt 금속층이 접촉하게 되므로 오옴 접촉저항은 여전히 매우 작게 유지할 수 있다.

이어서, 도 3f에 도시된 바와 같이 식각된 부분에 폴리미드(60)(Polymide)를 패턴화, 경화 및 플라즈마 애싱(ashing) 공정으로 채워 넣는다. 여기서 폴리미드를 채우는 것은 식각된 부분의 굴절률을 보상하는 효과와 함께 금속 패드의 형성을 용이하게 한다.

다음에, 도 3g에 도시된 바와 같이 유전체 박막(61)인 SiO₂또는 Si₃N₄를 PECVD (Plasma Enhanced Chemical Vapour Deposition)방법이나 스퍼터링(sputtering), E-빔 증착방법 등을 이용해 약 0.2 ㎛ 정도 증착한 다음, 포토리지스터를 이용해 p-전극접촉 금속(57)과 본딩패드 금속과의 접촉형성을 위해 p-전극 접촉금속(57) 위쪽의 유전체층(61)의 일부분을 릿지의 폭(r)에 비해 작은 창을 가지도록 에칭한다. 이때 마스크 정렬등 공정이 쉽도록 하기 위해 에칭 창(Window)의 폭(w)을 1㎛이하로 상당히 작게 하더라도 금속과 금속이 접촉하므로 전류가 매우 잘 통하게 되고 따라서 오옴접촉저항 등 레이저 특성의 손상을 전혀 초래하지 않으면서 정렬 공정은 아주 쉽게 이루어질 수 있다.

마지막으로, 도 3h에 도시된 바와 같이 본딩패드 금속(62)을 증착하고, 레이저의 벽개(Cleaving)를 쉽게 하기 위해 상기 기판(51)의 배면을 100 ㎛ 정도의 두께로 연마한 후 n-전극 금속(63)을 증착한다.

상기와 같은 본 발명은 오옴접촉 면적을 최대한 크게 할 수 있는 릿지 구조 제작방법을 적용하여 오옴접촉저항을 줄일 수 있으므로, 상대적으로 릿지의 폭을 좁게 제작할 수 있다. 이에 따라 광 및 전자정공의 밀도가 공간적으로 좁은 영역에 구속되므로 발진 입계전류가 감소하고, 변조 속도가 증가하므로 반도체 레이저의 동작특성을 크게 향상시킬 수 있다. 또한, 본 발명은 제조공정상 잘 알려진 반도체 공정을 이용하면서 마스크 정렬시 정렬 오차의 허용 한계를 크게 할 수 있으므로 제작이 쉽고 대량 생산이 가능한 기술이다.

상기의 특성을 가지는 반도체 레이저 구조를 장거리 고속 광통신용에 이용되는 소자인 단일모드 동작특성을 가지는 DFB 반도체 레이저에 적용함으로써 수명시험에 대한 신뢰성이 높고, 발진 임계전류가 작으면서 주파수 변조 특성이 우수한 반도체 레이저를 대량생산하는 것이 가능하다.

Claims (17)

1. InP 기판 위에 차례로 형성되는 InGaAs(P) 회절격자층, 활성층, 에칭스탑층, 클래딩층과 오옴접촉층으로 구성된 반도체 레이저에 있어서,

   오옴접촉층, 클래딩층 및 에칭스탑층으로 구성되며 좌우의 채널 식각에 의해 형성된 폭 r을 갖는 릿지와,

   상기 릿지에 형성된 폭 r을 갖는 금속 스트라입과 폭 w의 오옴 접촉창을 갖는 유전체 박막과,

   상기 릿지의 좌우의 채널에 형성되는 폴리이미드 박막 스트라입과,

   상기 금속 스트라입과 유전체 박막상의 일부분에 정의되는 p-전극, 및

   기판 하단에 정의되는 n-전극으로 구성됨을 특징으로 하는 반도체 레이저 다이오드.
2. 제 1항에 있어서,

   상기 r은 1.5 ~ 5 ㎛이고 상기 w는 1 ~ 4 ㎛의 크기를 갖는 것을 특징으로 하는 반도체 레이저 다이오드.
3. 제 1항에 있어서,

   상기 릿지의 좌우에 형성된 채널의 폭은 5 ~ 15 ㎛인 것을 특징으로 하는 반도체 레이저 다이오드.
4. 제 1항에 있어서,

   상기 활성층은 다중 양자 우물(MQW)로 구성된 것을 특징으로 하는 반도체 레이저 다이오드.
5. 제 1항에 있어서,

   상기 릿지의 좌우 채널에 형성된 폴리이미드상에 유전체 박막층이 다시 형성된 것을 특징으로 하는 반도체 레이저 다이오드.
6. 제 1항에 있어서,

   상기 회절격자층은 활성층의 아래 또는 윗쪽에 형성되고, 주기적으로 동일한 패턴을 갖는 것을 특징으로 하는 반도체 레이저 다이오드.
7. 제 1항에 있어서,

   상기 회절 격자는 InP 기판 위에 또는 InGaAs(P)층에 형성된 것을 특징으로 하는 반도체 레이저 다이오드.
8. 제 1항에 있어서,

   상기 활성층은 스트레인(Strain)을 갖는 양자 우물구조로 형성된 것을 특징으로 하는 반도체 레이저 다이오드.
9. InP 기판 위에 InGaAs(P) 회절격자를 형성하는 단계와,

   상기 InGaAs(P) 회절격자에 차례로 활성층, 에칭스탑층, 클래딩층과 오옴접촉층으로 구성된 에피택셜층을 형성하는 단계와,

   상기 에피택셜층에 형성된 금속스트라입과 창이 형성된 유전박막을 에칭마스크로 하여 식각함으로써 릿지를 형성하는 단계와,

   상기 릿지가 형성된 기판에 유전체 박막을 증착하고 릿지 좌우의 에칭부분에 폴리이미드를 채우고, 유전체 박막을 형성하여 오옴접촉 창을 형성하는 단계와,

   p-면 본딩패드 금속과 n-형 전극금속을 형성하는 단계로 이루어짐을 특징으로 하는 반도체 레이저 다이오드의 제조 방법.
10. 제 9항에 있어서,

    상기 회절격자는 균일한 간격으로 이루어짐을 특징으로 하는 반도체 레이저 다이오드의 제조방법.
11. 제 9항에 있어서,

    상기 창은 10~40㎛의 폭을 갖는 것을 특징으로 하는 반도체 레이저 다이오드의 제조방법.
12. 제 9항에 있어서,

    상기 릿지는 금속스트라입과 동일한 폭을 갖는 것을 특징으로 하는 반도체 레이저 다이오드의 제조방법.
13. 제 9항에 있어서,

    상기 릿지는 선택 화학에칭의 방법으로 식각하여 형성하는 것을 특징으로 하는 반도체 레이저 다이오드의 제조방법.
14. 제 9항에 있어서,

    상기 릿지는 건식식각(dry etching)의 방법으로 식각하여 형성하는 것을 특징으로 하는 반도체 레이저 다이오드의 제조방법.
15. 제 9항에 있어서,

    상기 p-전극 금속 스트라입은 리프트오프 공정에 의해 제조되는 것을 특징으로 하는 반도체 레이저 다이오드의 제조방법.
16. 제 9항에 있어서,

    p-면 본딩패드 금속은 상기 p-전극 금속 스트라입과 상기 창이 형성된 유전체박막의 일부분에 형성하는 것을 특징으로 하는 반도체 레이저 다이오드의 제조방법.
17. 제 9항에 있어서,

    상기 n-형 전극금속은 상기 기판 배면에 형성하는 것을 특징으로 하는 반도체 레이저 다이오드의 제조방법.