JP4128790B2 - リッジ導波路型分布帰還レーザの製造方法 - Google Patents
リッジ導波路型分布帰還レーザの製造方法 Download PDFInfo
- Publication number
- JP4128790B2 JP4128790B2 JP2002086567A JP2002086567A JP4128790B2 JP 4128790 B2 JP4128790 B2 JP 4128790B2 JP 2002086567 A JP2002086567 A JP 2002086567A JP 2002086567 A JP2002086567 A JP 2002086567A JP 4128790 B2 JP4128790 B2 JP 4128790B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- diffraction grating
- ridge waveguide
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
- H01S5/3054—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【産業上の利用分野】
この発明は、リッジ導波路内に回析格子を有するリッジ導波路型分布帰還（ＤＦＢ）レーザの製造方法に関するものである。
【０００２】
【従来の技術】
ｎ型の半導体基板を用いたこの種のリッジ導波路型分布帰還（ＤＦＢ）レーザは、ｎ型の半導体基板上にｎ型の第１クラッド層、ｎ型の第２クラッド層、ｎ型の光閉じ込め層、量子井戸活性層、ｐ型の光閉じ込め層、ｐ型のクラッド層を順次形成し、このｐ型のクラッド層の上にリッジ導波路を形成したものである。リッジ導波路は、例えばｐ型のＩｎＰ層の上に、ｐ型のＩｎＧａＡｓＰ回折格子層を形成し、その上にｐ型のＩｎＰ層を形成している。
【０００３】
【発明が解決しようとする課題】
この従来のリッジ導波路型分布帰還レーザの電流値と直列抵抗との関係を図１２に示す。この電流値は、発振領域へ流れる発振電流であり、直列抵抗は、発振電流に対して直列に存在する抵抗である。この従来のレーザは、電流値２０ｍＡにおいて１４Ωの高い直列抵抗を持っている。その理由について説明する。
【０００４】
この従来のリッジ導波路型分布帰還レーザにおいて、リッジ導波路は、ｐ型のＩｎＰ層を形成し、その上にｐ型のＩｎＧａＡｓＰ回折格子層を形成した後、P型のＩｎＰ層を埋め込み成長して形成される。しかし、この埋め込み成長時に、その再成長界面にシリコンＳｉがパイルアップ（堆積）する。このシリコンは大気中または水分中に含まれるシリコンに由来するもので、ｐ型の半導体層内ではｎ型のドーパントとして振舞う。従って、ｐ型のＩｎＧａＡｓＰ回折格子層およびその上下のｐ型のＩｎＰ層の途中にシリコンのパイルアップによるｎ型層が存在すると、ｐｎｐ接合が形成されてしまい、抵抗が高くなる。通常は、ｐ型のＩｎＧａＡｓＰ回折格子層およびその上下のｐ型のＩｎＰ層中のｐ型のドーパントである亜鉛Ｚｎが拡散してきて、シリコンと結合してシリコンが補償され、ｎ型のドーパントとして振舞わなくなる。
【０００５】
ところが、このレーザの構造において、再成長界面の直下にはｐ型のＩｎＧａＡｓＰ回折格子層が存在しており、しかも従来のこのレーザでは、このｐ型のＩｎＧａＡｓＰ回折格子層のキャリア濃度は１×１０１８ｃｍ−３以下と低い。従ってこのＩｎＧａＡｓＰはＩｎＰより、亜鉛Ｚｎの固溶度が高いため、亜鉛Ｚｎはｐ型のＩｎＧａＡｓＰ回折格子層の上のｐ型のＩｎＰ層からｐ型のＩｎＰＧａＡｓＰ回折格子層へ拡散してきて、ｐ型のＩｎＧａＡｓＰ回折格子層の直上の亜鉛Ｚｎの濃度が低減する。その結果、ｐ型のＩｎＧａＡｓＰ回折格子層の直上のシリコンパイルアップ物が亜鉛Ｚｎにより補償されずに、ｎ型層が残存し、レーザの抵抗が高くなる。
【０００６】
この発明は、この問題を改善し、回析格子層直上のシリコンのパイルアップを亜鉛Ｚｎにより補償して、より抵抗を低くできるリッジ導波路型分布帰還レーザの製造方法を提案するものである。
【０００７】
【課題を解決する手段】
この発明によるリッジ導波路型分布帰還レーザの製造方法は、リッジ導波路に設けられたｐ型のＩｎＧａＡｓＰ回折格子層およびこのｐ型のＩｎＧａＡｓＰ回折格子層とｐ型のコンタクト層との間に設けられたｐ型のＩｎＰ層を備えたリッジ導波路型分布帰還レーザの製造方法であって、前記ｐ型のＩｎＧａＡｓＰ回折格子層を形成する工程と、前記ｐ型のＩｎＰ層を形成する工程とを備える。そして、前記ｐ型のＩｎＧａＡｓＰ回折格子層のキャリア濃度は１．５×１０ １８ ｃｍ −３ から４．０×１０ １８ ｃｍ −３ であり、前記ｐ型のＩｎＰ層のキャリア濃度は１×１０ １８ ｃｍ −３ であり、前記ｐ型のＩｎＧａＡｓＰ回折格子層と前記ｐ型のＩｎＰ層のｐ型ドーパントがＺｎであることを特徴とする。
【００１１】
【実施の形態】
実施の形態１．
図１はこの発明によるリッジ導波路型分布帰還（ＤＦＢ）レーザの実施の形態１を示す一部断面の斜視図である。図２はその中央部分の断面図である。
【００１２】
このリッジ導波路型分布帰還レーザは、ｎ型の半導体基板、例えばＩｎＰ基板１を用いて構成される。このｎ型のＩｎＰ基板１は方形の基板であり、その上面の全面にｎ型の第１クラッド層２が形成されている。このｎ型の第１クラッド層２は、例えばＩｎＰ層であり、厚さが１μｍ、ｎ型キャリア濃度が１×１０１８ｃｍ−３である。ｎ型の第１クラッド層２の上面の全面には、ｎ型の第２クラッド層３が形成されている。このｎ型の第２クラッド層３は、例えばＡｌＩｎＡｓ層であり、厚さが０．１μｍ、ｎ型キャリア濃度が１×１０１８ｃｍ−３である。このｎ型の第２クラッド層３の上面の全面には、ｎ型の光閉じ込め層４が形成されている。このｎ型の光閉じ込め層４は、例えばｎ型のＡｌＧａＩｎＡｓ層であり、厚さが０．１μｍ、ｎ型のキャリア濃度が１×１０１８ｃｍ−３である。
【００１３】
ｎ型の光閉じ込め層４の上面の全面には、量子井戸活性層５が形成されている。この量子井戸活性層５は例えばＡｌＧａＩｎＡｓ層である。この量子井戸活性層６の上面の全面には、ｐ型の光閉じ込め層６が形成されている。このｐ型の光閉じ込め層６は、例えば厚さが０．１μｍ、ｐ型のキャリア濃度が１×１０１８ｃｍ−３である。ｐ型の光閉じ込め層６の上面の全面には、ｐ型のクラッド層７が形成されている。このｐ型のクラッド層７は、例えばｐ型のＡｌＩｎＡｓ層であり、厚さが０．１μｍ、ｐ型のキャリア濃度が１×１０１８ｃｍ−３である。
【００１４】
ｐ型のクラッド層７の上面には、互いに平行な３つの突条が形成されており、中央の突条がリッジ導波路ＲＷを形成している。隣接する２つの突条の相互間には、ストライプ状溝ＳＤが形成されている。
【００１５】
各リッジ導波路ＲＷを含む各突条の最下層はｐ型の下ＩｎＰ層８であり、これはｐ型のクラッド層７の上面に形成されている。この各下ＩｎＰ層８の上には、ｐ型のＩｎＧａＡｓＰ層１０が形成され、これはリッジ導波路ＲＷではｐ型のＩｎＧａＡｓＰ回折格子層９として構成されている。これらのｐ型のＩｎＧａＡｓＰ層９、１０の厚さは例えば０．０６μｍ、ｐ型のＩｎＧａＡｓＰ回折格子層９のｐ型キャリア濃度は、１．５×１０１８ｃｍ−３から４．０×１０１８ｃｍ−３であり、またｐ型のＩｎＧａＡｓＰ層１０のｐ型キャリア濃度は１×１０１８ｃｍ−３である。ｐ型のＩｎＧａＡｓＰ回折格子層９のキャリア濃度は、特に２．０×１０１８ｃｍ−３から３．０×１０１８ｃｍ−３とするのが適当であり、実施の形態１では、具体的には、２．５×１０１８ｃｍ−３とした。
【００１６】
ｐ型のＩｎＧａＡｓＰ層９、１０の上面には、ｐ型の上ＩｎＰ層１１が形成されている。この上ＩｎＰ層１１の厚さは、例えば１．５μｍ、ｐ型キャリア濃度は１×１０１８ｃｍ−３である。この上ＩｎＰ層１１の上面には、ｐ型のコンタクト層１２が形成されている。このｐ型のコンタクト層１２は、例えばｐ型のＩｎＧａＡｓ層であり、厚さが０．１μｍ、ｐ型キャリア濃度が１×１０１９ｃｍ−３である。
【００１７】
３つの各突条およびストライプ状溝ＳＤはＳｉＯ２絶縁膜１３によって覆われており、リッジ導波路ＲＷの上面ではこのＳｉＯ２絶縁膜１３にコンタクトホールが形成されている。ＳｉＯ２絶縁膜１３の上面にはレーザのｐ型電極１４が形成されており、リッジ導波路ＲＷの上面では、前記コンタクトホールを介してコンタクト層１２にオーミックコンタクトしている。このｐ型電極１４は、例えばチタンＴｉ／金Ａｕである。ｎ型基板１の下面には、ｎ型電極１５が形成され、ｎ型基板１にオーミックコンタクトしている。ｎ型電極１５は、例えば金Ａｕ／ゲルマニウムＧｅ／ニッケルＮｉ／金Ａｕである。
なお、図１はリッジ導波路ＲＷを構成する中央の突条の右半分とその右側の突条とその下部の手前半分を一部断面して示している。
【００１８】
実施の形態１の製造方法について工程順に説明する。この製造工程は、図３（ａ）の第１工程、図３（ｂ）の第２工程、図４（ａ）の第３工程、図４（ｂ）の第４工程、図４（ｃ）の第５工程、図５（ａ）の第６工程、図５（ｂ）と図５（ｃ）の第７工程、図６（ａ）の第８工程、図６（ｂ）の第９工程、図７（ａ）の第１０工程、図７（ｂ）の第１１工程、図８（ａ）の第１２工程、図８（ｂ）の第１３工程、図９（ａ）の第１４工程、図９（ｂ）の第１５工程および図１０の第１６工程の計１６の工程を含む。
【００１９】
先ず図３（ａ）の第１工程では、例えばＭＯＣＶＤ法により、ｎ型基板１の上に、順次ｎ型のＩｎＰ第１クラッド層２、ｎ型のＡｌＩｎＡｓ第２クラッド層３、ｎ型のＡｌＧａＩｎＡｓ光閉じ込め層４、ＡｌＧａＩｎＡｓ量子井戸活性層５、ｐ型のＡｌＧａＩｎＡｓ光閉じ込め層６、ｐ型のＡｌＩｎＡｓクラッド層７、ｐ型の下ＩｎＰ層８、ｐ型のＩｎＧａＡｓ層１０およびｐ型のＩｎＰ層２１を積層成長する。このウエハに、写真製版の位置合わせ用に、マーカーをエッチングにて形成しておく。
【００２０】
図３（ｂ）の第２工程では、ｐ型のＩｎＰ層２１の上面の全面に、ＳｉＯ２絶縁膜２２を形成し、その上にレジスト膜２３を形成する。
【００２１】
図４（ａ）の第３工程では、レジスト膜２３に対し、回折格子形成のためのパターニングを行う。このパターンは、リッジ導波路ＲＷの延長方向に約２０００Åのピッチで形成され、そのリッジ導波路ＲＷの延長方向と直角な方向の幅は１０μｍである。図４（ａ）の右側図は、リッジ導波路ＲＷの延長方向における断面であり、その左側図は、その上面図である。レジスト２３の残っている部分２３ｂと、レジスト２３が除去された部分２３ａが形成される。リッジ導波路ＲＷの延長方向と直角な方向の幅を１０μｍとしたが、これを数μｍと狭くすれば、パターンにムラが発生して、正確なパターニングができないためである。
【００２２】
図４（ｂ）の第４工程では、パターニングしたレジスト膜２３をマスクとして用いて、ＳｉＯ２絶縁膜２２をドライエッチングする。そのエッチングガスは例えば、ＣＨＦ３／Ｏ２ガスである。
【００２３】
図４（ｃ）の第５工程では、レジスト膜２３が除去され、ＳｉＯ２絶縁膜２２において、ＳｉＯ２絶縁膜２２が残っている部分２２ｂと、ＳｉＯ２絶縁膜２２が除去された部分２２ａが現れる。
【００２４】
図５（ａ）の第６工程では、ＳｉＯ２膜絶縁２２を覆うように、レジスト膜２４を塗布し、最初に形成したマーカーを基準にして、ステッパーによる写真製版を行い、レジスト膜２４に溝２４ａを形成する。溝２４ａは、リッジ導波路ＲＷの幅と等しくされる。リッジ導波路ＲＷの延長方向と直角な方向の幅は１．８μｍと狭く、溝２４ａをこれと同じ１．８μｍとする。溝２４ａの中心は、ＳｉＯ２膜２２が除去された部分２２ａの幅の中心に合わされる。図６（ａ）の右側図はリッジ導波路ＲＷの延長方向における断面図であり、その左側図はその上面図である。
【００２５】
図５（ｂ）（ｃ）の第７工程では、メタンガスと水素ガスプラズマを用いたドライエッチングを行い、レジスト２４とＳｉＯ２絶縁膜２２をマスクにして、レジスト２４とＳｉＯ２絶縁膜２２の両者の存在しない部分の下部のｐ型のＩｎＰ層２１とその下のｐ型のＩｎＧａＡｓＰ層１０とをエッチングする。これにより、幅がリッジ導波路ＲＷの幅に等しい回折格子層９が約２０００Åのピッチをもって形成される。図６（ｂ）の右側図はリッジ導波路ＲＷの延長方向における断面図、その左側図はその上面図である。図６（ｂ）右側図はその左側図のＡ−Ａ線断面図である。図６（ｃ）は、図６（ｂ）の左側図のＢ−Ｂ線断面図である。
【００２６】
図６（ａ）の第８工程では、ウエハを硫酸系の液で前処理した後、回折格子９の上に、ｐ型の上ＩｎＰ層１１とｐ型のコンタクト層１２を埋め込み成長させる。この際、最初に形成した位置合わせ用のマーカーをＳｉＯ２膜でカバーしておく。このカバーにより、最後まで同一のマーカーを位置合わせに使用できるので、すべての写真製版工程の位置ずれを小さくできる。
【００２７】
図６（ｂ）の第９工程では、ウエハの上面全面に、ＳｉＯ２絶縁膜２５を形成した後、リッジ導波路ＲＷを形成するために、エッチングにより、ストライプ状溝ＳＤに相当する位置に開口２５ａを形成する。
【００２８】
図７（ａ）の第１０工程では、ドライエッチングにより、ＳｉＯ２絶縁膜２５をマスクにして、開口２５ａの下部のｐ型コンタクト層１２をその全厚さに亘ってエッチングし、さらにｐ型の上ＩｎＰ層１１をその厚さの途中までエッチングする。
【００２９】
図７（ｂ）の第１１工程では、ウエットエッチングにより、ｐ型の上ＩｎＰ層１１をその下面まで完全にエッチングし、このエッチングをｐ型のＩｎＧａＡｓＰ層１０で止める。ウエットエッチング液として、例えば塩酸と燐酸の混合液（混合比は塩酸１：燐酸２）を用いれば、ＩｎＰ層１１に対するエッチングレートは大きいが、ＩｎＧａＡｓＰ層１０に対するエッチングレートは非常に小さいので、エッチングをｐ型のＩｎＧａＡｓＰ層１０でうまく止めることができる。また、塩酸と燐酸の混合液によるウエットエッチングでは、下方向のみへのエッチングが進み、横方向は殆どエッチングされないので、垂直な側壁を持ったリッジ導波路ＲＷを形成することができる。
【００３０】
図８（ａ）の第１２工程では、ドライエッチングにより、ＳｉＯ２絶縁膜２５をマスクにして、ｐ型のＩｎＧａＡｓＰ層１０をその厚さの全体に亘って完全にエッチングし、ｐ型の下ＩｎＰ層８の厚さの途中までエッチングを行う。
【００３１】
図８（ｂ）の第１３工程では、ウエットエッチングにより、ｐ型の下ＩｎＰ層８をその下面まで完全にエッチングし、このエッチングをｐ型のＡｌＩｎＡｓ層７で止める。このウエットエッチング液としては、例えば塩酸と燐酸の混合液を用いる。
【００３２】
図９（ａ）の第１４工程では、ＳｉＯ２絶縁膜２５をエッチング除去する。
【００３３】
図９（ｂ）の第１５工程では、ＳｉＯ２絶縁膜２６を新たに形成し、このＳｉＯ２絶縁膜２６により、各突条の上面と側面およびストライプ状溝ＳＤの底面を覆った後、写真製版により、リッジ導波路ＲＷの上面のＳｉＯ２絶縁膜２６にコンタクトホール２６ａを形成する。
【００３４】
図１０の第１６工程では、レーザのｐ型電極１３およびｎ型電極１４を形成する。
【００３５】
実施の形態１は、ｐ型のＩｎＧａＡｓＰ回折格子層９のｐ型キャリア濃度を１．５×１０１８ｃｍ−３から４．０×１０１８ｃｍ−３と高くしたことを特徴とする。このｐ型のＩｎＧａＡｓＰ回折格子層９のｐ型キャリア濃度は、特に２×１０１８ｃｍ−３から３×１０１８ｃｍ−３の範囲にするのが適当であり、実施の形態１では、具体的には２．５×１０１８ｃｍ−３とした。従来のこの種のレーザにおけるｐ型のＩｎＧａＡｓＰ回折格子層のキャリア濃度は１．０×１０１８ｃｍ−３以下と低い。
【００３６】
このようにｐ型のＩｎＧａＡｓＰ回折格子層９のキャリア濃度を高くすると、ＩｎＧａＡｓＰの亜鉛Ｚｎの固溶度が高いにもかかわらず、亜鉛Ｚｎはｐ型のＩｎＰ層１１からｐ型のＩｎＧａＡｓＰ回折格子層９に余り拡散しない。従って、ＩｎＧａＡｓＰ回折格子層９の直上の亜鉛Ｚｎの濃度が低減するのを防ぐことができ、ｐ型のＩｎＧａＡｓＰ回折格子層９の直上のシリコンＳｉのパイルアップを亜鉛Ｚｎにより補償することができ、その部分におけるｎ型層の残存をなくして、レーザ抵抗の増大を防ぐことが可能となる。なお、ｐ型のＩｎＧａＡｓＰ回折格子層９のｐ型キャリア濃度を余り大きくすると、耐圧の低下が問題になるので、４．０×１０１８ｃｍ−３までの値に抑える必要がある。
【００３７】
図１１は、実施の形態１によるレーザ抵抗の電流値依存性を示す。横軸は電流、すなわち、発振領域に流れ込む電流（ｍＡ）であり、縦軸は、抵抗、すなわち、この電流に対して直列に存在する直列抵抗（Ω）である。図１１から明らかなように、直列抵抗の値は電流が１５（ｍＡ）から１００（ｍＡ）に至る広い範囲でほぼ６（Ω）の低い値となる。具体的には、電流が２０（ｍＡ）のときに、抵抗は６（Ω）と低くなり、レーザの温度特性および高速動作特性を改善できた。
【００３８】
実施の形態２．
実施の形態２は、p型のＩｎＧａＡｓＰ回折格子層９のｐ型キャリア濃度を１．５×１０１８ｃｍ−３から４．０×１０１８ｃｍ−３、特に２．０×１０１８ｃｍ−３から３．０×１０１８ｃｍ−３とするとともに、上下のｐ型ＩｎＰ層８、１１のｐ型キャリア濃度を１．５×１０１８ｃｍ−３から４．０×１０１８ｃｍ−３、特に２．０×１０１８ｃｍ−３から３．０×１０１８ｃｍ−３としたものである。このＩｎＰ層８、１１のキャリア濃度は、具体的には、２．５×１０１８ｃｍ−３とした。このＩｎＰ層８、１１のキャリア濃度の増大は、シリコンＳｉのパイルアップによる直列抵抗の増大を防止するのに有効であり、ＩｎＧａＡｓＰ回折格子層９のキャリア濃度の増大と相俟って、より確実にシリコンのパイルアップによるｎ型層の発生を防止できる。なお、ＩｎＰ層８、１１は、少なくともそのいずれか一方のキャリア濃度を前述の値まで増大させることによっても、同様な効果が得られる。
また、図３（ａ）の第１工程から図５（ｂ）（ｃ）の第７工程で使用されるｐ型ＩｎＰ層２１のキャリア濃度を、ＩｎＰ層８、１１と同様の値に増大することも有効である。
【００３９】
【発明の効果】
以上のようにこの発明によるリッジ導波路型半導体レーザは、ｐ型のＩｎＧａＡｓＰ回折格子層のｐ型キャリア濃度を１．５×１０１８ｃｍ−３から４．０×１０１８ｃｍ−３、特に２．０×１０１８ｃｍ−３から３．０×１０１８ｃｍ−３としたものであり、このｐ型のＩｎＧａＡｓＰ回折格子層の埋め込み成長にともなうシリコンのパイルアップによる抵抗の増大を防止し、レーザの直列抵抗の増大を防止して、その温度特性、高速動作特性をも改善できる。
【００４０】
また、ｐ型のＩｎＧａＡｓＰ回折格子層と併せて、この回折格子層とｐ型のコンタクト層との間に設けられたｐ型のＩｎＰ層、回折格子層と量子井戸活性層との間に設けられたＩｎＰ層のｐ型キャリア濃度を、１．５×１０１８ｃｍ−３から４．０×１０１８ｃｍ−３、特に２．０×１０１８ｃｍ−３から３．０×１０１８ｃｍ−３としたものでは、さらに確実にシリコンのパイルアップによる抵抗の増大を防止し、レーザの直列抵抗の増大を防止できる。
【図面の簡単な説明】
【図１】 図１はこの発明によるリッジ導波路型半導体レーザの実施の形態１を示す一部断面の斜視図。
【図２】 図２は実施の形態１の中央部分の断面図。
【図３】 図３（ａ）（ｂ）は実施の形態１の製造工程を示す断面図。
【図４】 図４（ａ）は実施の形態１の製造工程を示す断面図と上面図であり、図４（ｂ）（ｃ）は実施の形態１の製造工程を示す断面図。
【図５】 図５（ａ）は実施の形態１の製造工程を示す断面図と上面図であり、図５（ｂ）は実施の形態１の製造工程を示す断面図と上面図であり、図５（ｃ）はその断面図。
【図６】 図６（ａ）（ｂ）は実施の形態１の製造工程を示す断面図。
【図７】 図７（ａ）（ｂ）は実施の形態１の製造工程を示す断面図。
【図８】 図８（ａ）（ｂ）は実施の形態１の製造工程を示す断面図。
【図９】 図９（ａ）（ｂ）は実施の形態１の製造工程を示す断面図。
【図１０】 図１０は実施の形態１の製造工程を示す断面図。
【図１１】 図１１は実施の形態１による抵抗と電流値の関係を示す特性図。
【図１２】 図１２は従来のレーザの抵抗と電流値の関係を示す特性図。
【符号の説明】
９ ｐ型のＩｎＧａＡｓＰ回折格子層、 ８，１１ ｐ型のＩｎＰ層、 ５ 量子井戸活性層、 １２ ｐ型のコンタクト層。
【産業上の利用分野】
この発明は、リッジ導波路内に回析格子を有するリッジ導波路型分布帰還（ＤＦＢ）レーザの製造方法に関するものである。
【０００２】
【従来の技術】
ｎ型の半導体基板を用いたこの種のリッジ導波路型分布帰還（ＤＦＢ）レーザは、ｎ型の半導体基板上にｎ型の第１クラッド層、ｎ型の第２クラッド層、ｎ型の光閉じ込め層、量子井戸活性層、ｐ型の光閉じ込め層、ｐ型のクラッド層を順次形成し、このｐ型のクラッド層の上にリッジ導波路を形成したものである。リッジ導波路は、例えばｐ型のＩｎＰ層の上に、ｐ型のＩｎＧａＡｓＰ回折格子層を形成し、その上にｐ型のＩｎＰ層を形成している。
【０００３】
【発明が解決しようとする課題】
この従来のリッジ導波路型分布帰還レーザの電流値と直列抵抗との関係を図１２に示す。この電流値は、発振領域へ流れる発振電流であり、直列抵抗は、発振電流に対して直列に存在する抵抗である。この従来のレーザは、電流値２０ｍＡにおいて１４Ωの高い直列抵抗を持っている。その理由について説明する。
【０００４】
この従来のリッジ導波路型分布帰還レーザにおいて、リッジ導波路は、ｐ型のＩｎＰ層を形成し、その上にｐ型のＩｎＧａＡｓＰ回折格子層を形成した後、P型のＩｎＰ層を埋め込み成長して形成される。しかし、この埋め込み成長時に、その再成長界面にシリコンＳｉがパイルアップ（堆積）する。このシリコンは大気中または水分中に含まれるシリコンに由来するもので、ｐ型の半導体層内ではｎ型のドーパントとして振舞う。従って、ｐ型のＩｎＧａＡｓＰ回折格子層およびその上下のｐ型のＩｎＰ層の途中にシリコンのパイルアップによるｎ型層が存在すると、ｐｎｐ接合が形成されてしまい、抵抗が高くなる。通常は、ｐ型のＩｎＧａＡｓＰ回折格子層およびその上下のｐ型のＩｎＰ層中のｐ型のドーパントである亜鉛Ｚｎが拡散してきて、シリコンと結合してシリコンが補償され、ｎ型のドーパントとして振舞わなくなる。
【０００５】
ところが、このレーザの構造において、再成長界面の直下にはｐ型のＩｎＧａＡｓＰ回折格子層が存在しており、しかも従来のこのレーザでは、このｐ型のＩｎＧａＡｓＰ回折格子層のキャリア濃度は１×１０１８ｃｍ−３以下と低い。従ってこのＩｎＧａＡｓＰはＩｎＰより、亜鉛Ｚｎの固溶度が高いため、亜鉛Ｚｎはｐ型のＩｎＧａＡｓＰ回折格子層の上のｐ型のＩｎＰ層からｐ型のＩｎＰＧａＡｓＰ回折格子層へ拡散してきて、ｐ型のＩｎＧａＡｓＰ回折格子層の直上の亜鉛Ｚｎの濃度が低減する。その結果、ｐ型のＩｎＧａＡｓＰ回折格子層の直上のシリコンパイルアップ物が亜鉛Ｚｎにより補償されずに、ｎ型層が残存し、レーザの抵抗が高くなる。
【０００６】
この発明は、この問題を改善し、回析格子層直上のシリコンのパイルアップを亜鉛Ｚｎにより補償して、より抵抗を低くできるリッジ導波路型分布帰還レーザの製造方法を提案するものである。
【０００７】
【課題を解決する手段】
この発明によるリッジ導波路型分布帰還レーザの製造方法は、リッジ導波路に設けられたｐ型のＩｎＧａＡｓＰ回折格子層およびこのｐ型のＩｎＧａＡｓＰ回折格子層とｐ型のコンタクト層との間に設けられたｐ型のＩｎＰ層を備えたリッジ導波路型分布帰還レーザの製造方法であって、前記ｐ型のＩｎＧａＡｓＰ回折格子層を形成する工程と、前記ｐ型のＩｎＰ層を形成する工程とを備える。そして、前記ｐ型のＩｎＧａＡｓＰ回折格子層のキャリア濃度は１．５×１０ １８ ｃｍ −３ から４．０×１０ １８ ｃｍ −３ であり、前記ｐ型のＩｎＰ層のキャリア濃度は１×１０ １８ ｃｍ −３ であり、前記ｐ型のＩｎＧａＡｓＰ回折格子層と前記ｐ型のＩｎＰ層のｐ型ドーパントがＺｎであることを特徴とする。
【００１１】
【実施の形態】
実施の形態１．
図１はこの発明によるリッジ導波路型分布帰還（ＤＦＢ）レーザの実施の形態１を示す一部断面の斜視図である。図２はその中央部分の断面図である。
【００１２】
このリッジ導波路型分布帰還レーザは、ｎ型の半導体基板、例えばＩｎＰ基板１を用いて構成される。このｎ型のＩｎＰ基板１は方形の基板であり、その上面の全面にｎ型の第１クラッド層２が形成されている。このｎ型の第１クラッド層２は、例えばＩｎＰ層であり、厚さが１μｍ、ｎ型キャリア濃度が１×１０１８ｃｍ−３である。ｎ型の第１クラッド層２の上面の全面には、ｎ型の第２クラッド層３が形成されている。このｎ型の第２クラッド層３は、例えばＡｌＩｎＡｓ層であり、厚さが０．１μｍ、ｎ型キャリア濃度が１×１０１８ｃｍ−３である。このｎ型の第２クラッド層３の上面の全面には、ｎ型の光閉じ込め層４が形成されている。このｎ型の光閉じ込め層４は、例えばｎ型のＡｌＧａＩｎＡｓ層であり、厚さが０．１μｍ、ｎ型のキャリア濃度が１×１０１８ｃｍ−３である。
【００１３】
ｎ型の光閉じ込め層４の上面の全面には、量子井戸活性層５が形成されている。この量子井戸活性層５は例えばＡｌＧａＩｎＡｓ層である。この量子井戸活性層６の上面の全面には、ｐ型の光閉じ込め層６が形成されている。このｐ型の光閉じ込め層６は、例えば厚さが０．１μｍ、ｐ型のキャリア濃度が１×１０１８ｃｍ−３である。ｐ型の光閉じ込め層６の上面の全面には、ｐ型のクラッド層７が形成されている。このｐ型のクラッド層７は、例えばｐ型のＡｌＩｎＡｓ層であり、厚さが０．１μｍ、ｐ型のキャリア濃度が１×１０１８ｃｍ−３である。
【００１４】
ｐ型のクラッド層７の上面には、互いに平行な３つの突条が形成されており、中央の突条がリッジ導波路ＲＷを形成している。隣接する２つの突条の相互間には、ストライプ状溝ＳＤが形成されている。
【００１５】
各リッジ導波路ＲＷを含む各突条の最下層はｐ型の下ＩｎＰ層８であり、これはｐ型のクラッド層７の上面に形成されている。この各下ＩｎＰ層８の上には、ｐ型のＩｎＧａＡｓＰ層１０が形成され、これはリッジ導波路ＲＷではｐ型のＩｎＧａＡｓＰ回折格子層９として構成されている。これらのｐ型のＩｎＧａＡｓＰ層９、１０の厚さは例えば０．０６μｍ、ｐ型のＩｎＧａＡｓＰ回折格子層９のｐ型キャリア濃度は、１．５×１０１８ｃｍ−３から４．０×１０１８ｃｍ−３であり、またｐ型のＩｎＧａＡｓＰ層１０のｐ型キャリア濃度は１×１０１８ｃｍ−３である。ｐ型のＩｎＧａＡｓＰ回折格子層９のキャリア濃度は、特に２．０×１０１８ｃｍ−３から３．０×１０１８ｃｍ−３とするのが適当であり、実施の形態１では、具体的には、２．５×１０１８ｃｍ−３とした。
【００１６】
ｐ型のＩｎＧａＡｓＰ層９、１０の上面には、ｐ型の上ＩｎＰ層１１が形成されている。この上ＩｎＰ層１１の厚さは、例えば１．５μｍ、ｐ型キャリア濃度は１×１０１８ｃｍ−３である。この上ＩｎＰ層１１の上面には、ｐ型のコンタクト層１２が形成されている。このｐ型のコンタクト層１２は、例えばｐ型のＩｎＧａＡｓ層であり、厚さが０．１μｍ、ｐ型キャリア濃度が１×１０１９ｃｍ−３である。
【００１７】
３つの各突条およびストライプ状溝ＳＤはＳｉＯ２絶縁膜１３によって覆われており、リッジ導波路ＲＷの上面ではこのＳｉＯ２絶縁膜１３にコンタクトホールが形成されている。ＳｉＯ２絶縁膜１３の上面にはレーザのｐ型電極１４が形成されており、リッジ導波路ＲＷの上面では、前記コンタクトホールを介してコンタクト層１２にオーミックコンタクトしている。このｐ型電極１４は、例えばチタンＴｉ／金Ａｕである。ｎ型基板１の下面には、ｎ型電極１５が形成され、ｎ型基板１にオーミックコンタクトしている。ｎ型電極１５は、例えば金Ａｕ／ゲルマニウムＧｅ／ニッケルＮｉ／金Ａｕである。
なお、図１はリッジ導波路ＲＷを構成する中央の突条の右半分とその右側の突条とその下部の手前半分を一部断面して示している。
【００１８】
実施の形態１の製造方法について工程順に説明する。この製造工程は、図３（ａ）の第１工程、図３（ｂ）の第２工程、図４（ａ）の第３工程、図４（ｂ）の第４工程、図４（ｃ）の第５工程、図５（ａ）の第６工程、図５（ｂ）と図５（ｃ）の第７工程、図６（ａ）の第８工程、図６（ｂ）の第９工程、図７（ａ）の第１０工程、図７（ｂ）の第１１工程、図８（ａ）の第１２工程、図８（ｂ）の第１３工程、図９（ａ）の第１４工程、図９（ｂ）の第１５工程および図１０の第１６工程の計１６の工程を含む。
【００１９】
先ず図３（ａ）の第１工程では、例えばＭＯＣＶＤ法により、ｎ型基板１の上に、順次ｎ型のＩｎＰ第１クラッド層２、ｎ型のＡｌＩｎＡｓ第２クラッド層３、ｎ型のＡｌＧａＩｎＡｓ光閉じ込め層４、ＡｌＧａＩｎＡｓ量子井戸活性層５、ｐ型のＡｌＧａＩｎＡｓ光閉じ込め層６、ｐ型のＡｌＩｎＡｓクラッド層７、ｐ型の下ＩｎＰ層８、ｐ型のＩｎＧａＡｓ層１０およびｐ型のＩｎＰ層２１を積層成長する。このウエハに、写真製版の位置合わせ用に、マーカーをエッチングにて形成しておく。
【００２０】
図３（ｂ）の第２工程では、ｐ型のＩｎＰ層２１の上面の全面に、ＳｉＯ２絶縁膜２２を形成し、その上にレジスト膜２３を形成する。
【００２１】
図４（ａ）の第３工程では、レジスト膜２３に対し、回折格子形成のためのパターニングを行う。このパターンは、リッジ導波路ＲＷの延長方向に約２０００Åのピッチで形成され、そのリッジ導波路ＲＷの延長方向と直角な方向の幅は１０μｍである。図４（ａ）の右側図は、リッジ導波路ＲＷの延長方向における断面であり、その左側図は、その上面図である。レジスト２３の残っている部分２３ｂと、レジスト２３が除去された部分２３ａが形成される。リッジ導波路ＲＷの延長方向と直角な方向の幅を１０μｍとしたが、これを数μｍと狭くすれば、パターンにムラが発生して、正確なパターニングができないためである。
【００２２】
図４（ｂ）の第４工程では、パターニングしたレジスト膜２３をマスクとして用いて、ＳｉＯ２絶縁膜２２をドライエッチングする。そのエッチングガスは例えば、ＣＨＦ３／Ｏ２ガスである。
【００２３】
図４（ｃ）の第５工程では、レジスト膜２３が除去され、ＳｉＯ２絶縁膜２２において、ＳｉＯ２絶縁膜２２が残っている部分２２ｂと、ＳｉＯ２絶縁膜２２が除去された部分２２ａが現れる。
【００２４】
図５（ａ）の第６工程では、ＳｉＯ２膜絶縁２２を覆うように、レジスト膜２４を塗布し、最初に形成したマーカーを基準にして、ステッパーによる写真製版を行い、レジスト膜２４に溝２４ａを形成する。溝２４ａは、リッジ導波路ＲＷの幅と等しくされる。リッジ導波路ＲＷの延長方向と直角な方向の幅は１．８μｍと狭く、溝２４ａをこれと同じ１．８μｍとする。溝２４ａの中心は、ＳｉＯ２膜２２が除去された部分２２ａの幅の中心に合わされる。図６（ａ）の右側図はリッジ導波路ＲＷの延長方向における断面図であり、その左側図はその上面図である。
【００２５】
図５（ｂ）（ｃ）の第７工程では、メタンガスと水素ガスプラズマを用いたドライエッチングを行い、レジスト２４とＳｉＯ２絶縁膜２２をマスクにして、レジスト２４とＳｉＯ２絶縁膜２２の両者の存在しない部分の下部のｐ型のＩｎＰ層２１とその下のｐ型のＩｎＧａＡｓＰ層１０とをエッチングする。これにより、幅がリッジ導波路ＲＷの幅に等しい回折格子層９が約２０００Åのピッチをもって形成される。図６（ｂ）の右側図はリッジ導波路ＲＷの延長方向における断面図、その左側図はその上面図である。図６（ｂ）右側図はその左側図のＡ−Ａ線断面図である。図６（ｃ）は、図６（ｂ）の左側図のＢ−Ｂ線断面図である。
【００２６】
図６（ａ）の第８工程では、ウエハを硫酸系の液で前処理した後、回折格子９の上に、ｐ型の上ＩｎＰ層１１とｐ型のコンタクト層１２を埋め込み成長させる。この際、最初に形成した位置合わせ用のマーカーをＳｉＯ２膜でカバーしておく。このカバーにより、最後まで同一のマーカーを位置合わせに使用できるので、すべての写真製版工程の位置ずれを小さくできる。
【００２７】
図６（ｂ）の第９工程では、ウエハの上面全面に、ＳｉＯ２絶縁膜２５を形成した後、リッジ導波路ＲＷを形成するために、エッチングにより、ストライプ状溝ＳＤに相当する位置に開口２５ａを形成する。
【００２８】
図７（ａ）の第１０工程では、ドライエッチングにより、ＳｉＯ２絶縁膜２５をマスクにして、開口２５ａの下部のｐ型コンタクト層１２をその全厚さに亘ってエッチングし、さらにｐ型の上ＩｎＰ層１１をその厚さの途中までエッチングする。
【００２９】
図７（ｂ）の第１１工程では、ウエットエッチングにより、ｐ型の上ＩｎＰ層１１をその下面まで完全にエッチングし、このエッチングをｐ型のＩｎＧａＡｓＰ層１０で止める。ウエットエッチング液として、例えば塩酸と燐酸の混合液（混合比は塩酸１：燐酸２）を用いれば、ＩｎＰ層１１に対するエッチングレートは大きいが、ＩｎＧａＡｓＰ層１０に対するエッチングレートは非常に小さいので、エッチングをｐ型のＩｎＧａＡｓＰ層１０でうまく止めることができる。また、塩酸と燐酸の混合液によるウエットエッチングでは、下方向のみへのエッチングが進み、横方向は殆どエッチングされないので、垂直な側壁を持ったリッジ導波路ＲＷを形成することができる。
【００３０】
図８（ａ）の第１２工程では、ドライエッチングにより、ＳｉＯ２絶縁膜２５をマスクにして、ｐ型のＩｎＧａＡｓＰ層１０をその厚さの全体に亘って完全にエッチングし、ｐ型の下ＩｎＰ層８の厚さの途中までエッチングを行う。
【００３１】
図８（ｂ）の第１３工程では、ウエットエッチングにより、ｐ型の下ＩｎＰ層８をその下面まで完全にエッチングし、このエッチングをｐ型のＡｌＩｎＡｓ層７で止める。このウエットエッチング液としては、例えば塩酸と燐酸の混合液を用いる。
【００３２】
図９（ａ）の第１４工程では、ＳｉＯ２絶縁膜２５をエッチング除去する。
【００３３】
図９（ｂ）の第１５工程では、ＳｉＯ２絶縁膜２６を新たに形成し、このＳｉＯ２絶縁膜２６により、各突条の上面と側面およびストライプ状溝ＳＤの底面を覆った後、写真製版により、リッジ導波路ＲＷの上面のＳｉＯ２絶縁膜２６にコンタクトホール２６ａを形成する。
【００３４】
図１０の第１６工程では、レーザのｐ型電極１３およびｎ型電極１４を形成する。
【００３５】
実施の形態１は、ｐ型のＩｎＧａＡｓＰ回折格子層９のｐ型キャリア濃度を１．５×１０１８ｃｍ−３から４．０×１０１８ｃｍ−３と高くしたことを特徴とする。このｐ型のＩｎＧａＡｓＰ回折格子層９のｐ型キャリア濃度は、特に２×１０１８ｃｍ−３から３×１０１８ｃｍ−３の範囲にするのが適当であり、実施の形態１では、具体的には２．５×１０１８ｃｍ−３とした。従来のこの種のレーザにおけるｐ型のＩｎＧａＡｓＰ回折格子層のキャリア濃度は１．０×１０１８ｃｍ−３以下と低い。
【００３６】
このようにｐ型のＩｎＧａＡｓＰ回折格子層９のキャリア濃度を高くすると、ＩｎＧａＡｓＰの亜鉛Ｚｎの固溶度が高いにもかかわらず、亜鉛Ｚｎはｐ型のＩｎＰ層１１からｐ型のＩｎＧａＡｓＰ回折格子層９に余り拡散しない。従って、ＩｎＧａＡｓＰ回折格子層９の直上の亜鉛Ｚｎの濃度が低減するのを防ぐことができ、ｐ型のＩｎＧａＡｓＰ回折格子層９の直上のシリコンＳｉのパイルアップを亜鉛Ｚｎにより補償することができ、その部分におけるｎ型層の残存をなくして、レーザ抵抗の増大を防ぐことが可能となる。なお、ｐ型のＩｎＧａＡｓＰ回折格子層９のｐ型キャリア濃度を余り大きくすると、耐圧の低下が問題になるので、４．０×１０１８ｃｍ−３までの値に抑える必要がある。
【００３７】
図１１は、実施の形態１によるレーザ抵抗の電流値依存性を示す。横軸は電流、すなわち、発振領域に流れ込む電流（ｍＡ）であり、縦軸は、抵抗、すなわち、この電流に対して直列に存在する直列抵抗（Ω）である。図１１から明らかなように、直列抵抗の値は電流が１５（ｍＡ）から１００（ｍＡ）に至る広い範囲でほぼ６（Ω）の低い値となる。具体的には、電流が２０（ｍＡ）のときに、抵抗は６（Ω）と低くなり、レーザの温度特性および高速動作特性を改善できた。
【００３８】
実施の形態２．
実施の形態２は、p型のＩｎＧａＡｓＰ回折格子層９のｐ型キャリア濃度を１．５×１０１８ｃｍ−３から４．０×１０１８ｃｍ−３、特に２．０×１０１８ｃｍ−３から３．０×１０１８ｃｍ−３とするとともに、上下のｐ型ＩｎＰ層８、１１のｐ型キャリア濃度を１．５×１０１８ｃｍ−３から４．０×１０１８ｃｍ−３、特に２．０×１０１８ｃｍ−３から３．０×１０１８ｃｍ−３としたものである。このＩｎＰ層８、１１のキャリア濃度は、具体的には、２．５×１０１８ｃｍ−３とした。このＩｎＰ層８、１１のキャリア濃度の増大は、シリコンＳｉのパイルアップによる直列抵抗の増大を防止するのに有効であり、ＩｎＧａＡｓＰ回折格子層９のキャリア濃度の増大と相俟って、より確実にシリコンのパイルアップによるｎ型層の発生を防止できる。なお、ＩｎＰ層８、１１は、少なくともそのいずれか一方のキャリア濃度を前述の値まで増大させることによっても、同様な効果が得られる。
また、図３（ａ）の第１工程から図５（ｂ）（ｃ）の第７工程で使用されるｐ型ＩｎＰ層２１のキャリア濃度を、ＩｎＰ層８、１１と同様の値に増大することも有効である。
【００３９】
【発明の効果】
以上のようにこの発明によるリッジ導波路型半導体レーザは、ｐ型のＩｎＧａＡｓＰ回折格子層のｐ型キャリア濃度を１．５×１０１８ｃｍ−３から４．０×１０１８ｃｍ−３、特に２．０×１０１８ｃｍ−３から３．０×１０１８ｃｍ−３としたものであり、このｐ型のＩｎＧａＡｓＰ回折格子層の埋め込み成長にともなうシリコンのパイルアップによる抵抗の増大を防止し、レーザの直列抵抗の増大を防止して、その温度特性、高速動作特性をも改善できる。
【００４０】
また、ｐ型のＩｎＧａＡｓＰ回折格子層と併せて、この回折格子層とｐ型のコンタクト層との間に設けられたｐ型のＩｎＰ層、回折格子層と量子井戸活性層との間に設けられたＩｎＰ層のｐ型キャリア濃度を、１．５×１０１８ｃｍ−３から４．０×１０１８ｃｍ−３、特に２．０×１０１８ｃｍ−３から３．０×１０１８ｃｍ−３としたものでは、さらに確実にシリコンのパイルアップによる抵抗の増大を防止し、レーザの直列抵抗の増大を防止できる。
【図面の簡単な説明】
【図１】 図１はこの発明によるリッジ導波路型半導体レーザの実施の形態１を示す一部断面の斜視図。
【図２】 図２は実施の形態１の中央部分の断面図。
【図３】 図３（ａ）（ｂ）は実施の形態１の製造工程を示す断面図。
【図４】 図４（ａ）は実施の形態１の製造工程を示す断面図と上面図であり、図４（ｂ）（ｃ）は実施の形態１の製造工程を示す断面図。
【図５】 図５（ａ）は実施の形態１の製造工程を示す断面図と上面図であり、図５（ｂ）は実施の形態１の製造工程を示す断面図と上面図であり、図５（ｃ）はその断面図。
【図６】 図６（ａ）（ｂ）は実施の形態１の製造工程を示す断面図。
【図７】 図７（ａ）（ｂ）は実施の形態１の製造工程を示す断面図。
【図８】 図８（ａ）（ｂ）は実施の形態１の製造工程を示す断面図。
【図９】 図９（ａ）（ｂ）は実施の形態１の製造工程を示す断面図。
【図１０】 図１０は実施の形態１の製造工程を示す断面図。
【図１１】 図１１は実施の形態１による抵抗と電流値の関係を示す特性図。
【図１２】 図１２は従来のレーザの抵抗と電流値の関係を示す特性図。
【符号の説明】
９ ｐ型のＩｎＧａＡｓＰ回折格子層、 ８，１１ ｐ型のＩｎＰ層、 ５ 量子井戸活性層、 １２ ｐ型のコンタクト層。
Claims (1)
- リッジ導波路に設けられたｐ型のＩｎＧａＡｓＰ回折格子層およびこのｐ型のＩｎＧａＡｓＰ回折格子層とｐ型のコンタクト層との間に設けられたｐ型のＩｎＰ層を備えたリッジ導波路型分布帰還レーザの製造方法であって、
前記ｐ型のＩｎＧａＡｓＰ回折格子層を形成する工程と、
前記ｐ型のＩｎＰ層を形成する工程とを備え、
前記ｐ型のＩｎＧａＡｓＰ回折格子層のキャリア濃度は１．５×１０ １８ ｃｍ −３ から４．０×１０ １８ ｃｍ −３ であり、
前記ｐ型のＩｎＰ層のキャリア濃度は１×１０ １８ ｃｍ −３ であり、
前記ｐ型のＩｎＧａＡｓＰ回折格子層と前記ｐ型のＩｎＰ層のｐ型ドーパントがＺｎであることを特徴とするリッジ導波路型分布帰還レーザの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002086567A JP4128790B2 (ja) | 2002-03-26 | 2002-03-26 | リッジ導波路型分布帰還レーザの製造方法 |
| US10/245,495 US6741630B2 (en) | 2002-02-16 | 2002-09-18 | Ridge waveguide distributed feedback laser |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002086567A JP4128790B2 (ja) | 2002-03-26 | 2002-03-26 | リッジ導波路型分布帰還レーザの製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008104735A Division JP2008177623A (ja) | 2008-04-14 | 2008-04-14 | リッジ導波路型分布帰還レーザ |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003283047A JP2003283047A (ja) | 2003-10-03 |
| JP2003283047A5 JP2003283047A5 (ja) | 2005-06-23 |
| JP4128790B2 true JP4128790B2 (ja) | 2008-07-30 |
Family
ID=28449312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002086567A Expired - Lifetime JP4128790B2 (ja) | 2002-02-16 | 2002-03-26 | リッジ導波路型分布帰還レーザの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6741630B2 (ja) |
| JP (1) | JP4128790B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003234541A (ja) * | 2001-12-07 | 2003-08-22 | Furukawa Electric Co Ltd:The | 分布帰還型半導体レーザ素子 |
| JP4504610B2 (ja) * | 2002-03-01 | 2010-07-14 | 株式会社日立製作所 | リッジ型半導体レーザ素子 |
| JP4638753B2 (ja) * | 2005-03-16 | 2011-02-23 | 日本オプネクスト株式会社 | 半導体光素子および半導体光素子の製造方法 |
| JP4892940B2 (ja) * | 2005-11-29 | 2012-03-07 | 富士ゼロックス株式会社 | 面発光型半導体レーザ装置およびその製造方法 |
| JP2008098387A (ja) * | 2006-10-12 | 2008-04-24 | Sumitomo Electric Ind Ltd | 回折格子の作製方法 |
| JP2008177623A (ja) * | 2008-04-14 | 2008-07-31 | Mitsubishi Electric Corp | リッジ導波路型分布帰還レーザ |
| JP5310271B2 (ja) * | 2009-05-29 | 2013-10-09 | 住友電気工業株式会社 | 半導体レーザ素子 |
| JP4917157B2 (ja) * | 2010-02-26 | 2012-04-18 | Ｎｔｔエレクトロニクス株式会社 | リッジ型半導体レーザ及びリッジ型半導体レーザの製造方法 |
| US20120106583A1 (en) | 2010-11-02 | 2012-05-03 | Onechip Photonics Inc. | Vertically-coupled surface-etched grating dfb laser |
| FR3026571B1 (fr) * | 2014-09-26 | 2016-12-02 | Thales Sa | Procede d'elaboration d'une structure resonante d'un laser a semi-conducteur a contre-reaction repartie |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6284583A (ja) | 1985-10-08 | 1987-04-18 | Nec Corp | 分布帰還型半導体レ−ザ |
| US6072812A (en) | 1997-08-01 | 2000-06-06 | Lucent Technologies Inc. | Distributed feedback laser with loss coupling |
| JP4786024B2 (ja) * | 2000-11-20 | 2011-10-05 | 三菱電機株式会社 | 分布帰還型レーザおよびその製造方法 |
-
2002
- 2002-03-26 JP JP2002086567A patent/JP4128790B2/ja not_active Expired - Lifetime
- 2002-09-18 US US10/245,495 patent/US6741630B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20030185263A1 (en) | 2003-10-02 |
| JP2003283047A (ja) | 2003-10-03 |
| US6741630B2 (en) | 2004-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2547001B2 (ja) | 半導体構造の製造方法 | |
| US5452315A (en) | Semiconductor laser with semi-insulating current blocking layers | |
| US5684823A (en) | Method of fabricating a diffraction grating and a distributed feedback semiconductor laser incorporating the diffraction grating | |
| JP3234086B2 (ja) | 光半導体デバイス及びその製造方法 | |
| JP4128790B2 (ja) | リッジ導波路型分布帰還レーザの製造方法 | |
| US4870468A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| JP3907854B2 (ja) | 半導体レーザ及びその製造方法 | |
| US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
| JP4514868B2 (ja) | 半導体装置の製造方法 | |
| JP3672062B2 (ja) | 半導体レーザ，及びその製造方法 | |
| US6642075B2 (en) | Method for manufacturing semiconductor laser device | |
| US6498889B2 (en) | Waveguide optical device and method of fabricating the same | |
| JP4213154B2 (ja) | 半導体装置の製造方法 | |
| JP3762640B2 (ja) | 半導体装置の製造方法および光導波路の製造方法、多層光導波路の製造方法 | |
| JP2004119467A (ja) | 半導体レーザ装置 | |
| JP2008177623A (ja) | リッジ導波路型分布帰還レーザ | |
| JPH05299764A (ja) | 半導体レーザの製造方法 | |
| JP4164248B2 (ja) | 半導体素子及びその製造方法、及び半導体光装置 | |
| JP3038424B2 (ja) | 埋め込み構造半導体レーザとその製造方法 | |
| US20060018352A1 (en) | Ridge-type semiconductor laser and method of fabricating the same | |
| JP4040663B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP3994928B2 (ja) | 半導体レーザの製造方法 | |
| JP3602814B2 (ja) | 半導体装置の製造方法 | |
| KR100388536B1 (ko) | 아이형 리지를 가지는 반도체 레이저 다이오드 및 그제조방법 | |
| JPH10209568A (ja) | 半導体光デバイスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040927 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040927 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071005 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080125 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080414 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080513 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080515 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4128790 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140523 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |