JP2008177623A - リッジ導波路型分布帰還レーザ - Google Patents

リッジ導波路型分布帰還レーザ Download PDF

Info

Publication number
JP2008177623A
JP2008177623A JP2008104735A JP2008104735A JP2008177623A JP 2008177623 A JP2008177623 A JP 2008177623A JP 2008104735 A JP2008104735 A JP 2008104735A JP 2008104735 A JP2008104735 A JP 2008104735A JP 2008177623 A JP2008177623 A JP 2008177623A
Authority
JP
Japan
Prior art keywords
type
layer
ridge waveguide
diffraction grating
carrier concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008104735A
Other languages
English (en)
Inventor
Toru Takiguchi
透 瀧口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008104735A priority Critical patent/JP2008177623A/ja
Publication of JP2008177623A publication Critical patent/JP2008177623A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract


【課題】p型のInGaAsP回折格子層の埋め込み成長にともなうシリコンのパイルアップによるレーザ抵抗の増大を防止する。
【解決手段】リッジ導波路に設けられたp型のInGaAsP回折格子層およびこのp型のInGaAsP回折格子層とp型のコンタクト層との間に設けられたp型のInP層を備えたリッジ導波路型分布帰還レーザであって、該p型のInGaAsP回折格子層と該p型のInP層のp型ドーパントがZnであり、
該p型のInGaAsP回折格子層のキャリア濃度を1.5×1018cm−3から4.0×1018cm−3とし、該p型のInGaAsP回折格子層のキャリア濃度は該p型のInP層のキャリア濃度より高いことを特徴とする。
【選択図】図1

Description

この発明は、リッジ導波路内に回折格子を有するリッジ導波路型分布帰還(DFB)レーザに関するものである。
n型の半導体基板を用いたこの種のリッジ導波路型分布帰還(DFB)レーザは、n型の半導体基板上にn型の第1クラッド層、n型の第2クラッド層、n型の光閉じ込め層、量子井戸活性層、p型の光閉じ込め層、p型のクラッド層を順次形成し、このp型のクラッド層の上にリッジ導波路を形成したものである。リッジ導波路は、例えばp型のInP層の上に、p型のInGaAsP回折格子層を形成し、その上にp型のInP層を形成している。
この従来のリッジ導波路型分布帰還レーザの電流値と直列抵抗との関係を図12に示す。この電流値は、発振領域へ流れる発振電流であり、直列抵抗は、発振電流に対して直列に存在する抵抗である。この従来のレーザは、電流値20mAにおいて14Ωの高い直列抵抗を持っている。その理由について説明する。
この従来のリッジ導波路型分布帰還レーザにおいて、リッジ導波路は、p型のInP層を形成し、その上にp型のInGaAsP回折格子層を形成した後、P型のInP層を埋め込み成長して形成される。しかし、この埋め込み成長時に、その再成長界面にシリコンSiがパイルアップ(堆積)する。このシリコンは大気中または水分中に含まれるシリコンに由来するもので、p型の半導体層内ではn型のドーパントとして振舞う。従って、p型のInGaAsP回折格子層およびその上下のp型のInP層の途中にシリコンのパイルアップによるn型層が存在すると、pnp接合が形成されてしまい、抵抗が高くなる。通常は、p型のInGaAsP回折格子層およびその上下のp型のInP層中のp型のドーパントである亜鉛Znが拡散してきて、シリコンと結合してシリコンが補償され、n型のドーパントとして振舞わなくなる。
ところが、このレーザの構造において、再成長界面の直下にはp型のInGaAsP回折格子層が存在しており、しかも従来のこのレーザでは、このp型のInGaAsP回折格子層のキャリア濃度は1×1018cm−3以下と低い。従ってこのInGaAsPはInPより、亜鉛Znの固溶度が高いため、亜鉛Znはp型のInGaAsP回折格子層の上のp型のInP層からp型のInPGaAsP回折格子層へ拡散してきて、p型のInGaAsP回折格子層の直上の亜鉛Znの濃度が低減する。その結果、p型のInGaAsP回折格子層の直上のシリコンパイルアップ物が亜鉛Znにより補償されずに、n型層が残存し、レーザの抵抗が高くなる。
この発明は、この問題を改善し、回折格子層直上のシリコンのパイルアップを亜鉛Znにより補償して、より抵抗を低くできるリッジ導波路型分布帰還レーザを提案するものである。
この発明によるリッジ導波路型分布帰還レーザは、リッジ導波路に設けられたp型のInGaAsP回折格子層およびこのp型のInGaAsP回折格子層とp型のコンタクト層との間に設けられたp型のInP層を備えたリッジ導波路型分布帰還レーザに関する。そして該p型のInGaAsP回折格子層と該p型のInP層のp型ドーパントがZnであり、該p型のInGaAsP回折格子層のキャリア濃度を1.5×1018cm−3から4.0×1018cm−3とし、該p型のInGaAsP回折格子層のキャリア濃度は該p型のInP層のキャリア濃度より高いことを特徴とする。
以上のようにこの発明によるリッジ導波路型半導体レーザは、p型のInGaAsP回折格子層のp型キャリア濃度を1.5×1018cm−3から4.0×1018cm−3、特に2.0×1018cm−3から3.0×1018cm−3としたものであり、このp型のInGaAsP回折格子層の埋め込み成長にともなうシリコンのパイルアップによる抵抗の増大を防止し、レーザの直列抵抗の増大を防止して、その温度特性、高速動作特性をも改善できる。
また、p型のInGaAsP回折格子層と併せて、この回折格子層とp型のコンタクト層との間に設けられたp型のInP層、回折格子層と量子井戸活性層との間に設けられたInP層のp型キャリア濃度を、1.5×1018cm−3から4.0×1018cm−3、特に2.0×1018cm−3から3.0×1018cm−3としたものでは、さらに確実にシリコンのパイルアップによる抵抗の増大を防止し、レーザの直列抵抗の増大を防止できる。
実施の形態1.
図1はこの発明によるリッジ導波路型分布帰還(DFB)レーザの実施の形態1を示す一部断面の斜視図である。図2はその中央部分の断面図である。
このリッジ導波路型分布帰還レーザは、n型の半導体基板、例えばInP基板1を用いて構成される。このn型のInP基板1は方形の基板であり、その上面の全面にn型の第1クラッド層2が形成されている。このn型の第1クラッド層2は、例えばInP層であり、厚さが1μm、n型キャリア濃度が1×1018cm−3である。n型の第1クラッド層2の上面の全面には、n型の第2クラッド層3が形成されている。このn型の第2クラッド層3は、例えばAlInAs層であり、厚さが0.1μm、n型キャリア濃度が1×1018cm−3である。このn型の第2クラッド層3の上面の全面には、n型の光閉じ込め層4が形成されている。このn型の光閉じ込め層4は、例えばn型のAlGaInAs層であり、厚さが0.1μm、n型のキャリア濃度が1×1018cm−3である。
n型の光閉じ込め層4の上面の全面には、量子井戸活性層5が形成されている。この量子井戸活性層5は例えばAlGaInAs層である。この量子井戸活性層6の上面の全面には、p型の光閉じ込め層6が形成されている。このp型の光閉じ込め層6は、例えば厚さが0.1μm、p型のキャリア濃度が1×1018cm−3である。p型の光閉じ込め層6の上面の全面には、p型のクラッド層7が形成されている。このp型のクラッド層7は、例えばp型のAlInAs層であり、厚さが0.1μm、p型のキャリア濃度が1×1018cm−3である。
p型のクラッド層7の上面には、互いに平行な3つの突条が形成されており、中央の突条がリッジ導波路RWを形成している。隣接する2つの突条の相互間には、ストライプ状溝SDが形成されている。
各リッジ導波路RWを含む各突条の最下層はp型の下InP層8であり、これはp型のクラッド層7の上面に形成されている。この各下InP層8の上には、p型のInGaAsP層10が形成され、これはリッジ導波路RWではp型のInGaAsP回折格子層9として構成されている。これらのp型のInGaAsP層9、10の厚さは例えば0.06μm、p型のInGaAsP回折格子層9のp型キャリア濃度は、1.5×1018cm−3から4.0×1018cm−3であり、またp型のInGaAsP層10のp型キャリア濃度は1×1018cm−3である。p型のInGaAsP回折格子層9のキャリア濃度は、特に2.0×1018cm−3から3.0×1018cm−3とするのが適当であり、実施の形態1では、具体的には、2.5×1018cm−3とした。
p型のInGaAsP層9、10の上面には、p型の上InP層11が形成されている。この上InP層11の厚さは、例えば1.5μm、p型キャリア濃度は1×1018cm−3である。この上InP層11の上面には、p型のコンタクト層12が形成されている。このp型のコンタクト層12は、例えばp型のInGaAs層であり、厚さが0.1μm、p型キャリア濃度が1×1019cm−3である。
3つの各突状およびストライプ状溝SDはSiO2絶縁膜13によって覆われており、リッジ導波路RWの上面ではこのSiO2絶縁膜13にコンタクトホールが形成されている。SiO2絶縁膜13の上面にはレーザのp型電極14が形成されており、リッジ導波路RWの上面では、前記コンタクトホールを介してコンタクト層12にオーミックコンタクトしている。このp型電極14は、例えばチタンTi/金Auである。n型基板1の下面には、n型電極15が形成され、n型基板1にオーミックコンタクトしている。n型電極15は、例えば金Au/ゲルマニウムGe/ニッケルNi/金Auである。
なお、図1はリッジ導波路RWを構成する中央の突条の右半分とその右側の突条とその下部の手前半分を一部断面して示している。
実施の形態1の製造方法について工程順に説明する。この製造工程は、図3(a)の第1工程、図3(b)の第2工程、図4(a)の第3工程、図4(b)の第4工程、図4(c)の第5工程、図5(a)の第6工程、図5(b)と図5(c)の第7工程、図6(a)の第8工程、図6(b)の第9工程、図7(a)の第10工程、図7(b)の第11工程、図8(a)の第12工程、図8(b)の第13工程、図9(a)の第14工程、図9(b)の第15工程および図10の第16工程の計16の工程を含む。
先ず図3(a)の第1工程では、例えばMOCVD法により、n型基板1の上に、順次n型のInP第1クラッド層2、n型のAlInAs第2クラッド層3、n型のAlGaInAs光閉じ込め層4、AlGaInAs量子井戸活性層5、p型のAlGaInAs光閉じ込め層6、p型のAlInAsクラッド層7、p型の下InP層8、p型のInGaAs層10およびp型のInP層21を積層成長する。このウエハに、写真製版の位置合わせ用に、マーカーをエッチングにて形成しておく。
図3(b)の第2工程では、p型のInP層21の上面の全面に、SiO2絶縁膜22を形成し、その上にレジスト膜23を形成する。
図4(a)の第3工程では、レジスト膜23に対し、回折格子形成のためのパターニングを行う。このパターンは、リッジ導波路RWの延長方向に約2000Åのピッチで形成され、そのリッジ導波路RWの延長方向と直角な方向の幅は10μmである。図4(a)の右側図は、リッジ導波路RWの延長方向における断面であり、その左側図は、その上面図である。レジスト23の残っている部分23bと、レジスト23が除去された部分23aが形成される。リッジ導波路RWの延長方向と直角な方向の幅を10μmとしたが、これを数μmと狭くすれば、パターンにムラが発生して、正確なパターニングができないためである。
図4(b)の第4工程では、パターニングしたレジスト膜23をマスクとして用いて、SiO2絶縁膜22をドライエッチングする。そのエッチングガスは例えば、CHF3/O2ガスである。
図4(c)の第5工程では、レジスト膜23が除去され、SiO2絶縁膜22において、SiO2絶縁膜22が残っている部分22bと、SiO2絶縁膜22が除去された部分22aが現れる。
図5(a)の第6工程では、SiO2膜絶縁22を覆うように、レジスト膜24を塗布し、最初に形成したマーカーを基準にして、ステッパーによる写真製版を行い、レジスト膜24に溝24aを形成する。溝24aは、リッジ導波路RWの幅と等しくされる。リッジ導波路RWの延長方向と直角な方向の幅は1.8μmと狭く、溝24aをこれと同じ1.8μmとする。溝24aの中心は、SiO2膜22が除去された部分22aの幅の中心に合わされる。図6(a)の右側図はリッジ導波路RWの延長方向における断面図であり、その左側図はその上面図である。
図5(b)(c)の第7工程では、メタンガスと水素ガスプラズマを用いたドライエッチングを行い、レジスト24とSiO2絶縁膜22をマスクにして、レジスト24とSiO2絶縁膜22の両者の存在しない部分の下部のp型のInP層21とその下のp型のInGaAsP層10とをエッチングする。これにより、幅がリッジ導波路RWの幅に等しい回折格子層9が約2000Åのピッチをもって形成される。図6(b)の右側図はリッジ導波路RWの延長方向における断面図、その左側図はその上面図である。図6(b)右側図はその左側図のA−A線断面図である。図6(c)は、図6(b)の左側図のB−B線断面図である。
図6(a)の第8工程では、ウエハを硫酸系の液で前処理した後、回折格子9の上に、p型の上InP層11とp型のコンタクト層12を埋め込み成長させる。この際、最初に形成した位置合わせ用のマーカーをSiO2膜でカバーしておく。このカバーにより、最後まで同一のマーカーを位置合わせに使用できるので、すべての写真製版工程の位置ずれを小さくできる。
図6(b)の第9工程では、ウエハの上面全面に、SiO2絶縁膜25を形成した後、リッジ導波路RWを形成するために、エッチングにより、ストライプ状溝SDに相当する位置に開口25aを形成する。
図7(a)の第10工程では、ドライエッチングにより、SiO2絶縁膜25をマスクにして、開口25aの下部のp型コンタクト層12をその全厚さに亘ってエッチングし、さらにp型の上InP層11をその厚さの途中までエッチングする。
図7(b)の第11工程では、ウエットエッチングにより、p型の上InP層11をその下面まで完全にエッチングし、このエッチングをp型のInGaAsP層10で止める。ウエットエッチング液として、例えば塩酸と燐酸の混合液(混合比は塩酸1:燐酸2)を用いれば、InP層11に対するエッチングレートは大きいが、InGaAsP層10に対するエッチングレートは非常に小さいので、エッチングをp型のInGaAsP層10でうまく止めることができる。また、塩酸と燐酸の混合液によるウエットエッチングでは、下方向のみへのエッチングが進み、横方向は殆どエッチングされないので、垂直な側壁を持ったリッジ導波路RWを形成することができる。
図8(a)の第12工程では、ドライエッチングにより、SiO2絶縁膜25をマスクにして、p型のInGaAsP層10をその厚さの全体に亘って完全にエッチングし、p型の下InP層8の厚さの途中までエッチングを行う。
図8(b)の第13工程では、ウエットエッチングにより、p型の下InP層8をその下面まで完全にエッチングし、このエッチングをp型のAlInAs層7で止める。このウエットエッチング液としては、例えば塩酸と燐酸の混合液を用いる。
図9(a)の第14工程では、SiO2絶縁膜25をエッチング除去する。
図9(b)の第15工程では、SiO2絶縁膜26を新たに形成し、このSiO2絶縁膜26により、各突条の上面と側面およびストライプ状溝SDの底面を覆った後、写真製版により、リッジ導波路RWの上面のSiO2絶縁膜26にコンタクトホール26aを形成する。
図10の第16工程では、レーザのp型電極13およびn型電極14を形成する。
実施の形態1は、p型のInGaAsP回折格子層9のp型キャリア濃度を1.5×1018cm−3から4.0×1018cm−3と高くしたことを特徴とする。このp型のInGaAsP回折格子層9のp型キャリア濃度は、特に2×1018cm−3から3×1018cm−3の範囲にするのが適当であり、実施の形態1では、具体的には2.5×1018cm−3とした。従来のこの種のレーザにおけるp型のInGaAsP回折格子層のキャリア濃度は1.0×1018cm−3以下と低い。
このようにp型のInGaAsP回折格子層9のキャリア濃度を高くすると、InGaAsPの亜鉛Znの固溶度が高いにもかかわらず、亜鉛Znはp型のInP層11からp型のInGaAsP回折格子層9に余り拡散しない。従って、InGaAsP回折格子層9の直上の亜鉛Znの濃度が低減するのを防ぐことができ、p型のInGaAsP回折格子層9の直上のシリコンSiのパイルアップを亜鉛Znにより補償することができ、その部分におけるn型層の残存をなくして、レーザ抵抗の増大を防ぐことが可能となる。なお、p型のInGaAsP回折格子層9のp型キャリア濃度を余り大きくすると、耐圧の低下が問題になるので、4.0×1018cm−3までの値に抑える必要がある。
図11は、実施の形態1によるレーザ抵抗の電流値依存性を示す。横軸は電流、すなわち、発振領域に流れ込む電流(mA)であり、縦軸は、抵抗、すなわち、この電流に対して直列に存在する直列抵抗(Ω)である。図11から明らかなように、直列抵抗の値は電流が15(mA)から100(mA)に至る広い範囲でほぼ6(Ω)の低い値となる。具体的には、電流が20(mA)のときに、抵抗は6(Ω)と低くなり、レーザの温度特性および高速動作特性を改善できた。
実施の形態2.
実施の形態2は、p型のInGaAsP回折格子層9のp型キャリア濃度を1.5×1018cm−3から4.0×1018cm−3、特に2.0×1018cm−3から3.0×1018cm−3とするとともに、上下のp型InP層8、11のp型キャリア濃度を1.5×1018cm−3から4.0×1018cm−3、特に2.0×1018cm−3から3.0×1018cm−3としたものである。このInP層8、11のキャリア濃度は、具体的には、2.5×1018cm−3とした。このInP層8、11のキャリア濃度の増大は、シリコンSiのパイルアップによる直列抵抗の増大を防止するのに有効であり、InGaAsP回折格子層9のキャリア濃度の増大と相俟って、より確実にシリコンのパイルアップによるn型層の発生を防止できる。なお、InP層8、11は、少なくともそのいずれか一方のキャリア濃度を前述の値まで増大させることによっても、同様な効果が得られる。
また、図3(a)の第1工程から図5(b)(c)の第7工程で使用されるp型InP層21のキャリア濃度を、InP層8、11と同様の値に増大することも有効である。
図1はこの発明によるリッジ導波路型半導体レーザの実施の形態1を示す一部断面の斜視図。 図2は実施の形態1の中央部分の断面図。 図3(a)(b)は実施の形態1の製造工程を示す断面図。 図4(a)は実施の形態1の製造工程を示す断面図と上面図であり、図4(b)(c)は実施の形態1の製造工程を示す断面図。 図5(a)は実施の形態1の製造工程を示す断面図と上面図であり、図5(b)は実施の形態1の製造工程を示す断面図と上面図であり、図5(c)はその断面図。 図6(a)(b)は実施の形態1の製造工程を示す断面図。 図7(a)(b)は実施の形態1の製造工程を示す断面図。 図8(a)(b)は実施の形態1の製造工程を示す断面図。 図9(a)(b)は実施の形態1の製造工程を示す断面図。 図10は実施の形態1の製造工程を示す断面図。 図11は実施の形態1による抵抗と電流値の関係を示す特性図。 図12は従来のレーザの抵抗と電流値の関係を示す特性図。
符号の説明
9 p型のInGaAsP回折格子層、 8,11 p型のInP層、 5 量子井戸活性層、 12 p型のコンタクト層。

Claims (2)

  1. リッジ導波路に設けられたp型のInGaAsP回折格子層およびこのp型のInGaAsP回折格子層とp型のコンタクト層との間に設けられたp型のInP層を備えたリッジ導波路型分布帰還レーザであって、
    前記p型のInGaAsP回折格子層と前記p型のInP層のp型ドーパントがZnであり、
    前記p型のInGaAsP回折格子層のキャリア濃度を1.5×1018cm−3から4.0×1018cm−3とし、
    前記p型のInGaAsP回折格子層のキャリア濃度は前記p型のInP層のキャリア濃度より高いことを特徴とするリッジ導波路型分布帰還レーザ。
  2. 前記p型のInGaAsP回折格子層のキャリア濃度を2.0×1018cm−3から3.0×1018cm−3とし、併せて前記p型のInP層のキャリア濃度を2.0×1018cm−3から3.0×1018cm−3としたことを特徴とする請求項1に記載のリッジ導波路型分布帰還レーザ。
JP2008104735A 2008-04-14 2008-04-14 リッジ導波路型分布帰還レーザ Pending JP2008177623A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008104735A JP2008177623A (ja) 2008-04-14 2008-04-14 リッジ導波路型分布帰還レーザ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008104735A JP2008177623A (ja) 2008-04-14 2008-04-14 リッジ導波路型分布帰還レーザ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002086567A Division JP4128790B2 (ja) 2002-02-16 2002-03-26 リッジ導波路型分布帰還レーザの製造方法

Publications (1)

Publication Number Publication Date
JP2008177623A true JP2008177623A (ja) 2008-07-31

Family

ID=39704348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008104735A Pending JP2008177623A (ja) 2008-04-14 2008-04-14 リッジ導波路型分布帰還レーザ

Country Status (1)

Country Link
JP (1) JP2008177623A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003283047A (ja) * 2002-03-26 2003-10-03 Mitsubishi Electric Corp リッジ導波路型分布帰還レーザ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003283047A (ja) * 2002-03-26 2003-10-03 Mitsubishi Electric Corp リッジ導波路型分布帰還レーザ

Similar Documents

Publication Publication Date Title
JP2547001B2 (ja) 半導体構造の製造方法
US5872022A (en) Method for etching a semiconductor method for fabricating semiconductor device method for fabricating semiconductor laser and semiconductor laser
US7678594B2 (en) Integrated optical device and fabrication method thereof
JP4193866B2 (ja) 半導体発光素子の製造方法
JP4884810B2 (ja) 半導体発光素子及びその製造方法
JP4128790B2 (ja) リッジ導波路型分布帰還レーザの製造方法
JP3907854B2 (ja) 半導体レーザ及びその製造方法
US7474683B2 (en) Distributed feedback semiconductor laser
US6556605B1 (en) Method and device for preventing zinc/iron interaction in a semiconductor laser
US6642075B2 (en) Method for manufacturing semiconductor laser device
US20100022043A1 (en) Semiconductor laser device and method of manufacturing the same
US7772023B2 (en) Method of producing semiconductor optical device
US6498889B2 (en) Waveguide optical device and method of fabricating the same
JP3762640B2 (ja) 半導体装置の製造方法および光導波路の製造方法、多層光導波路の製造方法
JP2004119467A (ja) 半導体レーザ装置
JP2008177623A (ja) リッジ導波路型分布帰還レーザ
JP4213154B2 (ja) 半導体装置の製造方法
JP4164248B2 (ja) 半導体素子及びその製造方法、及び半導体光装置
JPH05299764A (ja) 半導体レーザの製造方法
JP4040663B2 (ja) 半導体レーザ及びその製造方法
US20060018352A1 (en) Ridge-type semiconductor laser and method of fabricating the same
JP3602814B2 (ja) 半導体装置の製造方法
JP3994928B2 (ja) 半導体レーザの製造方法
JP5076964B2 (ja) 半導体レーザおよび半導体レーザを作製する方法
JPH06283816A (ja) 埋め込み構造半導体レーザとその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110208