FR3017261A1 - - Google Patents

Download PDF

Info

Publication number
FR3017261A1
FR3017261A1 FR1550755A FR1550755A FR3017261A1 FR 3017261 A1 FR3017261 A1 FR 3017261A1 FR 1550755 A FR1550755 A FR 1550755A FR 1550755 A FR1550755 A FR 1550755A FR 3017261 A1 FR3017261 A1 FR 3017261A1
Authority
FR
France
Prior art keywords
switch
channel
contact
coupled
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1550755A
Other languages
English (en)
Other versions
FR3017261B1 (fr
Inventor
George Nohra
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qorvo US Inc
Original Assignee
Triquint Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Triquint Semiconductor Inc filed Critical Triquint Semiconductor Inc
Publication of FR3017261A1 publication Critical patent/FR3017261A1/fr
Application granted granted Critical
Publication of FR3017261B1 publication Critical patent/FR3017261B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K2217/00Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018Special modifications or use of the back gate voltage of a FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Des modes de réalisation comprennent un appareil, un système et un procédé connexes à un circuit de commutation. Dans certains modes de réalisation, le circuit de commutation peut comprendre un premier commutateur incluant un transistor à canal n à effet de champ (FET) dans le trajet de signal. Le circuit de commutation peut en outre comprendre un deuxième commutateur en shunt au premier commutateur. Le deuxième commutateur peut comprendre un transistor de décharge (132) pour fournir un trajet de décharge pour un corps (120) d'un transistor en commutation (104).

Description

CIRCUIT DE COMMUTATION DE TRANSISTOR A EFFET DE CHAMP Des modes de réalisation de la présente invention concernent généralement le domaine de circuits, et plus particulièrement des circuits de commutation. Les transistors à effet de champ (FET) peuvent être utilisés pour des dispositifs commutateurs à radiofréquence (RF) à faible puissance, particulièrement dans des applications mobiles où le prix, les performances, et la consommation d'énergie sont des éléments clefs. Cependant, des FET peuvent présenter des difficultés lorsqu'ils traitent des signaux plus grands. En particulier, les performances sous grands signaux dans des FET servant de commutateurs peuvent être affectées par accumulation de charge dans une région quasi-neutre du corps des FET.
L'accumulation de charge peut entraîner une accumulation de porteur chaud, des fuites de drain induites par grille (GIDL) excessive, une transconductance négative, une perte de commande de grille, etc. Ces problèmes peuvent être généralement appelés effet de corps flottant (FBE). Dans certaines applications, certaines applications peuvent nécessiter des commutateurs ultra-rapides, et à ultra-basse perte/haute isolation. Dans certains cas, un commutateur à faible perte peut nécessiter un générateur de tension négative (NVG) qui peut être utilisé pour obtenir la faible perte et l'isolation requises, et également pour satisfaire aux conditions de grands signaux. Cependant, l'utilisation d'un NVG peut entraîner un commutateur plus lent, ainsi que de forts coûts indirects en ce qui concerne la superficie de circuit. En outre, l'utilisation du NVG peut entraîner un courant de fuite dans le mode de sommeil, à savoir lorsque le circuit ne transfère pas activement un signal. Dans certains cas, des condensateurs de blocage peuvent être utilisés dans les commutateurs pour aborder les problèmes décrits ci-dessus, cependant l'utilisation de condensateurs de blocage peut entraîner une grande superficie de circuit et également réduire les performances de circuit. Par exemple, le circuit peut subir une mauvaise perte d'insertion, une mauvaise linéarité, et/ou une mauvaise isolation. Selon un premier aspect, l'invention concerne un circuit de commutation comprenant : un premier commutateur incluant un transistor à canal n ; et un deuxième commutateur couplé au premier commutateur, le deuxième commutateur incluant : un premier transistor à canal p incluant un premier contact de source, un premier contact de drain, un premier contact de grille, et un premier contact de corps ; un deuxième transistor à canal p couplé au premier transistor à canal p, le deuxième transistor à canal p incluant un second contact de source, un second contact de drain, un second contact de grille, et un second contact de corps, dans lequel le premier contact de grille est couplé au second contact de drain, et le premier contact de corps est couplé au second contact de source ; et une première résistance et une seconde résistance toutes les deux couplées au second contact de grille. Avantageusement, un ou plusieurs des agencements suivants peuvent être utilisés dans ce premier aspect de l'invention : - la première résistance ou la seconde résistance est une résistance à haute densité ; - le premier transistor à canal p possède une épaisseur de 1 millimètre (mm) ; - le deuxième transistor à canal p possède une épaisseur de 3 micromètres (11m) ; - le premier contact de source est couplé à un troisième commutateur qui inclut au moins un troisième transistor à canal p et un quatrième transistor à canal p ; - le premier contact de grille est couplé à une source d'entrée de tension à courant continu (CC) ; - le premier commutateur est couplé au deuxième commutateur de sorte que le premier transistor à canal p soit directement couplé au premier commutateur et le premier transistor à canal p soit entre le premier commutateur et un contact de terre du circuit de commutation. Selon un deuxième aspect, l'invention concerne un procédé comprenant : le couplage d'un contact de grille d'un premier transistor à canal p à effet de champ (FET) à un contact de drain d'un deuxième FET à canal p le couplage d'un contact de corps du premier FET à canal p à un contact de source du deuxième PET à canal p ; le couplage d'un contact de grille du deuxième FET à canal p à une première résistance et à une seconde résistance ; et le couplage d'un contact de drain du premier FET à canal p et de la première résistance à un FET à canal n de sorte que le premier FET à canal p soit électriquement positionné entre le FET à canal n et une terre. Avantageusement, un ou plusieurs des agencements suivants peuvent être utilisés dans ce deuxième aspect de l'invention : - la première résistance ou la seconde résistance est une résistance à haute densité ; - le premier FET à canal p possède une épaisseur de 1 millimètre (mm) ; - le deuxième PET à canal p possède une épaisseur de 3 micromètres (Iim) ; - le premier FET à canal p, le deuxième FET à canal p, la première résistance, et la seconde résistance sont un premier commutateur, et un contact de source du premier FET à canal p est couplé à un deuxième commutateur qui inclut un troisième 15 FET à canal p. Selon un troisième aspect, l'invention concerne un système comprenant : une entrée de signal ; un premier commutateur électriquement positionné entre l'entrée de signal et une sortie de signal, le premier commutateur incluant un transistor à canal n à effet 20 de champ (FET) ; et un deuxième commutateur électriquement couplé entre l'entrée de signal et une terre, et électriquement couplé entre le premier commutateur et la terre, dans lequel le deuxième commutateur inclut : un premier FET à canal p ; 25 un deuxième FET à canal p couplé au premier FET à canal p, le deuxième FET à canal p incluant un contact de drain couplé à un contact de grille du premier PET à canal p, et un contact de source couplé à un contact de corps du premier PET à canal p ; et une première résistance et une seconde résistance toutes les deux couplées à 30 un contact de grille du deuxième FET à canal p. Avantageusement, un ou plusieurs des agencements suivants peuvent être utilisés dans ce troisième aspect de l'invention - la première résistance ou la seconde résistance sont une résistance à haute densité ; - le premier FET à canal p possède une épaisseur de 1 millimètre (mm) ; - le deuxième FET à canal p possède une épaisseur de 3 micromètres (lam) ; - le système comprend en outre un troisième commutateur qui inclut un troisième FET à canal p et un quatrième FET à canal p, dans lequel un contact de source du premier FET à canal p est couplé à un contact de drain du troisième FET à canal p. Des modes de réalisation sont illustrés à titre d'exemple et non à titre de limitation sur les figures des dessins joints, sur lesquels des références identiques indiquent des éléments similaires et sur lesquels : la figure 1 illustre un commutateur à transistor à effet de champ (FET), conformément à divers modes de réalisation. la figure 2 illustre un circuit de commutation incorporant une pluralité de 15 commutateurs, conformément à divers modes de réalisation. la figure 3 illustre un procédé illustratif de construction d'un circuit de commutation, conformément à divers modes de réalisation. la figure 4 est un schéma de principe d'un dispositif de communication sans fil illustratif, conformément à divers modes de réalisation. 20 Des modes de réalisation comprennent un circuit de commutation. Dans certains modes de réalisation, le circuit de commutation peut comprendre un premier commutateur qui inclut un transistor en commutation à canal n dans le trajet de signal. Le transistor en commutation à canal n peut être un transistor à canal n à effet de champ (FET). Le circuit de commutation peut en outre comprendre un deuxième 25 commutateur en shunt au premier commutateur. Le deuxième commutateur peut comprendre un transistor en commutation et un transistor de décharge pour fournir un trajet de décharge pour un corps du transistor en commutation. Le transistor en commutation et le transistor de décharge peuvent être des transistors à canal p, et plus spécifiquement, des FET à canal p. A fois le transistor à canal n et les transistors 30 à canal p peuvent être couplés à une source de tension configurée pour fournir une tension positive aux commutateurs. Lorsque la source de tension fournit la tension positive, le commutateur qui inclut le transistor en commutation à canal n peut s'allumer de sorte que le commutateur puisse permettre à un signal à radiofréquence (RF) de se propager à travers le commutateur. En même temps, le commutateur qui inclut les transistors à canal p peut s'éteindre en raison de la tension positive. La tension positive peut alors être éliminée, ou une tension négative peut être appliquée, et le commutateur qui inclut le transistor à canal n peut s'éteindre alors que le commutateur qui inclut les transistors à canal p s'allume. D'autres modes de réalisation peuvent être décrits et revendiqués. Divers aspects des modes de réalisation illustratifs vont être décrits en utilisant des termes couramment utilisés par l'homme du métier pour communiquer la substance de son travail à un autre homme du métier. Cependant, il sera évident, pour l'homme du métier, que d'autres modes de réalisation peuvent être pratiqués avec seulement certains des aspects décrits. Dans des buts explicatifs, des dispositifs et configurations spécifiques sont présentés afin de fournir une compréhension approfondie des modes de réalisation illustratifs. Cependant, il sera évident, pour l'homme du métier, que d'autres modes de réalisation peuvent être pratiqués sans détails spécifiques. Dans d'autres cas, des caractéristiques bien connues sont omises ou simplifiées afin de ne pas compliquer les modes de réalisation illustratifs. En outre, diverses opérations vont être décrites sous forme de multiples opérations distinctes, tour à tour, d'une manière qui est la plus utile dans la compréhension de la présente invention ; cependant, l'ordre de description ne doit pas être interprété comme impliquant que ces opérations sont nécessairement dépendantes. En particulier, ces opérations n'ont pas besoin d'être réalisées dans l'ordre de présentation. L'expression « dans un mode de réalisation » est utilisée à plusieurs reprises. L'expression ne fait généralement pas référence au même mode de réalisation ; cependant, elle le peut. Les termes « comprenant », « comportant » et « incluant » sont synonymes, sauf indication contraire du contexte. Pour fournir un contexte de clarification au langage qui peut être utilisé en association avec divers modes de réalisation, les expressions « A/B » et « A et/ou B » signifient (A), (B), ou (A et B) ; et l'expression «A, B, et/ou C » signifie (A), (B), (C), (A et B), (A et C), (B et C) ou (A, B et C). Le terme « couplé à », conjointement avec ses dérivés, peut être utilisé dans les présentes. « Couplé » peut signifier un ou plusieurs de ce qui suit. « Couplé » peut signifier que deux, ou plus, éléments sont en contact physiques ou électrique direct. Cependant, « couplé » peut également signifier que deux, ou plus, éléments entrent indirectement en contact, et cependant coopèrent ou interagissent toujours, et peut signifier qu'un ou plusieurs autres éléments sont couplés ou connectés entre les éléments qui sont dits être couplés les uns aux autres.
La figure 1 illustre un commutateur 100 conformément à divers modes de réalisation. Le commutateur 100 peut être un dispositif à silicium sur isolant (SOI) comportant une couche de silicium disposée sur une couche isolante, qui peut également être appelée couche d'oxyde enterré (BOX). Dans certains modes de réalisation, une couche de silicium supplémentaire peut être disposée sous la couche isolante. Dans divers modes de réalisation, la couche de silicium supérieure peut mesurer approximativement 50 à 90 nanomètres (nm) d'épaisseur et la couche isolante, qui peut être une couche de dioxyde de silicium ou de saphir, peut mesurer approximativement 100 à 200 nm d'épaisseur. Dans certains modes de réalisation, le 15 commutateur 100 peut être un dispositif SOI partiellement appauvri (PDSOI) dans lequel le silicium sous une couche dopée est partiellement appauvri en porteurs de charge libres. La zone partiellement appauvrie peut être appelée région quasi-neutre. Le commutateur 100 peut comprendre un transistor en commutation 104. Dans certains modes de réalisation, le transistor en commutation 104 peut être un 20 transistor à effet de champ (NET). Dans certains modes de réalisation, le transistor en commutation 104 peut présenter une tendance à accumuler des charges dans la région quasi-neutre, comme cela est décrit ci-dessus. Des modes de réalisation décrits dans les présentes permettent la décharge de ces charges accumulées tout en réduisant au moins certains des problèmes identifiés ci-dessus connexes à d'autres 25 techniques conçues pour aborder les problèmes de FBE. Le transistor en commutation 104 peut comprendre un contact de grille 108, un contact de source 112, un contact de drain 116, et un contact de corps 120. Le commutateur 100 peut en outre comprendre des résistances 124 et 128 couplées en série l'une avec l'autre et en outre couplées aux, et entre les, contact de source 112 et 30 contact de drain 116, comme cela est représenté. Les résistances 124 et 128 peuvent être de taille égale dans certains modes de réalisation. Dans certains modes de réalisation, les résistances 124 et 128 peuvent être des résistances à haute densité. Dans certains modes de réalisation, les résistances 124 et 128 peuvent être couplées par une ligne de commande 129. Le commutateur 100 peut en outre comprendre une résistance 130 couplée au contact de grille 108. Le commutateur 100 peut en outre comprendre un transistor de décharge 132. Dans certains modes de réalisation, le transistor de décharge 132 peut être un FET. 5 Le transistor de décharge 132 peut fonctionner pour créer un trajet de décharge pour décharger des charges qui s'accumulent dans la région quasi-neutre du transistor en commutation 104. Le transistor de décharge 132 peut comprendre un contact de grille 136, un contact de source 140, et un contact de drain 144. Le contact de grille 136 peut être couplé à un noeud 148 qui est situé entre les résistances 124 10 et 128 ; le contact de source 140 peut être couplé au corps contact 120 ; et le contact de drain 144 peut être couplé au contact de grille 108. Les résistances 124 et 128 peuvent fournir une terre virtuelle, par exemple, un potentiel fixe, au niveau du noeud 148 et, donc, au niveau du contact de grille 136. L'utilisation du transistor de décharge 132 pour attacher le corps contact 120, le 15 contact de drain 116, et le contact de source 112 au potentiel fixe du noeud 148 peut faciliter l'élimination de la différence de potentiel entre le contact de grille 108 et le corps contact 120 et, donc, décharger des charges de la région quasi-neutre. Dans certains modes de réalisation, le contact de drain 116 peut être couplé directement ou indirectement avec une borne d'entrée de signal à radiofréquence 20 (RF) 152 par l'intermédiaire de laquelle le commutateur 100 peut recevoir un signal RF. Le contact de source 112 peut être couplé directement ou indirectement avec une borne de sortie de signal RF 156 à partir de laquelle le signal RF peut être envoyé par le commutateur 100. Le contact de grille 108 et/ou le contact de drain 144 peuvent être couplés directement ou indirectement avec une source de tension 160, qui peut 25 fournir une tension de commande pour allumer ou éteindre le transistor en commutation 104 et le transistor de décharge 132, comme cela est décrit ci-dessous. Dans des modes de réalisation, le commutateur 100 peut fonctionner comme suit. Il faut noter que la description ci-dessous suppose que le transistor en commutation 104 et le transistor de décharge 132 sont tous les deux des FET à canal 30 n. Cependant, comme cela est décrit de façon plus détaillée ci-dessous, dans certains modes de réalisation, le transistor en commutation 104 et le transistor de décharge 132 peuvent tous les deux être des FET à canal p, auquel cas le fonctionnement peut être inversé.
Initialement, le commutateur 100 peut être allumé en allumant le transistor en commutation 104 pour faire passer un signal, par exemple, le signal à radiofréquence (RF) reçu à partir de la borne d'entrée de signal RF 152, du contact de drain 116 au contact de source 112. Dans certains modes de réalisation, le transistor en commutation 104 peut être allumé par application d'une tension continue positive, par exemple, 2,5 volts (V), sur le contact de grille 108 du transistor en commutation 132, par exemple par application de la tension continue positive à partir de la source de tension 160. Le contact de drain 144 du transistor de décharge 132 connaîtra également la tension continue positive. Le contact de grille 136 du transistor de décharge 132 peut connaître une tension 0 à la terre virtuelle. Ceci peut entraîner une tension grille-source, V_gs, de -2,5 V au niveau du transistor de décharge 132. Ceci éteindra le transistor de décharge 132 et, en fait, éliminera le transistor de décharge 132 du commutateur circuit. Dans certains modes de réalisation, le commutateur 100 peut être éteint pour fournir un trajet de décharge entre le contact de grille 108 et le corps contact 120 du transistor en commutation 104. Dans certains modes de réalisation, le commutateur 100 peut être éteint en éteignant le transistor en commutation 104 pour empêcher le passage d'un signal, par exemple, le signal RF reçu à partir de la borne d'entrée de signal RF 152, du contact de drain 116 au contact de source 112. Dans certains modes de réalisation, le transistor en commutation 104 peut être éteint par application de tension continue nulle ou d'une tension continue négative, par exemple, 0 V ou -2,5 V, sur le contact de grille 108 du transistor en commutation 104. Le contact de drain 144 du transistor de décharge 132 peut également connaître la tension continue négative. Ceci peut entraîner une V_gs positive, par exemple 2,5 V, au niveau du transistor de décharge 132. Ceci peut allumer le transistor de décharge 132, créant ainsi un trajet de décharge par le couplage du contact de grille 108 du transistor en commutation 104 au corps contact 120 du transistor en commutation 104. Ceci peut être réalisé sans devoir fournir une marge de sécurité de tension car il n'y aura aucune chute de tension de seuil. Bien que le fonctionnement du commutateur 100 soit généralement décrit en termes de l'utilisation d'un FET à canal n en tant que transistor en commutation 104 (également appelé « commutateur NMOS » ou « transistor NMOS »), des modes de réalisation utilisant un transistor à canal p tel qu'un FET à canal p en tant que transistor en commutation 104 (également appelé « commutateur PMOS » ou « transistor PMOS ») et le transistor de décharge 132 peuvent être utilisés. Dans des modes de réalisation où le transistor en commutation 104 et le transistor de décharge 132 sont des transistors à canal p, l'application d'une tension positive peut faire en sorte que les transistors à canal p s'éteignent alors que l'application d'une tension négative ou d'une tension nulle peut faire en sorte que les transistors à canal n s'allument. La fourniture d'un trajet de décharge en utilisant le commutateur 100 tel qu'il est décrit ci-dessus peut ne pas entraîner la même pénalité connexe à une marge de sécurité de seuil de tension qui est associée à un circuit de commutateur PET connecté par diode. Des simulations illustratives ont montré que, en ce qui concerne un circuit de commutateur FET connecté par diode, le commutateur 100 peut être associé à une amélioration de 3 dB par rapport à l'IMD, une amélioration de 2,5 dB par rapport à des harmoniques de troisième ordre, et une amélioration de 1,5 dB par rapport à des harmoniques de deuxième ordre. La fourniture d'un trajet de décharge en utilisant le commutateur 100, comme cela est décrit ci-dessus, peut également entraîner la même pénalité connexe à une perte d'insertion qui est associée à un circuit de commutation à contact de corps (BC) résistif. Des simulations illustratives ont montré que, par rapport à un circuit de commutation BC résistif, le commutateur 100 peut être associé à une amélioration de 40 millidécibels (mdB) ou plus par rapport à la perte d'insertion, une amélioration de 1 dB par rapport à l'IMD, une amélioration de 3,5 dB par rapport à des harmoniques de deuxième ordre, et une amélioration de 0,5 dB par rapport à des harmoniques de troisième ordre. Le commutateur 100 peut être un amplificateur à grille commune et peut être incorporé dans un grand nombre d'applications y compris, sans toutefois y être limitées, des commutateurs à semi-conducteur à oxyde de métal complémentaire (CMOS), des amplificateurs de puissance, des amplificateurs à faible bruit (LNA), des circuits tampons, des duplexeurs, etc. Dans certains modes de réalisation, une pluralité de commutateurs 100 peuvent être incorporés dans une conception à circuit unique. La figure 2 illustre un exemple d'un circuit de commutation 200 incorporant un ou plusieurs commutateurs, qui peuvent chacun être similaires au commutateur 100 décrit ci-dessus. Spécifiquement, le circuit de commutation 200 peut comprendre des commutateurs 204 et 208. Les commutateurs 204 et 208 peuvent être couplés à, et généralement positionnés entre, une entrée de signal RF 212 et une sortie de signal RF 216, qui peuvent être respectivement similaires à l'entrée de signal RF 152 et la sortie de signal RF 156. Les commutateurs 204 et 208 peuvent être respectivement similaires au commutateur 100 décrit ci-dessus, et à la fois les transistors en commutation et les transistors à décharge des commutateurs 204 et 208 peuvent être des transistors à canal n, et plus spécifiquement des 1,ET à canal n, comme cela est décrit ci-dessus. Comme cela est représenté sur la figure 2, les commutateurs 204 et 208 peuvent être couplés l'un à l'autre en série de sorte que le contact de source du transistor en commutation du commutateur 204 soit couplé au contact de drain du transistor en commutation du commutateur 208. Dans des modes de réalisation, les commutateurs 204 et 208 peuvent être couplés à une source de tension 220 configurée pour fournir une tension positive, par exemple 2,5 V. Dans certains modes de réalisation, une résistance 224 peut être positionnée généralement entre la source de tension 220 et les commutateurs 204 et 208. Dans certains modes de réalisation, la résistance 224 peut comprendre une ligne de commande 228. Dans des modes de réalisation, la source de tension 220 peut être similaire à la source de tension 160, décrite ci-dessus. Le circuit de commutation 200 peut comprendre des commutateurs supplémentaires 232 et 236. Les commutateurs 232 et 236 peuvent être généralement positionnés entre l'entrée de signal RF 212 et la terre 240. Spécifiquement, on peut dire que les commutateurs 232 et 236 sont en shunt du circuit de commutation 200.
Dans des modes de réalisation, les commutateurs 232 et 236 peuvent être couplés à une source de tension 244 configurée pour fournir une tension positive, par exemple 2,5 V. Dans certains modes de réalisation, la source de tension 244 et la source de tension 220 peuvent être la même source de tension, ou autrement être couplées l'une à l'autre. Dans certains modes de réalisation, une résistance 248 peut être positionnée généralement entre la source de tension 244 et les commutateurs 232 et 236. Dans certains modes de réalisation, la résistance 248 peut comprendre une ligne de commande 252.
Les commutateurs 232 et 236 peuvent être respectivement similaires au commutateur 100 décrit ci-dessus, et à la fois les transistors en commutation et les transistors à décharge des commutateurs 232 et 236 peuvent être des transistors à canal p et, plus spécifiquement, des FET à canal p, comme cela est décrit ci-dessus.
Comme cela est représenté sur la figure 2, les commutateurs 232 et 236 peuvent être couplés l'un à l'autre en série de sorte que le contact de source du transistor en commutation du commutateur 232 soit couplé au contact de drain du transistor en commutation du commutateur 236. Bien que le circuit de commutation 200 soit décrit avec deux 10 commutateurs 204 et 208 avec les transistors à canal n, et deux commutateurs 232 et 236 avec les transistors à canal p, dans d' autres modes de réalisation, le circuit de commutation peut présenter plus ou moins de commutateurs. Dans certains modes de réalisation, les commutateurs 204 et 208 peuvent comporter des transistors à canal p et les commutateurs 232 et 236 peuvent comporter des transistors à canal n, et la 15 source de tensions 220 et 224 peut être configurée pour fournir une tension négative. En fonctionnement, le circuit de commutation 200 peut fonctionner comme suit. Un signal RF peut être fourni au niveau de l'entrée de signal RF 212. Une tension positive peut être fournie au niveau des sources de tension 220 et 244. Comme cela est décrit ci-dessus, les commutateurs 204 et 208 peuvent comprendre 20 des FET à canal n. Lorsque les commutateurs 204 et 208 reçoivent la tension positive à partir de la source de tension 220, les transistors de décharge de chacun des commutateurs 204 et 208 peuvent s'éteindre. En outre, les transistors en commutateur peuvent s'allumer de sorte que le signal RF puisse se propager à travers le circuit de commutation 200 de l'entrée de signal RF 212 à la sortie de signal 25 RF 216. De façon similaire, les commutateurs 232 et 236 peuvent recevoir une tension positive à partir de la source de tension 244. Comme cela est décrit ci-dessus, les commutateurs 232 et 236 peuvent comprendre des FET à canal p. Donc, la tension positive reçue à partir de la source de tension 244 peut faire en sorte que les 30 transistors en commutateur des commutateurs 232 et 236 s'éteignent. Lorsque les transistors en commutateur des commutateurs 232 et 236 sont éteints, un signal peut ne pas pouvoir se propager de l'entrée de signal RF 212 à la terre 240. Donc, la partie en shunt du circuit de commutation 200 peut en réalité être fermée par l'application d'une tension positive, alors que cette partie de signal du circuit de commutation 200 peut être ouverte par la tension positive. Par contre, l'application de tension nulle, ou d'une tension de terre, à partir des sources de tension 244 et 220 peut faire en sorte que le circuit de 5 commutation 200 fonctionne d'une manière opposée à la manière décrite ci-dessus. Spécifiquement, l'application de la tension de terre à partir de la source de tension 220 peut faire en sorte que les transistors de décharge de commutateurs 204 et 208 soient allumés, de sorte que des signaux puissent passer à la terre 240. Par exemple, le bruit à partir de l'entrée de signal RF 212 peut être shunté à la terre 240. 10 En même temps, les transistors en commutation des commutateurs 204 et 208 peuvent être éteints pour que le bruit à partir de l'entrée de signal RF 212 puisse ne pas se propager vers la sortie de signal RF 216. Le circuit de commutation décrit ci-dessus 200 peut profiter de plusieurs avantages. Spécifiquement, le circuit de commutation 200 peut présenter une perte 15 d'insertion améliorée, et une isolation et des performances générales plus importantes, tout en résidant toujours dans une zone relativement compacte. Par exemple, dans certains modes de réalisation, un transistor en commutation d'un commutateur peut présenter une épaisseur d'approximativement 1 millimètre (mm). Un transistor de décharge d'un commutateur peut présenter une épaisseur 20 d'approximativement 1 micron (jam). En outre, la vitesse de commutation du circuit de commutation 200 peut être considérée être très rapide. En outre, le circuit de commutation 200 peut être mis en oeuvre en utilisant seulement des sources de tension positive, telles que les sources de tension 220 et 244, qui, dans certains modes de réalisation, peuvent être combinées en une seule source de tension positive. 25 Donc, le circuit de commutation 200 peut ne pas nécessiter de condensateurs de blocage ou de générateur de tension négative. La figure 3 illustre un procédé illustratif pour construire un circuit de commutation, tel que le circuit de commutation 200. Initialement, le contact de grille d'un premier transistor peut être couplé au contact de drain d'un second transistor 30 à 304. Spécifiquement, le contact de grille d'un transistor en commutation, tel que le transistor en commutation 104 d'un commutateur 100 dans un commutateur, tel que le commutateur 232, peut être couplé au contact de drain d'un transistor de décharge, tel que le transistor de décharge 132 dans le commutateur 232.
Ensuite, un contact de corps du premier transistor peut être couplé à un contact de source du second transistor à 308. Spécifiquement, le corps contact du transistor en commutation 104 d'un commutateur 100 dans le commutateur 232 peut être couplé au contact de source du transistor de décharge 132 dans le commutateur 232. Ensuite, le contact de grille du second transistor peut être couplé à une première résistance et une seconde résistance à 312. Spécifiquement, le contact de grille du transistor de décharge 132 dans le commutateur 232 peut être couplé à des résistances, telles que les résistances 124 et 128, de sorte que le contact de grille 136 connaisse une terre virtuelle. Enfin, le contact de drain du premier transistor peut être couplé à un deuxième commutateur. Par exemple, le contact de drain du transistor en commutation 104 d'un commutateur 100 dans le commutateur 232 peut être couplé à un autre commutateur, tel que le commutateur 204. Spécifiquement, le contact de drain du transistor en commutation 104 dans le commutateur 232 peut être couplé au contact de drain du transistor en commutation dans le commutateur 204. Comme cela est noté ci-dessus, le transistor de décharge et le transistor en commutation du commutateur 232 peuvent être des FET à canal p, alors que le transistor en commutation du commutateur 204 peut être un FET à canal n.
Le commutateur 200 peut être incorporé dans une variété de systèmes. Un schéma de principe d'un système illustratif 400 est illustré sur la figure 4. Comme cela est illustré, le système 400 inclut un module d'amplificateur de puissance (PA) 402, qui peut être un module PA à radiofréquence (RF) dans certains modes de réalisation. Le système 400 peut comprendre un émetteur-récepteur 404 couplé au module PA 402, comme cela est illustré. Le module PA 402 peut comprendre le circuit de commutation 200 pour réaliser une quelconque d'une variété d'opérations telles que l'amplification, la commutation, le mélange, etc. Dans divers modes de réalisation, le circuit de commutation 200 peut en outre/en variante être inclus dans l'émetteur-récepteur 404 pour fournir, par exemple, une conversion ascendante, ou dans un module de commutateur d' antenne (ASM) 406 pour fournir diverses fonctions de commutation. Le module PA 402 peut recevoir un signal d'entrée RF, RFin, à partir de l'émetteur-récepteur 404. Le module PA 402 peut amplifier le signal d'entrée RF, RFin, pour fournir le signal de sortie RF, RFout. Le signal d'entrée RF, RFin, et le signal de sortie RF, RFout, peuvent tous les deux faire partie d'une chaîne de transmission, respectivement notée par Tx - RFin et Tx - RFout sur la figure 4. Le signal de sortie RF amplifié, RFout, peut être fourni à l'ASM 406, qui effectue une transmission par liaison radio (OTA) du signal de sortie RF, RFout, par l'intermédiaire d'une structure d'antenne 408. L'ASM 406 peut également recevoir des signaux RF par l'intermédiaire de la structure d'antenne 408 et coupler les signaux RF reçus, Rx, à l'émetteur-récepteur 404 le long d'une chaîne de réception. Dans divers modes de réalisation, la structure d'antenne 408 peut comprendre une ou plusieurs antennes directionnelles et/ou omnidirectionnelles, y compris, par exemple, une antenne dipôle, une antenne monopôle, une antenne à plaque, une antenne à boucle, une antenne à microruban ou tout autre type d'antenne approprié pour la transmission/réception OTA de signaux RF. Le système 400 peut être un quelconque système incluant une amplification de puissance. Dans divers modes de réalisation, l'inclusion du circuit de commutation 200 dans le système 400 pour commuter le signal RF peut être particulièrement utile lorsque le système 400 est utilisé pour l'amplification de puissance à hautes puissance et fréquence RF. Par exemple, l'inclusion du circuit de commutation 200 dans le système 400 peut être particulièrement avantageuse pour la transmission de signaux de système mondial de communication avec les mobiles (GSM) avec une puissance d' approximativement 32 dBm ou plus et une fréquence d'approximativement 1800 mégahertz (MHz) ou plus, ainsi que des signaux GSM à bande plus basse, par exemple, 800 MHz à 915 MHz, possédant une puissance d'approximativement 34 dBm ou plus.
Le système 400 peut être approprié pour un ou plusieurs quelconques de communications terrestres et satellites, de systèmes radars, et éventuellement dans diverses applications industrielles et médicales. Plus spécifiquement, dans divers modes de réalisation, le système 400 peut être un sélectionné parmi un dispositif radar, un dispositif de communication satellite, un dispositif informatique mobile (par exemple, un téléphone, une tablette, un ordinateur portatif, etc.), une station de base, une radio de diffusion, ou un système d'amplificateur de télévision. Bien que la présente invention ait été décrite en ce qui concerne les modes de réalisation illustrés ci-dessus, l'homme du métier ordinaire appréciera qu'une grande variété de mises en oeuvres autres et/ou équivalentes, calculées pour obtenir les mêmes objectifs, peuvent être substituées aux modes de réalisation spécifiques présentés et décrits, sans s'éloigner de la portée de la présente invention. L'homme du métier appréciera facilement que les enseignements de la présente invention peuvent être mis en oeuvre dans une grande variété de modes de réalisation. La présente description est prévue pour être considérée comme illustrative et non comme restrictive.

Claims (17)

  1. REVENDICATIONS1. Circuit de commutation (200), comprenant : un premier commutateur (204, 208) incluant un transistor à canal n ; et un deuxième commutateur (204, 208) couplé au premier commutateur (204, 208), le deuxième commutateur (204, 208) incluant un premier transistor à canal p (104) incluant un premier contact de source (112), un premier contact de drain (116), un premier contact de grille (108), et un premier contact de corps (120) ; un deuxième transistor à canal p (132) couplé au premier transistor à canal p (104), le deuxième transistor à canal p (132) incluant un second contact de source (140), un second contact de drain (144), un second contact de grille (136), et un second contact de corps, dans lequel le premier contact de grille (108) est couplé au second contact de drain (144), et le premier contact de corps (120) est couplé au second contact de source (140) ; et une première résistance (124) et une seconde résistance (128) toutes les deux couplées au second contact de grille (136).
  2. 2. Circuit de commutation (200) selon la revendication 1, dans lequel la première résistance (124) ou la seconde résistance (128) est une résistance à haute densité.
  3. 3. Circuit de commutation (200) selon la revendication 1, dans lequel le premier transistor à canal p (104) possède une épaisseur de 1 millimètre (mm).
  4. 4. Circuit de commutation (200) selon la revendication 1, dans lequel le deuxième transistor à canal p (132) possède une épaisseur de 3 micromètres (pm).
  5. 5. Circuit de commutation (200) selon la revendication 1, dans lequel le premier contact de source (112) est couplé à un troisième commutateur (232, 236) qui inclut au moins un troisième transistor à canal p et un quatrième transistor à canal p.
  6. 6. Circuit de commutation (200) selon la revendication 1, dans lequel le premier contact de grille (108) est couplé à une source d'entrée de tension à courant continu (CC) (160).
  7. 7. Circuit de commutation (200) selon la revendication 1, dans lequel le premier commutateur (204, 208) est couplé au deuxième commutateur (204, 208) de sorte que le premier transistor à canal p (104) soit directement couplé au premier commutateur (204, 208) et le premier transistor à canal p (104) soit entre le premier commutateur (204, 208) et un contact de terre du circuit de commutation (200). 10
  8. 8. Procédé (300), comprenant : le couplage (304) d'un contact de grille (108) d'un premier transistor à canal p à effet de champ (FET - 104) à un contact de drain (144) d'un deuxième FET à canal p (132) ; 15 le couplage (308) d'un contact de corps (120) du premier FET à canal p (104) à un contact de source (140) du deuxième FET à canal p (132) ; le couplage (312) d'un contact de grille (136) du deuxième FET à canal p (132) à une première résistance (124) et une seconde résistance (128) ; et le couplage (316) d'un contact de drain (116) du premier FET à canal p (104) et de la 20 première résistance (124) à un PET à canal n de sorte que le premier FET à canal p (104) soit électriquement positionné entre le FET à canal n et une terre.
  9. 9. Procédé selon la revendication 8, dans lequel la première résistance (124) ou la seconde résistance (128) est une résistance à haute densité. 25
  10. 10. Procédé selon la revendication 8, dans lequel le premier FET à canal p (104) possède une épaisseur de 1 millimètre (mm).
  11. 11. Procédé selon la revendication 8, dans lequel le deuxième FET à canal p (132) 30 possède une épaisseur de 3 micromètres (µm).
  12. 12. Procédé selon la revendication 8, dans lequel le premier FET à canal p (104), le deuxième FET à canal p (132), la première résistance (124), et la seconderésistance (128) sont un premier commutateur, et un contact de source (112) du premier PET à canal p (104) est couplé à un deuxième commutateur qui inclut un troisième FET à canal p.
  13. 13. Système (400), comprenant : une entrée de signal (RFin) ; un premier commutateur électriquement positionné entre l'entrée de signal (RFin) et une sortie de signal (RFout), le premier commutateur incluant un transistor à canal n à effet de champ (FET) ; et un deuxième commutateur électriquement couplé entre l'entrée de signal (RFin) et une terre, et électriquement couplé entre le premier commutateur et la terre, dans lequel le deuxième commutateur inclut : un premier PET à canal p (104) ; un deuxième PET à canal p (132) couplé au premier NET à canal p (104), le deuxième PET à canal p (132) incluant un contact de drain (144) couplé à un contact de grille (108) du premier PET à canal p (104), et un contact de source (140) couplé à un contact de corps (120) du premier FET à canal p (104) ; et une première résistance (124) et une seconde résistance (128) toutes les deux couplées à un contact de grille (136) du deuxième FET à canal p (132).
  14. 14. Système selon la revendication 13, dans lequel la première résistance (124) ou la seconde résistance (128) sont une résistance à haute densité.
  15. 15. Système selon la revendication 13, dans lequel le premier FET à canal p (104) 25 possède une épaisseur de 1 millimètre (mm).
  16. 16. Système selon la revendication 13, dans lequel le deuxième NET à canal p (132) possède une épaisseur de 3 micromètres (pm). 30
  17. 17. Système selon la revendication 13, comprenant en outre un troisième commutateur qui inclut un troisième FET à canal p et un quatrième FET à canal p, dans lequel un contact de source (112) du premier PET à canal p (104) est couplé à un contact de drain du troisième PET à canal p.
FR1550755A 2014-02-04 2015-01-30 Circuit de commutation de transistor a effet de champ Expired - Fee Related FR3017261B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/172,727 2014-02-04
US14/172,727 US9379698B2 (en) 2014-02-04 2014-02-04 Field effect transistor switching circuit

Publications (2)

Publication Number Publication Date
FR3017261A1 true FR3017261A1 (fr) 2015-08-07
FR3017261B1 FR3017261B1 (fr) 2018-05-18

Family

ID=53674398

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1550755A Expired - Fee Related FR3017261B1 (fr) 2014-02-04 2015-01-30 Circuit de commutation de transistor a effet de champ

Country Status (6)

Country Link
US (1) US9379698B2 (fr)
JP (1) JP2015149720A (fr)
KR (1) KR20150092011A (fr)
CN (1) CN104821811B (fr)
FR (1) FR3017261B1 (fr)
TW (1) TWI647910B (fr)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI580185B (zh) * 2015-03-05 2017-04-21 瑞昱半導體股份有限公司 類比開關電路
EP3297161B1 (fr) * 2016-09-15 2019-08-21 Visic Technologies Ltd. Dispositif d'alimentation pour commutation à haute tension et à courant élevé
KR101901699B1 (ko) 2016-10-05 2018-09-28 삼성전기 주식회사 고조파 억제특성을 개선한 안테나 스위치 회로
US10778206B2 (en) 2018-03-20 2020-09-15 Analog Devices Global Unlimited Company Biasing of radio frequency switches for fast switching
KR102112794B1 (ko) 2019-03-25 2020-05-19 주식회사 레오엘에스아이 스위칭 회로
US11152917B1 (en) 2020-05-28 2021-10-19 Analog Devices International Unlimited Company Multi-level buffers for biasing of radio frequency switches
KR102610477B1 (ko) 2021-05-28 2023-12-06 주식회사 실리콘프리시젼 모스 전계 효과 트랜지스터를 이용한 스위칭 회로
TWI785757B (zh) * 2021-08-24 2022-12-01 逢甲大學 電晶體及其放大器
US11863227B2 (en) 2021-10-25 2024-01-02 Analog Devices International Unlimited Company Radio frequency switches with fast switching speed
TW202425509A (zh) 2022-12-14 2024-06-16 立積電子股份有限公司 開關裝置

Family Cites Families (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3551788A (en) 1968-09-13 1970-12-29 Servo Corp Of America High voltage transistorized stack with leakage current compensation
US3699359A (en) 1971-04-20 1972-10-17 Philco Ford Corp Electronic latching device
US4053916A (en) 1975-09-04 1977-10-11 Westinghouse Electric Corporation Silicon on sapphire MOS transistor
FR2430092A1 (fr) * 1978-06-29 1980-01-25 Ibm France Procede de correction du coefficient en tension de resistances semi-conductrices, diffusees ou implantees et resistances ainsi obtenues
DE2851789C2 (de) 1978-11-30 1981-10-01 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Schaltung zum Schalten und Übertragen von Wechselspannungen
US4491750A (en) 1982-09-28 1985-01-01 Eaton Corporation Bidirectionally source stacked FETs with drain-referenced common gating
JPH01254014A (ja) 1988-04-04 1989-10-11 Toshiba Corp 電力増幅器
JPH02143554A (ja) * 1988-11-25 1990-06-01 Sony Corp 抵抗分圧回路
JPH07105447B2 (ja) 1988-12-15 1995-11-13 株式会社東芝 伝送ゲート
US5313083A (en) 1988-12-16 1994-05-17 Raytheon Company R.F. switching circuits
US5105164A (en) 1989-02-28 1992-04-14 At&T Bell Laboratories High efficiency uhf linear power amplifier
US5012123A (en) 1989-03-29 1991-04-30 Hittite Microwave, Inc. High-power rf switching system
JPH0423355A (ja) * 1990-05-15 1992-01-27 Hitachi Ltd 半導体装置
JPH0732335B2 (ja) 1990-11-16 1995-04-10 日本電信電話株式会社 高周波増幅器
JP2922030B2 (ja) * 1991-09-18 1999-07-19 松下電子工業株式会社 可変抵抗集積回路装置
JP3243892B2 (ja) 1993-05-21 2002-01-07 ソニー株式会社 信号切り替え用スイッチ
US5973363A (en) 1993-07-12 1999-10-26 Peregrine Semiconductor Corp. CMOS circuitry with shortened P-channel length on ultrathin silicon on insulator
US5863823A (en) 1993-07-12 1999-01-26 Peregrine Semiconductor Corporation Self-aligned edge control in silicon on insulator
US5973382A (en) 1993-07-12 1999-10-26 Peregrine Semiconductor Corporation Capacitor on ultrathin semiconductor on insulator
US5930638A (en) 1993-07-12 1999-07-27 Peregrine Semiconductor Corp. Method of making a low parasitic resistor on ultrathin silicon on insulator
US5572040A (en) 1993-07-12 1996-11-05 Peregrine Semiconductor Corporation High-frequency wireless communication system on a single ultrathin silicon on sapphire chip
US5416043A (en) 1993-07-12 1995-05-16 Peregrine Semiconductor Corporation Minimum charge FET fabricated on an ultrathin silicon on sapphire wafer
US5452473A (en) 1994-02-28 1995-09-19 Qualcomm Incorporated Reverse link, transmit power correction and limitation in a radiotelephone system
US5553295A (en) 1994-03-23 1996-09-03 Intel Corporation Method and apparatus for regulating the output voltage of negative charge pumps
JP2801563B2 (ja) 1994-08-30 1998-09-21 松下電器産業株式会社 通信用無線機の送受信回路、半導体集積回路装置および通信用無線機
JPH08148949A (ja) 1994-11-18 1996-06-07 Fujitsu Ltd 高周波増幅器
FR2742942B1 (fr) 1995-12-26 1998-01-16 Sgs Thomson Microelectronics Generateur de creneaux de haute tension
US5777530A (en) 1996-01-31 1998-07-07 Matsushita Electric Industrial Co., Ltd. Switch attenuator
JP3484462B2 (ja) 1996-04-11 2004-01-06 株式会社ルネサステクノロジ フローティングsoi−mosfetの寿命を予測する方法
JPH09284114A (ja) 1996-04-19 1997-10-31 Toshiba Microelectron Corp アナログ入力回路
GB2331879B (en) 1996-08-05 2001-03-28 Mitsubishi Electric Corp Radio-frequency integrated circuit for a radio-frequency wireless transmitter-receiver with reduced influence by radio-frequency power leakage
US5818099A (en) 1996-10-03 1998-10-06 International Business Machines Corporation MOS high frequency switch circuit using a variable well bias
US5920233A (en) 1996-11-18 1999-07-06 Peregrine Semiconductor Corp. Phase locked loop including a sampling circuit for reducing spurious side bands
JPH10242829A (ja) 1997-02-24 1998-09-11 Sanyo Electric Co Ltd スイッチ回路装置
JP3441330B2 (ja) 1997-02-28 2003-09-02 株式会社東芝 半導体装置及びその製造方法
US6160292A (en) 1997-04-23 2000-12-12 International Business Machines Corporation Circuit and methods to improve the operation of SOI devices
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6146979A (en) 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
WO1999010927A1 (fr) 1997-08-29 1999-03-04 Farrens Sharon N Procede de soudage de tranches in situ par plasma
JPH11136111A (ja) 1997-10-30 1999-05-21 Sony Corp 高周波回路
US6100159A (en) 1997-11-06 2000-08-08 Advanced Micro Devices, Inc. Quasi soi device
JP3711193B2 (ja) 1998-01-16 2005-10-26 三菱電機株式会社 送受信切り換え回路
US5959488A (en) 1998-01-24 1999-09-28 Winbond Electronics Corp. Dual-node capacitor coupled MOSFET for improving ESD performance
US6271067B1 (en) 1998-02-27 2001-08-07 Micron Technology, Inc. Methods of forming field effect transistors and field effect transistor circuitry
US6249027B1 (en) 1998-06-08 2001-06-19 Sun Microsystems, Inc. Partially depleted SOI device having a dedicated single body bias means
JP2000022160A (ja) 1998-07-06 2000-01-21 Hitachi Ltd 半導体集積回路及びその製造方法
JP4360702B2 (ja) 1998-08-07 2009-11-11 株式会社ルネサステクノロジ 半導体装置
JP2000077992A (ja) * 1998-09-01 2000-03-14 Kawasaki Steel Corp アナログスイッチ
JP3408762B2 (ja) 1998-12-03 2003-05-19 シャープ株式会社 Soi構造の半導体装置及びその製造方法
US6111455A (en) 1998-12-30 2000-08-29 International Business Machines Corporation Method for controlling delays in silicon on insulator circuits
US6171965B1 (en) 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
AU6905000A (en) 1999-08-10 2001-03-05 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
US6376286B1 (en) 1999-10-20 2002-04-23 Advanced Micro Devices, Inc. Field effect transistor with non-floating body and method for forming same on a bulk silicon wafer
US6229187B1 (en) 1999-10-20 2001-05-08 Advanced Micro Devices, Inc. Field effect transistor with non-floating body and method for forming same on a bulk silicon wafer
JP3608456B2 (ja) 1999-12-08 2005-01-12 セイコーエプソン株式会社 Soi構造のmis電界効果トランジスタの製造方法
US6225667B1 (en) 2000-01-18 2001-05-01 Advanced Micro Devices, Inc. Leaky lower interface for reduction of floating body effect in SOI devices
US6504212B1 (en) 2000-02-03 2003-01-07 International Business Machines Corporation Method and apparatus for enhanced SOI passgate operations
JP3504212B2 (ja) 2000-04-04 2004-03-08 シャープ株式会社 Soi構造の半導体装置
US6288613B1 (en) 2000-06-15 2001-09-11 Nortel Networks Limited Bias circuits for depletion mode field effect transistors
JP2002033399A (ja) 2000-07-13 2002-01-31 Toshiba Corp 半導体集積回路及びその製造方法
US6816016B2 (en) 2000-08-10 2004-11-09 Tropian, Inc. High-efficiency modulating RF amplifier
US6503783B1 (en) 2000-08-31 2003-01-07 Micron Technology, Inc. SOI CMOS device with reduced DIBL
US6496074B1 (en) 2000-09-28 2002-12-17 Koninklijke Philips Electronics N.V. Cascode bootstrapped analog power amplifier circuit
US6978437B1 (en) 2000-10-10 2005-12-20 Toppan Photomasks, Inc. Photomask for eliminating antenna effects in an integrated circuit and integrated circuit manufacture with same
JP4434474B2 (ja) 2000-11-29 2010-03-17 Necエレクトロニクス株式会社 Mosトランジスタの模擬試験方法
US6785703B2 (en) 2001-05-24 2004-08-31 International Business Machines Corporation Simultaneous dual rail static carry-save-adder circuit using silicon on insulator technology
TWI230392B (en) 2001-06-18 2005-04-01 Innovative Silicon Sa Semiconductor device
US6819938B2 (en) 2001-06-26 2004-11-16 Qualcomm Incorporated System and method for power control calibration and a wireless communication device
US7057472B2 (en) 2001-08-10 2006-06-06 Hitachi Metals, Ltd. Bypass filter, multi-band antenna switch circuit, and layered module composite part and communication device using them
JP3986780B2 (ja) 2001-08-17 2007-10-03 三菱電機株式会社 相補型プッシュプル増幅器
US6804502B2 (en) 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US7796969B2 (en) 2001-10-10 2010-09-14 Peregrine Semiconductor Corporation Symmetrically and asymmetrically stacked transistor group RF switch
JP3813869B2 (ja) 2001-12-20 2006-08-23 松下電器産業株式会社 電界効果トランジスタスイッチ回路
JP3947044B2 (ja) 2002-05-31 2007-07-18 富士通株式会社 入出力バッファ
US6642578B1 (en) 2002-07-22 2003-11-04 Anadigics, Inc. Linearity radio frequency switch with low control voltage
JP3445608B2 (ja) 2002-10-25 2003-09-08 株式会社東芝 映像情報を含むデジタル情報の管理システム
JP2004205301A (ja) 2002-12-25 2004-07-22 Nec Corp 評価装置及びそれに用いる回路設計方法
CN1256521C (zh) 2003-03-26 2006-05-17 浙江大学 变频容积调速闭式液压控制系统
JP4257971B2 (ja) 2003-03-27 2009-04-30 独立行政法人産業技術総合研究所 二重ゲート電界効果トランジスタのゲート信号印加方法
US6930357B2 (en) 2003-06-16 2005-08-16 Infineon Technologies Ag Active SOI structure with a body contact through an insulator
JP4342970B2 (ja) 2004-02-02 2009-10-14 株式会社東芝 半導体メモリ装置及びその製造方法
US7042044B2 (en) 2004-02-18 2006-05-09 Koucheng Wu Nor-type channel-program channel-erase contactless flash memory on SOI
US7072217B2 (en) 2004-02-24 2006-07-04 Micron Technology, Inc. Multi-state memory cell with asymmetric charge trapping
US7291896B2 (en) 2004-06-24 2007-11-06 Rajendran Nair Voltage droop suppressing active interposer
US7319357B2 (en) 2004-08-24 2008-01-15 Texas Instruments Incorporated System for controlling switch transistor performance
JP2006073627A (ja) 2004-08-31 2006-03-16 Toshiba Corp 半導体集積装置
US7158067B2 (en) 2005-01-31 2007-01-02 The United States Of America As Represented By The Secretary Of The Navy Analog to digital converter using sawtooth voltage signals with differential comparator
US7402850B2 (en) 2005-06-21 2008-07-22 Micron Technology, Inc. Back-side trapped non-volatile memory device
US7910993B2 (en) 2005-07-11 2011-03-22 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink
US8742502B2 (en) 2005-07-11 2014-06-03 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US20080076371A1 (en) 2005-07-11 2008-03-27 Alexander Dribinsky Circuit and method for controlling charge injection in radio frequency switches
US7890891B2 (en) 2005-07-11 2011-02-15 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US20070023833A1 (en) 2005-07-28 2007-02-01 Serguei Okhonin Method for reading a memory cell having an electrically floating body transistor, and memory cell and array implementing same
KR101318763B1 (ko) 2005-08-09 2013-10-16 히다찌긴조꾸가부시끼가이사 고주파 스위치 회로
US7265041B2 (en) * 2005-12-19 2007-09-04 Micrel, Inc. Gate layouts for transistors
KR100662848B1 (ko) * 2005-12-20 2007-01-02 삼성전자주식회사 인덕터 집적 칩 및 그 제조방법
JP4342569B2 (ja) * 2007-04-17 2009-10-14 株式会社東芝 高周波スイッチ回路
US7863691B2 (en) 2008-03-10 2011-01-04 International Business Machines Corporation Merged field effect transistor cells for switching
WO2009150625A1 (fr) 2008-06-13 2009-12-17 Nxp B.V. Commutateur rf pour diviseur rf
US7994577B2 (en) * 2008-07-18 2011-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. ESD protection structures on SOI substrates
JP2010109233A (ja) * 2008-10-31 2010-05-13 Renesas Technology Corp 半導体装置
JP2010183455A (ja) * 2009-02-06 2010-08-19 Hitachi Ulsi Systems Co Ltd 半導体装置
JP2010220200A (ja) * 2009-02-19 2010-09-30 Renesas Electronics Corp 導通切替回路、導通切替回路ブロック、及び導通切替回路の動作方法
US8723260B1 (en) 2009-03-12 2014-05-13 Rf Micro Devices, Inc. Semiconductor radio frequency switch with body contact
US8395435B2 (en) 2009-07-30 2013-03-12 Qualcomm, Incorporated Switches with bias resistors for even voltage distribution
US8385845B1 (en) 2009-10-09 2013-02-26 Triquint Semiconductor, Inc. Shunt device for switch
US10056895B2 (en) 2010-04-27 2018-08-21 Qorvo Us, Inc. High power FET switch
US8179205B2 (en) 2010-05-21 2012-05-15 Samsung Electro-Mechanics Linearization systems and methods for variable attenuators
US20130252562A1 (en) 2010-09-21 2013-09-26 Dsp Group, Ltd. High power high isolation low current cmos rf switch
US8462473B2 (en) * 2010-12-21 2013-06-11 Microchip Technology Incorporated Adaptive electrostatic discharge (ESD) protection circuit
US8886136B1 (en) 2011-04-22 2014-11-11 Marvell International Ltd. Two-pin TR switch with switched capacitor
US20130029614A1 (en) 2011-07-29 2013-01-31 Samsung Electro-Mechanics Company Systems, Methods, and Apparatuses for Negative-Charge-Pump-Based Antenna Switch Controllers Utilizing Battery Supplies
JP5827065B2 (ja) * 2011-08-08 2015-12-02 スパンション エルエルシー 半導体装置及び分圧回路
US8649137B2 (en) * 2011-10-20 2014-02-11 Semiconductor Components Industries, Llc Semiconductor device and method of forming same for ESD protection
JP5596727B2 (ja) * 2012-03-09 2014-09-24 旭化成エレクトロニクス株式会社 非反転バッファ回路
TWI461702B (zh) * 2012-04-27 2014-11-21 Powerforest Technology Corp 極低啟動電流電源偵測裝置
US8829967B2 (en) 2012-06-27 2014-09-09 Triquint Semiconductor, Inc. Body-contacted partially depleted silicon on insulator transistor
US9160328B2 (en) 2012-07-07 2015-10-13 Skyworks Solutions, Inc. Circuits, devices, methods and applications related to silicon-on-insulator based radio-frequency switches
US8729952B2 (en) 2012-08-16 2014-05-20 Triquint Semiconductor, Inc. Switching device with non-negative biasing
US8847672B2 (en) 2013-01-15 2014-09-30 Triquint Semiconductor, Inc. Switching device with resistive divider
US9214932B2 (en) 2013-02-11 2015-12-15 Triquint Semiconductor, Inc. Body-biased switching device
US8977217B1 (en) 2013-02-20 2015-03-10 Triquint Semiconductor, Inc. Switching device with negative bias circuit
JP5575348B1 (ja) 2014-01-20 2014-08-20 株式会社Leap コネクタの製造方法

Also Published As

Publication number Publication date
TW201532388A (zh) 2015-08-16
CN104821811A (zh) 2015-08-05
KR20150092011A (ko) 2015-08-12
TWI647910B (zh) 2019-01-11
JP2015149720A (ja) 2015-08-20
FR3017261B1 (fr) 2018-05-18
CN104821811B (zh) 2019-05-03
US20150222259A1 (en) 2015-08-06
US9379698B2 (en) 2016-06-28

Similar Documents

Publication Publication Date Title
FR3017261A1 (fr)
TWI595751B (zh) 本體接觸部分空乏絕緣層上覆矽電晶體
US20110221519A1 (en) Semiconductor integrated circuit and high frequency module using the same
KR102312044B1 (ko) 무선 주파수 전력 증폭기용 바이어스 부스팅 바이어스 회로
US9214932B2 (en) Body-biased switching device
US9246483B2 (en) High-frequency switching circuit
KR101571280B1 (ko) 다이오드, 다이오드를 이용하는 회로 및 제조 방법들
JP6440348B2 (ja) 非負バイアスの切替装置
JP4308251B2 (ja) 電界効果トランジスタを含むアンテナスイッチ
US10483960B2 (en) Radio frequency switch with low oxide stress
FR2906655A1 (fr) Systemes, procedes, et appareils pour commutateurs d'antenne en technologie metal oxyde semiconducteur complementaire (cmos) utilisant la commutation de corps dans une structure a empilages multiples
US20060009164A1 (en) Radio frequency switching circuit
TW201032466A (en) Amplifier with improved ESD protection circuitry
FR3011150A1 (fr) Circuit de decharge electrostatique
US20140171010A1 (en) Semiconductor Devices with Switchable Ground-Body Connection
Wu et al. 19.5 An HCI-healing 60GHz CMOS transceiver
US10256775B2 (en) Semiconductor device including an ESD protective element
CN113114297A (zh) 具有包括集成静电放电保护的接收器支路匹配网络的收发器前端
US8598951B1 (en) Linear multi-mode power amplifier for dynamic supply operation
US20200220503A1 (en) Low noise amplifier and semiconductor device
Lo et al. Self-phase equalised bidirectional distributed amplifier
JP2005244850A (ja) 高周波スイッチ装置
JP2008017170A (ja) 半導体スイッチ回路並びに通信機器
FR3048831A1 (fr) Chaine de reception amelioree; module d'emission-reception comportant une telle chaine de reception
US9203396B1 (en) Radio frequency switch device with source-follower

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLFP Fee payment

Year of fee payment: 3

PLSC Publication of the preliminary search report

Effective date: 20170811

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

ST Notification of lapse

Effective date: 20210905