JPH02143554A - 抵抗分圧回路 - Google Patents

抵抗分圧回路

Info

Publication number
JPH02143554A
JPH02143554A JP29877688A JP29877688A JPH02143554A JP H02143554 A JPH02143554 A JP H02143554A JP 29877688 A JP29877688 A JP 29877688A JP 29877688 A JP29877688 A JP 29877688A JP H02143554 A JPH02143554 A JP H02143554A
Authority
JP
Japan
Prior art keywords
region
resistance
resistor
electrodes
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29877688A
Other languages
English (en)
Inventor
Masayuki Katakura
雅幸 片倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP29877688A priority Critical patent/JPH02143554A/ja
Publication of JPH02143554A publication Critical patent/JPH02143554A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802Resistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Attenuators (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。
A産業上の利用分野 B発明の概要 C従来の技術(第8図〜第9図) D発明が解決しようとする問題点(第8図〜第13図) E問題点を解決するための手段(第1図〜第3図)F作
用(第1図〜第3図) G実施例(第1図〜第7図) H発明の効果 A産業上の利用分野 本発明は抵抗分圧回路に関し、特にrcチップ上に拡散
抵抗で形成したものに適用して好適なものであ、る。
B発明の概要 本発明は、拡散抵抗でなる抵抗分圧回路において、島領
域中に形成した抵抗領域の第1の抵抗の抵抗形状に等し
い抵抗形状の第2の抵抗を島領域に形成し得るようにし
たことにより、抵抗領域の抵抗端部の複数の電極及び抵
抗領域内の任意の位置の電極間に、抵抗端部の複数の電
極の電位による電圧依存性を有効に除去した複数の抵抗
を得ることができる。
C従来の技術 従来ICチップ上に拡散処理プロセスで形成された抵抗
回路1は、第8図に示すような断面構造を有する。
すなわちこの抵抗回路1において、P形半導体でなる基
板2上には高濃度N形埋込み層3が形成され、さらにそ
の上に基板2上に成長させた低濃度N形エピタキシャル
層4が所定の厚さで形成されている。
この低濃度N形エピタキシャル層4はアイソレーション
拡散P形領域5で基板2上の他の回路部分と電気的に分
離されて、例えば平面長方形のいわゆる島領域4Aを形
成するようになされている。
またこの島領域4Aの表層には、島領域4Aと相似な所
定長方形形状でP形抵抗領域6が形成され、また島領域
4Aの表層でP形抵抗領域6の近傍には、島領域4Aを
電気的に導出するための高濃度N影領域7が形成されて
いる。
さらに島領域4Aに形成されたP形抵抗領域6を含む抵
抗回路1の表面上は酸化膜8で電気的に絶縁され、その
P形抵抗領域6の両端に対応する位置の酸化膜8が窓明
けされて電8i9.10が形成されると共に、高濃度N
影領域7に対応する位置の酸化膜8が窓明けされて電極
11が設けられ、電極11を電源vecに接続して島領
域4Aを基板2中の最高電位に保持して、電極9及び1
0間に所定の抵抗を得るようになされている。
なお島領域4A及びP形抵抗領域6が逆バイアス状態に
なされたことにより、島領域4A及びP形抵抗領域6の
接合部に空乏層重2が形成され、また、この抵抗回路1
の場合、高濃度N形埋込みN3を設けたことにより島領
域4A中を低抵抗とし得るようになされている。
このように拡散によって形成された抵抗回路1は、電気
的に説明すると第9図に示すような等価回路となる。
すなわち、島領域4Aの電極11は電源vecに接続さ
れ、これにより抵抗回路1の各部の電位は特別な場合を
除いて0〜vcc(v)になされている。
従って、P形抵抗領域6及び島領域4Aの接合部はバイ
アス電圧V@で逆バイアスされており、P形抵抗領域6
の両端の電極9及び10間に所定の電圧Vを印加し電流
iが流れたとすると、抵抗値r (Vll (= v/
 i )がバイアス電圧73時のP形抵抗領域6の抵抗
と定義できる。
D発明が解決しようとする問題点 ところで、この逆バイアス電圧V、及び抵抗値r (V
lllは、第10図に示すように、逆バイアス電圧VI
lが高くなる程、島領域4A及びP形抵抗領域6の接合
部に形成される空乏7112が広がることにより抵抗値
r (vゎが上昇という関係を有する。
この現象は抵抗値r (Vlllが逆バイアス電圧■1
によって変動することを示しており、このような抵抗回
路1を複数用い、この抵抗回路1の抵抗比によって電位
や利得を設定するような分圧抵抗構成の減衰回路や同相
又は反転増幅回路においては、逆バイアス電圧v!lの
影響によって電位や利得に誤差が生じたり、また逆バイ
アス電圧V、と抵抗値r (Vll)との関係が直線的
でないことにより非線形歪みが発生するという問題があ
った。
例えば第11図に示すように、島領域4Aの部分に第1
及び第2のP形抵抗領域15及び16が形成された抵抗
回路をそれぞれ、演算増幅器23の反転入力端に対する
入力抵抗及び負帰還抵抗として用いた反転増幅回路20
では入力電圧Vlによって増幅利得Aが変動するという
問題がある。
すなわち反転増幅回路20において、入力電圧V!は入
力端子21に入力され、第1のP形抵抗領域15でなる
抵抗22を介して演算増幅器23の反転入力端に接続さ
れ、また演算増幅器23の反転入力端及び出力端間が第
2のP形抵抗領域16でなる抵抗24で帰還され、これ
により出力端子25より出力電圧v0を得るようになさ
れている。
ここで、抵抗22及び24の抵抗値をそれぞれR4及び
Roとすると、この回路は次式、で表される出力電圧v
0を得るようになされた利得が−Aの反転増幅回路20
となされているが、実際には抵抗22及び24に電圧依
存性があるため、(1)式に示すような厳密な線形関係
にはならない。
すなわち、まず入力電圧v1が0 〔v〕の場合には出
力電圧V。も0〔v〕であり、抵抗22及び24に対応
するP形抵抗領域15及び16は、いかなる部分におい
ても、島領域4Aに対して電源vccに応じた電位差を
保っており、この結果、第12図(A)に示すように、
島領域4AとP形抵抗領域15及び16との間の接合部
分にそれぞれ均一な厚みでなる空乏層17及び18が形
成され、このときの抵抗22及び24の抵抗値を基準抵
抗値として、それぞれR1及びRoとおき(1)式を満
足するものとする。
次に入力電圧ViがV (V)の場合には、第12図(
B)に示すように、抵抗22に対応するP形抵抗領域1
5において、入力端子21に接続された電極15Aに近
い部分程、島領域4Aとの電位差が少なくなり空乏層1
7が狭くなる。
また抵抗24に対応するP形抵抗領域16においては、
出力電圧v0がほぼ−A−V、となることにより、出力
端子25に接続された電極16Bに近い部分程、島領域
4Aとの電位差が大きくなり空乏]118が広くなる。
これにより、入力電圧■□がV (V)のときの、抵抗
22の抵抗値R((v)は抵抗値R1よりわずかに減少
し、逆に抵抗24の抵抗’in、 RO(いは抵抗値R
0よりわずかに増加し、この結果、利得A(v)は次式
、 で表され、明らかに入力電圧V、がO(V)の場合の利
得Aより大きくなることがわかる。
また逆に入力電圧Vlが−V (V)の場合には、第1
2図(C)に示すように、上述した入力電圧V、がV 
CV)の場合と逆の現象が発生し、この結果このときの
利得A(−y)は次式、で表され、明らかに入力電圧v
iが0〔■〕の場合の利得Aより小さくなる。
このような現象を近似的に式で表すと、任意の入力電圧
Viにおける拡散抵抗比、すなわち反転増幅回路20の
回路利得A(Vt)は次式、=A+k −Vi    
   ・・・・・・ (4)で表されるように、拡散抵
抗の電圧依存性による定数kが付加された形となる。
このように、回路利得A(Vi)に拡散抵抗の電圧依存
性による定数kが付加された反転増幅回路20に、例え
ば入力電圧V、として、第13図に示すようなサイン波
形のものを入力した場合には、電圧依存性のない理想的
な反転増幅後の出力電圧v0は、第13図に実線で示す
ようなコサイン波形となるのに対し、実際上の出力電圧
v6゜、は、第13図に破線で示すように、正方向の振
幅が抑圧されると共に負方向の振幅が伸長され、いわゆ
る偶数次の高調波歪みが発生した波形となる。
このような反転増幅回路20における高調波歪みの歪み
率は、入力信号レベルやICの製造プロセス等で異なる
が、平均的に数VP−Pの信号レベルで0.1〔%〕程
度の歪み率であり、実際上0.01〔%〕以下の歪み率
が要求されるハイファイオーディオ回路には適用できな
いという問題があった。
本発明は以上の点を考慮してなされたもので、電圧依存
性による非線形歪みを有効に除去し得る抵抗分圧回路を
提案しようとするものである。
E問題点を解決するための手段 かかる問題点を解決するため本発明においては、第1の
導電形の半導体基板2上に成長させた第2の導電形層3
1を、第1の導電形の不純物によって分離拡散して所定
形状に形成した島領域31Aと、その島領域31A中に
第1の導電形の不純物を拡散して、島領域31Aと相似
な所定形状に形成した抵抗領域33と、その抵抗領域3
3の複数の抵抗端部に配設された複数の第1の電極36
.37と、抵抗領域33の所定の位置に設けられた第2
の電極38と、抵抗領域33の複数の第1の電極36.
37近傍の島領域31Aに形成され、島領域31Aを導
出する複数の第3の電極34とを設け、それぞれ対応す
る第1及び第3の電極36.37及び34を接続して、
複数の第1及び第2の電極36.37及び38間で複数
の抵抗40a、40bを得るようにした。
F作用 島領域31A中に形成した抵抗領域33の第1の抵抗4
0の抵抗形状に等しい抵抗形状の第2の抵抗41を島領
域31Aに形成し得るようにしたことにより、抵抗領域
33の抵抗端部の複数の第1の電極36.37及び抵抗
領域33内の任意の位置の第2の電極38間に、抵抗端
部の複数の第1の電極36.37の電位による電圧依存
性を有効に除去した複数の抵抗40a、40bを得るこ
とができる。
G実施例 以下図面について、本発明の一実施例を詳述する。
第8図との対応部分に同一符号を付して示す第1図に、
おいて、30は全体として拡散処理プロセスによる抵抗
分圧回路を示し、P形半導体でなる基板2上に成長させ
た低濃度N形エピタキシャル層31が所定の厚さで形成
されている。
この低濃度N形エピタキシャル層31は、第2図に示す
ような、所定の平面長方形枠体形状でなるアイソレーシ
ョン拡散P形領域32で基板2上の他の回路部分と電気
的に分離されて、上記枠体形状中に平面長方形形状のい
わゆる島領域31Aを形成するようになされている。
またこの島領域31Aの表層には、所定長方形形状でP
形抵抗領域33が形成され、また島領域31Aの表層で
P形抵抗領域33の両端部には、それぞれ島領域31A
を電気的に導出するため2個の高濃度N影領域34が形
成されている。
さらに島領域31Aに形成されたP形抵抗領域33を含
む抵抗分圧回路30の表面上は酸化膜35で電気的に絶
縁され、そのP形抵抗領域33の両端部及び高濃度N影
領域34が露出する位置の酸化膜35が所定の小長方形
形状に窓明けされて第1及び第2の電極36及び37が
形成されると共に、P形抵抗領域33の中間部の任意の
位置の酸化膜35が所定の小長方形形状に窓明けされて
第3の電極38が形成されている。
これにより、第1及び第3の電極36及び38間から得
られる第1の分圧抵抗と、第3及び第2の電極38及び
37間から得られる第2の分圧抵抗とによって、抵抗分
圧回路30が構成されている。
このようにして、拡散によって形成された抵抗分圧回路
30は、電気的に説明すると第3図に示すような等価回
路となる。
すなわち、第1及び第2の電極36及び37間には、P
形抵抗領域33に対応した第1の抵抗40と、島領域3
1Aに対応した第2の抵抗41が形成され、第1の抵抗
40の任意の中間点から第3の電極38が導出されてい
る。
ここで第1及び第2の電極36及び37の電位をそれぞ
れ■1及び■2とし、また第1及び第2の電極36及び
37間の第1及び第2の抵抗40及び41の長さをLと
すると、第1の電極36側から、第2の電極37側方向
に距離x(<[、)だけ離れた位置における第1及び第
2の抵抗40及び41の電位をそれぞれv、(x)及び
Vt(X)とすると、次式、 v、(x)  さ vz(x) シ V++(Vz−Vt)・ ・・・・・・ (5) で表される関係が成り立つことがわかる。
これにより、P形抵抗領域33及び島領域31Aの接合
部は、何れの点においてもその間の電位差がQ (V)
となり、従って第1及び第2の電極36及び37間に、
それぞれ任意の電圧が供給されたとしても、従来のよう
な空乏層の変化は生ぜず、常に均一な空乏層が形成され
る。
これにより、P形抵抗領域33に形成される第1及び第
3の電極36及び38間から得られる第1の分圧抵抗4
0aと、第3及び第2の電極38及び37間から得られ
る第2の分圧抵抗40bとして電圧依存性のない抵抗を
形成し得、かくして電圧依存性による非線形歪みを有効
に除去した抵抗分圧回路30を実現できる。
なお実際上島領域31Aの第2の抵抗41は、若干の電
圧依存性を持っているが、この抵抗分圧回路30の応用
により、その影響を排除することができる。
すなわち、このような抵抗分圧回路30を用いたオーデ
ィオ回路として、まず、第3図との対応部分に同一符号
を付した第4図に示す減衰回路50においては、電圧R
51としてのオーディオ信号が第1及び第2の′r4極
36及び37に入力され、第3の電極38に接続された
出力端52より、入力オーディオ信号を第1及び第2の
分圧抵抗40a及び40bの抵抗比で減衰させてなる出
力オーディオ信号を得るようになされている。
この場合、島領域31Aの第2の抵抗41の若干の電圧
依存性は、入力オーディオ信号が電圧源51である限り
排除し得るようになされており、かくして出力端52に
は電圧依存性による非線形歪み(すなわち高調波歪み)
のない出力オーディオ信号を得ることができるようにな
されている。
次に、第3図との対応部分に同一符号を付した第5図に
示す同相増幅回路60においては、入力オーディオ信号
が入力端61を介して演算増幅器62の非反転入力端に
入力され、その出力が出力端63に接続されると共に、
抵抗分圧回路30の第1の電極36に接続される。
また抵抗分圧回路30の第2の電極37が接地されると
共に、第3の電極38が演算増幅器62の反転入力端に
接続され、これにより入力オーディオ信号を第1及び第
2の分圧抵抗40a及び40bの抵抗比でなる利得で、
増幅してなる出力オーディオ信号を得るようになされて
いる。
この場合、島領域31Aの第2の抵抗41の若干の電圧
依存性は、抵抗分圧回路30が演算増幅器62の出力で
駆動されていることにより排除し得るようになされてお
り、かくして出力端52には電圧依存性による非線形歪
みのない出力オーディオ信号を得ることができるように
なされている。
さらに次に、第3図との対応部分に同一符号を付した第
6図に示す反転増幅回路70においては、入力オーディ
オ信号が入力端71を介して抵抗分圧回路30の第1の
電極36に入力され、また抵抗分圧回路30の第3の電
極38が、非反転入力端が接地された演算増幅器72の
反転入力端に接続され、その出力が抵抗分圧回路30の
第2の電極37と共に出力端73に接続されている。
これにより入力オーディオ信号を第1及び第2の分圧抵
抗40a及び40bの抵抗比でなる利得で、反転増幅し
てなる出力オーディオ信号を得るようになされている。
この場合、島領域31Aの第2の抵抗41の若干の電圧
依存性は、入力端71が低インピーダンスで駆動される
(実際上、入力端71から見た反転増幅回路70の入力
インピーダンスには、非線形成分が含まれており、この
ため低インピーダンスなオーディオ信号で駆動する)限
り排除し得るようになされており、かくして出力端73
には電圧依存性による非線形歪みのない出力オーディオ
信号を得ることができるようになされている。
以上の構成によれば、島領域中に形成した抵抗領域の第
1の抵抗の抵抗形状に等しい抵抗形状の第2の抵抗を島
領域に形成し得るようにしたことにより、抵抗領域の抵
抗端部の複数の電極及び抵抗領域内の任意の位置の電極
間に、抵抗端部の複数の電極の電位による電圧依存性を
有効に除去した複数の抵抗を得ることができる。
かくするにつき、電圧依存性による非線形歪みを有効に
除去し得る拡散抵抗による抵抗分圧回路を容易に実現で
きる。
なお上述の実施例においては、島領域中に長方形形状の
抵抗領域を形成し、その両端から電極を得るようにした
が、抵抗領域の形状はこれに限らず、例えば丁字形状、
十字形状、星形状等信の任意の形状に選定し得、その複
数の端部を抵抗端部として用いるようにしても良い。
因に、第2図と対応部分に同一符号を付した第7図に示
すように、抵抗領域を丁字形状に選定すれば、抵抗加算
回路等に応用し得る抵抗分圧回路を実現できる。
また上述の実施例においては、P形半導体基板上に、N
形エピタキシャル層で島領域を形成するようにしたが、
これに代え、N形半導体基板を用いても上述の実施例と
同様の効果を実現できる。
H発明の効果 上述のように本発明によれば、島領域中に形成した抵抗
領域の第1の抵抗の抵抗形状に等しい抵抗形状の第2の
抵抗を島領域に形成し得るようにしたことにより、抵抗
領域の抵抗端部の複数の電極及び抵抗領域内の任意の位
置の電極間に、抵抗端部の複数の電極の電位による電圧
依存性を有効に除去した複数の抵抗を得ることができる
か(するにつき、電圧依存性による非線形歪みを有効に
除去し得る拡散抵抗による抵抗分圧回路を容易に実現で
きる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す路線的断面図、第2図
はその路線的平面図、第3図は実施例の抵抗分圧回路の
等価回路を示す路線図、第4図〜第6図は実施例の抵抗
分圧回路を用いたオーディオ回路を示す接続図、第7図
は他の実施例を示す路線的平面図、第8図は従来の拡散
による抵抗回路を示す路線的断面図、第9図はその等価
回路を示す路線図、第10図は逆バイアス電圧と抵抗値
との関係を示す特性曲線図、第11図は従来の抵抗回路
を組み合わせた反転増幅回路を示す接続図、第12図は
入力電圧による空乏層の変化の説明に供する路線図、第
13図はその問題点の説明に供する信号波形図である。 2・・・・・・基板、30・・・・・・抵抗分圧回路、
31・・・・・・低濃度N形エピタキシャル層、31A
・・・・・・島領域、32・・・・・・アイソレーショ
ン拡散P形領域、33・・・・・・P形抵抗領域、34
・・・・・・高濃度N形拡散領域、35・・・・・・酸
化膜、36.37.38・・・・・・電極。 実施伊1の砥坑分圧ロ蹄0再イ面回路 第 3 目 実施例O抵抗分圧回路を用いた濾裏回誇羊4 図 実施ブリの抵抗分圧回踏を用いた間湘纜中居回跡第 5
 図 実施例の抵抗分圧回踏1用いた反私増悟回訃恭 副 80抵抗分圧rfi跨 他O突施伊10抵誂分圧日距 芋 図 従来0鷹#C回隆0窮面構ま 茶 B 国 L抵抗@路 従来の抵抗回路O薯イ#回語 躬 図 B 旦ノvイアス電圧乙栃2抗4を乙O関係奈 図 従来O稲J坑回蹄をMiみ合せて用いた及車1着幅回玲
茶 1/  図 入77を圧1てよる空乙清O麦を 苓 /、?  S

Claims (1)

  1. 【特許請求の範囲】 第1の導電形の半導体基板上に成長させた第2の導電形
    層を、上記第1の導電形の不純物によつて分離拡散して
    所定形状に形成した島領域と、当該島領域中に上記第1
    の導電形の不純物を拡散して、上記島領域と相似な所定
    形状に形成した抵抗領域と、 当該抵抗領域の複数の抵抗端部に配設された複数の第1
    の電極と、 上記抵抗領域の所定の位置に設けられた第2の電極と、 上記抵抗領域の複数の上記第1の電極近傍の上記島領域
    に形成され、上記島領域を導出する複数の第3の電極と を具え、それぞれ対応する上記第1及び第3の電極を接
    続して、上記複数の第1及び第2の電極間で複数の抵抗
    を得るようにした ことを特徴とする抵抗分圧回路。
JP29877688A 1988-11-25 1988-11-25 抵抗分圧回路 Pending JPH02143554A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29877688A JPH02143554A (ja) 1988-11-25 1988-11-25 抵抗分圧回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29877688A JPH02143554A (ja) 1988-11-25 1988-11-25 抵抗分圧回路

Publications (1)

Publication Number Publication Date
JPH02143554A true JPH02143554A (ja) 1990-06-01

Family

ID=17864068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29877688A Pending JPH02143554A (ja) 1988-11-25 1988-11-25 抵抗分圧回路

Country Status (1)

Country Link
JP (1) JPH02143554A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091548A (ja) * 2006-09-29 2008-04-17 Fujitsu Ltd 半導体集積回路
JP2015149720A (ja) * 2014-02-04 2015-08-20 トライクイント・セミコンダクター・インコーポレイテッドTriQuint Semiconductor,Inc. 電界効果トランジスタスイッチ回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091548A (ja) * 2006-09-29 2008-04-17 Fujitsu Ltd 半導体集積回路
JP2015149720A (ja) * 2014-02-04 2015-08-20 トライクイント・セミコンダクター・インコーポレイテッドTriQuint Semiconductor,Inc. 電界効果トランジスタスイッチ回路

Similar Documents

Publication Publication Date Title
EP0159654B1 (en) Amplifier circuit
JPH0728058B2 (ja) 集積回路に集積可能なホール素子
US3956643A (en) MOS analog multiplier
KR890005977A (ko) 증폭기 장치
JP3343255B2 (ja) 線形電圧制御抵抗素子
US3882409A (en) Differential amplifier circuit
JPH02143554A (ja) 抵抗分圧回路
JP3332115B2 (ja) 多入力トランジスタおよび多入力トランスコンダクタ回路
JP3145650B2 (ja) オペアンプ位相補償回路およびそれを用いたオペアンプ
KR100203965B1 (ko) 반도체 집적회로
M'Harzi et al. A novel high bandwidth current mode instrumentation amplifier
Ramirez-Angulo Wide range gain programmable class AB linear current mirrors for low supply operation
CA1180773A (en) Differential amplifier with differential to single- ended conversion function
JPH08125460A (ja) 反転増幅回路
JPH07106874A (ja) 被制御ピンチ抵抗器を備えた回路装置
JPH01268049A (ja) 拡散抵抗素子
JP3521064B2 (ja) 受光アンプ回路
KR940006366B1 (ko) 반도체 기판의 rc 회로 및 반도체 기판과 함께 제조된 모노리딕 집적가능 증폭 회로
Raj et al. Multiple output current controlled current conveyer transconductance amplifier (MO-CCCCDTA) using BiCMOS for analog signal processing
US3360736A (en) Two input field effect transistor amplifier
JPH0527282B2 (ja)
JPH01268050A (ja) 拡散抵抗素子
JPH08125452A (ja) 反転増幅回路
JPS59229856A (ja) 抵抗回路
JPS6211526B2 (ja)