JP2922030B2 - 可変抵抗集積回路装置 - Google Patents
可変抵抗集積回路装置Info
- Publication number
- JP2922030B2 JP2922030B2 JP3237694A JP23769491A JP2922030B2 JP 2922030 B2 JP2922030 B2 JP 2922030B2 JP 3237694 A JP3237694 A JP 3237694A JP 23769491 A JP23769491 A JP 23769491A JP 2922030 B2 JP2922030 B2 JP 2922030B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- differential amplifier
- integrated circuit
- resistors
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電子フィルタ，電子ボ
リュームといった分野への利用が可能な可変抵抗集積回
路装置に関するものである。
リュームといった分野への利用が可能な可変抵抗集積回
路装置に関するものである。
【０００２】
【従来の技術】集積回路装置上の抵抗体でその抵抗値を
電圧または電流で任意の値に設定または制御できるもの
はなかった。その理由は、第１に制御電圧を一定とした
時一定の値の抵抗特性を精度よく得る事がむずかしかっ
たことと、制御電圧による抵抗値の可変範囲が狭かった
ことによる。
電圧または電流で任意の値に設定または制御できるもの
はなかった。その理由は、第１に制御電圧を一定とした
時一定の値の抵抗特性を精度よく得る事がむずかしかっ
たことと、制御電圧による抵抗値の可変範囲が狭かった
ことによる。
【０００３】
【発明が解決しようとする課題】従って、制御電圧によ
る抵抗値の可変範囲が大きく、その値を制御し得る抵抗
体または抵抗体を含む回路構成を作り出す事である。
る抵抗値の可変範囲が大きく、その値を制御し得る抵抗
体または抵抗体を含む回路構成を作り出す事である。
【０００４】
【課題を解決するための手段】本発明の可変抵抗集積回
路装置は、Ｎ形半導体層の中に低濃度Ｐ形半導体層によ
って同一チップ上に作られた同一形状の複数個の抵抗体
と、基準電位点に一端が接続された一つの抵抗体の他端
に負入力端を接続し正入力端に所定電位が与えられる差
動増幅器と、前記一つの抵抗体の他端に接続された電流
源とを具備し、前記差動増幅器の出力電圧で前記複数個
の各抵抗体に逆バイアスを与える構成である。
路装置は、Ｎ形半導体層の中に低濃度Ｐ形半導体層によ
って同一チップ上に作られた同一形状の複数個の抵抗体
と、基準電位点に一端が接続された一つの抵抗体の他端
に負入力端を接続し正入力端に所定電位が与えられる差
動増幅器と、前記一つの抵抗体の他端に接続された電流
源とを具備し、前記差動増幅器の出力電圧で前記複数個
の各抵抗体に逆バイアスを与える構成である。
【０００５】また、Ｎ形半導体層の中に低濃度Ｐ形半導
体層によって同一チップ上に作られた同一形状の第１，
第２の抵抗体と、基準電位点に一端が接続された前記第
１の抵抗体の他端に負入力端を接続し正入力端に所定電
位が与えられる第１の差動増幅器と、前記一つの抵抗体
の他端に接続された電流源と、前記第２の抵抗体を介し
て入力信号が入力される第２の差動増幅器で構成される
フィルタ回路とを具備し、前記差動増幅器の出力電圧で
前記第１，第２の抵抗体に逆バイアスを与える構成であ
る。
体層によって同一チップ上に作られた同一形状の第１，
第２の抵抗体と、基準電位点に一端が接続された前記第
１の抵抗体の他端に負入力端を接続し正入力端に所定電
位が与えられる第１の差動増幅器と、前記一つの抵抗体
の他端に接続された電流源と、前記第２の抵抗体を介し
て入力信号が入力される第２の差動増幅器で構成される
フィルタ回路とを具備し、前記差動増幅器の出力電圧で
前記第１，第２の抵抗体に逆バイアスを与える構成であ
る。
【０００６】
【作用】同一チップ上に複数個の抵抗体を作り込むから
抵抗体同士の間において抵抗値の差は少ない。そして、
その内の一つの抵抗体と差動増幅器とで負帰還の閉ルー
プを構成して、その抵抗体に基準電流を与えて電圧降下
をモニタし、差動増幅器の出力電圧でそれら複数個の抵
抗体に逆バイアスするから、各抵抗体の抵抗値は逆バイ
アスに応じて同様に可変され、基準電流の設定に応じて
目的の抵抗値の抵抗を得ることができる。
抵抗体同士の間において抵抗値の差は少ない。そして、
その内の一つの抵抗体と差動増幅器とで負帰還の閉ルー
プを構成して、その抵抗体に基準電流を与えて電圧降下
をモニタし、差動増幅器の出力電圧でそれら複数個の抵
抗体に逆バイアスするから、各抵抗体の抵抗値は逆バイ
アスに応じて同様に可変され、基準電流の設定に応じて
目的の抵抗値の抵抗を得ることができる。
【０００７】
【実施例】以下、本発明の一実施例に係る可変抵抗集積
回路装置について、図面を用いて説明する。まず、抵抗
体の構造を図１に従って説明する。図１は可変抵抗集積
回路装置の半導体基板に形成された抵抗体の断面図であ
る。図１において、１は埋込みＮ形層、２は埋込みＰ形
層、３はＮ形エピタキシャル成長層、４はＰ形層、５は
Ｐ形抵抗層、６はコンタクト用Ｐ形層である。ここまで
の構成は従来よりよく採用される構造である。本実施例
にては、さらに高不純物濃度のＮ形層７を表面から拡散
する。こうする事により、Ｐ形抵抗層５の抵抗値の変化
が大きくなる。次に、図２を用いて説明すると、Ｎ形層
７の逆バイアス電圧により空乏層１０が抵抗層中に広が
り、抵抗層５のうち電気伝導に寄与する層１１は狭くな
る。つまり、Ｎ形層７に逆バイアス電圧が与えられるこ
とで、抵抗体は無バイアス時の抵抗値の何倍かの抵抗値
をとり得る。つまり、逆バイアス電位を可変する事で、
ある範囲内で抵抗値を連続的に可変し得る。
回路装置について、図面を用いて説明する。まず、抵抗
体の構造を図１に従って説明する。図１は可変抵抗集積
回路装置の半導体基板に形成された抵抗体の断面図であ
る。図１において、１は埋込みＮ形層、２は埋込みＰ形
層、３はＮ形エピタキシャル成長層、４はＰ形層、５は
Ｐ形抵抗層、６はコンタクト用Ｐ形層である。ここまで
の構成は従来よりよく採用される構造である。本実施例
にては、さらに高不純物濃度のＮ形層７を表面から拡散
する。こうする事により、Ｐ形抵抗層５の抵抗値の変化
が大きくなる。次に、図２を用いて説明すると、Ｎ形層
７の逆バイアス電圧により空乏層１０が抵抗層中に広が
り、抵抗層５のうち電気伝導に寄与する層１１は狭くな
る。つまり、Ｎ形層７に逆バイアス電圧が与えられるこ
とで、抵抗体は無バイアス時の抵抗値の何倍かの抵抗値
をとり得る。つまり、逆バイアス電位を可変する事で、
ある範囲内で抵抗値を連続的に可変し得る。
【０００８】この構造にて作った実施例の逆バイアス電
圧と抵抗値の関係を図３に示す。実線で示したのはシミ
ュレーションによる設計センタ値のものであるが、実物
は点線の範囲内でバラツキが生ずると考えられる。
圧と抵抗値の関係を図３に示す。実線で示したのはシミ
ュレーションによる設計センタ値のものであるが、実物
は点線の範囲内でバラツキが生ずると考えられる。
【０００９】次に、本発明を２次ローパスフィルタへ応
用した場合の実施例を図４に示す。一点鎖線より上側が
フィルタで下側が抵抗値をモニタする閉ループである。
フィルタ設計の詳細はここでは省略し、本実施例では、
Ｃ＝１８pFとしＲを本発明の抵抗体を使用する事で１０
〜２０ｋΩで可変することができカットオフ周波数ｆｃ
＝４５０〜９００kHzを得ている。
用した場合の実施例を図４に示す。一点鎖線より上側が
フィルタで下側が抵抗値をモニタする閉ループである。
フィルタ設計の詳細はここでは省略し、本実施例では、
Ｃ＝１８pFとしＲを本発明の抵抗体を使用する事で１０
〜２０ｋΩで可変することができカットオフ周波数ｆｃ
＝４５０〜９００kHzを得ている。
【００１０】次に、図４に従って説明する。カットオフ
周波数ｆｃ＝９００ＫＨｚとしＲ＝１０ＫΩとすると
き、基準電流源２２の電流Ｉ R と基準電圧Ｖ R をＩR＝１
０μＡ，ＶR＝０．１Ｖに設定したとする。そして、基
準電位点に一端を接続した抵抗体２０の他端（点２１）
に差動増幅器２４の負入力端を接続し、差動増幅器２４
の出力端（点２５）の電圧を逆バイアス端子Ｃに接続さ
れたＮ形層７に印加して、抵抗体２０の端子間電圧の変
動を負帰還するように構成している。従って、点２１の
電位がＶRと一致する時、つまり抵抗体２０の抵抗値が
１０ＫΩとなった時、この系は安定する。同一チップ上
に同一形状で作られた抵抗体３０と４０にも同一の逆バ
イアス電圧を印加しているので、これらの抵抗体３０，
４０も１０ＫΩとなる。次に、ＩRを５μＡに再設定す
ると、抵抗体２０，３０，４０はともに２０ＫΩとな
る。つまり、抵抗体２０，３０，４０の抵抗値ＲXは ＲX＝ＶR／ＩR で示す値に落ち着く。なお、本実施例では電流ＩRを１
０μＡと５μＡの２段階に可変する例で説明したが、基
準電流源２３の電流Ｉ R を連続可変する事で、抵抗体
（２０，３０，４０）の抵抗値ＲXを連続可変する事も
可能である。
周波数ｆｃ＝９００ＫＨｚとしＲ＝１０ＫΩとすると
き、基準電流源２２の電流Ｉ R と基準電圧Ｖ R をＩR＝１
０μＡ，ＶR＝０．１Ｖに設定したとする。そして、基
準電位点に一端を接続した抵抗体２０の他端（点２１）
に差動増幅器２４の負入力端を接続し、差動増幅器２４
の出力端（点２５）の電圧を逆バイアス端子Ｃに接続さ
れたＮ形層７に印加して、抵抗体２０の端子間電圧の変
動を負帰還するように構成している。従って、点２１の
電位がＶRと一致する時、つまり抵抗体２０の抵抗値が
１０ＫΩとなった時、この系は安定する。同一チップ上
に同一形状で作られた抵抗体３０と４０にも同一の逆バ
イアス電圧を印加しているので、これらの抵抗体３０，
４０も１０ＫΩとなる。次に、ＩRを５μＡに再設定す
ると、抵抗体２０，３０，４０はともに２０ＫΩとな
る。つまり、抵抗体２０，３０，４０の抵抗値ＲXは ＲX＝ＶR／ＩR で示す値に落ち着く。なお、本実施例では電流ＩRを１
０μＡと５μＡの２段階に可変する例で説明したが、基
準電流源２３の電流Ｉ R を連続可変する事で、抵抗体
（２０，３０，４０）の抵抗値ＲXを連続可変する事も
可能である。
【００１１】図４に示した回路にて得られたローパスフ
ィルタの特性を図５に示す。ＩR＝１０μＡ時の特性が
５２、ＩR＝５μＡ時の特性が５１である。
ィルタの特性を図５に示す。ＩR＝１０μＡ時の特性が
５２、ＩR＝５μＡ時の特性が５１である。
【００１２】
【発明の効果】以上の実施例でわかるように、同一チッ
プ上に、同一形状で複数個の抵抗体を作り、その一つを
モニタとして閉ループ回路を構成する事で、その他の抵
抗体に所望の抵抗値を得る事ができ、また、その抵抗値
を連続的に可変し得る抵抗体を得る事ができる。
プ上に、同一形状で複数個の抵抗体を作り、その一つを
モニタとして閉ループ回路を構成する事で、その他の抵
抗体に所望の抵抗値を得る事ができ、また、その抵抗値
を連続的に可変し得る抵抗体を得る事ができる。
【図１】本発明の可変抵抗集積回路装置の断面図
【図２】本発明の可変抵抗集積回路装置の動作原理を説
明する図
明する図
【図３】本発明の可変抵抗集積回路装置の特性図
【図４】本発明をローパスフィルタへ応用した図
【図５】本発明のローパスフィルタの特性図
５ Ｐ形抵抗層 ７ Ｎ形層 １０，１２ 空乏層 １１ 導電層 ２０，３０，４０ 可変抵抗体 ２２ 基準電流源 ２４，３４ 差動増幅器
Claims (2)
- 【請求項１】 Ｎ形半導体層の中に低濃度Ｐ形半導体層
によって同一チップ上に作られた同一形状の複数個の抵
抗体と、基準電位点に一端が接続された一つの抵抗体の
他端に負入力端を接続し正入力端に所定電位が与えられ
る差動増幅器と、前記一つの抵抗体の他端に接続された
電流源とを具備し、 前記差動増幅器の出力電圧で前記複数個の各抵抗体に逆
バイアスを与えることを特徴とする 可変抵抗集積回路装
置。 - 【請求項２】 Ｎ形半導体層の中に低濃度Ｐ形半導体層
によって同一チップ上に作られた同一形状の第１，第２
の抵抗体と、基準電位点に一端が接続された前記第１の
抵抗体の他端に負入力端を接続し正入力端に所定電位が
与えられる第１の差動増幅器と、前記一つの抵抗体の他
端に接続された電流源と、前記第２の抵抗体を介して入
力信号が入力される第２の差動増幅器で構成されるフィ
ルタ回路とを具備し、 前記差動増幅器の出力電圧で前記第１，第２の抵抗体に
逆バイアスを与えることを特徴とする可変抵抗集積回路
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3237694A JP2922030B2 (ja) | 1991-09-18 | 1991-09-18 | 可変抵抗集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3237694A JP2922030B2 (ja) | 1991-09-18 | 1991-09-18 | 可変抵抗集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0575027A JPH0575027A (ja) | 1993-03-26 |
| JP2922030B2 true JP2922030B2 (ja) | 1999-07-19 |
Family
ID=17019129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3237694A Expired - Fee Related JP2922030B2 (ja) | 1991-09-18 | 1991-09-18 | 可変抵抗集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2922030B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9379698B2 (en) * | 2014-02-04 | 2016-06-28 | Triquint Semiconductor, Inc. | Field effect transistor switching circuit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4897483A (ja) * | 1972-01-31 | 1973-12-12 | ||
| JPS5516489A (en) * | 1978-07-24 | 1980-02-05 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor resistance device |
-
1991
- 1991-09-18 JP JP3237694A patent/JP2922030B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0575027A (ja) | 1993-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8009011B2 (en) | Electrically adjustable resistor | |
| US3760288A (en) | Operational amplifier | |
| US3816766A (en) | Integrated circuit with hall cell | |
| JPH011288A (ja) | 温度補償集積回路ホール効果装置 | |
| US4297654A (en) | Crystal oscillator including a MOS-capacitor | |
| JPS62500623A (ja) | 金属移動による抵抗トリミングの方法 | |
| US11610880B2 (en) | Power MOS device having an integrated current sensor and manufacturing process thereof | |
| US4424461A (en) | Semiconductor integrated circuit providing temperature compensation | |
| US4053915A (en) | Temperature compensated constant current source device | |
| JP2922030B2 (ja) | 可変抵抗集積回路装置 | |
| EP0101201A2 (en) | Monolithic integrated circuit device including AC negative feedback type high frequency amplifier circuit | |
| CN110837016B (zh) | 精密匹配电阻阵列及其校准方法 | |
| US3553609A (en) | Active capacitance reactance circuit | |
| US6636108B2 (en) | Filter circuit and electronic device using the same | |
| JP3145455B2 (ja) | 半導体集積回路装置 | |
| US7057443B2 (en) | Temperature independent current source and active filter circuit using the same | |
| US6768139B2 (en) | Transistor configuration for a bandgap circuit | |
| JPH0324810B2 (ja) | ||
| JPS6144409B2 (ja) | ||
| US3529256A (en) | Integrated band-pass filter | |
| JPH103321A (ja) | 電流出力回路 | |
| JPS6155974A (ja) | 定電圧ダイオ−ド | |
| JPH09181568A (ja) | フィルタ回路 | |
| JPH0821481B2 (ja) | 膜状抵抗体及びそのトリミング方法 | |
| JP2734565B2 (ja) | 遅延回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |