JPS62500623A - 金属移動による抵抗トリミングの方法 - Google Patents

金属移動による抵抗トリミングの方法

Info

Publication number
JPS62500623A
JPS62500623A JP60503972A JP50397285A JPS62500623A JP S62500623 A JPS62500623 A JP S62500623A JP 60503972 A JP60503972 A JP 60503972A JP 50397285 A JP50397285 A JP 50397285A JP S62500623 A JPS62500623 A JP S62500623A
Authority
JP
Japan
Prior art keywords
resistor
contact
metal
current
trimming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60503972A
Other languages
English (en)
Other versions
JPH0543300B2 (ja
Inventor
バイン・ロバート エル
Original Assignee
モトロ−ラ・インコ−ポレ−テッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by モトロ−ラ・インコ−ポレ−テッド filed Critical モトロ−ラ・インコ−ポレ−テッド
Publication of JPS62500623A publication Critical patent/JPS62500623A/ja
Publication of JPH0543300B2 publication Critical patent/JPH0543300B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/26Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by converting resistive material
    • H01C17/265Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by converting resistive material by chemical or thermal treatment, e.g. oxydation, reduction, annealing
    • H01C17/267Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by converting resistive material by chemical or thermal treatment, e.g. oxydation, reduction, annealing by passage of voltage pulses or electric current
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326Application of electric currents or fields, e.g. for electroforming
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/8605Resistors with PN junctions

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 金属移動による抵抗トリミングの方法 発明の背景 本発明は一般に集積回路内に配置された電気部品のトリミング方法に関し、特に 金属移動によるインブラントまたは拡散抵抗のトリミング方法に関する。
「トリミング」という用語は回路内の抵抗、容量、インダクタンスの微細な調整 を意味するのに用いられる。本明細書で用いられている[金属移動(meta+  mii;1ration ) Jは金属の半導体結晶(たとえば抵抗)への移 動を指す。この金属の移動は抵抗を介して電流パルスを送ることによって引き起 こされる。これらのパルスは通常、高振幅、小パルス幅を有している。
集積回路の製造およびパッケージングにおいて、しばしば、抵抗、トランジスタ 、ダイオードを「整合」 (電気的に等価にする)したり、特定の電流レベルに 設定するために抵抗をトリミングするように単一の電子素子の絶対値をある値に 設定することか必要になる。たとえば、集積回路チップ上において素子の値をト リミングすることによって、演算増幅器の入力オフセット電圧または入力オフセ ット電圧の温度係数を最小化することができるようになる。基準電圧をトリミン グすることによって出力電圧および温度係数を正確な値に設定できる。更に、高 精度を1qるために通常D/Aまたは△/D変換器のトリミングを行なう。
抵抗トリミングは集積回路の電気的パラメータを調節する最も一般的な方法であ る。2つの方法が通常用いられる。
第1の方法は半導体装置の外にあるが外部ピンを介してそれに接続された、すな わちプリント回路板上にあるトリム用ポテンショメータを用いるものでおる。第 2の方法は集積回路ダイ上の抵抗自身をトリムするものである。
従来技術においては、たとえば抵抗のような電子部品は機械的、電気的または化 学的手段によってトリムされた。
たとえば、機械的手段には通常サンドブラストによる研磨、導電層のレーザ成形 などがおる。電気的手段には、ヒユーズ飛ばしくすなわち金属に高電流を流すこ とによって金属を蒸発させること)、ダイオードを過剰電流で短絡することなど がある。後者のものはまた、抵抗素子に沿って接続されたダイオードがツェナー ダイオードであるから「ツェナーザラピング(zapping) jとして知ら れている。上記金属を陽極酸化することによって抵抗の導電率を化学的に変化さ せることは可能ではめるが製造環境ではほとんど用いられない。
ダイ上の抵抗トリミングの公知の方法は重大な欠点を有している。すなわち、レ ーザトリミング装置のコストが高い。また、このような装置を保守およびプログ ラムすることは極めて困難で、かつコスト高でおる。ヒユーズ飛ばしは表面汚染 や保護ガラス層にクラックを生じさせることがあり、信頼性の問題が生じる。ツ ェナーザラピングはダイの20%以上が抵抗トリミングに用いられることを要求 することがおる。
ダイ上の抵抗トリミングの公知の方法の別の欠点は、ダイか1〜リム(通常ウェ ーへの形で)された後、スクライブされ、パッケージ内に組立てられることであ る。この組立てプロセスで半導体チップに応力が加えられ、トリムされた抵抗を ピエゾ抵抗効果によって変化させ得る。したがって、集積回路ダイかパッケージ 内に組込まれた後オンチップ抵抗をトリムできることが望ましい。
発明の要旨 本発明の目的は、金属移動として知られた現象を用いて、集積回路内に配置され た電気的構成要素の値を調節する方法を提供することである。
本発明の他の目的は抵抗をトリムするのに必要な回路の伍を減少させることであ る。
本発明の別の目的はダイかパッケージ内にシールされた後抵抗をトリムできるよ うにすることである。
本発明の一態様によれば、集積回路内に配置された受動素子の値をトリムする方 法が提供され、該方法は抵抗の各端に金属接点を形成すること、およびその抵抗 に一方方向にだけ電流を流させることを含む。上記電流のために、金属が一方の 接点領域から抵抗の対向端にある接点領域に移動する。電流は一定時間後に阻止 される。
本発明の伯の態様によれば、対称の頂点部を有する第1および第2の接点領域を 含む半導体装置が与えられる。
本発明のより完全な理解は添付図面に関連した次の詳細な説明を考慮することに よってなされるであろう。
図面の簡単な説明 第1図は本発明を適用できる典型的なJ−FET演算増幅器の概略的回路図でお る。
第2図は抵抗の側面断面図である。
第3図は第2図の抵抗の上面図でおる。
第4図は付加的な金属接点をもつ抵抗の側面断面図である。
第5図は第4図の抵抗の上面図でめる。
第6図から第8図までは別の接点形状をもつ抵抗の上面図である。
第9図から第11図までは付加的な金属接点をもった抵抗の上面図である。
発明の詳細な説明 抵抗が、半導体材料にマスク材料の開口を通してドーパントをインブラントまた は拡散することによって集積回路上に形成されることは従来技術において周知で ある。接点は抵抗領域に絶縁性層を被着することによって形成される。
プレオーミックと呼ばれる開口が抵抗の各端部で絶縁性層にエツチングされる。
金属層が絶縁性層上に被着され、プレオーミックに入れられ、抵抗との接点が作 られる。プレオーミックの形状が金属コンタクトの形状を定める。
拡散された抵抗の金属接点を通して直流電流をパルス化すると正接点から負接点 へ制御可能に移動する金属フィラメントが生じる。金属がシリコンを通って移動 するに応じて、抵抗の値か変化する。鋭った角すなわち小さな曲率半径の角をも った接点は、たとえば大きな曲率半径をもった円形接点より小ざな電流で金属が 移動できるようにする。
[接点(contact)lという用詔は抵抗領域に触れている金属領域をいう 。抵抗の各端部上に配置された幾何学的金属接点はまた、電流がそこを通して供 給されるものだから「主接点」として区別される。次の詳細な説明から明らかな ように、何加的すなわら2次的接点は主接点の中間に配置される。これらは電流 を供給するためには用いられないで、主接点の間を流れる電流に応答するにすぎ ない。
全てのプレオーミックが金属が移動し始める点で同じ曲率半径を有している場合 は、2次接点J3よび正の主接点は同時に金属を移動する。このことは抵抗の長 期間の安定性のために必要なフィラメントの形状の画定を行なうことになるので 坦要である。
また、フィラメントの形状はウェーハ基板の結晶学的面に対する抵抗の方向、お よび抵抗における電流の方向によって決定されるということも確定されている。
第1図はその内部でトリミング抵抗が用いられている典型的な演算増幅器の一部 を示す。トリミング抵抗は調整器、マルチプライヤ、フィルタなどにおいても用 いることができる。したがって、第1図の回路は代表的なもので、本発明の用途 の全部を示している訳ではない。
電流源11は1〜ランジスタ12.13のソースに接続されている。ポンディン グパッド16および17はそれぞれゲート端子14および15を介してトランジ スタ12および13に接続されている。トランジスタ18および19のベースは それぞれノード20および21に接続されている。
ノード20および21はそれぞれ、トランジスタ12および13のドレインとト ランジスタ22および23のコレクタの間に配置されている。ノード24はトラ ンジスタ22のベースとトランジスタ23のベースの間に配置されている。1〜 ランジスタ18のエミッタはノード24に接続されている。トランジスタ18お よび19のコレクタはVCCとして示された適当な電源に接続されている。トラ ンジスタ19のエミッタは増幅器の次の段(図示せず)に接続されている。i〜 ランジスタ22および23のエミッタはそれぞれノード38および39に接続さ れている。ダイオード28はノード38に接続され、ダイオード25はノード3 9に接続されている。ダイオード28および25は接地されている。ノード3B および39はそれぞれ抵抗26あにび27に接続されている。抵抗26、パッド 30および抵抗32はノード37に接続されている。抵抗27、パラl〜31お よび抵抗33はノード29に接続されている。抵抗32および33はそれぞれノ ード34および35に接続されている。ノード34および35は接地パッド36 に接続されている。
このような増幅器の動作はそれ自体技術上周知であるがら、抵抗32および33 のトリミングに関してのみ詳細に説明する。
第2図は拡散抵抗を形成する種々の層の断面図である。
本実施例において、基板41はN型エピタキシャル層42によって覆われたP型 シリコン層を有する。抵抗43はエピタキシャル層42に拡散されるN型ドーパ ントを含む。
1絶縁性層441は他の絶縁物でもよいが窒化物が好ましく、エピタキシャル層 42上に被着される。開口45が窒化物層44にエッチされる。金属層46が窒 化物層44i!’3よび開口45上に被着され、これによって金属接点5oおよ び51を形成する(第3図)。保護カラス層47がその金属上に被着され、17 ilD 48 J5よび52がガラス層47にエッチされ、パッド53および5 4への連結が与えられる。第3図では保護カラス層は示されていない。
パルス電流がパッド53および54を横切って印加されると、金属が、抵抗43 の中で金属接点50から領域49によって示されるように金属接点5]の方へ移 動する。電流の典型的な値は250から300mAであるが、抵抗特性に応じて 250から650mAの範囲にある。この電流は、増幅器の通常動作の間に抵抗 を流れる電流、たとえば100mAをはるかに越えている。金属は49で示され るように正孔流と同じ方向、電子流と反対方向に移動する。第3図において、パ ッド53は正電圧源に接続され、パッド54は負電圧源またはグランドに接続さ れている。抵抗は電流パルスの数を調節するとともにそこを流れる電流の時間お よび量を調節することによって所定の値にトリムされる。長時間の開電流をパル ス的に送ることによって抵抗を完全に短絡させることができる。
第2図および第3図の実施例は多くの応用に適しているが、抵抗値の小さな変化 により適している。領+4.49がかなり成長させられる場合、たとえば同じ方 向に測定した主接点の寸法より大きい場合、装置の動作に何らかのドリフトが生 じるかもしれない。このドリフト値を補正するための本発明の別の実施例が第4 図および第5図に示される。
本実施例においては、金属移動が主接点の間の直線に沿っていくつか配置された 数例の領域で広がるように援数個の2次接点かイ・]加されている。基板41は エピタキシャル層42によって覆われている。抵抗43はエピタキシャル層42 に拡散される。絶縁1石44は窒化物が望ましく、エピタキシャル層にに舵心さ れる。間口45.55が窒化物層44にエッチされる。開口55はどんな形でも よいが、図面では単に円形として示されている。金属46が窒化物上、および開 口45.55内に被着され、金属接点50.51および56を形成する。接点5 6は2次接点として知られる。保護カラス層47が上記金属上に被着され、開口 48Jcl:び52がガラス中にエッチされてパッド53おJ:び54への連結 が得られる。第5図は保護ガラス層を示していない。パッド53で正(本性、パ ッド54で負極性をもつパルス電流を印加すると、領域49によって示されるよ うに、金属接点50から金属接点51の方へ金属が移動し始める。円形金属接点 56の各々は接点51の方へ移動する金属を有する。この実施例ではトリム時間 が短いので、金属のより届い樹枝状結晶またはフィラメントが生じ、これによっ て抵抗の値がドリフトするのが防止されることがわかった。
第6図から第8図までは主接点50おにび51の形状の別の実施例を示す。2次 接点は必要に応じて付加されていてもされていなくともよい。主接点はお互いを 指し、接点の寸法に対して小さな曲率半径をもつ対称の頂点部を特徴としている 。
第9図から第1′1図に示された本発明の別の実施例では、主接点からの移動は ない。さらに、2次接点が主接点間に舵心され、金属が移vjでさ−るような形 状になっている。この実施例によって主接点領域で回路が生じるのが防止される 。
基本的な過程の中で種々の変形が可能である。基板41はN型で、エピタキシャ ル層42はP型でもよい。抵抗43はインブラントしてよく、またP型でもよい 。絶縁性層44は酸化物、または酸化物と窒化物(またはポリイミド)の化合物 でよい。金属層46は純アルミニウム、たとえば、アルミニウム銅、アルミニウ ムシリコン、アルミニウム銅シリコンのようなアルミニウム合金、または他の金 属でよい。保護層はドープした2酸化シリコン、窒化シリコン、プラズマシリコ ン、ポリイミド等でよい。
金属移動による抵抗トリミング(RTMM)は数多くある。従来の方法および試 験装置が、レーザトリムによる高価な薄膜方法と異なって、拡散RTMM抵抗を 製造およびトリムするのに用いることができる。移動金属はRTMM抵抗のシリ コン母体で生じ、ICチップの表面での保護パンシベーションを損傷しない。こ れはレーザトリムまたはヒユーズ飛ばし技術の場合にはあてはまらない。レーザ トリミングでは、精巧なプログラムを作成してレーザを正しいターゲットに対し て微細に調整しなければならない。RTMMではこれは必要ない。ツェナーザラ ピングによるトリミングでは高電圧保護機構とともに複雑な回路が必要である。
また、それは通常全ダイ面積の20%も使う。RTMMト1ノミングの要求する ダイ面積は非常に小さくてよい。
RTMMトリミングはICチップをパッケージ内にシールした後に行なうことが でき、パッケージ応力によって生じるどんな誤差もトリム除去することができる 。RTMMはアナログ1〜リミング方法であるから、ダイ上のツェナーザラピン グよりもずっと高い精度をコンピュータ制御で達成できる。
こうして、本発明によって抵抗をトリムする改良された方法が提供される。この 方法は特別の処理が必要なく、より安定した素子が得られる。
以上のように本発明の説明を行なってきたが、本発明の精神、範囲内で種々の変 形をなすことができることは当業者には明らかであろう。たとえば、プレオーミ ック開口は第4図、第5図、M9図から第11図においては一様な間隔で示され ているが、これは必ずしも必要ない。また、前述したように、本発明は種々の半 導体材料および導電型で実現することができる。
国際調査報告 1IIIe+mlm−^#11call佃sa D f’T /IIQRE 、  n 17. 。
mlemallaMI AHllko””N′’ PCT/ll5R’;/l” 11717

Claims (10)

    【特許請求の範囲】
  1. 1.集積回路内に配置された受動素子の値を調節する方法であって、 前記素子の少なくとも各端部に金属接点領域を形成する工程、 少なくとも一方の接点領域から他の接点領域へ向かって金属を移動させるに充分 な電流を前記素子を通って一方方向にだけ流す工程、および 所定時間の経過後前記電流を打切る工程、を具備することを特徴とする前記方法 。
  2. 2.前記受動素子は抵抗である請求の範囲第1項に記載の方法。
  3. 3.複数個の接点が前記接点領域間に形成される請求の範囲第1項に記載の方法 。
  4. 4.前記接点領域は各々頂点部を有し、お互いを指す前記頂点部とともに第1お よび第2の接点領域を形成する工程をさらに含む請求の範囲第1項に記載の方法 。
  5. 5.前記受動素子は拡散抵抗である請求の範囲第2項に記載の方法。
  6. 6.前記受動素子はイオンインプラント抵抗である請求の範囲第2項に記載の方 法。
  7. 7.第1の接点領域、および 第2の接点領域を含み、それらの第1および第2の接点領域は対称の頂点部を有 することを特徴とする基板上に形成された半導体受動素子。
  8. 8.前記受動素子はイオンインプラント抵抗である請求の範囲第7項に記載の受 動素子。
  9. 9.前記受動素子は拡散抵抗である請求の範囲第7項に記載の方法。
  10. 10.集積回路の一部として存在する抵抗を調節する方法であって、 その抵抗に接触する少なくとも第1および第2の接点を形成する工程、および 第1および第2の接点間にパルス電流を印加し、そのパルス電流によって第1の 接点から第2の接点へ金属移動を生じさせて、前記抵抗のオーム値を所定の値に 変化させる工程、 を具備することを特徴とする前記方法。
JP60503972A 1984-10-18 1985-09-09 金属移動による抵抗トリミングの方法 Granted JPS62500623A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US662109 1984-10-18
US06/662,109 US4606781A (en) 1984-10-18 1984-10-18 Method for resistor trimming by metal migration

Publications (2)

Publication Number Publication Date
JPS62500623A true JPS62500623A (ja) 1987-03-12
JPH0543300B2 JPH0543300B2 (ja) 1993-07-01

Family

ID=24656408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60503972A Granted JPS62500623A (ja) 1984-10-18 1985-09-09 金属移動による抵抗トリミングの方法

Country Status (7)

Country Link
US (1) US4606781A (ja)
EP (1) EP0197955B1 (ja)
JP (1) JPS62500623A (ja)
KR (1) KR910008715B1 (ja)
DE (1) DE3577779D1 (ja)
SG (1) SG71892G (ja)
WO (1) WO1986002492A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61154146A (ja) * 1984-12-27 1986-07-12 Toshiba Corp 半導体装置の製造方法
US4713680A (en) * 1986-06-30 1987-12-15 Motorola, Inc. Series resistive network
US4725791A (en) * 1986-09-18 1988-02-16 Motorola, Inc. Circuit utilizing resistors trimmed by metal migration
US4782202A (en) * 1986-12-29 1988-11-01 Mitsubishi Denki Kabushiki Kaisha Method and apparatus for resistance adjustment of thick film thermal print heads
US4820657A (en) * 1987-02-06 1989-04-11 Georgia Tech Research Corporation Method for altering characteristics of junction semiconductor devices
US4948746A (en) * 1988-03-04 1990-08-14 Harris Corporation Isolated gate MESFET and method of making and trimming
US5010377A (en) * 1988-03-04 1991-04-23 Harris Corporation Isolated gate MESFET and method of trimming
US4945762A (en) * 1989-01-24 1990-08-07 Sensym, Inc. Silicon sensor with trimmable wheatstone bridge
JPH0410624A (ja) * 1990-04-27 1992-01-14 Hitachi Ltd 半導体集積回路
US5110758A (en) * 1991-06-03 1992-05-05 Motorola, Inc. Method of heat augmented resistor trimming
EP0563852A1 (en) * 1992-04-02 1993-10-06 Siemens Aktiengesellschaft Zag fuse for reduced blow-current applications
US5466484A (en) * 1993-09-29 1995-11-14 Motorola, Inc. Resistor structure and method of setting a resistance value
US6150917A (en) * 1995-02-27 2000-11-21 Motorola, Inc. Piezoresistive sensor bridge having overlapping diffused regions to accommodate mask misalignment and method
US5679275A (en) * 1995-07-03 1997-10-21 Motorola, Inc. Circuit and method of modifying characteristics of a utilization circuit
DE19530481C1 (de) * 1995-08-18 1997-03-27 Siemens Ag Integrierbare Komparatorschaltung mit einstellbarer Ansprechschwelle
FR2739491B1 (fr) * 1995-09-28 1997-12-12 Sgs Thomson Microelectronics Procede de modification du dopage d'une couche de silicium
US20010048140A1 (en) * 1997-04-10 2001-12-06 Inao Toyoda Photo sensing integrated circuit device and related circuit adjustment
US6083836A (en) * 1997-12-23 2000-07-04 Texas Instruments Incorporated Transistors with substitutionally formed gate structures and method
CN1620704A (zh) * 2001-09-10 2005-05-25 迈克罗布里吉技术有限公司 使用脉冲加热和热定位进行有效的电阻微调的方法
US8093652B2 (en) * 2002-08-28 2012-01-10 Ixys Corporation Breakdown voltage for power devices
US7106120B1 (en) 2003-07-22 2006-09-12 Sharp Laboratories Of America, Inc. PCMO resistor trimmer
US7239006B2 (en) * 2004-04-14 2007-07-03 International Business Machines Corporation Resistor tuning
US7084691B2 (en) * 2004-07-21 2006-08-01 Sharp Laboratories Of America, Inc. Mono-polarity switchable PCMO resistor trimmer
GB2419505A (en) * 2004-10-23 2006-04-26 2D Heat Ltd Adjusting the resistance of an electric heating element by DC pulsing a flame sprayed metal/metal oxide matrix
EP1722423B1 (en) * 2005-05-12 2016-07-06 Ixys Corporation Stable diodes for low and high frequency applications
JP4480649B2 (ja) * 2005-09-05 2010-06-16 富士通マイクロエレクトロニクス株式会社 ヒューズ素子及びその切断方法
US8441335B2 (en) * 2010-10-21 2013-05-14 Analog Devices, Inc. Method of trimming a thin film resistor, and an integrated circuit including trimmable thin film resistors
US8723637B2 (en) 2012-04-10 2014-05-13 Analog Devices, Inc. Method for altering electrical and thermal properties of resistive materials
US9963777B2 (en) 2012-10-08 2018-05-08 Analog Devices, Inc. Methods of forming a thin film resistor

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2916408A (en) * 1956-03-29 1959-12-08 Raytheon Co Fabrication of junction transistors
US3206340A (en) * 1960-06-22 1965-09-14 Westinghouse Electric Corp Process for treating semiconductors
US3333326A (en) * 1964-06-29 1967-08-01 Ibm Method of modifying electrical characteristic of semiconductor member
US3474530A (en) * 1967-02-03 1969-10-28 Ibm Mass production of electronic devices
US3548269A (en) * 1968-12-03 1970-12-15 Sprague Electric Co Resistive layer semiconductive device
US3576549A (en) * 1969-04-14 1971-04-27 Cogar Corp Semiconductor device, method, and memory array
US3593069A (en) * 1969-10-08 1971-07-13 Nat Semiconductor Corp Integrated circuit resistor and method of making the same
GB1311178A (en) * 1970-09-19 1973-03-21 Ferranti Ltd Semiconductor devices
US3629782A (en) * 1970-10-06 1971-12-21 Cogar Corp Resistor with means for decreasing current density
US3717852A (en) * 1971-09-17 1973-02-20 Ibm Electronically rewritable read-only memory using via connections
US3775838A (en) * 1972-04-24 1973-12-04 Olivetti & Co Spa Integrated circuit package and construction technique
US3769559A (en) * 1972-06-21 1973-10-30 Ibm Non-volatile storage element
DE2256688B2 (de) * 1972-11-18 1976-05-06 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zum auftrennen von leiterbahnen auf integrierten schaltkreisen
US3947866A (en) * 1973-06-25 1976-03-30 Signetics Corporation Ion implanted resistor having controlled temperature coefficient and method
US4191964A (en) * 1977-01-19 1980-03-04 Fairchild Camera & Instrument Corp. Headless resistor
DE2702207C2 (de) * 1977-01-20 1984-01-12 Robert Bosch Gmbh, 7000 Stuttgart Verfahren und Vorrichtung zum Abgleich elektronischer Schaltungen
DE2828608B2 (de) * 1977-06-29 1981-02-05 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa (Japan) Halbleitervorrichtung
US4411708A (en) * 1980-08-25 1983-10-25 Trw Inc. Method of making precision doped polysilicon vertical ballast resistors by multiple implantations
US4412241A (en) * 1980-11-21 1983-10-25 National Semiconductor Corporation Multiple trim structure
US4467312A (en) * 1980-12-23 1984-08-21 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor resistor device
GB2090465B (en) * 1980-12-29 1985-11-13 Gen Electric Production of p-n junctions by the electromigration method
US4446613A (en) * 1981-10-19 1984-05-08 Intel Corporation Integrated circuit resistor and method of fabrication
US4381598A (en) * 1981-06-11 1983-05-03 General Electric Company Method of making anode and cathode connections for electromigration
US4549912A (en) * 1981-06-11 1985-10-29 General Electric Company Anode and cathode connections for the practice of electromigration
US4534100A (en) * 1982-06-28 1985-08-13 The United States Of America As Represented By The Secretary Of The Air Force Electrical method of making conductive paths in silicon

Also Published As

Publication number Publication date
US4606781A (en) 1986-08-19
EP0197955A4 (en) 1987-01-10
WO1986002492A1 (en) 1986-04-24
EP0197955B1 (en) 1990-05-16
SG71892G (en) 1992-10-02
DE3577779D1 (de) 1990-06-21
KR880700470A (ko) 1988-03-15
EP0197955A1 (en) 1986-10-22
JPH0543300B2 (ja) 1993-07-01
KR910008715B1 (ko) 1991-10-19

Similar Documents

Publication Publication Date Title
JPS62500623A (ja) 金属移動による抵抗トリミングの方法
US3634929A (en) Method of manufacturing semiconductor integrated circuits
US4870472A (en) Method for resistor trimming by metal migration
KR920003467B1 (ko) 트리밍소자와 그 전기단락방법
US11610880B2 (en) Power MOS device having an integrated current sensor and manufacturing process thereof
US4683442A (en) Operational amplifier circuit utilizing resistors trimmed by metal migration
US4713680A (en) Series resistive network
US3473979A (en) Semiconductor device
US20060202304A1 (en) Integrated circuit with temperature-controlled component
EP0283479B1 (en) Circuit utilizing resistors trimmed by metal migration
US3664893A (en) Fabrication of four-layer switch with controlled breakover voltage
JPS60147154A (ja) 抵抗構造体
US4717886A (en) Operational amplifier utilizing resistors trimmed by metal migration
US4005471A (en) Semiconductor resistor having a high value resistance for use in an integrated circuit semiconductor device
JPS6337657A (ja) 電力増幅トランジスタとその製造方法
JP2606380B2 (ja) 半導体集積回路
JPH0613549A (ja) 半導体装置
JPH01110746A (ja) 半導体装置
JPS61185959A (ja) 半導体抵抗装置
JPH0450737B2 (ja)
JPH03148167A (ja) 抵抗内蔵半導体装置
JPS63114159A (ja) トリム可能な高い値の多結晶シリコン抵抗
Khokle et al. Control of Parameters of Varactor Diodes
JPS60245265A (ja) 半導体集積回路装置
JPS59121966A (ja) 半導体装置の製造方法