KR910008715B1 - 수동 소자값과 레지스터의 트리밍 방법 및 수동 반도체 소자 - Google Patents

수동 소자값과 레지스터의 트리밍 방법 및 수동 반도체 소자 Download PDF

Info

Publication number
KR910008715B1
KR910008715B1 KR1019860700367A KR860700367A KR910008715B1 KR 910008715 B1 KR910008715 B1 KR 910008715B1 KR 1019860700367 A KR1019860700367 A KR 1019860700367A KR 860700367 A KR860700367 A KR 860700367A KR 910008715 B1 KR910008715 B1 KR 910008715B1
Authority
KR
South Korea
Prior art keywords
metal
trimming
resistor
current
contact
Prior art date
Application number
KR1019860700367A
Other languages
English (en)
Other versions
KR880700470A (ko
Inventor
엘. 비네 로버트
Original Assignee
모토로라 인코포레이티드
빈센트 죠셉로너
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모토로라 인코포레이티드, 빈센트 죠셉로너 filed Critical 모토로라 인코포레이티드
Publication of KR880700470A publication Critical patent/KR880700470A/ko
Application granted granted Critical
Publication of KR910008715B1 publication Critical patent/KR910008715B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/26—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by converting resistive material
    • H01C17/265—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by converting resistive material by chemical or thermal treatment, e.g. oxydation, reduction, annealing
    • H01C17/267—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by converting resistive material by chemical or thermal treatment, e.g. oxydation, reduction, annealing by passage of voltage pulses or electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/8605—Resistors with PN junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

내용 없음.

Description

[발명의 명칭]
수동 소자값과 레지스터의 트리밍 방법 및 수동 반도체 소자
[도면의 간단한 설명]
제1도는 본 발명이 사용될 수 있는 전형적인 J-FET연산 증폭기의 개요도.
제2도는 레지스터의 측단면도.
제3도는 제2도 레지스터의 평면도.
제4도는 금속 접촉부가 추가되는 레지스터의 측단면도.
제5도는 제4도의 레지스터의 평면도.
제6도 내지 8도는 변형된 기하학적 접촉부를 가진 레지스터의 평면도. 제9도 내지 11도는 금속 접촉부가 추가되는 레지스터의 평면도.
[발명의 배경]
본 발명은 직접 회로내에 위치하는 전기 소자를 트리밍하는 방법에 관한 것이며, 특히, 금속 이동에 의해 주입 또는 확산 레지스터를 트리밍하기 위한 방법에 관한 것이다.
용어 "트리밍(trimming)"은 회로에서의 저항, 개패시턴스 또는 인덕턴스를 양호하게 교정하는 것을 의미한다.
용어 "금속이동(metal migration)"은 금속을 반도체 수정(즉, 레지스터)내로이동시키는 것에 관한 것이다.
상기 금속의 이동은 전류 펄스의 레지스터를 통한 전송에 의한다.
상기 펄스는 통상 높은 진폭 및 적은 펄스폭을 가진다.
집적회로의 제작 및 패키지에 있어서, 레지스터, 트랜지스터, 다이오드를 매치(전기적으로 동일)시키며, 단일 전자 장치의 절대치를 어떤 값에 세트시키는 예로서, 레지스터를 트리밍하여 특정 전류 레벨로 세트시키는 것이 필요하다.
예로서, 집적회로 칩상의 소자값의 트리밍은 연산 증폭기의 입력 오프셋 전압을 최소로 되게 하다.
기준 전압의 트리밍은 출력 전압 및 온도 계수를 정확한 값에 세트시킬 수 있다.
D/A또는 A/D콘버터의 트리밍이 정확성을 증진시키기 위해 이행된다.
레지스터 트리밍은 집적 회호의 전기적 변수를 교정시키는 가장 일반적인 수단이다.
여기에는 두 방법이 통상 사용된다.
제1방법은 반도체 장치 외부, 즉 인쇄회로 기판상에 외부핀을 통해 접속된 트림 전위 메터를 사용하는 방법이다. 제2방법은 집적 회로 다이상의 레지스터를 트림하는 것이다.
종래 기술에 있어서, 레지스터와 같은 전자 소자는 기계, 전기 또는 화학적인 수단으로 트림된다.
예로서, 기게적인 수단은 샌드블래스팅에 의한 마모 및 도전층의 레이저 세리핑을 포함한다.
전기적 수단은 과전류를 가진 고전류를 통과시키거나 단락회로 다이오드를 통과시킴으로 금속이 기화되는 것과 같은 퓨우즈의 파괴를 포함한다.
단락 회로 다이오드는 저항 소자와 접속되어 있는 다이오드가 제너 다이오드이기 때문에 제너재핑(zener zapping)으로 알려져 있다.
금속을 애노드화 항으로 레지스터의 도전성을 화학적으로 변경시키는 것이 가능하나, 잘 사용하지 않는다.
다이상에서 레지스터를 트리밍하는 공지된 방법은 상당한 단점을 갖는다.
즉, 레이저 트리밍 장치의 가격은 매우 높으며, 상기 장치의 유지 및 프로그래밍은 상당한 비용이 요구되며, 퓨우즈 파괴는 표면이 오염되게 하며 보호 유리층에 크랙이 생기게 하여 큰 문제점을 야기시킨다.
제너 재핑은 다이의 20%이상이 레지스터 트리밍되도록 할 수 있다.
다이상에서 레지스터를 트리밍하는 공지된 방법에 있어서의 또 다른 단점은 다이가 트림된 후(통상 웨이퍼형)패키지내에서 절단되고 조립된다.
상기 어셈블리 프로세스는 피에죠 레지스터 효과에 의해 트림된 레지스터가 변경되도록 반도체 칩상에 스트레스를 가할 수 있다.
따라서, 집적 회로다이가 패키지내에 배치된 후 칩 레지스터를 트림시킬 수 있는 장점을 가진다.
[발명의 요약]
본 발명의 목적은 금속 이동으로 공지된 현상을 이용하여 집족 회로내에 위치하는 전기 소자의 값을 교정하기 위한 방법을 제공하는 것이다.
본 발명의 또다른 목적은 레지스터를 트림하는데 필요한 회로의 수를 감소시키는 것이다.
본 발명의 또다른 목적은 다이가 패키지내에서 봉합된 후 레지스터를 트림할 수 있게 하는 것이다.
본 발명의 개념에 따라, 집적 회로내에 배치되는 수동 장치의 값을 트리밍하기 위한 방법이 제공된다.
여기서, 상기 방법은 레지스터의 각 종단에 금속 접촉부를 형성시키며 전류가 레지스터를 통해 한 방향으로만 흐르게 한다.
상기 전류는 금속이 레지스터의 대향 방향으로만 흐르게 한다.
상기 전류는 금속이 레지스터의 대향 종단에서 한 접촉영역으로부터 다른접촉 영역으로 흐르게 한다.
따라서, 예정된 시간후에 전류는 종결된다.
본 발명의 또 다른 개념에 따라, 미러 정점을 가진 제1 및 제2접촉 영역을 포함하는 반도체 장치가 제공된다.
이하, 첨부된 도면으로 본 발명을 더욱 상세하게 설명하기로 한다.
[발명의 상세한 설명]
기술적으로 공지된 바와 같이 레지스터는 마스킹 재질내의 개구를 통해 반도체 재질내에 도판트를 주입 또는 확산시켜 직접 회로상에 설치된다.
접촉부는 레지스터 영역에 절연층을 배치시키으로 형성된다.
프리오믹(preohmics)으로 불려지는 개구는 레지스터의 각 종단에서 절연층내에서 부식된다.
금속층은 절연층에 거쳐서 프리오믹내에 배치되어 레지스터와 접촉된다.
확산된 저항의 금속 접촉부를 통과하는 직류 맥동은 포지티브 접촉부에서 네가티브 접촉부로 금속 필라멘트가 제어되어 이동되게 한다.
금속이 실리콘을 통해 이동하므로, 레지스터의 값은 변화한다.
날카로운 코너 또는 곡률 반경이 작은 코너로 된 접촉부는 큰 직경을 가진 원형 접촉부 보다 적은 전류로서 금속이 이동되게 한다.
용어 "접촉부"는 레지스터 영역과 접촉하는 금속영역을 칭한다.
레지스터의 각종단에 위치하는 기하학적 금속접촉부는 "제1접촉부"라고도 한다.
왜냐하면 여기를 통해 전류가 공급되기 때문이다
상세하게 다시 설명하겠지만, 추가 또는 제2접촉부는 제1접촉부 중간에 배치된다.
상기 접촉부는 전류 공급용으로 사용되는 것은 아니고 1차 접촉부 사이의 전류흐름에 단지 응답할 뿐이다.
만약, 금속이 이동하기 시작하는 포인트에서 모든 프리오믹이 동일한 곡률반경을 가진다면, 제2접촉부 및 포지티브 제1접촉는 금속을 동시에 이동시킨다.
이것은 필라멘트의 형태를 규정하므로 매우 중요하며, 레지스터를 상당한 기간동안 안정시키는데 필요하다.
필라멘트의 형태는 웨이퍼 기판내의 결정 평면에 대한 레지스터의 방향과 레지스터내의 전류 흐름 방향에의해 결정된다.
제1도는 트리밍 레지스터가 사용되는 전형적인 연산 증폭기 부분을 도시한 것이다.
트리밍 레지스터는 다른 출원에서의 조정기 증폭기 및 필터내에서도 발견될 수 있다.
따라서 제1도의 회로는 대표적인 것이다.
전류원(Ⅱ)은 트랜지스터(12) 및 (13)의 소오스에 접속되어 있다.
본딩 패트(16) 및 (17)는 게이트 단자(14) 및 (15)를 거쳐 트랜지스터(12) 및 (13)에 각각 접속되어 있다.
노드(20) 및 (21)는 트랜지스터(12) 및 (13)의 드레인 및 트랜지(22) 및 (23)의 콜렉터 사이에 각각 접속되어 있다.
노드(24)는 트랜지스터(22)의 베이스와 트랜지스터(23)의 베이스 사이에 배치된다.
트랜지스터(18)의 에미터는 노드(24)에 접속되어 있다.
트랜지스터(18) 및 (19)의 콜렉터는 Vcc로 도시된 적절한 전력 공급기에 접속되어 있다.
트래지스터(19)의 에미터는 도시되어 있지 않은 증폭기내의 다음 스테이지에 접속되어 있다.
트랜지스터(22) 및 (23)의 에미터는 노드(38) 및 (29)에 각각 접속되어 있다.
다이오드(28)는 노드(38)에 다이오드(25)는 노드(39)에 접속되어 있다.
다이오드(28) 및 (25)는 접지되어 있다.
노드(38) 및 (39)는 레지스터(26) 및 (27)에 각각 접속되어 있다.
레지스터(26), 패드(30) 및 레지스터(32)는 노드(37)에 접속되어 있다.
레지스터(27), 패드(31) 및 레지스터(33)는 노드(39)에 접속되어 있다.
레지스터(32) 및 (33)는 노드(34) 및 (35)에 각각 접속되어 있다.
노드(34) 및 (35)는 접지 패드(36)에 접속되어 있다.
상기 증폭기의 작동은 공지되어 있으므로, 레지스터(32) 및 (33)의 트리밍과의 접속에 대해서만 상세하게 설명하기로 한다.
제2도는 확산 레지스터를 완성시키는 다수층의 단면도이다.
상기 실시예에서, 기판(41)은 N형 에피텍셜층(42)에 의해 덮혀지는P형 실리콘층을 구비한다.
레지스터(43)는 에피텍셜층(42)내로 확산되는 N형 도판드를 구비한다.
절연층(44)는 비록 다른 절연물로 사용될 수 있지만 적절하게는 질화물을 구비하며 에피텍셜층(42)상에 배치된다.
금속층(46)은 질화물층상에 배치되며, 개구(45)내에 배치되어 금속 접촉부 (50, 51)(제3도)를 만든다.
보호 유리층(47)은 금속상에 배치되며, 개구(48) 및 (52)는 유리층(47)내에서 부식되어 패드(53) 및 (54)에 엑세스를 제공한다.
제3도에서 보호 유리층은 나타나지 않는다.
맥동전류가 패드(53) 및 (54)를 거쳐 접속될 때, 영역(49)으로 나타낸 바와 같이 금속은 레지스터(43)에서 금속 접촉부(50)로부터 금속 접촉부(51)로 향한다.
전형적인 전류치는 저항 특성에 의해 250내지 650밀리암페어의 범위를 가진 250내지 300밀리 암페어이다.
상기 전류는 증폭기의 정상 작동 동안에 레지스터를 통해 흐르는 전류를 훨씬 초과하는 값 100밀리 암페어이다.
번호(49)로 도시된 바와 같이 전자 흐름과 반대이며 롤 흐름과 동이그러나 방향으로 금속은 이동한다.
제3도에 도시된 바와 같이, 패드(53)는 포지티브 전압원에 접속되어 있으며 패드(54)는 네가티브전압선 또는 대지에 접속되어 있다.
레지스터는 전류펄스수를 조정하는 것과 마찬가지로 주기 및 통과 전류량을 조정함으로 주어진 값으로 트림된다.
연장된 시간동안 전류를 맥동시킴으로 레지스터를 완벽하게 단락시킬 수 있다.
제2도 및 3도의 실시예는 특히 저항의 적은 변화에 특히 적절하다.
만약 영역(49)이 동일 방향으로 측정한 1차 접촉부의 크기보다 상당히 크게 되면, 장치의 작동에 있어서 약간의 확산이 야기된다.
확산치를 교정하기 위한, 본 발명의 또다른 실시예가 제4도 및 5도에 도시되어 있다.
상기 실시예에 있어서, 다수의 제2접촉부가 추가되어 1차 접촉부 사이의 직선 부근을 따라 위치하는 다수의 영역에 거쳐 이동된다.
기판(41)은 에피텍셜층(42)으로 덮혀진다.
레지스터(43)는 에피텍셜층(42)내로 확산된다.
질화물을 적절하게 구비하는 절연층(44)은 에피텍셜층의 상부에 배치된다.
개구(45) 및 (55)는 질화물층(44)내에서 부식된다.
개구(55)는 어떠한 형태라도 좋으나 도시된 바와 같이 주로 원형으로 된다.
금속(46)은 질화물상에 배치되어 개구(45) 및 (55)내로 주입되어 금속 접촉부(50), (51) 및 (56)를 생성되게 한다.
상기 접촉부는 제2접촉부로 공지되어 있다.
보호유리층(47)은 금속상에 배치되며, 개구(48) 및 (52)는 유리내에서 부식되어 패드(53) 및(54)에 대해 엑세스를 제공한다.
제5도에서 보호 유리층은 나타나지 않는다.
패드(53)에서의 포지티브 극성 및 패드(54)에서의 네가티브 극성을 가진 맥동 전류를 인가함으로 금속은 금속 접촉부(50)에서 영역(49)으로 도시된 바와 같이 금속 접촉부(51)로 향해 이동하기 시작한다.
각 원형 금속 접촉부(56)는 접촉부(51)를 향해 금속 이동이 되게 한다.
본 실시예에서는 적은 트림시간이 사용되어 짧은 수지상 금속 또는 금속 필라멘트를 형성되게 하여 확산으로부터의 레지스터값을 방지한다.
제6도 내지 8도는 1차 접촉부(50) 및 (51)에 대한 형태의 변형 실시예를 도시한다.
제2접촉부가 요구되는 바와 같이, 첨가되거나 또는 첨가되지 않을 수 있다.
제1접촉부는 서로 반사되는 첨두 포인팅 접촉부의 크기보다 작은 곡률 반경을 가진다.
제9도 내지 11도에 도시된 본 발명의 변형 실시예에 있어서, 제1접촉부로부터의 이동은 없다.
또, 제2접촉부는 제1접촉부 사이에 배치되며 금속의 이동을 허용하게 설계된다.
상기 실시예는 제1접촉부 영역에서 개방회로의 발생을 방지한다.
기본 프로세스에 있어서의 다수의 변형이 가능하다. 기판(41)은 N형이 될 수 있고 에피텍셜층(42)은 P형이 될 수 있다.
레지스터(43)는 주입될 수 있으며 P형이 될 수 있다.
절연층(44)은 산화물 또는 산화물 및 질화물 또는 폴리이미드의 조합을 구비할 수 있다.
금속층(46)은 알루미늄 구리, 알루미늄 실리콘, 또는 알루미늄 구리 실리콘 또는 다른 금속과 같은 알루미늄 합금 및 순수 알루미늄을 구비할 수 있다.
보호층은 도핑된 실리콘 환원물, 실리콘 질화물, 플라즈마 실리콘, 롤리이미드 등을 구비할 수 있다.
금속 이동에 의한 레지스터 트리밍(RTMM)의 장점은 상당히 많다.
종래의 프로세스 및 테스트 장치는 레이저 트림에 의한 높은 비용의 얇은 필름 프로세서와는 다르게, 확산된 RTMM레지스터를 제작할 수 있고 트림할 수 있다.
이동 금속은 RTMM 레지스터의 실리콘 본체내에서 발생되며, IC칩의 표면상에서의 보호 패시베이션에 손상을 가하지는 않는다.
이것은 레이저 트림 또는 퓨우즈 파괴 기술과는 다른 경우이다.
적절한 타케트에 대해 레이저를 증가시키기 위해 레이저 트리밍용으로 정교한 테스트 프로그램이 기록되어야 한다.
RTMM은 상기 사항을 요구하지 않는다.
제너 재핑에 의한 트리밍은 고전압 보호 장치와 함께 회로를 복잡하게 한다.
또, 이것은 전 다이 영역의 20%를 차지한다.
RTMM으로의 트리밍은 매우 적은 다이 영역이 요구된다.
패키지 스트레스에 의해 트리밍이 부정확하게 되는 IC칩의 패키지내의 봉합후에 RTMM 레지스터의 트리밍이 이행된다.
RTMM은 아나로그 트리밍 방법이므로, 다이상의 제너재핑에 의해 얻어지는 방법보다 더욱 정확하게 컴퓨터제어로 이행된다.
따라서, 본 발명은 트리밍 레지스터에 대한 개선된 방법이 제공되며, 특별한 프로세싱이 요구되지 않고 더욱 안정된 소자를 형성되게 한다.
본 발명이 기술되어 있지만, 본 발명의 기술에 숙련된 사람은 본 발명의 정신 및 범주내에서 다양하게 변경할 수 있는 것은 명확하다.
예로서, 예비-오믹흘이 제4도 및 5도 및 9도 내지 11도에 일정하게 기술되있지만, 꼭 필요한 것은 아니다.
또, 상술한 바와 같이, 본 발명은 다양한 반도체 재질 및 도전 타입에서 사용될 수 있다.

Claims (2)

  1. 집적 회로내에 배치되는 수동 소자의 값을 트리밍하기 위한 방법에 있어서, 최소한 상기 소자의 각 종단에서 금속 접촉 영역을 형성하는 단계와, 전류가 최소한 한 접촉 영역에서 다른 접촉영역으로 금속이 충분히 이동하도록 하며 상기 소자를 통해 한 방향으로만 흐르게 하는 단계와, 예정된 시간후에 상기 전류가 되는 단계를 구비하는 것을 특징으로 하는 수동 소자값 트리밍 방법.
  2. 기판상에 형성되는 수동 반도체 소자에 있어서, 제1접촉 영역과, 제2접촉 영역을 구비하며, 상기 제1 및 제2접촉 영역은 미리 정점을 가지는 것을 특징으로 하는 수동 반도체 소자.
KR1019860700367A 1984-10-18 1985-09-09 수동 소자값과 레지스터의 트리밍 방법 및 수동 반도체 소자 KR910008715B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US662109 1984-10-18
US06/662,109 US4606781A (en) 1984-10-18 1984-10-18 Method for resistor trimming by metal migration
PCT/US1985/001713 WO1986002492A1 (en) 1984-10-18 1985-09-09 Method for resistor trimming by metal migration

Publications (2)

Publication Number Publication Date
KR880700470A KR880700470A (ko) 1988-03-15
KR910008715B1 true KR910008715B1 (ko) 1991-10-19

Family

ID=24656408

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860700367A KR910008715B1 (ko) 1984-10-18 1985-09-09 수동 소자값과 레지스터의 트리밍 방법 및 수동 반도체 소자

Country Status (7)

Country Link
US (1) US4606781A (ko)
EP (1) EP0197955B1 (ko)
JP (1) JPS62500623A (ko)
KR (1) KR910008715B1 (ko)
DE (1) DE3577779D1 (ko)
SG (1) SG71892G (ko)
WO (1) WO1986002492A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61154146A (ja) * 1984-12-27 1986-07-12 Toshiba Corp 半導体装置の製造方法
US4713680A (en) * 1986-06-30 1987-12-15 Motorola, Inc. Series resistive network
US4725791A (en) * 1986-09-18 1988-02-16 Motorola, Inc. Circuit utilizing resistors trimmed by metal migration
US4782202A (en) * 1986-12-29 1988-11-01 Mitsubishi Denki Kabushiki Kaisha Method and apparatus for resistance adjustment of thick film thermal print heads
US4820657A (en) * 1987-02-06 1989-04-11 Georgia Tech Research Corporation Method for altering characteristics of junction semiconductor devices
US5010377A (en) * 1988-03-04 1991-04-23 Harris Corporation Isolated gate MESFET and method of trimming
US4948746A (en) * 1988-03-04 1990-08-14 Harris Corporation Isolated gate MESFET and method of making and trimming
US4945762A (en) * 1989-01-24 1990-08-07 Sensym, Inc. Silicon sensor with trimmable wheatstone bridge
JPH0410624A (ja) * 1990-04-27 1992-01-14 Hitachi Ltd 半導体集積回路
US5110758A (en) * 1991-06-03 1992-05-05 Motorola, Inc. Method of heat augmented resistor trimming
EP0563852A1 (en) * 1992-04-02 1993-10-06 Siemens Aktiengesellschaft Zag fuse for reduced blow-current applications
US5466484A (en) * 1993-09-29 1995-11-14 Motorola, Inc. Resistor structure and method of setting a resistance value
US6150917A (en) * 1995-02-27 2000-11-21 Motorola, Inc. Piezoresistive sensor bridge having overlapping diffused regions to accommodate mask misalignment and method
US5679275A (en) * 1995-07-03 1997-10-21 Motorola, Inc. Circuit and method of modifying characteristics of a utilization circuit
DE19530481C1 (de) * 1995-08-18 1997-03-27 Siemens Ag Integrierbare Komparatorschaltung mit einstellbarer Ansprechschwelle
FR2739491B1 (fr) 1995-09-28 1997-12-12 Sgs Thomson Microelectronics Procede de modification du dopage d'une couche de silicium
US20010048140A1 (en) * 1997-04-10 2001-12-06 Inao Toyoda Photo sensing integrated circuit device and related circuit adjustment
US6083836A (en) * 1997-12-23 2000-07-04 Texas Instruments Incorporated Transistors with substitutionally formed gate structures and method
AU2002325723A1 (en) * 2001-09-10 2003-03-24 Microbridge Technologies Inc. Method for trimming resistors
US8093652B2 (en) * 2002-08-28 2012-01-10 Ixys Corporation Breakdown voltage for power devices
US7106120B1 (en) 2003-07-22 2006-09-12 Sharp Laboratories Of America, Inc. PCMO resistor trimmer
US7239006B2 (en) * 2004-04-14 2007-07-03 International Business Machines Corporation Resistor tuning
US7084691B2 (en) * 2004-07-21 2006-08-01 Sharp Laboratories Of America, Inc. Mono-polarity switchable PCMO resistor trimmer
GB2419505A (en) * 2004-10-23 2006-04-26 2D Heat Ltd Adjusting the resistance of an electric heating element by DC pulsing a flame sprayed metal/metal oxide matrix
EP1722423B1 (en) * 2005-05-12 2016-07-06 Ixys Corporation Stable diodes for low and high frequency applications
JP4480649B2 (ja) * 2005-09-05 2010-06-16 富士通マイクロエレクトロニクス株式会社 ヒューズ素子及びその切断方法
US8441335B2 (en) * 2010-10-21 2013-05-14 Analog Devices, Inc. Method of trimming a thin film resistor, and an integrated circuit including trimmable thin film resistors
US8723637B2 (en) 2012-04-10 2014-05-13 Analog Devices, Inc. Method for altering electrical and thermal properties of resistive materials
US9963777B2 (en) 2012-10-08 2018-05-08 Analog Devices, Inc. Methods of forming a thin film resistor

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2916408A (en) * 1956-03-29 1959-12-08 Raytheon Co Fabrication of junction transistors
US3206340A (en) * 1960-06-22 1965-09-14 Westinghouse Electric Corp Process for treating semiconductors
US3333326A (en) * 1964-06-29 1967-08-01 Ibm Method of modifying electrical characteristic of semiconductor member
US3474530A (en) * 1967-02-03 1969-10-28 Ibm Mass production of electronic devices
US3548269A (en) * 1968-12-03 1970-12-15 Sprague Electric Co Resistive layer semiconductive device
US3576549A (en) * 1969-04-14 1971-04-27 Cogar Corp Semiconductor device, method, and memory array
US3593069A (en) * 1969-10-08 1971-07-13 Nat Semiconductor Corp Integrated circuit resistor and method of making the same
GB1311178A (en) * 1970-09-19 1973-03-21 Ferranti Ltd Semiconductor devices
US3629782A (en) * 1970-10-06 1971-12-21 Cogar Corp Resistor with means for decreasing current density
US3717852A (en) * 1971-09-17 1973-02-20 Ibm Electronically rewritable read-only memory using via connections
US3775838A (en) * 1972-04-24 1973-12-04 Olivetti & Co Spa Integrated circuit package and construction technique
US3769559A (en) * 1972-06-21 1973-10-30 Ibm Non-volatile storage element
DE2256688B2 (de) * 1972-11-18 1976-05-06 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zum auftrennen von leiterbahnen auf integrierten schaltkreisen
US3947866A (en) * 1973-06-25 1976-03-30 Signetics Corporation Ion implanted resistor having controlled temperature coefficient and method
US4191964A (en) * 1977-01-19 1980-03-04 Fairchild Camera & Instrument Corp. Headless resistor
DE2702207C2 (de) * 1977-01-20 1984-01-12 Robert Bosch Gmbh, 7000 Stuttgart Verfahren und Vorrichtung zum Abgleich elektronischer Schaltungen
DE2828608B2 (de) * 1977-06-29 1981-02-05 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa (Japan) Halbleitervorrichtung
US4411708A (en) * 1980-08-25 1983-10-25 Trw Inc. Method of making precision doped polysilicon vertical ballast resistors by multiple implantations
US4412241A (en) * 1980-11-21 1983-10-25 National Semiconductor Corporation Multiple trim structure
US4467312A (en) * 1980-12-23 1984-08-21 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor resistor device
GB2090465B (en) * 1980-12-29 1985-11-13 Gen Electric Production of p-n junctions by the electromigration method
US4446613A (en) * 1981-10-19 1984-05-08 Intel Corporation Integrated circuit resistor and method of fabrication
US4549912A (en) * 1981-06-11 1985-10-29 General Electric Company Anode and cathode connections for the practice of electromigration
US4381598A (en) * 1981-06-11 1983-05-03 General Electric Company Method of making anode and cathode connections for electromigration
US4534100A (en) * 1982-06-28 1985-08-13 The United States Of America As Represented By The Secretary Of The Air Force Electrical method of making conductive paths in silicon

Also Published As

Publication number Publication date
EP0197955A4 (en) 1987-01-10
JPS62500623A (ja) 1987-03-12
EP0197955B1 (en) 1990-05-16
WO1986002492A1 (en) 1986-04-24
EP0197955A1 (en) 1986-10-22
US4606781A (en) 1986-08-19
SG71892G (en) 1992-10-02
KR880700470A (ko) 1988-03-15
JPH0543300B2 (ko) 1993-07-01
DE3577779D1 (de) 1990-06-21

Similar Documents

Publication Publication Date Title
KR910008715B1 (ko) 수동 소자값과 레지스터의 트리밍 방법 및 수동 반도체 소자
US4870472A (en) Method for resistor trimming by metal migration
US5663589A (en) Current regulating semiconductor integrated circuit device and fabrication method of the same
KR0159451B1 (ko) 반도체장치의 보호회로
US4543593A (en) Semiconductor protective device
US4945762A (en) Silicon sensor with trimmable wheatstone bridge
NL8900593A (nl) Halfgeleiderinrichting met een beveiligingsschakeling.
US4306246A (en) Method for trimming active semiconductor devices
US5561373A (en) Method and device for detecting electrostatic stress applied to a product semiconductor device during each production process
US4683442A (en) Operational amplifier circuit utilizing resistors trimmed by metal migration
US6140680A (en) Integrated power semiconductor transistor with current sensing
US4766366A (en) Trimmable current source
US6410398B1 (en) Device for the adjustment of circuits after packaging, corresponding fabrication process and induction device
JP2003007844A (ja) 半導体装置
JP2505652B2 (ja) 低トリガ電圧ｓｃｒ保護装置及び構造
US5119166A (en) Hall effect element aligned to reduce package-induced offsets
KR940007975B1 (ko) 사용회로의 전기적 파라미터 변경 장치
US4713599A (en) Programmable trimmable circuit having voltage limiting
JP2002217369A (ja) 基準電圧半導体装置
JP4717246B2 (ja) 半導体装置
JP3042256B2 (ja) パワートランジスタ温度保護回路装置
GB2068640A (en) Wiring layers for semiconductor devices
JPS5916413B2 (ja) 半導体装置
JPH01110746A (ja) 半導体装置
JPS6038858A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20001006

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee