JPH03148167A

JPH03148167A - 抵抗内蔵半導体装置

Info

Publication number: JPH03148167A
Application number: JP28662289A
Authority: JP
Inventors: Kazufumi Mitsumoto; 三本　和文
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1989-11-02
Filing date: 1989-11-02
Publication date: 1991-06-24
Anticipated expiration: 2009-10-19
Also published as: JPH0682788B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野コこの発明は、（１（抗内蔵半導体装置に関し、詳しくは
、バイポーラトランジスタのベース等に押入される抵抗
を゛１′、導体製造過程で形成する場合において、異な
る低抗埴ごとにパターンを設けなくても済み、そのばら
つきも低減できるような１へ導体装置に関する。

［従来の技術］従来、抵抗内蔵半導体装置は、内蔵抵抗航に応して抵抗
パターンを変えたり、ＡＪ！電極パターンを変えること
でその抵抗値が選択されている。第３図は、その−例を
／１モすものであって、ｔ５は、゛Ｐ導体裁板りに形成
されたバイポーラトランジスタ、ｌｌは、そのコレクタ
領域であり、１２がコレクタ領域１１に不純物を拡散し
て形成したベース領域であって、説明の都合１−その範
囲をコレクタ領域１１において点線で斥している。１３
ａは、ベース領域１２に不純物を拡散して形成したエミ
ッタ領域に対応して形成されたエミッタ電極（Ｅ）であ
って、そのＦ側にあるエミッタ領域１３とほぼ等しい範
囲となっているので説明の都合しこれを同一の範囲とし
て改ねて示す。１２ａは、ベース領域１２にコンタクト
するために形成されたＡＪ！専のベースコンタクト車枠
であって、１２ｂが外部に対するベース電極（Ｂ）とな
っている。

１４は、抵抗パターンであって、コンタクト電ｈ　１２
　ａとベース’、Ｌｊ袖１２ｂとの間に形成され、ベー
スに抑大される抵抗値に厄じたパターンが採用される。

このような抵抗内蔵型のバイポーラトランジスタ１５に
あっては、内蔵する抵抗値に応じて抵抗パターン１４を
変更するか、ベース電極１２　ｂ及びベースコンタクト
車輌１２　ａのパターンを変えることで扛（抗パターン
１４の・部を被覆し、抵抗値を調幣することが行われて
いる。

［解決しようとする課題］しかし、抵抗パターン１４の抵抗値は、その長さと面桔
とに関係していて、サイドエッチやマスクずれにより、
あらかしめ設定されている設計・１法にならず、そこに
ずれが生じる。それが抵抗パターン１４の抵抗値のばら
つきとなって現れ、そのばらつき綿が人きい。特に、ア
ナログ用途のトランジスタでは、その什様精度が高いた
め、ばらつきが人きいと低位内蔵タイプのトランジスタ
の少留りが低ドする。また、従来では、形成する抵抗値
に対応してそれぞれそれに地じたパターンを製造し程で
用意しておくことが必要であり、製造Ｅ′、数がそれに
尾、じて多くなる。

この発明は、このような従来扶術の問題点を解決するも
のであって、異なる抵抗値ごとにパターンを設けなくて
も済み、そのばらつきが低減できる抵抗内蔵゛１ｔ、導
体記憶装評を提供することを目的とする。

［課題を解決するためのｆ段コこのような目的を速成するためのこの発明の扛【抗内蔵
゛１１導体製置の構成は、トランジスタの車積に接続さ
れる抵抗を内蔵する抵抗内蔵゛ｌｉ導体装首において、
内蔵低位は１ムい面積で所望の区抗埴よりも低い抵抗値
のパターンとして外部接続の第１の電極と半導体の所定
の領域に接続された第２の電極との間に形成され、第２
の電極にはプローブピンがＸ７．てられるプローブピン
電極の領域が設けられ、この電極の領域にプローブピン
がｑてられてパターンの抵抗値が測定されることにより
パターンが所定の抵抗値になるように切断されているも
のである。

［作用］このように、あらかじめ求める抵抗値より低い抵抗値で
面積の大きな抵抗パターンを形成しておき、プローブピ
ンを＼ｙてて所望の抵抗値になるように測定してトリミ
ングし、後から求める抵抗値に含わせ込むことができる
ので、抵抗（＋１Ｙ　ｆｇのパターンを設けておく心魂
がなく、かつ、それぞれの抵抗値のばらつきを低減する
ことができる。

その結果、内蔵社【抗の１１【抗（ｎＹがより１１・、
確になり、アナログ用途のトランジスタにあっても精度
のよい゛１′−導体装置が実現できる。

［失施例］以ド、この発明の一実施例について図面を参照してｌ！
Ｙ’細に説明する。

第１図は、この発明を適用した抵抗内蔵半導体装置の１
を面説明図であり、第２図は、その製造工程の説明図で
ある。

第１図において、１０は、’ｌ’＜体ノ、（板１・に形
成されたバイポーラトランジスタ、１は、そのコレ５− フタ領域であり、２がコレクタ領域１に形成されたベー
ス領域の範囲であって、第３因と同様に説明の都合ヒ点
線で示している。３ａは、ベース領域２に形成されたエ
ミッタ領域３の人きさとばば同じ大きさのエミッタ電極
（Ｅ）である。また、２ａは、ベース領域２にコンタク
トするために形成されたＡＪ’９のベースコンタクト電
極であって、そこにはプローブピン電極（Ｐ）４が設け
られている。そして、２ｂはベース電極である。

５は、求めるＩＩ（抗植よりも低いｌ（抗イ１′（の１
１（抗パターンであって、ベースコンタクト電極２ａの
プローブピン電極４とベース電極２ｂとの間に広い面積
で幅広く形成されている。そして、ベースに挿入される
抵抗値に応じて切断部６によりトリミングされ、求める
抵抗値が選択されている。

ここで、切断部６は、抵抗パターン５が形成された後の
製造１−程で前記プローブピン電極４にプローブが立て
られてプローブピン電極４とベース電％　２　ｂとの間
の抵抗値がχ際に測定され、この測定状態でレーザによ
りカッテングされて所望の６− 抵抗値になるように求められた線となっている。

したがって、このように実測しながら切断することで抵
抗値にＬ、じて切断線が選択でき、切断長さの調整によ
り、１１（抗４＋Ｔを所９１のＩ＋（抗イ１αに合わせ
込みができる。その結果、抵抗パターン５の抵抗イｌＩ
′（は、はとんと求めるイ１へに近い＆（にすることが
でき、製品ごとのばらつきをほとんど抑えることかでき
る。実際上の抵抗値のばらつき量としは、従来、±１０
％〜２０％１１．％度であったものがこれにより±１０
％以ドの植にすることが可能になる。

しかも、切断パターンはそのときどきで電気的な制御に
より１゛１山に変也できるので従来のような抵抗値に応
じたパターンの形成［程は不変となる。

第２図は、その製造力性の・例の説明図であって、まず
、Ｎ生型シリコンウェハを基板としてコレクタ６（Ｌ域
となるＮ　ｔｒｒ中粘品ンリコンを、例えば、１１００
℃Ｆ■！度のｌ’ｌ’＋１温で数μｍ　＋１．度エピタ
キシャル成長させる。次に、熱酸化によりコレクタ領域
ｌに５Ｉ０２膜を成長させて、その後ベース領域２を形
成するために、レジストをマスクにベース領域２を形成
する対応、ｆα置の１；の５１０２膜をエツチングし、
次いでボロン等の不純物の熱拡散を行って、Ｐ型のベー
ス領域２を形成すると同時にベース領域２１・、に８１
０２膜を形成する。さらに、レジストをマスクにエミッ
タ領域を形成するためにベース領域２の対応（η置の５
ＩＯ２膜をエンチングしてこの６ｆＩ域にリン等のＮ　
ｔｒｒ不純物を拡散させてエミッタ領域３を形成後、エ
ミッタ領域３］二に８１０２膜を形成する。こうして形
成された］″。

導体装置の断面構造の状態を示すのが第２図の（ａ）で
あり、コレクタ１の１ａがシリコンウェハの基板（Ｎ＋
）である。ｌｂがそのコレクタ層（Ｎ）であり、７は、
エミッタ領域３、ベース領域２及びコレ少々領域１の１
−８に形成されている５１０２膜であｔ・その後、Ｃ・Ｄ法によりノンドープドポリシリコン膜を
堆積させてこれにＰ型不純物、例えば、ボロンをイオン
注入してドープドポリシリコン層８をそのＬに形成する
。なお、この層は、ドープドポリシリコン膜の堆積によ
るものであってもよい。これがｌｌｌｌｌ文１の（ｂ）
である。

次に、レジストをマスクにしてエツチングして第１図に
小す抵抗パターン５をバター７ニングする。これが同図
の（Ｃ）である。

さらに、レジストをマスクにエミッタ取出領域とベース
取出領域との５ｉ０２膜７をシリコン基板が露出するま
でエツチングしてコンタクトホール９　ａ　＋　　９　
ｂを形成する。これが同図の（ｄ）である。

次に、今面にＡ１をＭ？゛を後、レジスＩ・をマスクに
してエミッタ電極３、ベース領域２に対応するコンタク
トホール９ａ、９ｂＬ−にエミッタ電極として３　ａ　
ｓ抵抗パターン５の・方の電極接続部分となるプローブ
ピン；１Ｈ４４及びベースに対スルベースコンタクト電
極２ａｓさらに抵抗パターン５の他方の電極接続部分と
なるベース゛１Ｌ極２ｂとに対地、してＡ１電侍を形成
する。これが同図の（ｅ）であり、２ｂがベース電極、
３ａがエミ・ツタ電極、そし′Ｃ４がブｌ」−ブビン゛
車輌である。

次に、プラズマＣＶ　Ｉ）　を去による５ｌｘＮｙｎあ
る一〇− いはＣＶ　Ｉ）法によるＰＳＧ膜等の保護膜９Ｃを形成
後、レジストをマスクにしてエミッタ’Ｊ　也３　ａと
プローブピン電極４、そしてベース電Ｔｈ２ｂ及び抵抗
パターン５の領域の保護膜９Ｃをエツチングする。これ
が同図の（ｆ）である。

最後に、プローブピン電極４とベース電極２ｂとにプロ
ーブがｓ”してられて、レーザにより求める抵抗値に応
じたカッテングが抵抗パターン５に対してなされ、第１
図６・、ンバすような半導体装置が製造される。これが
同図の（ｆ）において切断部６が設けられた状態である
。なお、函出しているｔｔ（抗パターン５の領域は、後
の［程で保護膜９（で被覆されてもよい。

塩１−１説明してきたが、失施例で示した抵抗パターン
は、長方形状のものとなっているが、このパターンは、
例えば、梯子型のパターンであってもよく、後でカッテ
ングされて抵抗値が調整できるパターンであればどのよ
うな形状をしていてもよい。なお、カッテングの方法は
レーザによることに限定されない。

１０− 実施例では、ベースに抵抗を押入する例を卒げているが
、この発明は、エミッタに抵抗が押入される場合でもよ
く、また、これら両省に、さらにはコレクタとこれらと
の間に抵抗が押入される場合であってもよい。

また、実施例では、コレクタ側の電極がエミッタやベー
ス側のＩＬ輛と同−而にない１つのバイポーラトランジ
スタを例として説明しているが、これは、バイポーラト
ランジスタが素ｒ分ｔＨされて平面的に配列されたもの
であってもよく、コレクタの取出型枠がエミッタやベー
スの電極と同・面状にへ置されていてもよい。なお、こ
の発明は、バイポーラトランジスタに限定されない。

［発明の効果］以りの説明からｉｌｌ解できるように、この発明にあっ
ては、あらかじめ求める抵抗イ１宜より低い抵抗値で面
積の人きな抵抗パターンを形成しておき、プローブピン
をｒ’ｌてて所望の抵抗イ１αになるようにｆｌｌ＋定
してトリミングし、後から求めるｎ（抗埴に合わせ込む
ことができるので、抵抗値毎のパターンを設けておく必
要がなく、かつ、それぞれの抵抗値のばらつきを低減す
ることができる。

その結果、内載抵抗の抵抗値がより＋１・、確になり、
アナログ用途のトランジスタにあっても梢度のよい゛ｌ
ｔ、導体装置が実現できる。

【図面の簡単な説明】

第１図は、この発明を適用した低位内蔵゛１′−導体製
置の〜Ｖ而面明図、第２図は、その製造＋’、！＋￥の
説明図、第３図は、従来の抵抗内蔵゛ｒ導体装置の甲面
説明間である。ｔ、ｔｔ・・・コレクタ領域、２．１２・・・ベース領
ｈｋ、２ａ・・・ベースコンタクト″−１１，２ｂ・・
・ベース電極、３．１３・・・エミッタ領域、３ａ・・
・エミッタ電極、４・・・プローブピン電極、５・・・
抵抗パターン、６・・・切断部。

Claims

【特許請求の範囲】

（１）トランジスタの電極に接続される抵抗を内蔵する
抵抗内蔵半導体装置において、前記抵抗は広い面積で所
望の抵抗値よりも低い抵抗値のパターンとして外部接続
の第１の電極と半導体の所定の領域に接続された第２の
電極との間に形成され、第２の電極にはプローブピンが
立てられるプローブピン電極の領域が設けられ、この電
極の領域にプローブピンが、立てられて前記パターンの
抵抗値が測定されることにより前記パターンが所定の抵
抗値になるように切断されていることを特徴とする抵抗
内蔵半導体装置。