JPH0682788B2 - 抵抗内蔵半導体装置 - Google Patents
抵抗内蔵半導体装置Info
- Publication number
- JPH0682788B2 JPH0682788B2 JP1286622A JP28662289A JPH0682788B2 JP H0682788 B2 JPH0682788 B2 JP H0682788B2 JP 1286622 A JP1286622 A JP 1286622A JP 28662289 A JP28662289 A JP 28662289A JP H0682788 B2 JPH0682788 B2 JP H0682788B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- region
- base
- resistance value
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、抵抗内蔵半導体装置に関し、詳しくは、バ
イポーラトランジスタのベース等に挿入される抵抗を半
導体製造過程で形成する場合において、異なる抵抗値ご
とにパターンを設けなくても済み、そのばらつきも低減
できるような半導体装置に関する。
イポーラトランジスタのベース等に挿入される抵抗を半
導体製造過程で形成する場合において、異なる抵抗値ご
とにパターンを設けなくても済み、そのばらつきも低減
できるような半導体装置に関する。
［従来の技術］ 従来、抵抗内蔵半導体装置は、内蔵抵抗値に応じて抵抗
パターンを変えたり、Al電極パターンを変えることでそ
の抵抗値が選択されている。第３図は、その一例を示す
ものであって、15は、半導体基板上に形成されたバイポ
ーラトランジスタ、11は、そのコレクタ領域であり、12
がコレクタ領域11に不純物を拡散して形成したベース領
域であって、説明の都合上その範囲をコレクタ領域11に
おいて点線で示している。13aは、ベース領域12に不純
物を拡散して形成したエミッタ領域に対応して形成され
たエミッタ電極（Ｅ）であって、その下側にあるエミッ
タ領域13とほぼ等しい範囲となっているので説明の都合
上これを同一の範囲として重ねて示す。12aは、ベース
領域12にコンタクトするために形成されたAl等のベース
コンタクト電極であって、12bが外部に対するベース電
極（Ｂ）となっている。
パターンを変えたり、Al電極パターンを変えることでそ
の抵抗値が選択されている。第３図は、その一例を示す
ものであって、15は、半導体基板上に形成されたバイポ
ーラトランジスタ、11は、そのコレクタ領域であり、12
がコレクタ領域11に不純物を拡散して形成したベース領
域であって、説明の都合上その範囲をコレクタ領域11に
おいて点線で示している。13aは、ベース領域12に不純
物を拡散して形成したエミッタ領域に対応して形成され
たエミッタ電極（Ｅ）であって、その下側にあるエミッ
タ領域13とほぼ等しい範囲となっているので説明の都合
上これを同一の範囲として重ねて示す。12aは、ベース
領域12にコンタクトするために形成されたAl等のベース
コンタクト電極であって、12bが外部に対するベース電
極（Ｂ）となっている。
14は、抵抗パターンであって、コンタクト電極12aとベ
ース電極12bとの間に形成され、ベースに挿入される抵
抗値に応じたパターンが採用される。
ース電極12bとの間に形成され、ベースに挿入される抵
抗値に応じたパターンが採用される。
このような抵抗内蔵型のバイポーラトランジスタ15にあ
っては、内蔵する抵抗値に応じて抵抗パターン14を変更
するか、ベース電極12b及びベースコンタクト電極12aの
パターンを変えることで抵抗パターン14の一部を被覆
し、抵抗値を調整することが行われている。
っては、内蔵する抵抗値に応じて抵抗パターン14を変更
するか、ベース電極12b及びベースコンタクト電極12aの
パターンを変えることで抵抗パターン14の一部を被覆
し、抵抗値を調整することが行われている。
［解決しようとする課題］ しかし、抵抗パターン14の抵抗値は、その長さと面積と
に関係していて、サイドエッチやマスクずれにより、あ
らがじめ設定されている設計寸法にならず、そこにずれ
が生じる。それが抵抗パターン14の抵抗値のばらつきと
なって現れ、その、ばらつき幅が大きい。特に、アナロ
グ用途のトランジスタでは、その仕様精度が高いため、
ばらつきが大きいと抵抗内蔵タイプのトランジスタの歩
留りが低下する。また、従来では、形成する抵抗値に対
応してそれぞれに応じたパターンを製造工程で用意して
おくことが必要であり、製造工数がそれに応じて多くな
る。
に関係していて、サイドエッチやマスクずれにより、あ
らがじめ設定されている設計寸法にならず、そこにずれ
が生じる。それが抵抗パターン14の抵抗値のばらつきと
なって現れ、その、ばらつき幅が大きい。特に、アナロ
グ用途のトランジスタでは、その仕様精度が高いため、
ばらつきが大きいと抵抗内蔵タイプのトランジスタの歩
留りが低下する。また、従来では、形成する抵抗値に対
応してそれぞれに応じたパターンを製造工程で用意して
おくことが必要であり、製造工数がそれに応じて多くな
る。
この発明は、このような従来技術の問題点を解決するも
のであって、異なる抵抗値ごとにパターンを設けなくて
も済み、そのばらつきが低減できる抵抗内蔵半導体記憶
装置を提供するこを目的とする。
のであって、異なる抵抗値ごとにパターンを設けなくて
も済み、そのばらつきが低減できる抵抗内蔵半導体記憶
装置を提供するこを目的とする。
［課題を解決するための手段］ このような目的を達成するためのこの発明の抵抗内蔵半
導体装置の特徴は、トランジスタの電極に接続される抵
抗を内蔵する抵抗内蔵半導体装置において、バイポーラ
トランジスタのコレクタ領域の上部で片側に寄せて設け
られたコレクタ領域より小さいベース領域と、このベー
ス領域の上部に設けられたこのベース領域より小さいエ
ミッタ領域と、このエミッタ領域の上部に設けられたエ
ミッタ電極と、エミッタ領域の外側のベース領域上部に
設けられたベース電極と、ベース電極およびエミッタ電
極のいずれかと一体的に形成されたプローブピンが立て
られる第１の電極と、ベース領域の外側の片側に対して
反対側の前記コレクタ領域上部に設けられ第１の電極に
その中間部で接続されたほぼ長方形状を主体とした抵抗
パターンとこれの端部に接続され外部に接続されるプロ
ーブピンが立てられる第２の電極とからなり、抵抗パタ
ーンは、広い面積で所望の抵抗値よりも低い抵抗値のパ
ターンとして形成され、第１の電極と第２の電極とにプ
ローブピンが立てられて前記の端部と前記の中間部との
間において抵抗パターンを横断する方向に切り込みが設
けられさらにこの切り込みが長方形の長い辺に沿って端
部とは反対側に向かって形成されて抵抗パターンが長い
辺に沿って２分割され、第１の電極と第２の電極との間
の抵抗値が測定されて前記の切り込みの長さが調整され
て抵抗値が所定値に設定されているものである。
導体装置の特徴は、トランジスタの電極に接続される抵
抗を内蔵する抵抗内蔵半導体装置において、バイポーラ
トランジスタのコレクタ領域の上部で片側に寄せて設け
られたコレクタ領域より小さいベース領域と、このベー
ス領域の上部に設けられたこのベース領域より小さいエ
ミッタ領域と、このエミッタ領域の上部に設けられたエ
ミッタ電極と、エミッタ領域の外側のベース領域上部に
設けられたベース電極と、ベース電極およびエミッタ電
極のいずれかと一体的に形成されたプローブピンが立て
られる第１の電極と、ベース領域の外側の片側に対して
反対側の前記コレクタ領域上部に設けられ第１の電極に
その中間部で接続されたほぼ長方形状を主体とした抵抗
パターンとこれの端部に接続され外部に接続されるプロ
ーブピンが立てられる第２の電極とからなり、抵抗パタ
ーンは、広い面積で所望の抵抗値よりも低い抵抗値のパ
ターンとして形成され、第１の電極と第２の電極とにプ
ローブピンが立てられて前記の端部と前記の中間部との
間において抵抗パターンを横断する方向に切り込みが設
けられさらにこの切り込みが長方形の長い辺に沿って端
部とは反対側に向かって形成されて抵抗パターンが長い
辺に沿って２分割され、第１の電極と第２の電極との間
の抵抗値が測定されて前記の切り込みの長さが調整され
て抵抗値が所定値に設定されているものである。
［作用］ このように、あらかじめ求める抵抗値より低い抵抗値で
面積の大きな抵抗パターンを形成しておき、プローブピ
ンを立てて所望の抵抗値になるようにＬ字型に長方形の
長手方向の辺に沿ってトリミングして抵抗パタンを長手
方向に２分割し、細長く迂回する抵抗路を形成して中間
部に設けた第１の電極を他方の端部にするようにして通
路の長さをかせぎ、その値を測定することで幅広く抵抗
値を調整する。このとこで、後から求める抵抗値に合わ
せ込むことができるのて、抵抗値毎のパターンを設けて
おく必要がなく、かつ、それぞれの抵抗値のばらつきを
低減することができる。
面積の大きな抵抗パターンを形成しておき、プローブピ
ンを立てて所望の抵抗値になるようにＬ字型に長方形の
長手方向の辺に沿ってトリミングして抵抗パタンを長手
方向に２分割し、細長く迂回する抵抗路を形成して中間
部に設けた第１の電極を他方の端部にするようにして通
路の長さをかせぎ、その値を測定することで幅広く抵抗
値を調整する。このとこで、後から求める抵抗値に合わ
せ込むことができるのて、抵抗値毎のパターンを設けて
おく必要がなく、かつ、それぞれの抵抗値のばらつきを
低減することができる。
その結果、内蔵抵抗の抵抗値がより正確になり、アナロ
グ用途のトランジスタにあっても精度のよい半導体装置
が実現できる。
グ用途のトランジスタにあっても精度のよい半導体装置
が実現できる。
［実施例］ 以下、この発明の一実施例について図面を参照して詳細
に説明する。
に説明する。
第１図は、この発明を適用した抵抗内蔵半導体装置の平
面説明図であり、第２図は、その製造工程の説明図であ
る。
面説明図であり、第２図は、その製造工程の説明図であ
る。
第１図において、10は、半導体基板上に形成されたバイ
ポーラトランジスタ、１は、そのコレクタ領域であり、
２がコレクタ領域１に形成されたベース領域の範囲であ
って、第３図と同様に説明の都合上点線で示している。
3aは、ベース領域２に形成されたエミッタ領域３の大き
さとほぼ同じ大きさのエミッタ電極（Ｅ）である。ま
た、2aは、ベース領域２にコンタクトするために形成さ
れたAl等のベースコンタクト電極であって、そこにはプ
ローブピン電極（Ｐ）４が設けられている。そして、2b
はベース電極である。
ポーラトランジスタ、１は、そのコレクタ領域であり、
２がコレクタ領域１に形成されたベース領域の範囲であ
って、第３図と同様に説明の都合上点線で示している。
3aは、ベース領域２に形成されたエミッタ領域３の大き
さとほぼ同じ大きさのエミッタ電極（Ｅ）である。ま
た、2aは、ベース領域２にコンタクトするために形成さ
れたAl等のベースコンタクト電極であって、そこにはプ
ローブピン電極（Ｐ）４が設けられている。そして、2b
はベース電極である。
すなわち、バイポーラトランジスタのコレクタ領域１の
上部で片側に寄せて設けられたコレクタ領域１と、これ
より小さいベース領域２とが設けられ、さらにこのベー
ス領域２の上部に設けられたこのベース領域２より小さ
いエミッタ領域３と、このエミッタ領域３の上部に設け
られたエミッタ電極3aとが設けられ、エミッタ領域3aの
外側のベース領域２の上部に設けられたベースコンタク
ト電極2aと、このベースコンタクト電極2aにプローブピ
ンが立てられる領域が一体的に形設けられて第１の電極
が形成されている。そして、抵抗パターン５がベース領
域２の外側の片側隅に対して反対側のコレクタ領域１の
上部に設けられ、これが第１の電極2aにその中間部で接
続されたほぼ長方形状を主体とした形状をしている。さ
らに、この抵抗パターン５の端部に接続された外部に接
続されるプローブピンが立てられる第２の電極としての
ベース電極2bが設けられている。
上部で片側に寄せて設けられたコレクタ領域１と、これ
より小さいベース領域２とが設けられ、さらにこのベー
ス領域２の上部に設けられたこのベース領域２より小さ
いエミッタ領域３と、このエミッタ領域３の上部に設け
られたエミッタ電極3aとが設けられ、エミッタ領域3aの
外側のベース領域２の上部に設けられたベースコンタク
ト電極2aと、このベースコンタクト電極2aにプローブピ
ンが立てられる領域が一体的に形設けられて第１の電極
が形成されている。そして、抵抗パターン５がベース領
域２の外側の片側隅に対して反対側のコレクタ領域１の
上部に設けられ、これが第１の電極2aにその中間部で接
続されたほぼ長方形状を主体とした形状をしている。さ
らに、この抵抗パターン５の端部に接続された外部に接
続されるプローブピンが立てられる第２の電極としての
ベース電極2bが設けられている。
ここで抵抗パターン５は、求める抵抗値よりも低い抵抗
値の抵抗パターンであって、ベースコンタクト電極2aの
プローブピン電極４とベース電極2bとの間に広い面積で
幅広く形成されている。そして、ベースに挿入される抵
抗値に応じて切断部６によりトリミングされ、求める抵
抗値が選択されている。
値の抵抗パターンであって、ベースコンタクト電極2aの
プローブピン電極４とベース電極2bとの間に広い面積で
幅広く形成されている。そして、ベースに挿入される抵
抗値に応じて切断部６によりトリミングされ、求める抵
抗値が選択されている。
ここで、切断部６は、抵抗パターン５が形成された後の
製造工程で前記プローブピン電極４にプローブが立てら
れてプローブピン電極４とベース電極2bとの間の抵抗値
が実際に測定され、この測定状態でレーザによりカッテ
ングされて所望の抵抗値になるように求められた線とな
っている。
製造工程で前記プローブピン電極４にプローブが立てら
れてプローブピン電極４とベース電極2bとの間の抵抗値
が実際に測定され、この測定状態でレーザによりカッテ
ングされて所望の抵抗値になるように求められた線とな
っている。
すなわち、抵抗パターン５が、広い面積で所望の抵抗値
よりも抵い抵抗値のパターンとして形成されていて、ベ
ースコンタクト電極2a（第１の電極）とベース電極2b
（第２の電極）とにプローブピンが立てられる。そし
て、切断部６が図示するように抵抗パターン５の端部と
中間部との間において抵抗パターン５を横断する方向に
切り込まれ、さらにこの切り込みが長方形の長い辺に沿
って端部とは反対側に向かって形成されている。これに
より抵抗パターン５が長い辺に沿って２分割され、細長
く迂回する抵抗路が形成され、ベースコンタクト電極2a
とベース電極2bとの間の抵抗値が測定されて切断部６の
切り込みの長さが調整されて抵抗値が所定値に設定され
る。
よりも抵い抵抗値のパターンとして形成されていて、ベ
ースコンタクト電極2a（第１の電極）とベース電極2b
（第２の電極）とにプローブピンが立てられる。そし
て、切断部６が図示するように抵抗パターン５の端部と
中間部との間において抵抗パターン５を横断する方向に
切り込まれ、さらにこの切り込みが長方形の長い辺に沿
って端部とは反対側に向かって形成されている。これに
より抵抗パターン５が長い辺に沿って２分割され、細長
く迂回する抵抗路が形成され、ベースコンタクト電極2a
とベース電極2bとの間の抵抗値が測定されて切断部６の
切り込みの長さが調整されて抵抗値が所定値に設定され
る。
したがって、このように実測しながら切断することで抵
抗値に応じてで切断線が選択でき、切断長さの調整によ
り、抵抗値を所望の抵抗値に合わせ込みができる。その
結果、抵抗パターン５の抵抗値は、ほとんど求める値に
近い値にすることができ、製品ごとのばらつきをほとん
ど抑えることができる。実際上の抵抗値のばらつき量と
しては、従来、±10％〜20％程度であったものがこれに
より±10％以下の値にすることが可能になる。しかも、
切断パターンはそのときどきで電気的な制御により自由
に変更できるので従来のような抵抗値に応じたパターン
の形成工程は不要となる。
抗値に応じてで切断線が選択でき、切断長さの調整によ
り、抵抗値を所望の抵抗値に合わせ込みができる。その
結果、抵抗パターン５の抵抗値は、ほとんど求める値に
近い値にすることができ、製品ごとのばらつきをほとん
ど抑えることができる。実際上の抵抗値のばらつき量と
しては、従来、±10％〜20％程度であったものがこれに
より±10％以下の値にすることが可能になる。しかも、
切断パターンはそのときどきで電気的な制御により自由
に変更できるので従来のような抵抗値に応じたパターン
の形成工程は不要となる。
第２図は、その製造方法の一例の説明図であって、ま
ず、N+型シリコンウエハを基板としてコレクタ領域とな
るＮ型単結晶シリコンを、例えば、1100℃程度の高温で
数μｍ程度エピタキシャル成長させる。次に、熱酸化に
よりコレクタ領域１にSiO2膜を成長させて、その後ベー
ス領域２を形成するために、レジストをマスクにベース
領域２を形成する対応位置の上のSiO2膜をエッチング
し、次いでボロン等の不純物の熱拡散を行って、Ｐ型の
ベース領域２を形成すると同時にベース領域２上にSiO2
膜を形成する。さらに、レジストをマスクにエミッタ領
域を形成するためにベース領域２の対応位置のSiO2膜を
エッチングしてこの領域にリン等のＮ型不純物を拡散さ
せてエミッタ領域３を形成後、エミッタ領域３上にSiO2
膜を形成する。こうして形成された半導体装置の断面構
造の状態を示すのが第２図の（ａ）であり、コレクタ１
の1aがシリコンウエハの基板（N+）である。1bがそのコ
レクタ層（Ｎ）であり、７は、エミッタ領域３、ベース
領域２及びコレクタ領域１の上に形成されているSiO2膜
である。
ず、N+型シリコンウエハを基板としてコレクタ領域とな
るＮ型単結晶シリコンを、例えば、1100℃程度の高温で
数μｍ程度エピタキシャル成長させる。次に、熱酸化に
よりコレクタ領域１にSiO2膜を成長させて、その後ベー
ス領域２を形成するために、レジストをマスクにベース
領域２を形成する対応位置の上のSiO2膜をエッチング
し、次いでボロン等の不純物の熱拡散を行って、Ｐ型の
ベース領域２を形成すると同時にベース領域２上にSiO2
膜を形成する。さらに、レジストをマスクにエミッタ領
域を形成するためにベース領域２の対応位置のSiO2膜を
エッチングしてこの領域にリン等のＮ型不純物を拡散さ
せてエミッタ領域３を形成後、エミッタ領域３上にSiO2
膜を形成する。こうして形成された半導体装置の断面構
造の状態を示すのが第２図の（ａ）であり、コレクタ１
の1aがシリコンウエハの基板（N+）である。1bがそのコ
レクタ層（Ｎ）であり、７は、エミッタ領域３、ベース
領域２及びコレクタ領域１の上に形成されているSiO2膜
である。
その後、CVD法によりノンドープドポリシリコン膜を堆
積させてこれにＰ型不純物、例えば、ボロンをイオン注
入してドープドポリシリコン層８をその上に形成する。
なお、この層は、ドープドポリシリコン膜の堆積による
ものであってもよい。これが同図の（ｂ）である。
積させてこれにＰ型不純物、例えば、ボロンをイオン注
入してドープドポリシリコン層８をその上に形成する。
なお、この層は、ドープドポリシリコン膜の堆積による
ものであってもよい。これが同図の（ｂ）である。
次に、レジストをマスクにしてエッチングして第１図に
示す抵抗パターン５をパターンニングする。これが同図
の（ｃ）である。
示す抵抗パターン５をパターンニングする。これが同図
の（ｃ）である。
さらに、レジストをマスクにエミッタ取出領域とベース
取出領域とのSiO2膜７をシリコン基板が露出するまでエ
ッチングしてコンタクトホール9a,9bを形成する。これ
が同図の（ｄ）である。
取出領域とのSiO2膜７をシリコン基板が露出するまでエ
ッチングしてコンタクトホール9a,9bを形成する。これ
が同図の（ｄ）である。
次に、全面にAlを蒸着後、レジストをマスクにしてエミ
ッタ領域３、ベース領域２に対応するコンタクトホール
9a,9b上にエミッタ電極として3a、抵抗パターン５の一
方の電極接続部分となるプローブピン電極４及びベース
に対するベースコンタクト電極2a、さらに抵抗パターン
５の他方の電極接続部分となるベース電極2bとに対応し
てAl電極を形成する。これが同図の（ｅ）であり、2bが
ベース電極、3aがエミッタ電極、そして４がプローブピ
ン電極である。
ッタ領域３、ベース領域２に対応するコンタクトホール
9a,9b上にエミッタ電極として3a、抵抗パターン５の一
方の電極接続部分となるプローブピン電極４及びベース
に対するベースコンタクト電極2a、さらに抵抗パターン
５の他方の電極接続部分となるベース電極2bとに対応し
てAl電極を形成する。これが同図の（ｅ）であり、2bが
ベース電極、3aがエミッタ電極、そして４がプローブピ
ン電極である。
次に、プラズマCVD法によるSixNy、あるいはCVD法によ
るPSG膜等の保護膜9cを形成後、レジストをマスクにし
てエミッタ電極3aとプローブピン電極４、そしてベース
電極2b及び抵抗パターン５の領域の保護膜9cをエッチン
グする。これが同図（ｆ）である。
るPSG膜等の保護膜9cを形成後、レジストをマスクにし
てエミッタ電極3aとプローブピン電極４、そしてベース
電極2b及び抵抗パターン５の領域の保護膜9cをエッチン
グする。これが同図（ｆ）である。
最後に、プローブピン電極４とベース電極2bとにプロー
ブが立てられて、レーザにより求める抵抗値に応じたカ
ッテングが抵抗パターン５に対してなされ、第１図に示
すような半導体装置が製造される。これが同図の（ｆ）
において切断部６が設けられた状態である。なお、露出
している抵抗パターン５の領域は、後の工程で保護膜9c
で被覆されてもよい。
ブが立てられて、レーザにより求める抵抗値に応じたカ
ッテングが抵抗パターン５に対してなされ、第１図に示
すような半導体装置が製造される。これが同図の（ｆ）
において切断部６が設けられた状態である。なお、露出
している抵抗パターン５の領域は、後の工程で保護膜9c
で被覆されてもよい。
以上説明してきたが、実施例では、ベースに抵抗を挿入
する例を挙げているが、この発明は、エミッタに抵抗が
挿入される場合でもよく、また、これら両者に、さらに
はコレクタとこれらとの間に抵抗が挿入される場合であ
ってもよい。
する例を挙げているが、この発明は、エミッタに抵抗が
挿入される場合でもよく、また、これら両者に、さらに
はコレクタとこれらとの間に抵抗が挿入される場合であ
ってもよい。
また、実施例では、コレクタ側の電極がエミッタやベー
ス側の電極と同一面にない１つのバイポーラトランジス
タを例として説明しているが、これは、バイポーラトラ
ンジスタが素子分離されて平面的に配列されたものであ
ってもよく、コレクタの取出電極がエミッタやベースの
電極と同一面状に配置されていてもよい。なお、この発
明は、バイポーラトランジスタに限定されない。
ス側の電極と同一面にない１つのバイポーラトランジス
タを例として説明しているが、これは、バイポーラトラ
ンジスタが素子分離されて平面的に配列されたものであ
ってもよく、コレクタの取出電極がエミッタやベースの
電極と同一面状に配置されていてもよい。なお、この発
明は、バイポーラトランジスタに限定されない。
［発明の効果］ 以上の説明から理解できるように、この発明にあって
は、あらかじめ求める抵抗値より低い抵抗値で面積の大
きな抵抗パターンを形成しておき、プローブピンを立て
て所望の抵抗値になるようにＬ字型に長方形の長手方向
の辺に沿ってトリミングして抵抗パターンを長手方向に
２分割し、細長く迂回する抵抗路を形成して中間部に設
けた第１の電極を他方の端部にするようにして通路の長
さをかせぎ、その値を測定することで幅広く抵抗値を調
整する。このとことで、後から求める抵抗値に合わせ込
むことができるので、抵抗値毎のパターンを設けておく
必要がなく、かつ、それぞれの抵抗値のばらつきを低減
することができる。
は、あらかじめ求める抵抗値より低い抵抗値で面積の大
きな抵抗パターンを形成しておき、プローブピンを立て
て所望の抵抗値になるようにＬ字型に長方形の長手方向
の辺に沿ってトリミングして抵抗パターンを長手方向に
２分割し、細長く迂回する抵抗路を形成して中間部に設
けた第１の電極を他方の端部にするようにして通路の長
さをかせぎ、その値を測定することで幅広く抵抗値を調
整する。このとことで、後から求める抵抗値に合わせ込
むことができるので、抵抗値毎のパターンを設けておく
必要がなく、かつ、それぞれの抵抗値のばらつきを低減
することができる。
その結果、内蔵抵抗の抵抗値がより正確になり、アナロ
グ用途のトランジスタにあっても精度のよい半導体装置
が実現できる。
グ用途のトランジスタにあっても精度のよい半導体装置
が実現できる。
第１図は、この発明を適用した抵抗内蔵半導体装置の平
面説明図、第２図は、その製造工程の説明図、第３図
は、従来の抵抗内蔵半導体装置の平面説明図である。 1,11……コレクタ領域、2,12……ベース領域、2a……ベ
ースコンタクト電極、2b……ベース電極、3,13……エミ
ッタ領域、3a……エミッタ電極、４……プローブピン電
極、５……抵抗パターン、６……切断部。
面説明図、第２図は、その製造工程の説明図、第３図
は、従来の抵抗内蔵半導体装置の平面説明図である。 1,11……コレクタ領域、2,12……ベース領域、2a……ベ
ースコンタクト電極、2b……ベース電極、3,13……エミ
ッタ領域、3a……エミッタ電極、４……プローブピン電
極、５……抵抗パターン、６……切断部。
Claims (1)
- 【請求項１】トランジスタの電極に接続される抵抗を内
蔵する抵抗内蔵半導体装置において、バイポーラトラン
ジスタのコレクタ領域の上部で片側に寄せて設けられた
前記コレクタ領域より小さいベース領域と、このベース
領域の上部に設けられたこのベース領域より小さいエミ
ッタ領域と、このエミッタ領域の上部に設けられたエミ
ッタ電極と、前記エミッタ領域の外側の前記ベース領域
上部に設けられたベース電極と、前記ベース電極および
前記エミッタ電極のいずれかと一体的に形成されたプロ
ーブピンが立てられる第１の電極と、前記ベース領域の
外側の前記片側に対して反対側の前記コレクタ領域上部
に設けられ前記第１の電極にその中間部で接続されたほ
ぼ長方形状を主体とした抵抗パターンとこれの端部に接
続され外部に接続されるプローブピンが立てられる第２
の電極とからなり、前記抵抗パターンは、広い面積で所
望の抵抗値よりも低い抵抗値のパターンとして形成さ
れ、前記第１の電極と前記第２の電極とにプローブピン
が立てられて前記端部と前記中間部との間において前記
抵抗パターンを横断する方向に切り込みが設けられさら
にこの切り込みが前記長方形の長い辺に沿って前記端部
とは反対側に向かって形成されて前記抵抗パターンが長
い辺に沿って２分割され、前記第１の電極と第２の電極
との間の抵抗値が測定されて前記切り込みの長さが調整
されて抵抗値が所定値に設定されていることを特徴とす
る抵抗内蔵半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1286622A JPH0682788B2 (ja) | 1989-11-02 | 1989-11-02 | 抵抗内蔵半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1286622A JPH0682788B2 (ja) | 1989-11-02 | 1989-11-02 | 抵抗内蔵半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03148167A JPH03148167A (ja) | 1991-06-24 |
| JPH0682788B2 true JPH0682788B2 (ja) | 1994-10-19 |
Family
ID=17706795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1286622A Expired - Fee Related JPH0682788B2 (ja) | 1989-11-02 | 1989-11-02 | 抵抗内蔵半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682788B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2674618B2 (ja) * | 1995-06-23 | 1997-11-12 | 日本電気株式会社 | 半導体集積装置の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5916413B2 (ja) * | 1975-10-01 | 1984-04-16 | 株式会社日立製作所 | 半導体装置 |
| JPS5827905U (ja) * | 1981-08-13 | 1983-02-23 | 日本電気株式会社 | 混成集積回路基板 |
| JPS5835965A (ja) * | 1981-08-28 | 1983-03-02 | Matsushita Electric Ind Co Ltd | 半導体装置 |
-
1989
- 1989-11-02 JP JP1286622A patent/JPH0682788B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03148167A (ja) | 1991-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950013898B1 (ko) | 반도체 장치의 제조 방법 | |
| US4606781A (en) | Method for resistor trimming by metal migration | |
| US5065221A (en) | Trimming resistor element for microelectronic circuit | |
| JPS5937867B2 (ja) | 半導体装置およびその製造方法 | |
| US4870472A (en) | Method for resistor trimming by metal migration | |
| JPH0682788B2 (ja) | 抵抗内蔵半導体装置 | |
| US6479360B2 (en) | Semiconductor device and manufacturing method | |
| KR920004957B1 (ko) | 산화물 측면벽의 폴리실리콘 스페이서를 이용한 고저항 부하 제조방법 | |
| US4843027A (en) | Method of fabricating a high value semiconductor resistor | |
| JP2610866B2 (ja) | 半導体抵抗素子 | |
| JPH0613549A (ja) | 半導体装置 | |
| JP3164040B2 (ja) | ポリシリコン抵抗素子の製造方法 | |
| JP2687469B2 (ja) | 半導体装置 | |
| JPS63268263A (ja) | 半導体装置 | |
| JPH04361566A (ja) | 半導体集積回路 | |
| JPH09260591A (ja) | 半導体集積回路の製造方法 | |
| JPH01298746A (ja) | 半導体装置及びその製造方法 | |
| JPS63310160A (ja) | レ−ザ−トリミング方法 | |
| KR100264517B1 (ko) | 압력센서의 제조방법 | |
| JPS59121966A (ja) | 半導体装置の製造方法 | |
| JPH03188643A (ja) | 半導体装置の製造方法 | |
| JPS6359259B2 (ja) | ||
| JPS621269A (ja) | トランジスタの製造方法 | |
| JPS6097660A (ja) | 半導体装置 | |
| JPH06341913A (ja) | 集積化半導体圧力センサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |