JP3164040B2 - ポリシリコン抵抗素子の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特にポリシリコン抵抗素子の製造方法に関す
る。

【０００２】

【従来の技術】半導体集積回路に使用されている抵抗素
子としては、拡散層、ポリシリコン膜、金属薄膜等が用
いられているが、寄生容量の小さく、比較的高抵抗が容
易に得られるポリシリコン抵抗は、高速性能が要求され
るバイポーラ型半導体集積回路等で広く使用されてい
る。

【０００３】従来、ポリシリコン抵抗素子を形成する方
法としては、以下の方法が採られていた。

【０００４】すなわち図７（ａ）に示すように、半導体
基板（図示略）の表面を覆う層間絶縁膜１上に適当な不
純物を添加したポリシリコン２を成長した後、これを所
望の寸法にパターニングし、層間絶縁膜３で覆う。その
後、図７（ｂ）に示すように、所望の位置に適当な距離
をおいて２個のコンタクト４を層間絶縁膜３に開口す
る。更に、図７（ｃ）に示すように、コンタクト４内を
埋込むように金属配線６を形成し、ポリシリコン２との
導通を図る。

【０００５】このとき、ポリシリコン２のパターンニン
グ寸法、及び、コンタクト４の開口位置は、各々の製造
プロセス毎で出来上がりの抵抗値が所望の抵抗値になる
ように予め設計されており、製造工程の途中で変更され
ることはない。そのため、製造工程のバラツキに起因し
たポリシリコン抵抗体の層抵抗、加工寸法、及びコンタ
クト抵抗の設計値からのずれは、出来上がり抵抗値のバ
ラツキの原因となっていた。従って、半導体集積回路を
設計する上では、この製造バラツキに伴うポリシリコン
抵抗のバラツキが許容できるように考慮する必要があっ
た。

【０００６】ポリシリコン抵抗のシート抵抗がρｓ、２
個のコンタクト抵抗の和がＲｃで表されるとき、ポリシ
リコン抵抗の幅Ｗ、及びコンタクト開口位置の間隔Ｌ
は、抵抗の設計値Ｒｏに対し、 Ｒｏ＝ρｓ・（Ｌ／Ｗ）＋Ｒｃ の関係が成立するように設計される。ところが、実際に
形成されたポリシリコン抵抗の幅、シート抵抗、コンタ
クト間隔、コンタクト抵抗（２個）が、各々図６に示す
ように、設計値から、ΔＷ、Δρｓ、ΔＬ、ΔＲｃだけ
ずれて形成されていた場合、実際の抵抗値Ｒは Ｒ＝（ρｓ＋Δρｓ）・（Ｌ＋ΔＬ ／Ｗ＋ΔＷ）＋Ｒ
ｃ＋ΔＲｃ となり、抵抗の設計値ＲｏからのずれΔＲは ΔＲ＝ρｓ・（Ｗ・ΔＬ−Ｌ・ΔＷ）／（Ｗ・（Ｗ＋Δ
Ｗ））＋Δρｓ・（Ｌ＋ΔＬ／Ｗ＋ΔＷ）＋ΔＲｃ となる。

【０００７】ΔＷ、ΔＬは、各々、ポリシリコン抵抗体
の加工寸法バラツキ、コンタクトの開口寸法バラツキと
見なすことができ、フォトレジスト工程におけるＰＲ転
写精度と、エッチング工程におけるエッチング転写精度
に依存する。但し、このパターン転写精度は比較的安定
しており、ΔＷ、ΔＬは±０．０５μｍ以下に抑えるこ
とができる。

【０００８】これに対し、層抵抗バラツキに対応するΔ
ρｓは、ポリシリコン膜厚、結晶粒径、不純物添加量、
及び不純物の活性化率の制御性に依存する。このうち、
ポリシリコン膜厚、不純物添加量のバラツキは、各々±
５％程度以内に抑えることができるが、結晶粒径と不純
物活性化率のバラツキは、製造工程の熱履歴に大きく依
存することになる。例えば、熱処理工程の条件が固定さ
れている場合には、結晶粒径と不純物活性化率のバラツ
キのρｓバラツキへの寄与分を±５％程度には抑えるこ
とができる。ところが、エミッタ−ベースやベース−コ
レクタ接合が半導体基板の表面から非常に浅い領域に形
成しなければならない高速バイポーラプロセスでは、ト
ランジスタの特性をモニターしながら熱処理を調整する
手法が採られる場合があり、この場合には、製造条件が
固定されているプロセスよりも大きく熱履歴が変動する
ことになる。

【０００９】又、コンタクト抵抗バラツキに対応するΔ
Ｒｃの場合は、ΔＬと相関のあるコンタクトの開口寸法
やΔρｓに対応するポリシリコンのシート抵抗にも依存
するが、この他にコンタクト開口時のオーバーエッチ
量、金属配線とポリシリコンの界面状態等にも依存す
る。その為、Δρｓ以上にバラツキが大きくなる。

【００１０】一例として、ρｓ＝１ｋΩ／□、Ｌ＝６μ
ｍ、Ｗ＝３μｍ、Ｒｃ＝５００Ωの場合に、Δρｓ、Δ
Ｌ、ΔＷ、ΔＲｃを最大変動値として、各々＋１００Ω
／□（＋１０％）、＋０．０５μｍ（＋０．８％）、−
０．０５μｍ（−１．７％）、＋１００Ω（＋２０％）
と仮定すると、Ｒｏ＝２．５０ｋΩ、Ｒ＝２．８６ｋ
Ω、ΔＲ＝＋０．３６ｋΩ（＋１４．２％）となる。
又、Δρｓ、ΔＬ、ΔＷ、ΔＲｃが逆に変動した場合と
して、各々１００Ω／□（−１０％）、−０．０５μｍ
（−０．８％）、＋０．０５μｍ（−０．８％）、＋
０．０５μｍ（＋１．７％）、−１００Ω（−２０％）
と仮定すると、Ｒ＝２．１６ｋΩ、ΔＲ＝−０．３４ｋ
Ω（−１３．８％）となる。即ち、この場合は、この抵
抗素子について−１３．８〜＋１４．２％の抵抗値バラ
ツキが発生しても、回路動作に支障の無いように回路設
計を行っておく必要がある。もしこの抵抗値バラツキを
許容できるような回路設計ができない場合には、半導体
集積回路の歩留が低下することになる。

【００１１】

【発明が解決しようとする課題】しかしながら従来例の
製造方法では、ポリシリコン抵抗のパターンニング寸
法、及びコンタクトの開口位置が予め固定されているた
め、製造工程のバラツキに起因した出来上がり抵抗値の
バラツキが発生し、半導体集積回路の歩留を低下させる
という問題がある。

【００１２】また、製造工程のバラツキに起因した出来
上がり抵抗値のバラツキが発生しても回路動作に支障の
ないように半導体集積回路を設計した場合、高速性能、
低消費電力性能等の回路性能を犠牲にする必要があるた
め、より高性能な回路を安定して製造することが困難で
あるという問題がある。

【００１３】本発明の目的は、半導体集積回路を構成す
るポリシリコン抵抗の製造バラツキを低減することによ
り、半導体集積回路の歩留を改善すると同時に、回路設
計上で考慮すべきポリシリコン抵抗の抵抗値バラツキを
低減して回路設計上の制約を緩和することにより、より
高性能の回路設計を可能にするポリシリコン抵抗素子の
製造方法を提供することにある。

【００１４】

【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置の製造方法は、抵抗体を形
成する２つのコンタクト間隔を全て同じ寸法で設計し、
前記抵抗体の方向を特定の方向に統一して配置する半導
体装置の製造方法において、コンタクトリソグラフィを
２回行い、前記抵抗体の１回目のコンタクトリソグラフ
ィで前記抵抗体の第１のコンタクトを開口するとともに
測定パターンのコンタクトを開口し、前記測定パターン
の抵抗値の測定結果に基づいて、前記抵抗体の抵抗値が
設計値となるように、前記抵抗体の２回目のコンタクト
開口位置をマスクパターンの修正を行うことなく、前記
特定方向にシフトすることにより決定するものである。

【００１５】また、コンタクトリソグラフィを２回行
い、抵抗体の１回目のコンタクトリソグラフィで前記抵
抗体の第１のコンタクトを開口するとともに測定パター
ンのコンタクトを開口し、前記測定パターンの抵抗値の
測定結果に基づいて、前記抵抗体の抵抗値が設計値とな
るように、前記抵抗体の２回目のコンタクト開口を電子
ビーム直接描画法で行うものでもあり、さらに、前記測
定パターンが、抵抗測定パターンとシート抵抗測定パタ
ーンであるものでもある。

【００１６】本発明によれば、コンタクトフォトリソグ
ラフィを２回行い、１回目のコンタクトフォトリソグラ
フィでコンタクトを開口した後、抵抗値を測定して製造
バラツキに起因した抵抗値のズレを確認し、出来上がり
後の抵抗値が設計値に近くなるように２回目のコンタク
ト位置を決定する。このため、製造バラツキに起因した
ポリシリ抵抗の抵抗値バラツキを低減することができ、
半導体集積回路の歩留を改善できる。また、回路設計上
で考慮すべきポリシリコン抵抗の抵抗値バラツキも低減
して回路設計上の制約を緩和することができるため、よ
り高性能の回路設計が可能となる。

【００１７】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。

【００１８】（実施形態１）図に示すように本発明に係
るポリシリコン抵抗の製造方法は基本的構成として、コ
ンタクトフォトリソグラフィを２回行い、１回目のコン
タクトフォトリソグラフィでコンタクトを開口した後、
電気的測定を行い、その測定結果を基に出来上がり後の
抵抗値が設計値に近くなるように、２回目のコンタクト
位置を決定することを特徴としている。

【００１９】電気的測定では、ポリシリコン抵抗の出来
上がり抵抗値を決定するパラメータを直接、又は間接的
に測定する。コンタクト開口時において測定可能なパラ
メータとしては、ポリシリコン抵抗のシート抵抗やポリ
シリコンのパターンニング寸法の変動値等がある。１回
目のコンタクトリソグラフィは、この測定を行うため
に、層間絶縁膜下のポリシリコンと電気的な導通を図る
ことを目的として行う。金属膜に被覆されていないコン
タクト開口直後のポリシリコン表面と、電気的測定を行
う探針との間には大きな接触抵抗が発生するため、電気
的測定を行うパターンは、接触抵抗の影響が除去可能な
四探針測定パターンを用いる。図４及び図５に四探針測
定パターンの例を示す。このモニター結果に応じて、２
回目のコンタクトリソグラフィにおけるコンタクト開口
位置を調整し、出来上がり後の抵抗値が設計値に近くな
るようにする。

【００２０】２回目のコンタクト開口位置の調整方法と
しては、コンタクト開口位置の異なるマスクを複数枚用
意しておき、決定した開口位置に近いものを選択して使
用するという方法も可能である。但し、この方法で、よ
り微妙な調整に対応するためには、非常に多くの種類の
マスクを用意する必要がある。

【００２１】１つのポリシリコン抵抗上に形成される２
個のコンタクトの内、片側を１回目のコンタクトリソグ
ラフィで、他方を２回目のコンタクトリソグラフィで開
口するようにし、１回目のコンタクトリソグラフィに対
する２回目のコンタクトリソグラフィの合わせ座標をシ
フトさせて開口することもできる。この方法は最も簡便
な方法であるが、複数のポリシリ抵抗に対し各々のシフ
ト量が設定出来ないので、設計の段階で全てのポリシリ
抵抗のシフト量が統一できるように寸法と配置方向を工
夫しておくことが必要になる。

【００２２】本発明を適用するに当たっては、第２のコ
ンタクトリソグラフィを電子ビーム直接描画法のような
パターンデータによって直接パターンを形成する方法で
行うことが有効である。この方法によれば、任意の寸法
に設計され、適当な方向に配置された複数のポリシリコ
ン抵抗に対し、個々に座標のシフト量を計算し、個々の
パターンデータを修正した上で２回目のコンタクトリソ
グラフィを行うことができる。尚、このパターンデータ
の演算処理は、コンピューターで自動計算できるように
することで、より効率的に行うことができるようにな
る。

【００２３】次に、本発明の具体例を実施形態１として
図面を参照して説明する。

【００２４】本発明の実施形態１においても、ポリシリ
コン抵抗は従来例と同様、シート抵抗をρｓ、２個のコ
ンタクト抵抗の和をＲｃとして、ポリシリコン抵抗の幅
Ｗ、及びコンタクト開口位置の間隔Ｌは、抵抗の設計値
Ｒｏに対し、 Ｒｏ＝ρｓ・（Ｌ／Ｗ）＋Ｒｃ の関係が成立するように設計されているものとする。

【００２５】図１（ａ）〜（ｃ）は、本発明の実施形態
１を工程順に示す断面図、図２は、本発明の実施形態１
に係るポリシリコン抵抗を示す平面図、図４は、シート
抵抗測定パターンを示す平面図である。

【００２６】図１（ａ）に示すように、半導体基板（図
示略）の表面を覆う層間絶縁膜１上に、適当な不純物が
添加され所望の寸法にパターンニングされたポリシリコ
ン２を形成し、その後、ポリシリコン２を層間絶縁膜３
で覆い、所望の位置に第１のコンタクト４を層間絶縁膜
３に開口する。

【００２７】このとき、層間絶縁膜１上の別の平面位置
に形成された、図４の平面形状を有するポリシリ上に４
個の第１コンタクトＡ，Ｂ，Ｃ，Ｄを同時に開口する。
このポリシリパターンは、Ｖａｎ ｄｅｒ Ｐａｕｗ
（ファン デル ポー）法と呼ばれるシート抵抗測定を
行うためのパターンの一例である。この測定方法によれ
ば、第１のコンタクト内に露出したポリシリコンと抵抗
測定用探針との間に発生する比較的大きな接触抵抗の影
響を除いて、ポリシリコン層のシート抵抗を正確に測定
することができる。従って、金属配線を形成する前で
も、ポリシリコンのシート抵抗の設計値からのズレを知
ることができる。即ち、コンタクトＡ−コンタクトＢ間
に電流Ｉ₁を流したときのコンタクトＣ−コンタクトＤ
間に発生する電位差がＶ₁、コンタクトＡ−コンタクト
Ｄ間に電流Ｉ₂を流したときにコンタクトＣ−コンタク
トＢ間に発生する電位差がＶ₂、を測定し、ポリシリコ
ンのシート抵抗の設計値ρｓからのズレΔρｓを以下の
式により求める。

【００２８】Δρｓ＝（π／１ｎ２）・１／２・（（Ｖ
₁／Ｉ₁）・＋Ｖ₂／Ｉ₂））−ρｓ

【００２９】次に、第１のコンタクト４からＬ＋ΔＬｓ
だけ隔てたポリシリコン２上の平面位置に第２のコンタ
クト５を開口する。ここで、ΔＬｓは、先に求めたΔρ
ｓの値を用い、以下の式により求める。

【００３０】ΔＬｓ＝（Δρｓ／ρｓ＋Δρｓ）・Ｌ

【００３１】しかしながら、実際には、フォトレジスト
工程における合わせズレ、ＰＲ転写精度、及びエッチン
グ工程におけるエッチング転写精度に起因したΔＬのズ
レが生じるため、図１（ｂ）に示すように、第１のコン
タクト４と第２のコンタクト５の間隔は、Ｌ＋ΔＬ＋Δ
Ｌｓとなる。但し、ΔＬは、±０．１μｍ以下には抑え
ることが可能である。

【００３２】この設計値ＬからΔＬｓだけシフトさせた
位置に第２のコンタクトを開口する方法として、例え
ば、予めコンタクト間隔の設計寸法Ｌを全て同じ寸法で
設計しておき、ポリシリ抵抗のＬ方向を統一して配置し
ておけば、マスクパターンの修正を行うことなく、第２
のコンタクト開口時のフォトリソグラフィの合わせ座標
をＬ方向にΔＬｓだけシフトするように設定するのみで
容易に実現できる。但し、この方法はパターン設計に対
する制約が大きく、常に実現可能な手法とはならない。
パターン設計に対する制約の無い方法としては、電子ビ
ーム露光装置等を用い、パターンデータによって直接パ
ターンを形成する方法が有効である。この場合は、任意
の寸法で設計され、適当な方向で配置された複数のポリ
シリコン抵抗に対し、個々に座標のシフト量ΔＬｓを計
算し、個々のパターンデータを修正した上で第２のコン
タクトパターンを形成することができる。

【００３３】最後に、図１（ｃ）に示すように、コンタ
クト４，５内を埋込むように金属配線６を形成し、ポリ
シリコン２との導通を図る。

【００３４】以上のようにして第２のコンタクトパター
ンを形成することにより、出来上がりの抵抗値Ｒは、 Ｒ＝ρｓ・（Ｌ／Ｗ＋ΔＷ）＋（ρｓ＋Δρｓ）・（Δ
Ｌ／Ｗ＋ΔＷ）＋Ｒｃ＋ΔＲｃ となるので、抵抗の設計値ＲｏからのずれΔＲは ΔＲ＝ρｓ・（−Ｌ・ΔＷ／Ｗ・（Ｗ＋ΔＷ））＋（ρ
ｓ＋Δρｓ）・（ΔＬ／Ｗ）＋ΔＷ＋ΔＲｃ となる。ここで、ΔＷ、ΔＲｃはポリシリコン抵抗の
幅、コンタクト抵抗（２個合計）の設計値からのずれを
示している。

【００３５】ΔＷは、ポリシリコン抵抗体の加工寸法バ
ラツキと見なすことができ、フォトレジスト工程におけ
るＰＲ転写精度と、エッチング工程におけるエッチング
転写精度に依存し、±０．０５μｍ以下に抑えることが
できる。

【００３６】又、コンタクト抵抗バラツキに対応するΔ
Ｒｃの場合は、ΔＬに対応するコンタクトの開口寸法や
Δρｓに対応するポリシリコンの層抵抗にも依存する
が、この他に、コンタクト開口時のオーバーエッチ量、
金属配線とポリシリコンの界面状態等にも依存する。そ
の為、Δρｓ以上にバラツキが大きくなる。

【００３７】一例として、ρｓ＝１ｋΩ／□、Ｌ＝６μ
ｍ、Ｗ＝３μｍ、Ｒｃ＝５００Ωの場合に、Δρｓ、Δ
Ｌ、ΔＷ、ΔＲｃを最大変動値として、各々＋１００Ω
／□（＋１０％）、＋０．１μｍ（＋１．７％）、−
０．０５μｍ（−１．７％）、＋１００Ω（＋２０％）
と仮定すると、ΔＬｓ＝−０．５５μｍ（−９％）のＬ
の補正を行うことで、Ｒｏ＝２．５０ｋΩ、Ｒ＝２．６
７ｋΩ、ΔＲ＝＋０．１７ｋΩ（＋６．８％）となる。
又、Δρｓ、ΔＷ、ΔＲｃが逆に変動した場合として、
各々−１００Ω／□（−１０％）、−０．１μｍ（−
１．７％）、＋０．０５μｍ（＋１．７％）、−１００
Ω（−２０％）と仮定すると、ΔＬｓ＝＋０．６６μｍ
（＋１１％）のＬの補正を行うことで、Ｒ＝２．３４ｋ
Ω、ΔＲ＝−０．１６ｋΩ（−６．５％）となる。即
ち、この場合は、この抵抗素子について−６．５〜＋
６．８％の抵抗値バラツキが発生しても、回路動作に支
障の無いように回路設計を行っておけばよいことにな
る。これは、従来例で計算した結果の半分以下である。
但し、ΔＬは−０．６６〜＋０．５５μｍの間で変動す
る可能性がある為、ポリシリコン、及び、第２コンタク
トに接続する金属配線のＬ方向パターンニング寸法は、
第２のコンタクトの開口位置の変動に対し、マージンを
もって設計しておく必要がある。

【００３８】実施形態１では、第２のコンタクト位置を
調整することで第１のコンタクトと第２のコンタクトの
間隔を調整していたが、先に述べた電子ビーム露光装置
のような、パターンデータによって直接パターンを形成
する方法では、必ずしも別々に開口する必要はない。
又、新たなモニターパターンを導入することで、更に高
精度化することが可能になる。

【００３９】（実施形態２）図３（ａ）〜（ｂ）は、本
発明の実施形態２を工程順に示す断面図、、図４は、シ
ート抵抗測定パターンを示す平面図、図５は、寸法変動
測定パターンを示す平面図である。

【００４０】図３（ａ）に示すように、実施形態１と同
様にして、半導体基板（図示略）の表面を覆う層間絶縁
膜１上に、適当な不純物が添加され所望の寸法にパター
ンニングされたポリシリコン２を形成し、その後、層間
絶縁膜３で覆い、所望の位置に第１のコンタクト４を開
口する。但し、このときは、ポリシリコン抵抗のコンタ
クトは開口せず、図４のシート抵抗測定パターンのコン
タクトを開口して、実施形態１に示した計算式を用い
て、Δρｓを求める。

【００４１】ここで、更に高精度な補正を行う為に、予
め図５の平面形状を有するポリシリコンパターンを形成
しておき、このポリシリコン上にも４個の第１のコンタ
クトＥ，Ｆ，Ｇ，Ｈを開口する。このポリシリパターン
も、Ｖａｎ ｄｅｒ Ｐａｕｗ法と同様に、ポリシリコ
ンと抵抗測定用探針との間に発生する接触抵抗の影響を
除いて、ポリシリコン層の抵抗を正確に測定することが
できる。この測定結果を用いて、ポリシリコンの加工寸
法の設計値からのズレΔＷの補正を行う。即ち、コンタ
クトＥ−コンタクトＨ間に電流Ｉを流したときのコンタ
クトＦ−コンタクトＧ間に発生する電位差がＶを測定す
ると、先に求めたポリシリコンのシート抵抗の設計値か
らのズレΔρｓを用いてΔＷは以下の式により求められ
る。

【００４２】ΔＷ＝（ρｓ＋Δρｓ／ρｓ）・（Ｖ・Ｒ
ｏ／ Ｉ）・Ｗ−Ｗ 但し、Ｒｏは、コンタクトＦ−コンタクトＧ間の抵抗の
設計値である。

【００４３】次に、第２のコンタクト５をポリシリコン
抵抗の上のＬ＋ΔＬｓの間隔で２箇所同時に開口する。
ここで、ΔＬｓは、先に求めたΔρｓ、ΔＷの値を用
い、以下の式により求める。

【００４４】ΔＬｓ＝（（ρｓ・ΔＷ／（ρｓ＋Δρ
ｓ）・Ｗ）−（Δρｓ／ρｓ＋Δρｓ））・Ｌ

【００４５】実際には、ＰＲ転写精度、及び、エッチン
グ工程におけるエッチング転写精度に起因したΔＬのズ
レが生じるので、図３（ｂ）に示すように、第１のコン
タクト４と第２のコンタクト５の間隔はＬ＋ΔＬ＋ΔＬ
ｓとなる。但し、ΔＬは、±０．０５μｍ以下には抑え
ることが可能である。

【００４６】こうして第２のコンタクトパターンを形成
することにより、出来上がりの抵抗値Ｒは、 Ｒ＝ρｓ・（Ｌ／Ｗ）＋（ρｓ＋Δρｓ）・（ΔＬ／Ｗ
＋ΔＷ）＋Ｒｃ＋ΔＲｃ となるので、抵抗の設計値ＲｏからのずれΔＲは ΔＲ＝（ρｓ＋Δρｓ）・（ΔＬ／Ｗ＋ΔＷ）＋ ΔＲ
ｃ となる。

【００４７】実施形態１と同様、ρｓ＝１ｋΩ／□、Ｌ
＝６μｍ、Ｗ＝３μｍ、Ｒｃ＝５００Ωの場合に、Δρ
ｓ、ΔＬ、ΔＷ、ΔＲｃを最大変動値として、各々＋１
００Ω／□（＋１０％）、＋０．０５μｍ（＋０．８
％）、−０．０５μｍ（−１．７％）、＋１００Ω（＋
２０％）と仮定すると、ΔＬｓ＝−０．６４μｍ（−１
１％）のＬの補正を行うことで、Ｒｏ＝２．５０ｋΩ、
Ｒ＝２．６２ｋΩ、ΔＲ＝＋０．１２ｋΩ（＋４．７
％）となる。又、Δρｓ、ΔＷ、ΔＲｃが逆に変動した
場合として、各々−１００Ω／□（−１０％）、−０．
０５μｍ（−０．８％）、＋０．０５μｍ（＋１．７
％）、−１００Ω（−２０％）と仮定すると、ΔＬｓ＝
＋０．７８μｍ（＋１３％）のＬの補正を行うことで、
Ｒ＝２．３９ｋΩ、ΔＲ＝−０．１１ｋΩ（−４．６
％）となる。即ち、この場合は、この抵抗素子について
−４．６〜＋４．７％の抵抗値バラツキが発生しても、
回路動作に支障の無いように回路設計を行っておけばよ
いことになる。これは、従来例で計算した結果の１／３
程度である。ΔＬは、−０．６４〜＋０．７８μｍの間
で変動する可能性がある為、ポリシリコン、及び、第２
コンタクトに接続する金属配線のＬ方向パターンニング
寸法は、第２のコンタクトの開口位置の変動に対し、マ
ージンをもって設計しておく必要がある。

【００４８】即ち、実施形態２では、ポリシリコン抵抗
上に開口する２個のコンタクトを、第２のコンタクトを
開口する際に同時に開口するようにするようにして、第
１のコンタクトと第２のコンタクトの合わせズレによる
２個のコンタクト間隔の変動ΔＬを抑え、更に、ポリシ
リコンの寸法変動ΔＷを電気的に測定するようにして、
ΔＷを考慮したΔＬｓでコンタクト間隔を補正するた
め、より高精度のポリシリ抵抗が実現できるようにな
る。

【００４９】実施形態１及び実施形態２に示した計算例
で、ΔＲの内のコンタクト抵抗の変動分ΔＲｃは、実施
形態１では５９％、実施形態２では８３％を占めている
ことが分かる。従って、コンタクト抵抗の変動分を、Δ
Ｌｓに考慮することができれば、更に高精度のポリシリ
コン抵抗が実現できることになる。

【００５０】コンタクト抵抗はΔＬに対応するコンタク
トの開口寸法、コンタクト開口時のオーバーエッチ量、
及び、金属配線とポリシリコンの界面状態に依存する
為、金属配線を形成する前に測定することはできない。
しかしながら、コンタクト抵抗はポリシリコンのシート
抵抗にも依存する為、Δρｓのモニター結果からΔＲｃ
を推定することで、ΔＲｃの内のポリシリコンのシート
抵抗に依存する部分に対して、補正を掛けることができ
る。

【００５１】ΔＲｃの推定値がΔＲｃｘのとき、実施形
態１の第２のコンタクトの開口位置のシフト量ΔＬｓを ΔＬｓ＝−（Δρｓ／ρｓ＋Δρｓ）・Ｌ−（Ｗ・ΔＲ
ｃｘ／ρｓ＋Δρｓ） とすると、抵抗の設計値ＲｏからのずれΔＲは ΔＲ＝ρｓ・（−Ｌ・ΔＷ／Ｗ・（Ｗ＋ΔＷ））＋（ρ
ｓ＋Δρｓ）・（ΔＬ／Ｗ＋ΔＷ）＋ΔＲｃ −（Ｗ／
Ｗ＋ΔＷ）・ΔＲｃｘ となる。又、実施形態２の第２のコンタクトの開口位置
のシフト量ΔＬｓを ΔＬｓ＝（（ρｓ・ΔＷ／（ρｓ＋Δρｓ）・Ｗ）−
（Δρｓ／ρｓ＋Δρｓ））・Ｌ−（（Ｗ＋ΔＷ）・Δ
Ｒｃｘ／（ρｓ＋Δρｓ）） とすると、抵抗の設計値ＲｏからのずれΔＲは ΔＲ＝（ρｓ＋Δρｓ）・（ΔＬ／Ｗ＋ΔＷ）＋（ΔＲ
ｃ−ΔＲｃｘ） となる。実施形態１ではΔＷの影響を受けることになる
が、計算例に示したようにΔＷはＷの２％程度以下と見
積もれるので、コンタクト抵抗変動の見積もりΔＲｃｘ
と実際のΔＲｃとの差が小さくできれば、ΔＲを更に小
さくすることができるようになる。この手法は、ポリシ
リコンのシート抵抗とコンタクト抵抗の相関の強い製造
プロセスでは、特に有効である。

【００５２】尚、第２のコンタクトのパターン数が多
く、複雑なレイアウトになっている場合には、Δρｓ、
ΔＷの測定結果、及び、ΔＲｃｘの推定結果から各パタ
ーンデータにΔＬｓの補正を掛ける演算処理工程をコン
ピュータで自動化することにより、より効率的に作業を
行うことができるようになる。

【００５３】以上説明したように本発明によれば、コン
タクトフォトリソグラフィを２回行い、１回目のコンタ
クトフォトリソグラフィでコンタクトを開口した後、抵
抗値を測定して製造バラツキに起因した抵抗値のズレを
確認し、出来上がり後の抵抗値が設計値に近くなるよう
に２回目のコンタクト位置を決定するため、製造バラツ
キに起因したポリシリ抵抗の抵抗値バラツキを低減する
ことができ、半導体集積回路の歩留を改善できる。ま
た、回路設計上で考慮すべきポリシリコン抵抗の抵抗値
バラツキも低減して回路設計上の制約を緩和することが
できるため、より高性能の回路設計を行うことができ
る。

【図面の簡単な説明】

【図１】本発明の実施形態１を工程順に示す断面図であ
る。

【図２】本発明の実施形態におけるポリシリコン抵抗を
示す平面図である。

【図３】本発明の実施形態２を工程順に示す断面図であ
る。

【図４】本発明の実施形態におけるシート抵抗測定パタ
ーンを示す平面図である。

【図５】本発明の実施形態におけるポリシリ抵抗の寸法
変動測定パターンを示す平面図である。

【図６】従来例のポリシリコン抵抗を示す平面図であ
る。

【図７】従来例を工程順に示す断面図である。

【符号の説明】

１ 層間絶縁膜 ２ ポリシリコン ３ 層間絶縁膜 ４ 第１のコンタクト ５ 第２のコンタクト ６ 金属配線

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01C 17/00 - 17/30 H01L 21/30 - 21/308

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】抵抗体を形成する２つのコンタクト間隔を
   全て同じ寸法で設計し、前記抵抗体の方向を特定の方向
   に統一して配置する半導体装置の製造方法において、 コンタクトリソグラフィを２回行い、前記抵抗体の１回
   目のコンタクトリソグラフィで前記抵抗体の第１のコン
   タクトを開口するとともに測定パターンのコンタクトを
   開口し、前記測定パターンの抵抗値の測定結果に基づい
   て、前記抵抗体の抵抗値が設計値となるように、前記抵
   抗体の２回目のコンタクト開口位置をマスクパターンの
   修正を行うことなく、前記特定方向にシフトすることに
   より決定することを特徴とする半導体装置の製造方法。
2. 【請求項２】コンタクトリソグラフィを２回行い、抵抗
   体の１回目のコンタクトリソグラフィで前記抵抗体の第
   １のコンタクトを開口するとともに測定パターンのコン
   タクトを開口し、前記測定パターンの抵抗値の測定結果
   に基づいて、前記抵抗体の抵抗値が設計値となるよう
   に、前記抵抗体の２回目のコンタクト開口を電子ビーム
   直接描画法で行うことを特徴とする半導体装置の製造方
   法。
3. 【請求項３】前記測定パターンが、抵抗測定パターンと
   シート抵抗測定パターンであることを特徴とする請求項
   １又は２記載の半導体装置の製造方法。