JP5827065B2 - 半導体装置及び分圧回路 - Google Patents
半導体装置及び分圧回路 Download PDFInfo
- Publication number
- JP5827065B2 JP5827065B2 JP2011173233A JP2011173233A JP5827065B2 JP 5827065 B2 JP5827065 B2 JP 5827065B2 JP 2011173233 A JP2011173233 A JP 2011173233A JP 2011173233 A JP2011173233 A JP 2011173233A JP 5827065 B2 JP5827065 B2 JP 5827065B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- resistor
- node
- voltage dividing
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 50
- 238000009792 diffusion process Methods 0.000 claims description 78
- 239000000758 substrate Substances 0.000 claims description 43
- 230000003071 parasitic effect Effects 0.000 claims description 17
- 239000010409 thin film Substances 0.000 claims description 15
- 239000010408 film Substances 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 description 29
- 238000010586 diagram Methods 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000370 acceptor Substances 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
Description
以下、第一実施形態を図1〜図6に従って説明する。
図1に示すように、半導体装置10には分圧回路11が形成されている。分圧回路11は、入力電圧Vinを供給する配線21と、入力電圧Viよりも低い所定の基準電圧Vs(例えば接地電位(0V))を供給する配線22との間に接続され、入力電圧Vinと基準電圧Vsとの間の出力電圧Voutを生成する。
図2に示すように、P型の半導体基板10aにはN型のウェル領域31,32が形成されている。第1のウェル領域31にはP型の拡散領域33が形成されている。同様に、第2のウェル領域32にはP型の拡散領域34が形成されている。第1の抵抗R1は、N型のウェル領域31と、このウェル領域31に形成されたP型の拡散領域33を含む。同様に、第2の抵抗R2は、N型のウェル領域32と、このウェル領域32に形成されたP型の拡散領域34を含む。ウェル領域31は第1の基板領域の一例であり、ウェル領域32は第2の基板領域の一例である。拡散領域33は第1の抵抗体の一例であり、拡散領域34は第2の抵抗体の一例である。
図6に示すように、P型の半導体基板60には2つのN型ウェル領域61,62(基板領域)が形成されている。基板60上には、絶縁膜63が形成されている。絶縁膜63は例えば酸化シリコン膜である。絶縁膜63上には、第1のウェル領域61に対応する半導体薄膜64と、第2のウェル領域62に対応する半導体薄膜65が形成されている。これらの半導体薄膜64,65は、例えば、多結晶シリコン(ポリシリコン)膜、不純物を添加したポリシリコン膜、である。半導体薄膜64,65は抵抗体の一例である。
(1)分圧回路11は、直列接続された2つの抵抗R1,R2を有している。第1の抵抗R1は、入力電圧Vinを供給する配線21と出力ノードN1との間に接続されている。第2の抵抗R2は、基準電圧Vsを供給する配線22と出力ノードN1との間に接続されている。第1の抵抗R1は、P型の半導体基板10aに形成されたN型のウェル領域(基板領域)31と、このウェル領域31に形成されたP型の拡散領域33を含む。第2の抵抗R2は、P型の半導体基板10aに形成されたN型のウェル領域32と、このウェル領域32に形成されたP型の拡散領域34を含む。第1のウェル領域31には、入力電圧Vinが供給される。第2のウェル領域32は、第1の拡散領域33に設定された分圧ノードNdと接続されている。拡散
第1の抵抗R1は、入力電圧Vinと、出力電圧Voutと、ウェル領域31に供給される入力電圧Vinに応じた変化率にて抵抗値が変化する。第2の抵抗R2は、出力電圧Voutと、基準電圧Vsと、分圧ノードNdにおける中間電圧Vcに応じた変化率にて抵抗値が変化する。中間電圧Vcの値に応じて、第1の抵抗R1における抵抗値の変化率と、第2の抵抗R2における抵抗値の変化率との差が変化する。従って、中間電圧Vcを適宜設定することにより、第1の抵抗R1の抵抗変化率と第2の抵抗R2の抵抗変化率との差を少なくすることができる。
以下、第二実施形態を図7〜図9に従って説明する。
なお、上記の実施形態と同様の部材については同じ符号を付して、その説明の全て又は一部を省略する。
(1)第1の抵抗R11は、直列接続された複数の単位抵抗Ra〜Rdを含む。各単位抵抗Ra〜Rdのウェル領域Ra2〜Rd2には入力電圧Vinが供給される。従って、単位抵抗Ra〜Rdの拡散領域Ra1〜Rd1を1つのウェル領域81に形成することができる。この結果、各単位抵抗91〜94のウェル領域を互いに分離して形成する場合と比べ、占有面積が小さくなる。この結果、半導体装置70の面積の増加を抑制することができる。
以下、第三実施形態を図10〜図13に従って説明する。
なお、上記の各実施形態と同様の部材については同じ符号を付して、その説明の全て又は一部を省略する。
(1)第2の抵抗R2のウェル領域32には容量C1の一端が接続され、容量C1の他端には入力電圧Vinが供給される。第2の抵抗R2のウェル領域32と、半導体基板100aとの間に寄生容量C0が形成される。そして、容量C1の値は、寄生容量C0の値と等しく設定される。従って、容量C1と寄生容量C0との間のノードは、入力電圧Vinと基準電圧Vsの中間電圧となる。この結果、第2の抵抗R2のウェル領域32に供給する中間電圧Vcを、入力電圧Vinに追従させることができる。
以下、第四実施形態を図14,図15に従って説明する。
なお、上記の各実施形態と同様の部材については同じ符号を付して、その説明の全て又は一部を省略する。
(1)第1の抵抗R11aに複数の分圧ノードNd1〜Nd3を設定し、スイッチ121〜123により、複数の分圧ノードNd1〜Nd3のうちの何れか1つを選択して第2の抵抗R12のウェル領域32に接続する。これにより、第2の抵抗R2のウェル領域83に対して最適な中間電圧Vcを供給することができる。
以下、第五実施形態を図16に従って説明する。
なお、上記の各実施形態と同様の部材については同じ符号を付して、その説明の全て又は一部を省略する。
(1)N型の拡散領域を含む抵抗R21,R22においても、抵抗R22のウェル領域に、中間電圧Vcを供給することにより、抵抗R21,R22の抵抗変化率の差を抑制することができる。
・第五実施形態と同様に、第二〜第四実施形態の抵抗体をN型の拡散領域としてもよい。また、上記各実施形態において、抵抗体を図6に示すポリシリコン膜としてもよい。
・第三,第四実施形態に示す容量C1を、他の実施形態に適用してもよい。
図17に示すように、このDC−DCコンバータ140は、分圧回路141を含む。この分圧回路141は、例えば、図10に示す分圧回路101である。
この電子機器150は、複数の周辺装置(「周辺LSI」と表記)151,152,153と、電源装置154と、DC−DCコンバータ140を含む。電源装置154は、電子機器150の駆動電源(例えば、二次電池)から供給される電圧に基づいて、各周辺装置151〜153に、動作電圧を供給する。また、電源装置154は、動作電圧VDDをDC−DCコンバータ140に供給する。DC−DCコンバータ140は、動作電圧VDDを昇圧した出力電圧Voutを周辺装置153に供給する。
N1 出力ノード
Nd 分圧ノード
21 配線(第1ノード)
22 配線(第2ノード)
31,32 ウェル領域(基板領域)
33,34 拡散領域(抵抗体)
VDD 入力電圧(第1電位)
Vs 基準電圧(第2電位)
61,62 ウェル領域(基板領域)
64,65 半導体薄膜(抵抗体)
Claims (10)
- 第1の基板領域に形成され、第1ノードと出力ノードとの間に接続された第1の抵抗と、
第2の基板領域に形成され、前記出力ノードと第2ノードとの間に接続された第2の抵抗とを有し、
前記第1の基板領域は、前記第1ノードを介して第1の電圧を受け取り、
前記第2の抵抗は、前記第2のノードを介して第2の電圧を受け取り、
前記第2の基板領域は、配線を介して前記第1の抵抗に接続され、
複数の分圧電圧を生成するため、前記第1の抵抗における複数の分圧ノードと、
前記複数の分圧ノードのうちの1つと前記第2基板領域とを接続するように構成されるセレクタと、
を含むことを特徴とする半導体装置。 - 前記複数の分圧ノードは、前記第1ノードと前記出力ノードの間の第1抵抗値と、前記第2ノードと前記出力ノードの間の第2抵抗値が互いに等しくなるように設定される、ことを特徴とする請求項1に記載の半導体装置。
- 前記第1の抵抗は、直列接続された複数の抵抗体を含み、
前記複数の分圧ノードは、前記複数の抵抗体の間に設けられる、
ことを特徴とする請求項1又は2に記載の半導体装置。 - 前記第1のノードと前記第2の基板領域の間に接続された容量を含むことを特徴とする請求項1〜3のうちの何れか一に記載の半導体装置。
- 前記容量の第1容量値は、前記第2の基板領域における寄生容量の第2容量値と等しく設定されることを特徴とする請求項4に記載の半導体装置。
- 前記第1及び第2の抵抗は、前記第1及び第2の基板領域それぞれに形成された拡散領域であることを特徴とする請求項1〜5のうちの何れか一に記載の半導体装置。
- 前記第1及び第2の抵抗は、前記第1及び第2の基板領域それぞれに絶縁膜を介して形成された半導体薄膜であることを特徴とする請求項1〜5のうちの何れか一に記載の半導体装置。
- 第1の基板領域に形成され、第1のノードと出力ノードとの間に接続された第1の抵抗と、
第2の基板領域に形成され、第2のノードと前記出力ノードとの間に接続された第2の抵抗と、
を含み、
前記第1の基板領域は、前記第1ノードを介して第1の電圧を受け取り、
前記第2の抵抗は、前記第2のノードを介して第2の電圧を受け取り、
前記第2の基板領域は、配線を介して前記第1の抵抗に接続され、
複数の分圧電圧を生成するため、前記第1の抵抗内の複数の分圧ノードと、
前記複数の分圧ノードのうちの1つと前記第2基板領域とを接続するように構成されるセレクタと、
前記第1ノードに接続された第1端子と、前記第1の抵抗及び前記第2の基板領域に接続された第2端子と、
を含むことを特徴とする分圧回路。 - 前記第1及び第2の抵抗は、N型のウェル領域と、P型の拡散領域とをそれぞれ含む、請求項1に記載の半導体装置。
- 前記出力ノードは、第1ノード及び第2ノードを有する他の配線を含み、及び前記配線は、第3ノードと第4ノードとを含み、
前記第1ノードは、前記第1の抵抗に接続され、
前記第2ノードは、前記第2の抵抗に接続され、
前記第3ノードは、前記第1の抵抗に接続され、及び
前記第4ノードは、前記第2の基板に接続される、請求項1に記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011173233A JP5827065B2 (ja) | 2011-08-08 | 2011-08-08 | 半導体装置及び分圧回路 |
US13/564,357 US8928397B2 (en) | 2011-08-08 | 2012-08-01 | Semiconductor device and voltage divider |
CN201210274218.7A CN102931185B (zh) | 2011-08-08 | 2012-08-03 | 半导体器件及分压器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011173233A JP5827065B2 (ja) | 2011-08-08 | 2011-08-08 | 半導体装置及び分圧回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013038234A JP2013038234A (ja) | 2013-02-21 |
JP5827065B2 true JP5827065B2 (ja) | 2015-12-02 |
Family
ID=47645952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011173233A Active JP5827065B2 (ja) | 2011-08-08 | 2011-08-08 | 半導体装置及び分圧回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8928397B2 (ja) |
JP (1) | JP5827065B2 (ja) |
CN (1) | CN102931185B (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5828877B2 (ja) * | 2013-12-09 | 2015-12-09 | ウィンボンド エレクトロニクス コーポレーション | 半導体装置 |
US9379698B2 (en) * | 2014-02-04 | 2016-06-28 | Triquint Semiconductor, Inc. | Field effect transistor switching circuit |
CN104867920B (zh) * | 2014-02-26 | 2018-07-20 | 华邦电子股份有限公司 | 半导体装置、分压电路、电压调节器及快闪存储器 |
US9317053B2 (en) | 2014-04-28 | 2016-04-19 | Winbond Electronics Corp. | Voltage regulator for a flash memory |
US9304524B2 (en) * | 2014-08-24 | 2016-04-05 | Freescale Semiconductor, Inc. | Voltage regulation system for integrated circuit |
US9436191B2 (en) * | 2014-09-16 | 2016-09-06 | Freescale Semiconductor, Inc. | Voltage regulation system for integrated circuit |
JP5940691B1 (ja) | 2015-02-04 | 2016-06-29 | ウィンボンド エレクトロニクス コーポレーション | 電圧生成回路、半導体装置およびフラッシュメモリ |
KR20160110736A (ko) * | 2015-03-11 | 2016-09-22 | 한국표준과학연구원 | 사이클 형 전압 분배기 및 그 동작 방법 |
JP6597269B2 (ja) * | 2015-12-15 | 2019-10-30 | 富士電機株式会社 | 半導体装置 |
KR101716434B1 (ko) | 2016-08-10 | 2017-03-14 | 윈본드 일렉트로닉스 코포레이션 | 반도체 장치 |
US10416242B2 (en) * | 2017-09-08 | 2019-09-17 | Invensense, Inc. | High voltage circuitry with drift mitigation |
CN114400216A (zh) * | 2018-04-25 | 2022-04-26 | 华为技术有限公司 | 一种多晶硅电阻 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3145455B2 (ja) * | 1991-12-17 | 2001-03-12 | ローム株式会社 | 半導体集積回路装置 |
JPH06162825A (ja) | 1992-11-13 | 1994-06-10 | Asahi Chem Ind Co Ltd | 誘電体膜とそのデバイス |
JPH08125460A (ja) | 1994-10-19 | 1996-05-17 | Fujitsu Ltd | 反転増幅回路 |
JP3526701B2 (ja) * | 1995-08-24 | 2004-05-17 | セイコーインスツルメンツ株式会社 | 半導体装置 |
US5796296A (en) * | 1996-10-07 | 1998-08-18 | Texas Instruments Incorporated | Combined resistance-capacitance ladder voltage divider circuit |
JPH11103016A (ja) | 1997-09-26 | 1999-04-13 | Mitsumi Electric Co Ltd | 半導体装置の抵抗回路 |
JPH11103015A (ja) * | 1997-09-26 | 1999-04-13 | Sanyo Electric Co Ltd | 半導体装置 |
JP3505075B2 (ja) * | 1998-01-27 | 2004-03-08 | シャープ株式会社 | 電圧分割抵抗器及び電圧分割回路 |
JP2001168651A (ja) | 1999-12-14 | 2001-06-22 | Mitsumi Electric Co Ltd | 半導体装置 |
US7902907B2 (en) * | 2007-12-12 | 2011-03-08 | Micron Technology, Inc. | Compensation capacitor network for divided diffused resistors for a voltage divider |
JP2010109233A (ja) | 2008-10-31 | 2010-05-13 | Renesas Technology Corp | 半導体装置 |
-
2011
- 2011-08-08 JP JP2011173233A patent/JP5827065B2/ja active Active
-
2012
- 2012-08-01 US US13/564,357 patent/US8928397B2/en active Active
- 2012-08-03 CN CN201210274218.7A patent/CN102931185B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN102931185A (zh) | 2013-02-13 |
US20130038385A1 (en) | 2013-02-14 |
US8928397B2 (en) | 2015-01-06 |
JP2013038234A (ja) | 2013-02-21 |
CN102931185B (zh) | 2015-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5827065B2 (ja) | 半導体装置及び分圧回路 | |
JP5562172B2 (ja) | 定電流回路及びそれを用いた固体撮像装置 | |
US7511561B2 (en) | Boosting circuit | |
JP2011250554A (ja) | 電源回路、集積回路装置、固体撮像装置および電子機器 | |
US9673698B2 (en) | Voltage regulator with multiple output ranges | |
US8502604B2 (en) | Layout method for differential amplifier and layout using the same | |
JP2013198125A (ja) | 半導体装置 | |
JP6263833B2 (ja) | 電子回路および半導体装置 | |
JP5219876B2 (ja) | バイアス電流発生回路 | |
CN108987387B (zh) | 静电放电保护装置 | |
CN111090296B (zh) | 基准电压电路及电源接通复位电路 | |
JP2005072353A (ja) | トランジスタ回路および昇圧回路 | |
JP2010074587A (ja) | 電圧比較器 | |
US20060202745A1 (en) | Reference voltage generating circuit and reference current generating circuit | |
US9317053B2 (en) | Voltage regulator for a flash memory | |
JP6421624B2 (ja) | 降圧電源回路および集積回路 | |
US20060145671A1 (en) | Circuit for preventing latch-up in DC-DC converter | |
JP2009171414A (ja) | 駆動回路 | |
US20150200653A1 (en) | Power-on reset circuit | |
JP2010233102A (ja) | バイアス回路、マイク回路 | |
JP5828877B2 (ja) | 半導体装置 | |
JP2012059081A (ja) | 基準電圧発生回路 | |
JP4873577B2 (ja) | 固体撮像モジュール | |
JP5145191B2 (ja) | チャージポンプ回路 | |
TW202143642A (zh) | 高阻抗電子電路以及在負載點和參考點之間產生高阻抗負載的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130822 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150525 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150528 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150819 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150911 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20151008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151015 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5827065 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |