JPH11103015A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11103015A JPH11103015A JP26216797A JP26216797A JPH11103015A JP H11103015 A JPH11103015 A JP H11103015A JP 26216797 A JP26216797 A JP 26216797A JP 26216797 A JP26216797 A JP 26216797A JP H11103015 A JPH11103015 A JP H11103015A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- type impurity
- impurity diffusion
- concentration
- conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 抵抗分割回路を有する半導体装置の改善に関
する。 【解決手段】 P型の半導体基板11の表面に形成され
た第1,第2のnウエル12,17と、第1のnウエル
12の表層に形成された第1のP型不純物拡散層13
と、第2のnウエル17の表層に形成された第2のP型
不純物拡散層18と、第1のP型不純物拡散層13の表
層に形成された第1,第2のP+ 型不純物拡散層14,
15と、第2のP型不純物拡散層18の表層に形成され
た第3,第4のP+ 型不純物拡散層19,20と、第
2,第3のP+ 型不純物拡散層15,19とを接続する
配線22とを有するものである。
する。 【解決手段】 P型の半導体基板11の表面に形成され
た第1,第2のnウエル12,17と、第1のnウエル
12の表層に形成された第1のP型不純物拡散層13
と、第2のnウエル17の表層に形成された第2のP型
不純物拡散層18と、第1のP型不純物拡散層13の表
層に形成された第1,第2のP+ 型不純物拡散層14,
15と、第2のP型不純物拡散層18の表層に形成され
た第3,第4のP+ 型不純物拡散層19,20と、第
2,第3のP+ 型不純物拡散層15,19とを接続する
配線22とを有するものである。
Description
【発明の属する技術分野】本発明は半導体装置に関し、
さらに詳しくいえば、抵抗分割で一定の電圧を生成する
回路を有する半導体装置の改善に関する。
さらに詳しくいえば、抵抗分割で一定の電圧を生成する
回路を有する半導体装置の改善に関する。
【従来の技術】テレビ用マイコン等において、キャプシ
ョン信号のデータスライサ回路という回路がある。この
回路においては、通常基準電圧として電源電圧VDDの1
/2の電圧である1/2VDDが用いられる。このよう
に、電源電圧VDDの1/2の電圧である1/2VDDを生
成する用途は他にもあるが、このような電圧1/2VDD
を生成するには、通常図5に示すような、抵抗R1,R
2を有する抵抗分割回路で行っている。このような回路
を半導体装置で構成する場合の一例を図4に示す。この
装置は、図4に示すように、P型の半導体基板1上にn
型の不純物が拡散されることでnウエル2が形成され、
そのnウエル2の表層にP型不純物拡散層3が設けられ
ている。また、nウエル2の表層には電源電圧VDDに接
続されたN型不純物拡散層7が設けられている。P型不
純物拡散層3の表層には、高濃度のP+ 型不純物拡散層
4,5,6が等間隔に形成されており、これらはそれぞ
れVDD,1/2VDD,VSSの電極となっている。このよ
うなP+ 型不純物拡散層4,6間にPN接合の逆方向電
圧を印加する。P型不純物拡散層3は抵抗として機能す
るが、高濃度のP+ 型不純物拡散層4,5,6は等間隔
になっているので、高濃度のP+ 型不純物拡散層4,5
の間の抵抗値(図5のR1)と、高濃度のP+ 型不純物
拡散層5,6の間の抵抗値(図5のR2)は等しくなる
ので、高濃度のP+ 型不純物拡散層5からは1/2VDD
が取り出されることになる。
ョン信号のデータスライサ回路という回路がある。この
回路においては、通常基準電圧として電源電圧VDDの1
/2の電圧である1/2VDDが用いられる。このよう
に、電源電圧VDDの1/2の電圧である1/2VDDを生
成する用途は他にもあるが、このような電圧1/2VDD
を生成するには、通常図5に示すような、抵抗R1,R
2を有する抵抗分割回路で行っている。このような回路
を半導体装置で構成する場合の一例を図4に示す。この
装置は、図4に示すように、P型の半導体基板1上にn
型の不純物が拡散されることでnウエル2が形成され、
そのnウエル2の表層にP型不純物拡散層3が設けられ
ている。また、nウエル2の表層には電源電圧VDDに接
続されたN型不純物拡散層7が設けられている。P型不
純物拡散層3の表層には、高濃度のP+ 型不純物拡散層
4,5,6が等間隔に形成されており、これらはそれぞ
れVDD,1/2VDD,VSSの電極となっている。このよ
うなP+ 型不純物拡散層4,6間にPN接合の逆方向電
圧を印加する。P型不純物拡散層3は抵抗として機能す
るが、高濃度のP+ 型不純物拡散層4,5,6は等間隔
になっているので、高濃度のP+ 型不純物拡散層4,5
の間の抵抗値(図5のR1)と、高濃度のP+ 型不純物
拡散層5,6の間の抵抗値(図5のR2)は等しくなる
ので、高濃度のP+ 型不純物拡散層5からは1/2VDD
が取り出されることになる。
【発明が解決しようとする課題】しかしながら、従来の
装置においては、以下に示すような問題が生じる。上記
の装置では、高濃度のP+ 型不純物拡散層4,5,6は
等間隔になっているので、P+ 型不純物拡散層4,5の
間の抵抗値R1と、P+ 型不純物拡散層5,6の間の抵
抗値R2は等しくなるはずであるが、実際には、図6に
示すように、P+ 型不純物拡散層4,6間にPN接合の
逆方向電圧を印加すると、図6に示すような空乏層9が
広がる。その一部は、抵抗として用いるP型不純物拡散
層3の内部深くまで広がるので、P型不純物拡散層3の
うち実際に抵抗として用いることができる部分は図の斜
線に示す部分10になってしまい、均一に分布せず、非
対称になってしまう。従って、P+ 型不純物拡散層4,
5の間の抵抗値R1と、P+ 型不純物拡散層5,6の間
の抵抗値R2が等しくなくなってしまうので、正確に1
/2VDDを生成することができなくなってしまうという
問題が生じていた。
装置においては、以下に示すような問題が生じる。上記
の装置では、高濃度のP+ 型不純物拡散層4,5,6は
等間隔になっているので、P+ 型不純物拡散層4,5の
間の抵抗値R1と、P+ 型不純物拡散層5,6の間の抵
抗値R2は等しくなるはずであるが、実際には、図6に
示すように、P+ 型不純物拡散層4,6間にPN接合の
逆方向電圧を印加すると、図6に示すような空乏層9が
広がる。その一部は、抵抗として用いるP型不純物拡散
層3の内部深くまで広がるので、P型不純物拡散層3の
うち実際に抵抗として用いることができる部分は図の斜
線に示す部分10になってしまい、均一に分布せず、非
対称になってしまう。従って、P+ 型不純物拡散層4,
5の間の抵抗値R1と、P+ 型不純物拡散層5,6の間
の抵抗値R2が等しくなくなってしまうので、正確に1
/2VDDを生成することができなくなってしまうという
問題が生じていた。
【課題を解決するための手段】本発明は上記従来の欠点
に鑑み成されたもので、請求項1に記載した本発明は、
P型の半導体基板11の表面に形成された第1のnウエ
ル12と、該第1のnウエル12と離間して該基板11
の表面に形成された第2のnウエル17と、前記第1の
nウエル12の表層にP型不純物が拡散されることで形
成された第1のP型不純物拡散層13と、前記第2のn
ウエル17の表層にP型不純物が拡散されることで形成
された第2のP型不純物拡散層18と、前記第1のP型
不純物拡散層13の表層に当該第1のP型不純物拡散層
13の不純物濃度よりも高濃度な不純物が拡散されるこ
とで形成され、第1の電圧(VDD)を印加するための電
極となる第1のP+ 型不純物拡散層14と、前記第1の
P+ 型不純物拡散層13の表層に前記第1のP+ 型不純
物拡散層14と離間して当該第1のP+ 型不純物拡散層
13の不純物濃度よりも高濃度な不純物が拡散されるこ
とで形成された第2のP+ 型不純物拡散層15と、前記
第2のP型不純物拡散層18の表層に当該第2のP型不
純物拡散層18の不純物濃度よりも高濃度な不純物が拡
散されることで形成された第3のP+ 型不純物拡散層1
9と、前記第2のP型不純物拡散層18の表層に前記第
3のP+ 型不純物拡散層19と離間して前記第2のP型
不純物拡散層18の不純物濃度よりも高濃度な不純物が
拡散されることで形成され、前記第1の電圧(VDD)よ
りも低い電圧である第2の電圧(VSS)を印加するため
の電極となる第4のP+ 型不純物拡散層20と、前記第
2のP+ 型不純物拡散層15と前記第3のP+ 型不純物
拡散層19とを接続し、前記第1の電圧(VDD)と前記
第2の電圧(VSS)との電位差の1/2の電圧である第
3の電圧(1/2VDD)を取り出す電極となる配線22
とを有することを特徴とするものである。また、請求項
2に記載した本発明は、前記第1のP型不純物拡散層1
3の不純物濃度と前記第2のP型不純物拡散層18の不
純物濃度とが等しく、かつ前記第1のP+ 型不純物拡散
層14と第2のP+ 型不純物拡散層15の離間距離と、
前記第3のP+ 型不純物拡散層19と第4のP+ 型不純
物拡散層20の離間距離とが等しいことを特徴とするも
のである。
に鑑み成されたもので、請求項1に記載した本発明は、
P型の半導体基板11の表面に形成された第1のnウエ
ル12と、該第1のnウエル12と離間して該基板11
の表面に形成された第2のnウエル17と、前記第1の
nウエル12の表層にP型不純物が拡散されることで形
成された第1のP型不純物拡散層13と、前記第2のn
ウエル17の表層にP型不純物が拡散されることで形成
された第2のP型不純物拡散層18と、前記第1のP型
不純物拡散層13の表層に当該第1のP型不純物拡散層
13の不純物濃度よりも高濃度な不純物が拡散されるこ
とで形成され、第1の電圧(VDD)を印加するための電
極となる第1のP+ 型不純物拡散層14と、前記第1の
P+ 型不純物拡散層13の表層に前記第1のP+ 型不純
物拡散層14と離間して当該第1のP+ 型不純物拡散層
13の不純物濃度よりも高濃度な不純物が拡散されるこ
とで形成された第2のP+ 型不純物拡散層15と、前記
第2のP型不純物拡散層18の表層に当該第2のP型不
純物拡散層18の不純物濃度よりも高濃度な不純物が拡
散されることで形成された第3のP+ 型不純物拡散層1
9と、前記第2のP型不純物拡散層18の表層に前記第
3のP+ 型不純物拡散層19と離間して前記第2のP型
不純物拡散層18の不純物濃度よりも高濃度な不純物が
拡散されることで形成され、前記第1の電圧(VDD)よ
りも低い電圧である第2の電圧(VSS)を印加するため
の電極となる第4のP+ 型不純物拡散層20と、前記第
2のP+ 型不純物拡散層15と前記第3のP+ 型不純物
拡散層19とを接続し、前記第1の電圧(VDD)と前記
第2の電圧(VSS)との電位差の1/2の電圧である第
3の電圧(1/2VDD)を取り出す電極となる配線22
とを有することを特徴とするものである。また、請求項
2に記載した本発明は、前記第1のP型不純物拡散層1
3の不純物濃度と前記第2のP型不純物拡散層18の不
純物濃度とが等しく、かつ前記第1のP+ 型不純物拡散
層14と第2のP+ 型不純物拡散層15の離間距離と、
前記第3のP+ 型不純物拡散層19と第4のP+ 型不純
物拡散層20の離間距離とが等しいことを特徴とするも
のである。
【発明の実施の形態】以下で、本発明の一実施形態に係
る半導体装置について図面を参照しながら説明する。図
1は、本発明の実施形態に係る半導体装置の構造を説明
する断面図である。本実施形態に係る半導体装置は、電
源電圧VDDの1/2の電圧である1/2VDDを生成する
回路であって、テレビ用マイコン等において、キャプシ
ョン信号のデータスライサ回路の基準電圧を生成するた
めの回路を搭載している。この半導体装置は、図1に示
すように、P型の半導体基板11と、その上に形成され
た第1のnウエル12と、第2のnウエル17とが形成
されている。なお、第1のnウエル12は第1の逆導電
型不純物拡散層の一例であって、第2のnウエル17
は、第2の逆導電型不純物拡散層の一例である。第1の
nウエル12の表層には、P型不純物が拡散されること
で形成される第1のP型不純物拡散層13が設けられて
いる。また、第1のP型不純物拡散層13の表層には、
VDDの電極となる第1のP+型不純物拡散層14と、1
/2VDDの電極となる第2のP+ 型不純物拡散層15と
が一定間隔をおいて形成されている。これら第1,第2
のP+ 型不純物拡散層14,15は、それぞれ第1,第
2の高濃度拡散層の一例である。同様にして、第2のn
ウエル17の表層には、P型不純物が拡散されることで
形成される第2のP型不純物拡散層18が設けられてい
る。この第2のP型不純物拡散層18の不純物濃度と、
第1のP型不純物拡散層13の不純物濃度は同じように
している。また、第2のP型不純物拡散層18の表層に
は、1/2VDDの電極となる第3のP+ 型不純物拡散層
19と、VSSの電極となる第4のP+ 型不純物拡散層2
0とが一定間隔をおいて形成されている。なお、これら
の第3,第4のP+ 型不純物拡散層19,20は、それ
ぞれ第3,第4の高濃度拡散層の一例である。さらに、
第3,第4のP+ 型不純物拡散層19,20の離間距離
と、第1,第2のP+ 型不純物拡散層14,15の離間
距離とは同じになるようにしている。また、ともに1/
2VDDの取出し電極となる第2のP+ 型不純物拡散層1
5と第3のP+ 型不純物拡散層19とは、図1に示すよ
うに配線22などで接続されている。更に、第1のnウ
エル12及び第2のnウエル17の表層にはそれぞれ電
源電圧VDD及び1/2VDDに接続された第1のN型不純
物拡散層16及び第2のN型不純物拡散層21が設けら
れている。この装置の等価回路を図2に示す。このよう
に、この装置は、同じ抵抗値を有する2つの抵抗R1
1,R12を用いて電源電圧VDDを抵抗分割することに
より、電源電圧VDDの1/2の電圧を生成する回路を構
成している。この回路図で、抵抗R11は、第1,第2
のP+ 型不純物拡散層14,15の間の抵抗であって、
抵抗R12は、第3,第4のP+ 型不純物拡散層19,
20の間の抵抗である。上記の装置を用いて電源電圧V
DDの1/2の電圧である1/2VDDを生成するには、上
記装置のVDDの電極となる第1のP+ 型不純物拡散層1
4と、VSSの電極となる第4のP+ 型不純物拡散層20
との間にPN接合の逆方向電圧を印加する。すると第1
のP型不純物拡散層13と、第2のP型不純物拡散層1
8は抵抗として機能するので、等価回路は図2に示すよ
うな回路になる。このとき、本実施形態では従来と異な
り、nウエルを分割して、その各々に抵抗となる第1の
P型不純物拡散層13と、第2のP型不純物拡散層18
をそれぞれ設けており、第2のP+ 型不純物拡散層15
と第3のP+ 型不純物拡散層19とを配線で接続し、1
/2VDDの取出し電極としている。このため、従来と異
なり、電圧印加によって空乏層が広がっても、第1のP
型不純物拡散層13,第2のP型不純物拡散層18の不
純物濃度は同じであって、かつ第1のP+ 型不純物拡散
層14,第2のP+ 型不純物拡散層15との間の距離
と、第3のP+ 型不純物拡散層19,第4のP+ 型不純
物拡散層20との間の距離とは同じになっているので、
PN接合に加わる逆方向電圧によって空乏層が広がって
も、図3に示すように、第1のP型不純物拡散層13に
広がる空乏層23と、第2のP型不純物拡散層17に広
がる空乏層24とは、同じように広がる。これにより、
第1のP型不純物拡散層13において抵抗として用いる
ことができる領域25と、第2のP型不純物拡散層17
において抵抗として用いることができる領域26とも同
じように広がる。従って、空乏層23,24の広がりに
よって各々の抵抗値が多少上下しても、その上下する値
は第1のP型不純物拡散層13,第2のP型不純物拡散
層18とで同じになるので、両者の抵抗値R11,R1
2はほぼ同一になり、抵抗値の比R11:R12はほと
んど変わらず、ほぼ1:1になる。よって、空乏層の広
がりによって抵抗値の比が変動していた従来の装置に比
して、正確に1/2VDDを得ることが可能になる。な
お、本実施形態では、キャプション信号のデータスライ
サ回路の基準電圧を生成するための回路について説明し
ているが、本発明はこれに限らず、電源電圧の1/2電
圧である1/2VDDを生成する用途であれば、同様の効
果を奏する。また、本実施形態の回路を直列に複数個接
続し、例えば4個接続することで電源電圧VDDを4等分
するような回路を構成してもよい。
る半導体装置について図面を参照しながら説明する。図
1は、本発明の実施形態に係る半導体装置の構造を説明
する断面図である。本実施形態に係る半導体装置は、電
源電圧VDDの1/2の電圧である1/2VDDを生成する
回路であって、テレビ用マイコン等において、キャプシ
ョン信号のデータスライサ回路の基準電圧を生成するた
めの回路を搭載している。この半導体装置は、図1に示
すように、P型の半導体基板11と、その上に形成され
た第1のnウエル12と、第2のnウエル17とが形成
されている。なお、第1のnウエル12は第1の逆導電
型不純物拡散層の一例であって、第2のnウエル17
は、第2の逆導電型不純物拡散層の一例である。第1の
nウエル12の表層には、P型不純物が拡散されること
で形成される第1のP型不純物拡散層13が設けられて
いる。また、第1のP型不純物拡散層13の表層には、
VDDの電極となる第1のP+型不純物拡散層14と、1
/2VDDの電極となる第2のP+ 型不純物拡散層15と
が一定間隔をおいて形成されている。これら第1,第2
のP+ 型不純物拡散層14,15は、それぞれ第1,第
2の高濃度拡散層の一例である。同様にして、第2のn
ウエル17の表層には、P型不純物が拡散されることで
形成される第2のP型不純物拡散層18が設けられてい
る。この第2のP型不純物拡散層18の不純物濃度と、
第1のP型不純物拡散層13の不純物濃度は同じように
している。また、第2のP型不純物拡散層18の表層に
は、1/2VDDの電極となる第3のP+ 型不純物拡散層
19と、VSSの電極となる第4のP+ 型不純物拡散層2
0とが一定間隔をおいて形成されている。なお、これら
の第3,第4のP+ 型不純物拡散層19,20は、それ
ぞれ第3,第4の高濃度拡散層の一例である。さらに、
第3,第4のP+ 型不純物拡散層19,20の離間距離
と、第1,第2のP+ 型不純物拡散層14,15の離間
距離とは同じになるようにしている。また、ともに1/
2VDDの取出し電極となる第2のP+ 型不純物拡散層1
5と第3のP+ 型不純物拡散層19とは、図1に示すよ
うに配線22などで接続されている。更に、第1のnウ
エル12及び第2のnウエル17の表層にはそれぞれ電
源電圧VDD及び1/2VDDに接続された第1のN型不純
物拡散層16及び第2のN型不純物拡散層21が設けら
れている。この装置の等価回路を図2に示す。このよう
に、この装置は、同じ抵抗値を有する2つの抵抗R1
1,R12を用いて電源電圧VDDを抵抗分割することに
より、電源電圧VDDの1/2の電圧を生成する回路を構
成している。この回路図で、抵抗R11は、第1,第2
のP+ 型不純物拡散層14,15の間の抵抗であって、
抵抗R12は、第3,第4のP+ 型不純物拡散層19,
20の間の抵抗である。上記の装置を用いて電源電圧V
DDの1/2の電圧である1/2VDDを生成するには、上
記装置のVDDの電極となる第1のP+ 型不純物拡散層1
4と、VSSの電極となる第4のP+ 型不純物拡散層20
との間にPN接合の逆方向電圧を印加する。すると第1
のP型不純物拡散層13と、第2のP型不純物拡散層1
8は抵抗として機能するので、等価回路は図2に示すよ
うな回路になる。このとき、本実施形態では従来と異な
り、nウエルを分割して、その各々に抵抗となる第1の
P型不純物拡散層13と、第2のP型不純物拡散層18
をそれぞれ設けており、第2のP+ 型不純物拡散層15
と第3のP+ 型不純物拡散層19とを配線で接続し、1
/2VDDの取出し電極としている。このため、従来と異
なり、電圧印加によって空乏層が広がっても、第1のP
型不純物拡散層13,第2のP型不純物拡散層18の不
純物濃度は同じであって、かつ第1のP+ 型不純物拡散
層14,第2のP+ 型不純物拡散層15との間の距離
と、第3のP+ 型不純物拡散層19,第4のP+ 型不純
物拡散層20との間の距離とは同じになっているので、
PN接合に加わる逆方向電圧によって空乏層が広がって
も、図3に示すように、第1のP型不純物拡散層13に
広がる空乏層23と、第2のP型不純物拡散層17に広
がる空乏層24とは、同じように広がる。これにより、
第1のP型不純物拡散層13において抵抗として用いる
ことができる領域25と、第2のP型不純物拡散層17
において抵抗として用いることができる領域26とも同
じように広がる。従って、空乏層23,24の広がりに
よって各々の抵抗値が多少上下しても、その上下する値
は第1のP型不純物拡散層13,第2のP型不純物拡散
層18とで同じになるので、両者の抵抗値R11,R1
2はほぼ同一になり、抵抗値の比R11:R12はほと
んど変わらず、ほぼ1:1になる。よって、空乏層の広
がりによって抵抗値の比が変動していた従来の装置に比
して、正確に1/2VDDを得ることが可能になる。な
お、本実施形態では、キャプション信号のデータスライ
サ回路の基準電圧を生成するための回路について説明し
ているが、本発明はこれに限らず、電源電圧の1/2電
圧である1/2VDDを生成する用途であれば、同様の効
果を奏する。また、本実施形態の回路を直列に複数個接
続し、例えば4個接続することで電源電圧VDDを4等分
するような回路を構成してもよい。
【発明の効果】以上説明したように、本発明に係る半導
体装置によれば、抵抗を構成する第1の一導電型不純物
拡散層と、第2の一導電型不純物拡散層とを分離し、そ
の各々に第1,第2の高濃度拡散層と、第3,第4の高
濃度拡散層を形成し、これら第1,第2の高濃度拡散層
の離間距離と第3,第4の高濃度拡散層の離間距離を同
じにして、これらの間の一導電型不純物拡散層を抵抗と
して用いている。このため、電圧を印加することによっ
て空乏層がこれら第1,第2の一導電型不純物拡散層内
に広がって抵抗値が上下しても、この上下する値は第
1,第2の一導電型不純物拡散層において同じ値になる
ので、第1,第2の高濃度拡散層の間の抵抗と、第3,
第4の高濃度拡散層の間の抵抗との比は、同じになる。
従って、第1の高濃度拡散層に印加される第1の電圧
と、第4の高濃度拡散層に印加される第2の電圧との電
位差の1/2の電圧である第3の電圧を取り出す際に、
空乏層の広がりによって抵抗値の比が変動していた従来
よりも、精度の高い電圧を生成することが可能になる。
体装置によれば、抵抗を構成する第1の一導電型不純物
拡散層と、第2の一導電型不純物拡散層とを分離し、そ
の各々に第1,第2の高濃度拡散層と、第3,第4の高
濃度拡散層を形成し、これら第1,第2の高濃度拡散層
の離間距離と第3,第4の高濃度拡散層の離間距離を同
じにして、これらの間の一導電型不純物拡散層を抵抗と
して用いている。このため、電圧を印加することによっ
て空乏層がこれら第1,第2の一導電型不純物拡散層内
に広がって抵抗値が上下しても、この上下する値は第
1,第2の一導電型不純物拡散層において同じ値になる
ので、第1,第2の高濃度拡散層の間の抵抗と、第3,
第4の高濃度拡散層の間の抵抗との比は、同じになる。
従って、第1の高濃度拡散層に印加される第1の電圧
と、第4の高濃度拡散層に印加される第2の電圧との電
位差の1/2の電圧である第3の電圧を取り出す際に、
空乏層の広がりによって抵抗値の比が変動していた従来
よりも、精度の高い電圧を生成することが可能になる。
【図1】本発明の一実施形態に係る半導体装置の構造を
説明する断面図である。
説明する断面図である。
【図2】本発明の一実施形態に係る半導体装置の等価回
路図である。
路図である。
【図3】本発明の一実施形態に係る半導体装置の作用効
果を説明する図である。
果を説明する図である。
【図4】従来の半導体装置の構造を説明する断面図であ
る。
る。
【図5】従来の半導体装置の等価回路図である。
【図6】従来の問題点を説明する図である。
Claims (2)
- 【請求項1】 一導電型の半導体基板と、 前記半導体基板の表層に形成された第1の逆導電型不純
物拡散層と、 前記第1の逆導電型不純物拡散層と離間して前記半導体
基板の表層に形成された第2の逆導電型不純物拡散層
と、 前記第1の逆導電型不純物拡散層の表層に一導電型不純
物が拡散されることで形成された第1の一導電型不純物
拡散層と、 前記第2の逆導電型不純物拡散層の表層に一導電型不純
物が拡散されることで形成された第2の一導電型不純物
拡散層と、 前記第1の一導電型不純物拡散層の表層に当該第1の一
導電型不純物拡散層の不純物濃度よりも高濃度な不純物
が拡散されることで形成され、第1の電圧を印加するた
めの電極となる第1の高濃度拡散層と、 前記第1の一導電型不純物拡散層の表層に、前記第1の
高濃度拡散層と離間して当該第1の一導電型不純物拡散
層の不純物濃度よりも高濃度な不純物が拡散されること
で形成された第2の高濃度拡散層と、 前記第2の一導電型不純物拡散層の表層に当該第2の一
導電型不純物拡散層の不純物濃度よりも高濃度な不純物
が拡散されることで形成された第3の高濃度拡散層と、 前記第2の一導電型不純物拡散層の表層に前記第3の高
濃度拡散層と離間して当該第2の一導電型不純物拡散層
の不純物濃度よりも高濃度な不純物が拡散されることで
形成され、前記第1の電圧よりも低い電圧である第2の
電圧を印加するための電極となる第4の高濃度拡散層
と、 前記第2の高濃度拡散層と前記第3の高濃度拡散層とを
接続し、前記第1の電圧と前記第2の電圧との電位差の
1/2の電圧である第3の電圧を取り出す電極となる接
続配線とを有することを特徴とする半導体装置。 - 【請求項2】 前記第1の一導電型不純物拡散層の前記
一導電型不純物の不純物濃度と前記第2の一導電型不純
物拡散層の前記一導電型不純物の不純物濃度とが等し
く、 かつ前記第1の高濃度拡散層と第2の高濃度拡散層の離
間距離と、前記第3の高濃度拡散層と第4の高濃度拡散
層の離間距離とが等しいことを特徴とする請求項1記載
の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26216797A JPH11103015A (ja) | 1997-09-26 | 1997-09-26 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26216797A JPH11103015A (ja) | 1997-09-26 | 1997-09-26 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11103015A true JPH11103015A (ja) | 1999-04-13 |
Family
ID=17372000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26216797A Pending JPH11103015A (ja) | 1997-09-26 | 1997-09-26 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11103015A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102931185A (zh) * | 2011-08-08 | 2013-02-13 | 富士通半导体股份有限公司 | 半导体器件及分压器 |
TWI565244B (zh) * | 2015-03-19 | 2017-01-01 | 禾瑞亞科技股份有限公司 | 電源產生電路、頻率產生電路與頻率控制系統 |
-
1997
- 1997-09-26 JP JP26216797A patent/JPH11103015A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102931185A (zh) * | 2011-08-08 | 2013-02-13 | 富士通半导体股份有限公司 | 半导体器件及分压器 |
US20130038385A1 (en) * | 2011-08-08 | 2013-02-14 | Fujitsu Semiconductor Limited | Semiconductor device and voltage divider |
JP2013038234A (ja) * | 2011-08-08 | 2013-02-21 | Fujitsu Semiconductor Ltd | 半導体装置及び分圧回路 |
US8928397B2 (en) * | 2011-08-08 | 2015-01-06 | Spansion Llc | Semiconductor device and voltage divider |
TWI565244B (zh) * | 2015-03-19 | 2017-01-01 | 禾瑞亞科技股份有限公司 | 電源產生電路、頻率產生電路與頻率控制系統 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0786430A (ja) | 半導体装置およびその製造方法 | |
JP2001168651A (ja) | 半導体装置 | |
JPH11103015A (ja) | 半導体装置 | |
JPH01146352A (ja) | 能動及び受動素子を絶縁ポケット内に含み、各素子とそれを含むポケットの間での破壊電圧よりも高い電圧において動作する集積構造 | |
JPH10321805A (ja) | 入力保護回路 | |
JPH11297847A (ja) | 半導体装置及びその製造方法 | |
JP2004207702A (ja) | パワートランジスタおよびそれを用いた半導体集積回路 | |
JPH02304964A (ja) | 半導体集積回路装置 | |
JPS60223157A (ja) | 半導体装置 | |
JPS60254651A (ja) | Cmos回路の入力保護回路 | |
JPS62224959A (ja) | 半導体装置 | |
JP3435937B2 (ja) | 半導体装置 | |
JPH1126590A (ja) | 集積回路とそのパターン設計方法及び設計装置 | |
JPH03155659A (ja) | 半導体装置 | |
JPS6342423B2 (ja) | ||
JPS60218878A (ja) | 半導体集積回路 | |
JP2926785B2 (ja) | 半導体装置 | |
JPS59229856A (ja) | 抵抗回路 | |
JPS604250A (ja) | 半導体集積回路装置 | |
JPH06204372A (ja) | 電力用トランジスタ | |
JPH0677237A (ja) | プレーナ型ダイオードの製造方法 | |
JPH06151786A (ja) | マスタースライス方式集積回路装置 | |
JPS59127865A (ja) | 半導体装置 | |
JPS6058652A (ja) | 半導体集積回路装置 | |
JPS6140062A (ja) | 半導体装置 |