KR101901699B1 - 고조파 억제특성을 개선한 안테나 스위치 회로 - Google Patents
고조파 억제특성을 개선한 안테나 스위치 회로 Download PDFInfo
- Publication number
- KR101901699B1 KR101901699B1 KR1020160164427A KR20160164427A KR101901699B1 KR 101901699 B1 KR101901699 B1 KR 101901699B1 KR 1020160164427 A KR1020160164427 A KR 1020160164427A KR 20160164427 A KR20160164427 A KR 20160164427A KR 101901699 B1 KR101901699 B1 KR 101901699B1
- Authority
- KR
- South Korea
- Prior art keywords
- resistor
- variable capacitor
- switch circuit
- node
- voltage
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/44—Transmit/receive switching
Abstract
본 발명의 일 실시 예에 따른 안테나 스위치 회로는, 신호 송수신을 위한 제1 신호 포트와, 안테나 포트와의 사이에 접속되어, 제1 게이트 신호에 의해 동작되는 제1 스위치 회로부; 및 신호 송수신을 위한 제2 신호 포트와, 상기 안테나 포트와의 사이에 접속되어, 제2 게이트 신호에 의해 동작되는 제2 스위치 회로부; 를 포함하고, 상기 제1 및 제2 스위치 회로부중 적어도 하나는 양측 두 포트 사이에 직렬로 연결된 적어도 2개의 제1 및 제2 트랜지스터; 상기 제1 트랜지스터의 소스와 드레인 사이에 직렬로 접속된 제1 저항 및 제2 저항을 포함하는 제1 전압 분배부; 및 상기 제1 전압 분배부와 상기 제1 트랜지스터의 바디 사이에 접속되어, 양단의 전압에 따라 가변하는 커패시턴스를 갖는 제1 가변 커패시터 회로부; 를 포함한다.
Description
본 발명은 바디 컨트롤을 이용해 고조파 억제특성을 개선한 안테나 스위치 회로에 관한 것이다.
일반적으로, 무선통신 시스템에서 캐리어 어그리게이션(Carrier Aggregation: CA)이 확대됨에 따라, 무선통신 시스템 내에서 사용되는 듀플렉서(duplexer)의 고조파 감쇠(harmonic attenuation) 성능이 강화되고 있다. 특히, 로우밴드(low band)(600 ~ 1000 MHz)에서 사용되는 밴드(band) 5, 8, 12, 13, 20, 26, 28에서의 2차 고조파(2nd harmonic) 또는 3차 고조파(3rd harmonic)의 감쇠 특성이 중요시 되고 있다.
종래의 안테나 스위치 모듈(Antenna Switch Module: ASM)에서, 고조파 감쇠 특성을 확보하기 위한 하나의 방식은, 안테나 스위치 회로의 후단에 연결되는 듀플렉서(duplexer)에서 고조파 억제 기능을 추가할 수 있다. 이 경우는, 듀플렉서(Duplexer)에서의 아이솔레이션(isolation) 성능이 고사양으로 요구되는 추세이기 때문에 아이솔레이션(isolation) 성능을 만족하면서 고조파 감쇠 성능을 확보하기에는 어려움이 있다.
또한, 듀플렉서에서의 고조파 감쇠 개선 방식으로, 듀플렉서 송신(Tx) 매칭 패스(matching path)에 밴드 저지 공진 회로(band stop resonant circuit)를 추가할 수 있다. 이 경우, 공진 회로(resonant circuit)는 병렬 접속 공진 회로(parallel connection resonant circuit) 또는 직렬 접속 션트 회로(series connection shunt resonant circuit)가 이용될 수 있고, 이들 각각은 인덕터와 캐패시터를 포함하여 전체 2개 이상의 공진 소자가 필요하며, 이로 인해 추가 공간이 필요하고 단가가 상승되는 등의 문제점이 있다.
또 다른 종래의 기술 방식으로, 안테나 스위치 모듈(ASM)의 전단에 로패스 필터(lowpass filter) 등과 같이 고조파 감쇠 기능을 포함하는 회로를 추가할 수 있다. 이 경우는 고조파 감쇠(harmonic attenuation) 기능이 필요로 하지 않는 밴드(band)까지 감쇠가 되기 때문에 삽입손실(insertion loss)의 열화가 발생되는 문제점이 있다.
본 발명의 일 실시 예는, 바디 컨트롤을 이용해 고조파 억제특성을 개선한 안테나 스위치 회로를 제공한다.
본 발명의 일 실시 예에 의해, 신호 송수신을 위한 제1 신호 포트와, 안테나 포트와의 사이에 접속되어, 제1 게이트 신호에 의해 동작되는 제1 스위치 회로부; 및 신호 송수신을 위한 제2 신호 포트와, 상기 안테나 포트와의 사이에 접속되어, 제2 게이트 신호에 의해 동작되는 제2 스위치 회로부; 를 포함하고, 상기 제1 및 제2 스위치 회로부중 적어도 하나는 양측 두 포트 사이에 직렬로 연결된 적어도 2개의 제1 및 제2 트랜지스터; 상기 제1 트랜지스터의 소스와 드레인 사이에 직렬로 접속된 제1 저항 및 제2 저항을 포함하는 제1 전압 분배부; 및 상기 제1 전압 분배부와 상기 제1 트랜지스터의 바디 사이에 접속되어, 양단의 전압에 따라 가변하는 커패시턴스를 갖는 제1 가변 커패시터 회로부; 를 포함하는 안테나 스위치 회로가 제안된다.
본 과제의 해결 수단에서는, 하기 상세한 설명에서 설명되는 여러 개념들 중 하나가 제공된다. 본 과제 해결 수단은, 청구된 사항의 핵심 기술 또는 필수적인 기술을 확인하기 위해 의도된 것이 아니며, 단지 청구된 사항들 중 하나가 기재된 것이며, 청구된 사항들 각각은 하기 상세한 설명에서 구체적으로 설명된다.
본 발명의 일 실시 예에 의하면, 동일한 안테나 스위치 회로의 사이즈에서 높은 성능의 고조파(harmonic)특성을 구현할 수 있고, 이에 따라 칩 설계시 공간적인 측면에서의 절약 및 단가 절감 등이 가능한 효과가 있다.
또한, 안테나 스위치 회로의 모듈 측면에서도 고조파(harmonic) 제거를 위한 노치 필터(notch filter) 등의 추가적인 필터의 사용을 억제할 수 있어서, 상대적으로 가격 경쟁력을 향상시킬 수 있다는 장점도 있다.
도 1은 본 발명의 일 실시 예에 따른 안테나 스위치 회로의 일 예시도이다.
도 2는 본 발명의 일 실시 예에 따른 안테나 스위치 회로의 다른 일 예시도이다.
도 3은 본 발명의 일 실시 예에 따른 제1 및 제2 스위치 회로부의 일 예시도이다.
도 4는 본 발명의 일 실시 예에 따른 제1 및 제2 스위치 회로부의 다른 일 예시도이다.
도 5는 본 발명의 일 실시 예에 따른 제1 및 제2 전압 분배부의 저항값 크기에 대한 일 예시도이다.
도 6은 본 발명의 일 실시 예에 따른 제1 및 제2 전압 분배부의 저항값 크기에 대한 일 예시도이다.
도 7은 본 발명의 일 실시 예에 따른 안테나 스위치 회로의 안테나 포트-오프상태 트랜지스터의 누설전류(빨강: 일반적인 구조 / 파랑: 제안된 구조) 그래프이다.
도 8은 본 발명의 일 실시 예에 따른 안테나 스위치 회로(SP4T)의 고조파 성능을 보여주는 그래프이다.
도 9의 (a)는 오프패스의 트랜지스터 게이트의 누설전류 그래프이고, (b)는 온패스의 트랜지스터 게이트의 누설전류 그래프이다.
도 10은 도 4의 안테나 스위치 회로의 전압 편차에 따른 고조파 억제특성을 보이는 그래프이다.
도 11의 (a) 및 (b)는 도 4의 안테나 스위치 회로에서의 고조파 억제특성에 관련된 전압 편차를 보이는 그래프이다.
도 12는 본 발명의 일 실시 예에 따른 제1 및 제2 가변 커패시터 소자를 포함하는 경우에 대한 고조파 억제특성을 보이는 그래프이다.
도 13의 (a) 및 (b)는 본 발명의 일 실시 예에 따른 안테나 스위치 회로에서의 오프패스의 트랜지스터 게이트의 누설전압 및 1채널 오프패스 누설전압(ANT쪽)을 보이는 그래프이다.
도 14의 (a) 및 (b)는 본 발명의 일 실시 예에 따른 안테나 스위치 회로에서의 오프패스의 채널 전체의 누설전압(ANT쪽) 및 온패스의 트랜지스터 게이트의 누설전압을 보이는 그래프이다.
도 15는 본 발명의 일 실시 예에 따른 제1 가변 커패시터 소자(예, 바랙터 다이오드)의 양단 전압의 예시도이다.
도 16은 본 발명의 일 실시 예에 따른 제1 가변 커패시터 소자(예, 바랙터 다이오드)의 양단 전압에 따른 커패시턴스의 가변 그래프이다.
도 2는 본 발명의 일 실시 예에 따른 안테나 스위치 회로의 다른 일 예시도이다.
도 3은 본 발명의 일 실시 예에 따른 제1 및 제2 스위치 회로부의 일 예시도이다.
도 4는 본 발명의 일 실시 예에 따른 제1 및 제2 스위치 회로부의 다른 일 예시도이다.
도 5는 본 발명의 일 실시 예에 따른 제1 및 제2 전압 분배부의 저항값 크기에 대한 일 예시도이다.
도 6은 본 발명의 일 실시 예에 따른 제1 및 제2 전압 분배부의 저항값 크기에 대한 일 예시도이다.
도 7은 본 발명의 일 실시 예에 따른 안테나 스위치 회로의 안테나 포트-오프상태 트랜지스터의 누설전류(빨강: 일반적인 구조 / 파랑: 제안된 구조) 그래프이다.
도 8은 본 발명의 일 실시 예에 따른 안테나 스위치 회로(SP4T)의 고조파 성능을 보여주는 그래프이다.
도 9의 (a)는 오프패스의 트랜지스터 게이트의 누설전류 그래프이고, (b)는 온패스의 트랜지스터 게이트의 누설전류 그래프이다.
도 10은 도 4의 안테나 스위치 회로의 전압 편차에 따른 고조파 억제특성을 보이는 그래프이다.
도 11의 (a) 및 (b)는 도 4의 안테나 스위치 회로에서의 고조파 억제특성에 관련된 전압 편차를 보이는 그래프이다.
도 12는 본 발명의 일 실시 예에 따른 제1 및 제2 가변 커패시터 소자를 포함하는 경우에 대한 고조파 억제특성을 보이는 그래프이다.
도 13의 (a) 및 (b)는 본 발명의 일 실시 예에 따른 안테나 스위치 회로에서의 오프패스의 트랜지스터 게이트의 누설전압 및 1채널 오프패스 누설전압(ANT쪽)을 보이는 그래프이다.
도 14의 (a) 및 (b)는 본 발명의 일 실시 예에 따른 안테나 스위치 회로에서의 오프패스의 채널 전체의 누설전압(ANT쪽) 및 온패스의 트랜지스터 게이트의 누설전압을 보이는 그래프이다.
도 15는 본 발명의 일 실시 예에 따른 제1 가변 커패시터 소자(예, 바랙터 다이오드)의 양단 전압의 예시도이다.
도 16은 본 발명의 일 실시 예에 따른 제1 가변 커패시터 소자(예, 바랙터 다이오드)의 양단 전압에 따른 커패시턴스의 가변 그래프이다.
이하에서는, 본 발명은 설명되는 실시 예에 한정되지 않으며, 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다.
또한, 본 발명의 각 실시 예에 있어서, 하나의 예로써 설명되는 구조, 형상 및 수치는 본 발명의 기술적 사항의 이해를 돕기 위한 예에 불과하므로, 이에 한정되는 것이 아니라 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다. 본 발명의 실시 예들은 서로 조합되어 여러 가지 새로운 실시 예가 이루어질 수 있다.
그리고, 본 발명에 참조된 도면에서 본 발명의 전반적인 내용에 비추어 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위해서, 본 발명의 실시 예를 첨부한 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 안테나 스위치 회로의 일 예시도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 안테나 스위치 회로는, 제1 스위치 회로부(100) 및 제2 스위치 회로부(200)를 포함할 수 있다.
상기 제1 스위치 회로부(100)는 신호 송수신을 위한 제1 신호 포트(P1)와, 안테나 포트(Pant)와의 사이에 접속되어, 제1 게이트 신호(Vg1)에 의해 동작될 수 있다.
상기 제2 스위치 회로부(200)는 신호 송수신을 위한 제2 신호 포트(P2)와, 상기 안테나 포트(Pant)와의 사이에 접속되어, 제2 게이트 신호(Vg2)에 의해 동작될 수 있다.
상기 제1 및 제2 스위치 회로부(100,200)중 적어도 하나는, 적어도 2개의 제1 및 제1 트랜지스터(M1,M2), 제1 전압 분배부(110) 및 제1 가변 커패시터 회로부(130)를 포함할 수 있다.
또한, 상기 제1 및 제2 스위치 회로부(100,200)중 적어도 하나는, 제2 전압 분배부(120) 및 제2 가변 커패시터 회로부(140)를 포함할 수 있다.
상기 제1 및 제2 트랜지스터(M1,M2)는 양측 두 포트 사이에 직렬로 연결될 수 있다.
일 예로, 상기 제1 및 제2 트랜지스터(M1,M2)가 상기 제1 스위치 회로부(100)에 포함되는 경우, 상기 제1 및 제2 트랜지스터(M1,M2)는 제1 신호 포트(P1)와 안테나 포트(Pant) 사이에 직렬로 연결될 수 있다. 여기서, 상기 제1 및 제2 트랜지스터(M1,M2)의 게이트 및 바디에는 제1 게이트 신호(Vg1) 및 제1 바디 전압(Vb1)이 스위칭 동작을 위해 공급될 수 있다.
일 예로, 상기 제1 및 제2 트랜지스터(M1,M2)가 상기 제2 스위치 회로부(200)에 포함되는 경우, 상기 제1 및 제2 트랜지스터(M1,M2)는 제2 신호 포트(P2)와 안테나 포트(Pant) 사이에 직렬로 연결될 수 있다. 여기서, 상기 제1 및 제2 트랜지스터(M1,M2)의 게이트 및 바디에는 제2 게이트 신호(Vg2) 및 제2 바디 전압(Vb2)이 스위칭 동작을 위해 공급될 수 있다.
상기 제1 전압 분배부(110)는 상기 제1 트랜지스터(M1)의 소스와 드레인 사이에 직렬로 접속된 제1 저항(R11) 및 제2 저항(R12)을 포함할 수 있다.
상기 제1 가변 커패시터 회로부(130)는 상기 제1 전압 분배부(110)와 상기 제1 트랜지스터(M1)의 바디 사이에 접속되어, 상기 제1 가변 커패시터 회로부(130)의 양단에 걸리는 전압에 따라 가변하는 커패시턴스를 가질 수 있다.
상기 제2 전압 분배부(120)는 상기 제2 트랜지스터(M2)의 소스와 드레인 사이에 직렬로 접속된 제3 저항(R21) 및 제4 저항(R22)을 포함할 수 있다.
상기 제2 가변 커패시터 회로부(140)는 상기 제2 전압 분배부(120)와 상기 제2 트랜지스터(M2)의 바디 사이에 접속되어, 상기 제2 가변 커패시터 회로부(140)의 양단의 전압에 따라 가변되는 커패시턴스를 가질 수 있다.
도 2는 본 발명의 일 실시 예에 따른 안테나 스위치 회로의 다른 일 예시도이다.
도 2를 참조하면, 본 발명의 일 실시 예에 따른 안테나 스위치 회로는 제1 스위치 회로부(100), 제2 스위치 회로부(200), 제1 션트 회로부(300) 및 제2 션트 회로부(400)를 포함할 수 있다.
상기 제1 스위치 회로부(100)는, 신호 송수신을 위한 제1 신호 포트(P1)와, 안테나 포트(Pant)와의 사이에 접속되어, 제1 게이트 신호(Vg1)에 의해 동작될 수 있다.
상기 제2 스위치 회로부(200)는 신호 송수신을 위한 제2 신호 포트(P2)와, 상기 안테나 포트(Pant)와의 사이에 접속되어, 제2 게이트 신호(Vg2)에 의해 동작될 수 있다.
상기 제1 션트 회로부(300)는 상기 제1 신호 포트(P1)와 제1 접지 포트(PG1) 사이에 직렬로 접속되어, 제3 게이트 신호(Vg3)에 의해 상기 제1 스위치 회로부(100)와 상보적으로 스위칭 동작할 수 있다.
상기 제2 션트 회로부(400)는 상기 제2 신호 포트(P2)와 제2 접지 포트(PG2) 사이에 직렬로 접속되어, 제4 게이트 신호(Vg4)에 의해 상기 제2 스위치 회로부(200)와 상보적으로 스위칭 동작할 수 있다.
상기 제1 및 제2 스위치 회로부(100,200)와, 상기 제1 및 제2 션트 회로부(300,400)중 적어도 하나는, 적어도 2개의 제1 및 제2 트랜지스터(M1,M2), 제1 전압 분배부(110), 및 제1 가변 커패시터 회로부(130)를 포함할 수 있다.
또한, 상기 제1 및 제2 스위치 회로부(100,200)와, 상기 제1 및 제2 션트 회로부(300,400)중 적어도 하나는, 제2 전압 분배부(120), 및 제2 가변 커패시터 회로부(140)를 더 포함할 수 있다.
상기 제1 및 제2 트랜지스터(M1,M2)는 양측 두 포트 사이에 직렬로 연결될 수 있다.
일 예로, 상기 제1 및 제2 트랜지스터(M1,M2)가 상기 제1 스위치 회로부(100)에 포함되는 경우, 상기 제1 및 제2 트랜지스터(M1,M2)는 제1 신호 포트(P1)와 안테나 포트(Pant) 사이에 직렬로 연결될 수 있다. 여기서, 상기 제1 및 제2 트랜지스터(M1,M2)의 게이트 및 바디에는 제1 게이트 신호(Vg1) 및 제1 바디 전압(Vb1)이 스위칭 동작을 위해 공급될 수 있다.
일 예로, 상기 제1 및 제2 트랜지스터(M1,M2)가 상기 제2 스위치 회로부(200)에 포함되는 경우, 상기 제1 및 제2 트랜지스터(M1,M2)는 제2 신호 포트(P2)와 안테나 포트(Pant) 사이에 직렬로 연결될 수 있다. 여기서, 상기 제1 및 제2 트랜지스터(M1,M2)의 게이트 및 바디에는 제2 게이트 신호(Vg2) 및 제2 바디 전압(Vb2)이 스위칭 동작을 위해 공급될 수 있다.
일 예로, 상기 제1 및 제2 트랜지스터(M1,M2)가 상기 제1 션트 회로부(300)에 포함되는 경우, 상기 제1 및 제2 트랜지스터(M1,M2)는 제1 신호 포트(P1)와 제1 접지 포트(PG1) 사이에 직렬로 연결될 수 있다. 여기서, 상기 제1 및 제2 트랜지스터(M1,M2)의 게이트 및 바디에는 제3 게이트 신호(Vg3) 및 제3 바디 전압(Vb3)이 스위칭 동작을 위해 공급될 수 있다.
일 예로, 상기 제1 및 제2 트랜지스터(M1,M2)가 상기 제2 션트 회로부(400)에 포함되는 경우, 상기 제1 및 제2 트랜지스터(M1,M2)는 제2 신호 포트(P2)와 제2 접지 포트(PG2) 사이에 직렬로 연결될 수 있다. 여기서, 상기 제1 및 제2 트랜지스터(M1,M2)의 게이트 및 바디에는 제4 게이트 신호(Vg4) 및 제4 바디 전압(Vb4)이 스위칭 동작을 위해 공급될 수 있다.
상기 제1 전압 분배부(110)는 상기 제1 트랜지스터(M1)의 소스와 드레인 사이에 직렬로 접속된 제1 저항(R11) 및 제2 저항(R12)을 포함할 수 있다.
상기 제1 가변 커패시터 회로부(130)는 상기 제1 전압 분배부(110)와 상기 제1 트랜지스터(M1)의 바디 사이에 접속되어, 상기 제1 가변 커패시터 회로부(130)의 양단에 걸리는 전압에 따라 가변하는 커패시턴스를 가질 수 있다.
상기 제2 전압 분배부(120)는 상기 제2 트랜지스터(M2)의 소스와 드레인 사이에 직렬로 접속된 제3 저항(R21) 및 제4 저항(R22)을 포함할 수 있다.
상기 제2 가변 커패시터 회로부(140)는 상기 제2 전압 분배부(120)와 상기 제2 트랜지스터(M2)의 바디 사이에 접속되어, 상기 제2 가변 커패시터 회로부(140)의 양단의 전압에 따라 가변되는 커패시턴스를 가질 수 있다.
이후, 본 발명의 각 실시 예에 대한 설명에서는, 도 1 내지 도 4를 참조하여 이루어진 설명중 중복되는 설명은 생략될 수 있으며, 이에 따라 동일한 부호에 대한 설명도 생략될 수 있다. 또한 제1 스위치 회로부(100), 제2 스위치 회로부(200), 제1 션트 회로부(300) 및 제2 션트 회로부(400) 각각은 기본적인 동작 메카니즘이 유사하므로, 제1 스위치 회로부(100)를 중심으로 설명한다.
도 3은 본 발명의 일 실시 예에 따른 제1 및 제2 스위치 회로부의 일 예시도이다.
도 3을 참조하면, 상기 제1 가변 커패시터 회로부(130)는 제1 가변 커패시터 소자(CB11)를 포함할 수 있다.
상기 제1 가변 커패시터 소자(CB11)는 상기 제1 저항(R11)과 제2 저항(R12) 사이의 제1 접속노드(N1)와 상기 제1 트랜지스터(M1)의 바디노드(NB) 사이에 접속될 수 있다. 이 경우, 상기 제1 가변 커패시터 소자(CB11)는 상기 제1 접속노드(N1)와 상기 바디노드(NB)간의 전압의 크기에 따라 가변되는 커패시턴스를 갖는다.
또한, 상기 제2 가변 커패시터 회로부(140)는 제1 가변 커패시터 소자(CB21)를 포함할 수 있다.
상기 제1 가변 커패시터 소자(CB21)는 상기 제3 저항(R21)과 제4 저항(R22) 사이의 제3 접속노드(N3)와 상기 제2 트랜지스터(M2)의 바디노드(NB) 사이에 접속될 수 있다. 이 경우, 상기 제1 가변 커패시터 소자(CB21)는 상기 제3 접속노드(N3)와 상기 바디노드(NB)간의 전압의 크기에 따라 가변되는 커패시턴스를 가질 수 있다.
도 4는 본 발명의 일 실시 예에 따른 제1 및 제2 스위치 회로부의 다른 일 예시도이다.
도 4를 참조하면, 상기 제1 가변 커패시터 회로부(130)는 제1 가변 커패시터 소자(CB11) 및 제2 가변 커패시터 소자(CB12)를 포함할 수 있다.
상기 제1 가변 커패시터 소자(CB11)는 상기 제1 저항(R11)과 제2 저항(R12) 사이의 제1 접속노드(N1)와 상기 제1 트랜지스터(M1)의 바디노드(NB) 사이에 접속될 수 있다. 상기 제2 가변 커패시터 소자(CB12)는 사이 제1 접속노드(N1)의 반대측인 상기 제2 저항(R12)의 타단과 상기 바디노드(NB) 사이에 접속될 수 있다.
이 경우, 상기 제1 가변 커패시터 소자(CB11)는 상기 제1 접속노드(N1)와 상기 바디노드(NB)간의 전압의 크기에 따라 가변되는 커패시턴스를 가질 수 있고, 상기 제2 가변 커패시터 소자(CB12)는 상기 제2 저항(R12)의 타단과 상기 바디노드(NB) 사이의 전압의 크기에 따라 가변되는 커패시턴스를 가질 수 있다.
또한, 상기 제2 가변 커패시터 회로부(140)는 제1 가변 커패시터 소자(CB21) 및 제2 가변 커패시터 소자(CB22)를 포함할 수 있다.
상기 제1 가변 커패시터 소자(CB21)는 상기 제3 저항(R21)과 제4 저항(R22) 사이의 제3 접속노드(N3)와 상기 제2 트랜지스터(M2)의 바디노드(NB) 사이에 접속될 수 있다. 상기 제2 가변 커패시터 소자(CB22)는 상기 제3 접속노드(N3)의 반대측인 상기 제4 저항(R22)의 타단과 상기 바디노드(NB) 사이에 접속될 수 있다.
이 경우, 상기 제1 가변 커패시터 소자(CB21)는 상기 제3 접속노드(N3)와 상기 바디노드(NB)간의 전압의 크기에 따라 가변되는 커패시턴스를 가질 수 있고, 상기 제2 가변 커패시터 소자(CB22)는 상기 제4 저항(R22)의 타단과 상기 바디노드(NB) 사이의 전압의 크기에 따라 가변되는 커패시턴스를 가질 수 있다.
도 1 내지 도 4에서, 안테나 스위치 회로에 포함되는 제1 가변 커패시터 소자(CB11,CB21) 및 제2 가변 커패시터 소자(CB12,CB22)는 양단의 전압 크기에 따라 커패시턴스가 가변되는 소자가 될 수 있고, 또는 회로가 될 수 있다.
일 예로, 상기 제1 및 제2 가변 커패시터 소자(CB11,CB21)(CB12,CB22)는 가변용량 소자인 바랙터 다이오드를 포함하여 구현될 수 있다. 여기서 전압에 따라 커패시턴스가 가변될 수 있는 한, 주지의 가변 커패시터 소자 또는 회로가 이용될 수도 있다.
도 5는 본 발명의 일 실시 예에 따른 제1 및 제2 전압 분배부의 저항값 크기에 대한 일 예시도이다.
도 5를 참조하면, 상기 제1 및 제2 트랜지스터(M1,M2)의 접속노드에 접속된 제2 저항(R12)의 저항값이 상기 제1 저항(R11)의 저항값보다 작게 설정되면, 상기 제1 및 제2 트랜지스터(M1,M2)의 접속노드에 접속된 제3 저항(R21)의 저항값이 상기 제4 저항(212)의 저항값보다 작게 설정될 수 있다.
도 6은 본 발명의 일 실시 예에 따른 제1 및 제2 전압 분배부의 저항값 크기에 대한 일 예시도이다.
도 6을 참조하면, 상기 제1 및 제2 트랜지스터(M1,M2)의 접속노드에 접속된 제2 저항(R12)의 저항값이 상기 제1 저항(R11)의 저항값보다 크게 설정되면, 상기 제1 및 제2 트랜지스터(M1,M2)의 접속노드에 접속된 제3 저항(R21)의 저항값이 상기 제4 저항(212)의 저항값보다 크게 설정될 수 있다.
도 7은 본 발명의 일 실시 예에 따른 안테나 스위치 회로의 안테나 포트-오프상태 트랜지스터의 누설전류 그래프이다.
도 7에서, G11은 기존기술에 의한 안테나 포트-오프상태 트랜지스터의 누설전류를 보이는 그래프이고, G21는 본 발명의 일 실시 예에 따른 안테나 스위치 회로의 안테나 포트-오프상태 트랜지스터의 누설전류 그래프이다.
도 7에 도시된 G11 및 G21를 참조하면, 본 발명의 일 실시 에에 따른 안테나 스위치 회로에 의해서, 안테나 포트(Pant)에서 바라본 오프상태의 스위치 회로부(제1 스위치 회로부 또는 제2 스위치 회로부)의 트랜지스터의 누설전류가 감소될 수 있음을 알 수 있다.
이때, 본 발명의 일 실시 예에 따른 안테나 스위치 회로에서는, 사이즈 및 스택의 증가없이, 트랜지스터의 바디 제어를 통해서 고조파 성분을 억제할 수 있다. 예를 들어, 본 발명의 일 실시 예에 따른 트랜지스터의 바디 제어는 로우 패스 필터(low pass filter)의 특성을 갖는 제1 전압 분배부에 포함된 저항과 제1 가변 커패시터 회로부의 커패시터에 의한 RC 회로를 이용하여 고조파(harmonic) 성분을 억제할 수 있다.
또한 안테나 스위치 회로에서, 오프패스의 오프 캡(off cap)값이 작아질수록 오프 상태(off state)의 트랜지스터의 누설 전류가 줄어들게 되고, 이에 따라 고조파 특성이 향상될 수 있다.
도 8은 본 발명의 일 실시 예에 따른 안테나 스위치 회로(SP4T)의 고조파 성능을 보여주는 그래프이다.
도 8의 G11, G12 및 G13은 기존기술에 의한 입력신호의 기본파, 2차 고조파 및 3차 고조파 각각의 파워 레벨을 보이는 그래프이고, G21, G22 및 G22는 본 발명의 일 실시 예에 따른 안테나 스위치 회로로 입력되는 입력신호의 기본파, 2차 고조파 및 3차 고조파 각각의 파워 레벨을 보이는 그래프이다.
도 8에 도시된 G11 및 G22를 참조하면 입력신호의 기본파의 파워레벨은 비슷하지만, 도 8에 도시된 G12 및 G22를 참조하면 본 발명의 일 실시예에 따른 2차 고조파의 파워레벨이 더 낮으며, 도 8에 도시된 G13 및 G23를 참조하면 본 발명의 일 실시예에 따른 3차 고조파의 파워레벨이 더 낮음을 알 수 있다.
도 8에 도시된 그래프들을 참조하면, 2차 고조파의 경우에는 본 발명의 일 실시 예에 따른 안테나 스위치 회로에서 약 7dB 이상의 성능이 향상되고, 3차 고조파의 경우에는 본 발명의 일 실시 예에 따른 안테나 스위치 회로에서 약 10dB 이상의 성능이 향상됨을 확인할 수 있다.
이에 따라, 본 발명의 일 실시 예에 따르면, 안테나 포트에서 바라본 오프 트랜지스터의 누설을 감쇠시킬 수 있으며, 이에 따라 동일한 안테나 스위치 트랜지스터의 사이즈에서 높은 성능의 고조파 특성을 얻을 수 있다.
도 9의 (a)는 오프패스의 트랜지스터 게이트의 누설전류 그래프이고, (b)는 온패스의 트랜지스터 게이트의 누설전류 그래프이다.
도 9의 (a) 및 (b)에서, G11 및 G12은 기존기술에 의한 오프패스 및 온패스의 트랜지스터 게이트의 누설전류의 그래프이고, G21 및 G22는 본 발명의 일 실시 예에 따른 안테나 스위치 회로에서의 오프패스 및 온패스의 트랜지스터 게이트의 누설전류의 그래프이다.
도 9의 (a) 및 (b)에 도시된 G11 및 G21을 참조하면, 본 발명의 일 실시 예에 따른 안테나 스위치 회로에서의 오프패스 트랜지스터 게이트의 누설전류가 기존기술에 의한 누설전류에 비해 적음을 알 수 있고, 도 9의 (a) 및 (b)에 도시된 G12 및 G22을 참조하면, 본 발명의 일 실시 예에 따른 안테나 스위치 회로에서의 온패스 트랜지스터 게이트의 누설전류가 기존기술에 의한 누설전류에 비해 적음을 알 수 있다.
전술한 바에 따르면, 본 발명의 일 실시 예에 따른 안테나 스위치 회로 구조는 SP4T 뿐만 아니라 더 많은 쓰루(throw)가 있는 안테나 스위치 회로에도 적용될 수 있으며, 보다 더 강화된 고조파(harmonic) 요구 조건을 외부 소자 추가 또는 스위치 IC의 사이즈 증가없이도 IC 회로 내에서 고조파 특성을 충족시킬 수 있다.
도 10은 도 4의 안테나 스위치 회로의 전압 편차에 따른 고조파 억제특성을 보이는 그래프이다.
도 10의 G11, G12 및 G13은 기존기술에 의한 입력신호의 기본파, 2차 고조파 및 3차 고조파 각각의 파워 레벨을 보이는 그래프이고, G21, G22 및 G22는 본 발명의 일 실시 예에 따른 안테나 스위치 회로로 입력되는 입력신호의 기본파, 2차 고조파 및 3차 고조파 각각의 파워 레벨을 보이는 그래프이다.
도 10에 도시된 G11 및 G21를 참조하면 입력신호의 기본파의 파워레벨은 비슷하지만, 도 10에 도시된 G12 및 G22를 참조하면 본 발명의 일 실시예에 따른 2차 고조파의 파워레벨이 더 낮으며, 도 10에 도시된 G13 및 G23를 참조하면 본 발명의 일 실시예에 따른 3차 고조파의 파워레벨이 더 낮음을 알 수 있다.
특히, 도 10의 G12, G13을 참조하면, 기존기술에 의하면, 특성 파워에서 고조파 특성이 급격하게 변화하는 스팟(spot)이 존재하는 단점이 있는데, 제1 및 제2 가변 커패시터 소자를 이용하는 본 발명에 의하면 특성 파워에서 발생될 수 있는 스팟(spot) 현상이 개선될 수 있음을 알 수 있다.
도 11의 (a) 및 (b)는 도 4의 안테나 스위치 회로에서의 고조파 억제특성에 관련된 전압 편차를 보이는 그래프이다.
도 11의 (a)에 도시된 본 발명의 일 실시 예에 따른 전압(Vsd) 편차가, 도 11의 (b)에 도시된 기존기술에 의한 전압(Vsd) 편차보다 작음을 알 수 있다.
즉, 도 4에 도시한 바와 같이, 제1 저항, 제2 저항, 제3 저항 및 제4 저항간의 저항값의 크기에 대한 방향 설정이 이루어지는 경우(도 11의 (a)에 도시된 그래프)에는 트랜지스터의 소스-드레인 전압 편차가, 그렇지 않은 기존의 경우(도 11의 (b)에 도시된 그래프)에 비해, 상당히 작음을 알 수 있고, 이에 따라 2차 고조파 성능이 열화되는 것을 방지할 수 있다.
도 12는 본 발명의 일 실시 예에 따른 제1 및 제2 가변 커패시터 소자를 포함하는 경우에 대한 고조파 억제특성을 보이는 그래프이다.
도 12에 도시된 그래프는, 도 10의 그래프에 추가로 G14 및 G24가 도시되어 있으며, 도 12에서, G14는 제1 및 제2 전압 분배부에 포함된 제1 내지 제4 저항의 저항값의 크기방향에 대한 설정이 없는 경우에 대한 2차 고조파의 파워레벨을 보이는 그래프이고, G24는 제1 및 제2 전압 분배부에 포함된 제1 내지 제4저항의 저항값의 크기에 대한 방향설정이 있는 경우(도 5 및 도 6 참조)에 대한 2차 고조파의 파워레벨을 보여주는 그래프이다.
도 12의 G14 및 G24를 참조하면, 도 5 및 도 6에 도시한 바와 같이, 제1 및 제2 전압 분배부에 포함된 제1 내지 제4저항의 저항값의 크기방향에 대한 설정이 있는 경우(G24 참조)가 G14의 경우에 비해 2차 고조파의 파워레벨이 낮음을 알 수 있다.
전술한 바에 같이, 본 발명의 일 실시 예에 따른 안테나 스위치 회로에서는, 제1 및 제2 가변 커패시터 소자에 의해 고조파 특성을 개선할 수 있고, 특히 고조파의 특성 파워에서 고조파 특성이 급격하게 변화하는 스팟(spot)이 존재하게 되는 기존기술의 단점을 도 5 및 도 6에 도시한 바와 같은 제1 및 제2 전압 분배부에 포함된 제1 내지 제4 저항의 저항값의 크기방향에 대한 설정을 통해서 개선할 수 있음을 알 수 있다.
도 13의 (a) 및 (b)는 본 발명의 일 실시 예에 따른 안테나 스위치 회로에서의 오프패스의 트랜지스터 게이트의 누설전압 및 1채널 오프패스 누설전압(ANT쪽)을 보이는 그래프이다.
도 13의 (a)에서, G11은 기술 기술에 의한 오프패스의 트랜지스터 게이트의 누설전압을 보이는 그래프이고, G21은 본 발명의 일 실시 예에 따른 오프패스의 트랜지스터 게이트의 누설전압을 보이는 그래프이다. 도 13의 (b)에서, G11은 기술 기술에 의한 1채널 오프패스 누설전압을 보이는 그래프이고, G21은 본 발명의 일 실시 예에 따른 1채널 오프패스 누설전압을 보이는 그래프이다.
도 13의 (a) 및 (b)에서, G11 및 G21을 참조하면, 본 발명의 일 실시 예에 따른 안테나 스위치 회로에서의 오프패스의 트랜지스터 게이트의 누설전압 및 1채널 오프패스 누설전압도 감소되었음을 알 수 있다.
도 14의 (a) 및 (b)는 본 발명의 일 실시 예에 따른 안테나 스위치 회로에서의 오프패스의 채널 전체의 누설전압(ANT쪽) 및 온패스의 트랜지스터 게이트의 누설전압을 보이는 그래프이다.
도 14의 (a)에서, G11은 기존기술에 의한 오프패스의 채널 전체의 누설전압(ANT쪽)을 보이는 그래프이고, G21은 본 발명의 일 실시 예에 따른 안테나 스위치 회로에서의 오프패스의 채널 전체의 누설전압(ANT쪽)을 보이는 그래프이다.
도 14의 (b)에서, G11은 기존기술에 의한 온패스의 트랜지스터 게이트의 누설전압을 보이는 그래프이고, G21은 본 발명의 일 실시 예에 따른 안테나 스위치 회로에서의 온패스의 트랜지스터 게이트의 누설전압을 보이는 그래프이다.
도 14의 (a) 및 (b)에서, G11 및 G21을 참조하면, 본 발명의 일 실시 예에 따른 안테나 스위치 회로에서의 오프패스의 채널 전체의 누설전압(ANT쪽) 및 안테나 스위치 회로에서의 온패스의 트랜지스터 게이트의 누설전압 각각(G21 참조)이 기존기술에 의한 경우(G11 참조)보다 낮음을 알 수 있다.
도 15는 본 발명의 일 실시 예에 따른 제1 가변 커패시터 소자(예, 바랙터 다이오드)의 양단 전압의 예시도이다.
도 15의 G11 ALC G21은 입력신호의 파워세기가 서로 다른 경우에 대한 제1 가변 커패시터 소자의 양단에 걸리는 전압 크기를 보이는 그래프이고, G11은 입력신호의 파워세기가 상대적으로 클 때의 그래프이고, G21은 입력신호의 파워세기가 상대적으로 작을 때의 그래프이다.
도 15의 G11 및 G21를 참조하면, 본 발명의 일 실시 예에 따른 제1 가변 커패시터 소자의 양단에 걸리는 전압은 바디전압과 제1 전압 분배부(도 1의 110)에 의한 교류 입력신호의 파워전압세기에 의해 결정되는 전압으로, 입력신호의 파워세기레벨에 따라 양단 전압이 변경됨을 알 수 있다.
도 16은 본 발명의 일 실시 예에 따른 제1 가변 커패시터 소자(예, 바랙터 다이오드)의 양단 전압에 따른 커패시턴스의 가변 그래프이다.
도 16에 도시된 그래프는 양단의 전압차가 마이너스에서 플러스로 변경될 때의 캐패시턴스의 변화 그래프이다. 도 16의 그래프를 참조하면, 바디전압의 조건에 따라 제1 가변 커패시터 소자의 전압이 순방향 전압 또는 역방향 전압이 될 수 있다.
100: 제1 스위치 회로부
110: 제1 전압 분배부
130: 제1 가변 커패시터 회로부
120: 제2 전압 분배부
140: 제2 가변 커패시터 회로부
200: 제2 스위치 회로부
300: 제1 션트 회로부
400: 제2 션트 회로부
P1: 제1 신호 포트
P2: 제2 신호 포트
Pant: 안테나 포트
Vg1~Vg4: 제1~제4 게이트 신호
Vb1~Vb4: 제1~제4 바디 신호
M1,M2: 제1 및 제2 트랜지스터
CB11, CB21: 제1 가변 커패시터 소자
CB12, CV22: 제2 가변 커패시터 소자
110: 제1 전압 분배부
130: 제1 가변 커패시터 회로부
120: 제2 전압 분배부
140: 제2 가변 커패시터 회로부
200: 제2 스위치 회로부
300: 제1 션트 회로부
400: 제2 션트 회로부
P1: 제1 신호 포트
P2: 제2 신호 포트
Pant: 안테나 포트
Vg1~Vg4: 제1~제4 게이트 신호
Vb1~Vb4: 제1~제4 바디 신호
M1,M2: 제1 및 제2 트랜지스터
CB11, CB21: 제1 가변 커패시터 소자
CB12, CV22: 제2 가변 커패시터 소자
Claims (16)
- 신호 송수신을 위한 제1 신호 포트와, 안테나 포트와의 사이에 접속되어, 제1 게이트 신호에 의해 동작되는 제1 스위치 회로부; 및
신호 송수신을 위한 제2 신호 포트와, 상기 안테나 포트와의 사이에 접속되어, 제2 게이트 신호에 의해 동작되는 제2 스위치 회로부; 를 포함하고,
상기 제1 및 제2 스위치 회로부중 적어도 하나는
양측 두 포트 사이에 직렬로 연결된 적어도 2개의 제1 및 제2 트랜지스터;
상기 제1 트랜지스터의 소스와 드레인 사이에 직렬로 접속된 제1 저항 및 제2 저항을 포함하는 제1 전압 분배부; 및
상기 제1 전압 분배부와 상기 제1 트랜지스터의 바디 사이에 접속되어, 양단의 전압에 따라 가변하는 커패시턴스를 갖는 제1 가변 커패시터 회로부;
를 포함하는 안테나 스위치 회로.
- 제1항에 있어서, 상기 제1 및 제2 스위치 회로부중 적어도 하나는
상기 제2 트랜지스터의 소스와 드레인 사이에 직렬로 접속된 제3 저항 및 제4 저항을 포함하는 제2 전압 분배부; 및
상기 제2 전압 분배부와 상기 제2 트랜지스터의 바디 사이에 접속되어, 양단의 전압에 따라 가변되는 커패시턴스를 갖는 제2 가변 커패시터 회로부;
를 더 포함하는 안테나 스위치 회로.
- 제2항에 있어서, 상기 제1 가변 커패시터 회로부는,
상기 제1 저항과 제2 저항 사이의 제1 접속노드와 상기 제1 트랜지스터의 바디노드 사이에 접속된 제1 가변 커패시터 소자; 를 포함하고,
상기 제1 가변 커패시터 소자는 상기 제1 접속노드와 바디노드간의 전압의 크기에 따라 가변되는 커패시턴스를 갖는
안테나 스위치 회로.
- 제2항에 있어서, 상기 제1 가변 커패시터 회로부는,
상기 제1 저항과 제2 저항 사이의 제1 접속노드와 상기 제1 트랜지스터의 바디노드 사이에 접속된 제1 가변 커패시터 소자; 및
사이 제1 접속노드의 반대측인 상기 제2 저항의 타단과 바디노드 사이에 접속된 제2 가변 커패시터 소자; 를 포함하고,
상기 제1 가변 커패시터 소자는 상기 제1 접속노드와 상기 바디노드 사이의 전압의 크기에 따라 가변되는 커패시턴스를 갖고,
상기 제2 가변 커패시터 소자는 상기 제2 저항의 타단과 상기 바디노드 사이의 전압의 크기에 따라 가변되는 커패시턴스를 갖는
안테나 스위치 회로.
- 제2항에 있어서, 상기 제2 가변 커패시터 회로부는,
상기 제3 저항과 제4 저항 사이의 제3 접속노드와 상기 제2 트랜지스터의 바디노드 사이에 접속된 제1 가변 커패시터 소자; 를 포함하고,
상기 제1 가변 커패시터 소자는 상기 제3 접속노드와 바디노드 간의 전압의 크기에 따라 가변되는 커패시턴스를 갖는
안테나 스위치 회로.
- 제2항에 있어서, 상기 제2 가변 커패시터 회로부는,
상기 제3 저항과 제4 저항 사이의 제3 접속노드와 상기 제2 트랜지스터의 바디노드 사이에 접속된 제1 가변 커패시터 소자; 및
상기 제3 접속노드의 반대측인 상기 제4 저항의 타단과 바디노드 사이에 접속된 제2 가변 커패시터 소자; 를 포함하고,
상기 제1 가변 커패시터 소자는 상기 제3 접속노드와 상기 바디노드 간의 전압의 크기에 따라 가변되는 커패시턴스를 갖고,
상기 제2 가변 커패시터 소자는 상기 제4 저항의 타단과 상기 바디노드 사이의 전압의 크기에 따라 가변되는 커패시턴스를 갖는
안테나 스위치 회로.
- 제2항에 있어서, 상기 제1 및 제2 트랜지스터의 접속노드에 접속된 제2 저항의 저항값이 상기 제1 저항의 저항값보다 작게 설정되면,
상기 제1 및 제2 트랜지스터의 접속노드에 접속된 제3 저항의 저항값이 상기 제4 저항의 저항값보다 작게 설정된
안테나 스위치 회로.
- 제2항에 있어서, 상기 제1 및 제2 트랜지스터의 접속노드에 접속된 제2 저항의 저항값이 상기 제1 저항의 저항값보다 크게 설정되면,
상기 제1 및 제2 트랜지스터의 접속노드에 접속된 제3 저항의 저항값이 상기 제4 저항의 저항값보다 크게 설정된
안테나 스위치 회로.
- 신호 송수신을 위한 제1 신호 포트와, 안테나 포트와의 사이에 접속되어, 제1 게이트 신호에 의해 동작되는 제1 스위치 회로부;
신호 송수신을 위한 제2 신호 포트와, 상기 안테나 포트와의 사이에 접속되어, 제2 게이트 신호에 의해 동작되는 제2 스위치 회로부;
상기 제1 신호 포트와 제1 접지 포트 사이에 직렬로 접속되어, 제3 게이트 신호에 의해 상기 제1 스위치 회로부와 상보적으로 스위칭 동작하는 제1 션트 회로부; 및
상기 제2 신호 포트와 제2 접지 포트 사이에 직렬로 접속되어, 제4 게이트 신호에 의해 상기 제2 스위치 회로부와 상보적으로 스위칭 동작하는 제2 션트 회로부; 를 포함하고,
상기 제1 및 제2 스위치 회로부와, 상기 제1 및 제2 션트 회로부중 적어도 하나는
양측 두 포트 사이에 직렬로 연결된 적어도 2개의 제1 및 제2 트랜지스터;
상기 제1 트랜지스터의 소스와 드레인 사이에 직렬로 접속된 제1 저항 및 제2 저항을 포함하는 제1 전압 분배부; 및
상기 제1 전압 분배부와 상기 제1 트랜지스터의 바디 사이에 접속되어, 양단의 전압에 따라 가변하는 커패시턴스를 갖는 제1 가변 커패시터 회로부;
를 포함하는 안테나 스위치 회로.
- 제9항에 있어서, 상기 제1 및 제2 스위치 회로부와, 상기 제1 및 제2 션트 회로부중 적어도 하나는
상기 제2 트랜지스터의 소스와 드레인 사이에 직렬로 접속된 제3 저항 및 제4 저항을 포함하는 제2 전압 분배부; 및
상기 제2 전압 분배부와 상기 제2 트랜지스터의 바디 사이에 접속되어, 양단의 전압에 따라 가변되는 커패시턴스를 갖는 제2 가변 커패시터 회로부;
를 더 포함하는 안테나 스위치 회로.
- 제10항에 있어서, 상기 제1 가변 커패시터 회로부는,
상기 제1 저항과 제2 저항 사이의 제1 접속노드와 상기 제1 트랜지스터의 바디노드 사이에 접속된 제1 가변 커패시터 소자; 를 포함하고,
상기 제1 가변 커패시터 소자는 상기 제1 접속노드와 상기 바디노드 간의 전압의 크기에 따라 가변되는 커패시턴스를 갖는
안테나 스위치 회로.
- 제10항에 있어서, 상기 제1 가변 커패시터 회로부는,
상기 제1 저항과 제2 저항 사이의 제1 접속노드와 상기 제1 트랜지스터의 바디노드 사이에 접속된 제1 가변 커패시터 소자; 및
사이 제1 접속노드의 반대측인 상기 제2 저항의 타단과 상기 바디노드 사이에 접속된 제2 가변 커패시터 소자; 를 포함하고,
상기 제1 가변 커패시터 소자는 상기 제1 접속노드와 상기 바디노드 간의 전압의 크기에 따라 가변되는 커패시턴스를 갖고,
상기 제2 가변 커패시터 소자는 상기 제2 저항의 타단과 상기 바디노드 사이의 전압의 크기에 따라 가변되는 커패시턴스를 갖는
안테나 스위치 회로.
- 제10항에 있어서, 상기 제2 가변 커패시터 회로부는,
상기 제3 저항과 제4 저항 사이의 제3 접속노드와 상기 제2 트랜지스터의 바디노드 사이에 접속된 제1 가변 커패시터 소자; 를 포함하고,
상기 제1 가변 커패시터 소자는 상기 제3 접속노드와 상기 바디노드 간의 전압의 크기에 따라 가변되는 커패시턴스를 갖는
안테나 스위치 회로.
- 제10항에 있어서, 상기 제2 가변 커패시터 회로부는,
상기 제3 저항과 제4 저항 사이의 제3 접속노드와 상기 제2 트랜지스터의 바디노드 사이에 접속된 제1 가변 커패시터 소자; 및
상기 제3 접속노드의 반대측인 상기 제4 저항의 타단과 상기 바디노드 사이에 접속된 제2 가변 커패시터 소자; 를 포함하고,
상기 제1 가변 커패시터 소자는 상기 제3 접속노드와 상기 바디노드 간의 전압의 크기에 따라 가변되는 커패시턴스를 갖고,
상기 제2 가변 커패시터 소자는 상기 제4 저항의 타단과 상기 바디노드 사이의 전압의 크기에 따라 가변되는 커패시턴스를 갖는
안테나 스위치 회로.
- 제10항에 있어서, 상기 제1 및 제2 트랜지스터의 접속노드에 접속된 제2 저항의 저항값이 상기 제1 저항의 저항값보다 작게 설정되면,
상기 제1 및 제2 트랜지스터의 접속노드에 접속된 제3 저항의 저항값이 상기 제4 저항의 저항값보다 작게 설정된
안테나 스위치 회로.
- 제10항에 있어서, 상기 제1 및 제2 트랜지스터의 접속노드에 접속된 제2 저항의 저항값이 상기 제1 저항의 저항값보다 크게 설정되면,
상기 제1 및 제2 트랜지스터의 접속노드에 접속된 제3 저항의 저항값이 상기 제4 저항의 저항값보다 크게 설정된
안테나 스위치 회로.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/691,167 US10050609B2 (en) | 2016-10-05 | 2017-08-30 | Antenna switch circuit with improved harmonic suppression characteristic |
| CN201710887998.5A CN107919869B (zh) | 2016-10-05 | 2017-09-27 | 具有改善的谐波抑制特性的天线开关电路 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160128179 | 2016-10-05 | ||
| KR20160128179 | 2016-10-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180037876A KR20180037876A (ko) | 2018-04-13 |
| KR101901699B1 true KR101901699B1 (ko) | 2018-09-28 |
Family
ID=61974310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160164427A KR101901699B1 (ko) | 2016-10-05 | 2016-12-05 | 고조파 억제특성을 개선한 안테나 스위치 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101901699B1 (ko) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007299948A (ja) | 2006-04-28 | 2007-11-15 | Toshiba Corp | 高周波半導体スイッチ |
| JP2011228894A (ja) | 2010-04-19 | 2011-11-10 | Renesas Electronics Corp | 高周波スイッチ回路 |
| JP2012015608A (ja) * | 2010-06-29 | 2012-01-19 | Renesas Electronics Corp | 半導体装置 |
| US8847672B2 (en) | 2013-01-15 | 2014-09-30 | Triquint Semiconductor, Inc. | Switching device with resistive divider |
| WO2014182952A1 (en) | 2013-05-08 | 2014-11-13 | Rfaxis, Inc. | Harmonic cancellation for radio frequency front-end switches |
| JP2015149720A (ja) | 2014-02-04 | 2015-08-20 | トライクイント・セミコンダクター・インコーポレイテッドＴｒｉＱｕｉｎｔ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ． | 電界効果トランジスタスイッチ回路 |
| US20150341026A1 (en) * | 2014-05-20 | 2015-11-26 | Qualcomm Incorporated | Transistor based switch stack having filters for preserving ac equipotential nodes |
-
2016
- 2016-12-05 KR KR1020160164427A patent/KR101901699B1/ko active IP Right Grant
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007299948A (ja) | 2006-04-28 | 2007-11-15 | Toshiba Corp | 高周波半導体スイッチ |
| JP2011228894A (ja) | 2010-04-19 | 2011-11-10 | Renesas Electronics Corp | 高周波スイッチ回路 |
| JP2012015608A (ja) * | 2010-06-29 | 2012-01-19 | Renesas Electronics Corp | 半導体装置 |
| US8847672B2 (en) | 2013-01-15 | 2014-09-30 | Triquint Semiconductor, Inc. | Switching device with resistive divider |
| WO2014182952A1 (en) | 2013-05-08 | 2014-11-13 | Rfaxis, Inc. | Harmonic cancellation for radio frequency front-end switches |
| JP2015149720A (ja) | 2014-02-04 | 2015-08-20 | トライクイント・セミコンダクター・インコーポレイテッドＴｒｉＱｕｉｎｔ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ． | 電界効果トランジスタスイッチ回路 |
| US20150341026A1 (en) * | 2014-05-20 | 2015-11-26 | Qualcomm Incorporated | Transistor based switch stack having filters for preserving ac equipotential nodes |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20180037876A (ko) | 2018-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10505537B2 (en) | Radio frequency antenna switch | |
| US10523264B2 (en) | Second order harmonic cancellation for radio frequency front-end switches | |
| CN105049015B (zh) | 单刀单掷射频开关及其构成的单刀双掷射频开关和单刀多掷射频开关 | |
| US9602098B2 (en) | RF switch with bypass topology | |
| US9961631B2 (en) | Power saving transceiver switch configuration | |
| CN107919869B (zh) | 具有改善的谐波抑制特性的天线开关电路 | |
| KR101428003B1 (ko) | 트랜스포머 기반 ｒｆ 스위치 및 그 스위칭 방법 | |
| US8886136B1 (en) | Two-pin TR switch with switched capacitor | |
| US8390395B2 (en) | High power RF switch with active device size tapering | |
| JP2015226313A (ja) | スイッチ回路付き利得可変型増幅器 | |
| US20120274387A1 (en) | RF Switching System, Module, and Methods with Improved High Frequency Performance | |
| US8909171B2 (en) | RF antenna switch circuit, high frequency antenna component, and mobile communication device | |
| US9728832B2 (en) | Multi-junction waveguide circulator using dual control wires for multiple ferrite elements | |
| KR102348686B1 (ko) | 션트 및 바이어스 복합형의 고주파 스위치 장치 | |
| US9667246B2 (en) | Optimized RF switching device architecture for impedance control applications | |
| KR101901699B1 (ko) | 고조파 억제특성을 개선한 안테나 스위치 회로 | |
| CN105049014A (zh) | 单刀单掷射频开关及其构成的单刀双掷射频开关和单刀多掷射频开关 | |
| US10491113B1 (en) | Transmit-receive system having three operating modes | |
| KR102509188B1 (ko) | 높은 선형성을 갖는 단극 쌍투 스위치 및 송-수신 회로 | |
| KR20180053149A (ko) | 고 격리도 특성을 갖는 rf 스위치 | |
| CN108233912B (zh) | 双刀双掷射频开关 | |
| US20210376441A1 (en) | Directional coupler | |
| KR102304322B1 (ko) | 병렬 공진 구조를 이용한 낮은 삽입손실을 가지는 밀리미터파 대역 스위치 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |