FR2752487A1 - Procede de fabrication d'une electrode de condensateur pour un dispositif a semiconducteurs - Google Patents
Procede de fabrication d'une electrode de condensateur pour un dispositif a semiconducteurs Download PDFInfo
- Publication number
- FR2752487A1 FR2752487A1 FR9705124A FR9705124A FR2752487A1 FR 2752487 A1 FR2752487 A1 FR 2752487A1 FR 9705124 A FR9705124 A FR 9705124A FR 9705124 A FR9705124 A FR 9705124A FR 2752487 A1 FR2752487 A1 FR 2752487A1
- Authority
- FR
- France
- Prior art keywords
- layer
- conductive layer
- layers
- insulating layer
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 title claims description 50
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000003860 storage Methods 0.000 claims abstract description 64
- 239000010410 layer Substances 0.000 claims description 477
- 239000000758 substrate Substances 0.000 claims description 23
- 239000011241 protective layer Substances 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 1
- 239000012212 insulator Substances 0.000 claims 1
- 230000003340 mental effect Effects 0.000 claims 1
- 230000015654 memory Effects 0.000 abstract description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 146
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 102
- 229910052581 Si3N4 Inorganic materials 0.000 description 51
- 239000000377 silicon dioxide Substances 0.000 description 51
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 51
- 235000012239 silicon dioxide Nutrition 0.000 description 50
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 229910052710 silicon Inorganic materials 0.000 description 20
- 239000010703 silicon Substances 0.000 description 20
- -1 phosphorus ions Chemical class 0.000 description 17
- 230000008569 process Effects 0.000 description 15
- 125000006850 spacer group Chemical group 0.000 description 14
- 229910052785 arsenic Inorganic materials 0.000 description 12
- 239000011810 insulating material Substances 0.000 description 12
- 238000000151 deposition Methods 0.000 description 11
- 238000005530 etching Methods 0.000 description 11
- 238000000206 photolithography Methods 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 6
- 238000007521 mechanical polishing technique Methods 0.000 description 6
- 239000005380 borophosphosilicate glass Substances 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 239000007943 implant Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- JCCNYMKQOSZNPW-UHFFFAOYSA-N loratadine Chemical compound C1CN(C(=O)OCC)CCC1=C1C2=NC=CC=C2CCC2=CC(Cl)=CC=C21 JCCNYMKQOSZNPW-UHFFFAOYSA-N 0.000 description 3
- 230000005055 memory storage Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 239000004568 cement Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Un procédé de fabrication d'une électrode de stockage, d'un condensateur de stockage, d'une mémoire DRAM permet d'obtenir une structure d'électrode comprenant une couche conductrice en forme de tronc inférieure (26a), une couche conductrice en forme de tronc supérieure (46a) et une couche conductrice en forme de branche (40a), permettant de réaliser un condensateur de type en arbre. La couche en forme de branche a une section transversale en L, avec des parties horizontale et verticale. La couche en forme de tronc inférieure a une section transversale en T et elle est directement en contact avec une région de drain (16a) d'un transistor de transfert.
Description
PROCEDE DE FABRICATION D'UNE ELECTRODE DE CONDENSATEUR
POUR UN DISPOSITIF A SEMICONDUCTEURS
L'invention concerne de façon générale des dispositifs de mé-
moire à semiconducteurs, et elle concerne plus particulièrement une structure de condensateur pour une cellule de mémoire vive dynamique
(ou DRAM) ayant un transistor de transfert et un condensateur de stock-
age de charge.
La figure 1 est un schéma de circuit d'une cellule de mémoire classique pour un dispositif DRAM. Comme représenté sur le dessin, une cellule de DRAM est constituée essentiellement par un transistor de transfert T et un condensateur de stockage de charge C. Une source du
transistor de transfert T est connectée à une ligne de bit BL correspon-
dante, et un drain de ce transistor est connecté à une électrode de
stockage 6 du condensateur de stockage de charge C. Une grille du tran-
sistor de transfert T est connectée à une ligne de mot WL correspon-
dante. Une électrode opposée 8 du condensateur C est connectée à une
source de tension constante. Une pellicule diélectrique 7 est formée en-
tre l'électrode de stockage 6 et l'électrode opposée 8.
Dans un processus de fabrication de mémoire DRAM classique
pour une mémoire DRAM de type classique ayant une capacité de mé-
moire inférieure à 1 Mo (mégaoctet), on utilise essentiellement un con-
densateur pratiquement bidimensionnel que l'on appelle un condensateur
de type plan. Dans le cas d'une mémoire DRAM ayant une cellule de mé-
moire qui utilise un condensateur de type plan, une charge électrique est
stockée sur des électrodes disposées sur la surface principale du subs-
trat semiconducteur, ce qui fait que la surface principale doit avoir une aire relativement grande. Ce type de cellule de mémoire ne convient donc pas pour une mémoire DRAM ayant un niveau d'intégration élevé. Pour
une mémoire DRAM ayant un niveau d'intégration élevé, comme une mé-
moire DRAM avec plus de 4 Mo de mémoire, on a introduit un condensa-
teur tridimensionnel, que l'on appelle condensateur de type empilé ou de
type tranchée.
Avec des condensateurs de type empilé ou de type tranchée, il est devenu possible d'obtenir une plus grande capacité de mémoire dans une aire de surface similaire. Cependant, pour réaliser un dispositif à semiconducteurs ayant un niveau d'intégration encore plus élevé, comme un circuit à très haut niveau d'intégration (ou VLSI) ayant une capacité de 64 Mo, un condensateur ayant une telle structure tridimensionnelle
simple, comme le condensateur de type empilé ou de type tranchée clas-
sique, s'avère insuffisant.
Une solution pour améliorer la capacité d'un condensateur con-
siste à utiliser ce que l'on appelle le condensateur empilé du type à ai-
lettes, qui est proposé par Ema et al. dans "3-Dimensional Stacked Ca-
pacitor Cell for 16M and 64M DRAMs", International Electron Devices Meeting, pages 592-595, décembre 1988. Le condensateur empilé du type à ailettes comprend des électrodes et des pellicules diélectriques qui s'étendent avec une forme d'ailette dans un ensemble de couches empilées. Des mémoires DRAM ayant le condensateur empilé du type à ailettes sont également décrites dans les brevets des E.U.A. n 5 071 783 (Taguchi et ai); 5 126 810 (Gotou); 5 196 365 (Gotou) et 5 206 787 (Fujioka). Une autre solution pour améliorer la capacité d'un condensateur
consiste à utiliser ce que l'on appelle le condensateur empilé de type cy-
lindrique, qui est proposé par Wakamiya et al. dans "Novel Stacked Ca-
pacitor Cell for 64-Mb DRAM", 1989, Symposium on VLSI Technology, Digest of Technical Papers, pages 69-70. Le condensateur empilé de type cylindrique comprend des électrodes et des pellicules diélectriques qui s'étendent en une forme cylindrique de façon à augmenter les aires de surface des électrodes. Une mémoire DRAM ayant le condensateur empilé de type cylindrique est également décrite dans le brevet des
E.U.A. n 5 077 688 (Kumanoya et al.).
Avec la tendance à l'augmentation de la densité d'intégration, il est nécessaire de réduire encore davantage la taille de la cellule de DRAM dans un plan (c'est-à-dire l'aire qu'elle occupe dans un plan). De
façon générale, une réduction de la taille de la cellule conduit à une ré-
duction de la capacité de stockage de charge (capacité électrique) des
condensateurs classiques. De plus, lorsque la capacité électrique est ré-
duite, la probabilité d'erreurs transitoires résultant de l'incidence de
rayons a est augmentée. Il existe donc toujours un besoin dans la tech-
nique portant sur une nouvelle forme d'une structure de condensateur de
stockage qui puisse procurer la même capacité électrique, tout en occu-
pant une plus faible aire de surface dans un plan, et sur un procédé ap-
proprié pour fabriquer la structure.
Un but de l'invention est donc de procurer un procédé de fabri-
cation d'un dispositif de mémoire à semiconducteurs ayant un condensa-
teur de type en arbre qui offre une aire accrue pour le stockage de charge.
Conformément aux buts précédents, ainsi qu'à d'autres, l'in-
vention procure un procédé nouveau et perfectionné pour fabriquer un dispositif de mémoire à semiconducteurs ayant un substrat, un transistor de transfert et un condensateur de stockage connecté électriquement à
une région de source/drain du transistor de transfert. Le procédé com-
prend la formation d'une première couche isolante sur le substrat et la formation d'une première couche conductrice s'étendant sur la première couche isolante et pénétrant à travers la première couche isolante pour être connectée électriquement à la région de source/drain. On forme une
seconde couche isolante sur la première couche conductrice, et on em-
pile des première et seconde pellicules sur une partie de la seconde cou-
che isolante pour former une structure de couches empilées. On forme une troisième couche isolante sur une paroi latérale de la structure de couches empilées. On forme ensuite une quatrième couche isolante sur le substrat et sur la troisième couche isolante, et on enlève une partie de la seconde couche isolante se trouvant au-dessous, sans mettre à nu la première couche conductrice. On enlève ensuite la quatrième couche isolante pour former une première ouverture dans la seconde couche
isolante. On forme ensuite sur le substrat une seconde couche conduc-
trice qui remplit pratiquement la première ouverture. On enlève ensuite la
structure de couches empilées et une partie de la seconde couche con-
ductrice, sur la structure de couches empilées, et on applique une cin-
quième couche isolante. On forme dans les première et seconde couches
conductrices une seconde ouverture qui met à nu une partie de la pre-
mière couche isolante. On forme ensuite une troisième couche conduc-
trice à la périphérie de l'ouverture, de façon qu'elle vienne en contact
avec les bords périphériques des première et seconde couches conduc-
trices. Dans la structure résultante, les première et troisième couches
conductrices forment un élément conducteur en forme de tronc, la se-
conde couche conductrice forme une couche conductrice en forme de
branche et l'élément conducteur en forme de tronc et les couches con-
ductrices en forme de branche forment une électrode de stockage du condensateur de stockage. Ensuite, on enlève les seconde et cinquième
couches isolantes et on applique une couche diélectrique sur des surfa-
ces à nu des première, seconde et troisième couches conductrices. On
forme ensuite une quatrième couche conductrice sur la couche diélectri-
que, à titre d'électrode opposée du condensateur de stockage.
D'autres buts, caractéristiques et avantages de l'invention se-
ront mieux compris à la lecture de la description qui va suivre de modes
de réalisation, donnés à titre d'exemples non limitatifs. La suite de la
description se réfère aux dessins annexés, dans lesquels:
La figure 1 est un schéma de circuit d'une cellule de mémoire classique d'un dispositif DRAM; Les figures 2A à 21 sont des coupes représentant un procédé
de fabrication d'une cellule de mémoire à semiconducteur ayant un con-
densateur de type en arbre conforme à un premier mode de réalisation de l'invention; Les figures 3A à 3F sont des coupes représentant un procédé
de fabrication d'une cellule de mémoire à semiconducteurs ayant un con-
densateur de type en arbre conforme à un second mode de réalisation de I'invention; Les figures 4A à 4E sont des coupes représentant un procédé
de fabrication d'une cellule de mémoire à semiconducteurs ayant un con-
densateur de type en arbre conforme à un troisième mode de réalisation de l'invention; et Les figures 5A à 5F sont des coupes représentant un procédé
de fabrication d'une cellule de mémoire à semiconducteurs ayant un con-
densateur de type en arbre conforme à un quatrième mode de réalisation
de l'invention.
En se référant à la figure 2A, on note que l'on effectue tout d'abord une oxydation thermique de la surface d'un substrat en silicium , en utilisant par exemple une technique d'oxydation thermique locale de silicium (ou LOCOS). On forme ainsi une couche d'oxyde de champ 12
ayant une épaisseur de 300 nm qui met a nu une région active du subs-
trat en silicium 10. On effectue à nouveau une oxydation thermique du substrat en silicium 10 pour former une couche d'oxyde de grille 14, ayant une épaisseur qui est par exemple de 15 nm. Ensuite, on utilise le dépôt chimique en phase vapeur (ou CVD) ou le dépôt chimique en phase vapeur à basse pression (ou LPCVD) pour déposer sur la totalité de la surface du substrat en silicium 10 une couche de silicium polycristallin ayant par exemple une épaisseur d'environ 200 nm. En outre, on peut implanter des ions de phosphore dans la couche de silicium polycristallin
pour augmenter sa conductivité. Il est préférable d'effectuer une opéra-
tion de dépôt et de recuit d'une couche de métal réfractaire, pour former une couche de silicium polycristallin/siliciure (non représentée) sur la couche de silicium polycristallin, pour augmenter encore davantage la conductivité. Le métal réfractaire peut être par exemple du tungstène ayant une épaisseur d'environ 200 nm. On forme un motif dans la couche
de silicium polycristallin/siliciure et dans la couche de silicium polycris-
tallin, en utilisant une technique classique de photolithographie et d'atta-
que, pour former des grilles (remplissant la fonction de lignes de mot) WL1 à WL4, qui sont représentées sur la figure 2A. Ensuite, on implante dans le substrat en silicium 10 des ions d'arsenic, à une dose d'environ
I x 1015 atomes/cm2 et à un niveau d'énergie d'environ 70 keV, pour for-
mer des régions de drain 16a, 16b et des régions de source 18a, 18b, en
utilisant à titre de masques les lignes de mot WL1 a WL4.
En se référant à la figure 2B, on note qu'en utilisant le procédé CVD, on dépose une couche isolante 20, par exemple une couche de verre borophosphosilicaté (ou BPSG), ayant une épaisseur d'environ 700
nm. Ensuite, on dépose par CVD une couche de protection contre l'atta-
que 22, qui est une couche de nitrure de silicium ayant une épaisseur qui est par exemple d'environ 100 nm. On attaque ensuite successivement la
couche de protection contre l'attaque 22, la couche isolante 20 et la cou-
che d'oxyde de grille 14, en utilisant une technique classique faisant ap-
pel à une résine photosensible et à une opération d'attaque, de façon à former des trous de contact d'électrode de stockage 24a, 24b à partir de
la surface supérieure de la couche de protection contre l'attaque 22, jus-
qu'à la surface des régions de drain 16a, 16b. On forme une couche de silicium polycristallin 26, par CVD, pour recouvrir la surface de la couche de protection contre l'attaque 22 et pour remplir complètement les trous de contact d'électrode de stockage 24a, 24b. On peut en outre implanter
des ions d'arsenic dans la couche de silicium polycristallin 26, pour aug-
menter sa conductivité. Après ceci, on dépose sur la surface de la cou-
che de silicium polycristallin 26 une couche épaisse de dioxyde de sili-
cium 28, ayant une épaisseur qui est par exemple d'environ 700 nm.
En se référant à la figure 2C, on note que l'on dépose succes-
sivement une couche de nitrure de silicium et une couche de silicium po-
lycristallin sacrificielle et on définit un motif dans ces couches, en utili-
sant une technique classique de photolithographie et d'attaque, pour former des couches de nitrure de silicium 30a et 30b et des couches de silicium polycristallin sacrificielles 32a, 32b, pratiquement au-dessus des régions de drain 16a, 16b. Chacune des couches de nitrure de silicium a, 30b peut avoir par exemple une épaisseur d'environ 100 nm, et l'épaisseur de chacune des couches de silicium polycristallin sacrificielles 32a, 32b peut être par exemple d'environ 100 nm. La couche de nitrure de silicium 30a et la couche de silicium polycristallin sacrificielle 32a forment ensemble une structure de couches empilées 33a qui est alignée sur la région de drain 16a. D'autre part, la couche de nitrure de silicium
b et la couche de silicium polycristallin sacrificielle 32b forment en-
semble une structure de couches empilées 33b qui est alignée sur le
drain 16b. Les structures de couches empilées 33a et 33b sont pratique-
ment pleines et leurs sections horizontales peuvent être par exemple cir-
culaires ou rectangulaires, ou de n'importe quelle autre forme appropriée.
En se référant à la figure 2D, on note que l'on forme des élé-
ments d'espacement en dioxyde de silicium 34a et 34b respectivement
sur les parois latérales des structures de couches empilées 33a et 33b.
Conformément au mode de réalisation préféré de l'invention, chacun des
éléments d'espacement 34a, 34b peut être formé en déposant une cou-
che de dioxyde de silicium ayant une épaisseur d'environ 100 nm, et en
réduisant ensuite son épaisseur par attaque. On forme par CVD une cou-
che de nitrure de silicium 36 ayant une épaisseur qui est par exemple
d'environ 200 nm, et on l'enlève partiellement par une technique de po-
lissage chimio-mécanique (ou CMP), au moins jusqu'à ce que les parties
supérieures des structures de couches empilées 33a, 33b soient à nu.
En se référant à la figure 2E, on note que l'on enlève les élé-
ments d'espacement en dioxyde de silicium 34a, 34b et une partie de la couche de dioxyde de silicium 28 se trouvant au-dessous, en procédant par attaque, et en utilisant à titre de masques les structures de couches empilées 33a, 33b et la couche de nitrure de silicium 36, pour former des ouvertures 38a, 38b dont les surfaces inférieures sont au- dessus de la
surface supérieure de la couche de silicium polycristallin 26, et ne vien-
nent donc pas en contact avec celle-ci. On enlève ensuite par attaque la
couche de nitrure de silicium 36.
En se référant à la figure 2F, on note que l'on dépose une cou-
che de silicium polycristallin 40, ayant une épaisseur qui est par exemple d'environ 100 nm, sur les surfaces de structures empilées 33a, 33b et sur la couche de dioxyde de silicium 28, jusqu'à ce que les ouvertures 38a, 38b soient complètement remplies. On peut implanter par exemple des
ions d'arsenic dans la couche de silicium polycristallin 40, pour augmen-
ter sa conductivité. On polit ensuite la couche de silicium polycristallin
40, en utilisant le polissage chimio-mécanique, jusqu'à ce que les cou-
ches de silicium polycristallin sacrificielles 32a, 32b soient enlevées, pour mettre ainsi à nu au moins les parties supérieures des couches de
nitrure de silicium 30a, 30b.
En se référant à la figure 2G, on note que l'on enlève les cou-
ches de nitrure de silicium 30a, 30b, en utilisant une technique d'attaque
par voie humide, et en employant à titre de masques la couche de sili-
cium polycristallin 40 et la couche isolante 28. Ensuite, on dépose par CVD une couche isolante de dioxyde de silicium 42, ayant une épaisseur qui est par exemple d'environ 200 nm. On attaque successivement la couche isolante 42, la couche de silicium polycristallin 40, la couche de
dioxyde de silicium 48 et la couche de silicium polycristallin 26, en utili-
sant une technique classique de photolithographie et d'attaque, de façon
à former une ouverture 44 sur les côtés opposés de laquelle les électro-
des de stockage de cellules de mémoire respectives sont formées. Par l'étape d'attaque mentionnée ci-dessus, les couches de silicium polycristallin 40 et 26 sont respectivement segmentées en couches de silicium
polycristallin 40a, 40b, dont la section transversale a une forme en bran-
che et en L, et en couches de silicium polycristallin en forme de tronc en T, 26a, 26b. Les couches de silicium polycristallin 26a, 26b ont des bords extérieurs respectifs 27a, 27b et elles sont connectées à leurs parties
inférieures aux régions de drain 16a, 16b. La couche de silicium poly-
cristallin 40a a une partie 40a1 s'étendant horizontalement et une partie a2 s'étendant verticalement. La couche de silicium polycristallin 40b a de façon similaire une partie 40b1 s'étendant horizontalement et une
partie 40b2 s'étendant verticalement.
En se référant à la figure 2H, on note que l'on forme dans les ouvertures 44 des couches de silicium polycristallin en forme de tronc 46a, 46b, qui sont creuses, en déposant sur le substrat 10 une couche de silicium polycristallin ayant une épaisseur qui est par exemple d'environ 1000 nm, et en réduisant ensuite son épaisseur par attaque. Les couches
de silicium polycristallin 46a et 46b ont des surfaces intérieures respecti-
ves 47a, 47b qui viennent directement en contact avec les couches de silicium polycristallin respectives 26a, 40a et 26b, 40b. On peut implanter des ions d'arsenic dans les couches de silicium polycristallin 46a, 46b, pour augmenter leur conductivité. Ensuite, on enlève les couches de dioxyde de silicium 42 et 28, en utilisant l'attaque par voie humide, avec
la couche de protection contre l'attaque 22 à titre de point final d'atta-
que. Par l'étape d'attaque par voie humide mentionnée ci-dessus, on forme entièrement des électrodes de stockage de condensateur de stockage de mémoire DRAM, dans une configuration dans laquelle les couches de silicium polycristallin 26a, 40a et 46a forment une première électrode de stockage 49a, et les couches de silicium polycristallin 26b,
b et 46b forment une seconde électrode de stockage 49b. Comme re-
présenté sur la figure 2H, chacune des deux électrodes de stockage
comprend une couche de silicium polycristallin en forme de tronc infé-
rieure (26a ou 26b), une couche de silicium polycristallin en forme de tronc supérieure (46a ou 46b), et une couche de silicium polycristallin en forme de branche (40a ou 40b). Les couches de silicium polycristallin en forme de branche 40a, 40b ont une section transversale en L, et elles comprennent respectivement des parties 40a2, 40b2 s'étendant vertica-
lement, qui s'étendent en direction d'une surface supérieure 11 du subs-
trat 10. Les couches de silicium polycristallin en forme de tronc inférieu-
res 26a, 26b ont des sections transversales en T, et elles sont directe-
ment en contact avec les régions de drain 16a, 16b des transistors de transfert de mémoire DRAM. Les extrémités inférieures des couches de
silicium polycristallin en forme de tronc supérieures 46a, 46b sont direc-
tement en contact avec des bords extérieurs 27a, 27b des couches de silicium polycristallin en forme de tronc inférieures, respectivement 26a, 26b, et elles s'étendent pratiquement vers le haut à partir de ces bords
extérieurs. Un bord extérieur 41a1 de la partie s'étendant horizontale-
ment, 40a1, des couches de silicium polycristallin en forme de branche a, est directement en contact avec la surface intérieure des couches de silicium polycristallin en forme de tronc supérieures 46a. La partie s'étendant horizontalement, 40a1, s'étend horizontalement vers l'intérieur à partir d'une extrémité intérieure 41a2. De façon similaire, la partie s'étendant horizontalement, 40b1, de la couche en forme de branche b, comporte un bord extérieur 41b1 qui est directement en contact avec la surface intérieure de la couche en forme de tronc 46b, et qui
s'étend horizontalement vers l'intérieur en direction d'une extrémité inté-
rieure 41b2, à partir de laquelle la partie s'étendant verticalement, 40b2, s'étend vers le bas. Du fait de leurs formes semblables à des arbres, chaque électrode de stockage conforme à chaque mode de réalisation
préféré de l'invention est appelée "électrode de stockage de type en ar-
bre", et chaque condensateur de stockage est appelé "condensateur de
stockage de type en arbre".
En se référant à la figure 21, on note que l'on forme des cou-
ches diélectriques 48a, 48b sur les surfaces à nu des électrodes de stockage respectives 49a et 49b. Les couches diélectriques 48a, 48b
peuvent être par exemple des couches de dioxyde de silicium, des cou-
ches de nitrure de silicium ou des combinaisons des deux. On forme en-
suite une électrode opposée 50, en silicium polycristallin, sur les surfa-
ces de chacune des couches diélectriques 48a, 48b. On peut former l'électrode opposée 50 par les étapes suivantes: on forme une couche de silicium polycristallin avec une épaisseur d'environ 100 nm, par CVD, on implante un dopant de type N dans la couche de silicium polycristallin pour augmenter sa conductivité, et on définit un motif dans la couche de silicium polycristallin, par une technique classique de photolithographie
et d'attaque.
Bien que ceci ne soit pas représenté sur la figure 21, il est bien
connu de l'homme de l'art que des processus supplémentaires sont né-
cessaires pour former un circuit intégré de mémoire DRAM. Les proces-
sus supplémentaires comprennent la fabrication de lignes de bit, de pla-
ges de connexion, d'interconnexions et de couches de passivation, ainsi que le conditionnement. Cependant, ces processus ne sont pas liés à
I'invention, et ils ne sont donc pas décrits davantage ici.
Dans ce mode de réalisation préféré, les éléments d'espace-
ment 34a, 34b et les couches 28 et 42 sont en dioxyde de silicium, et les couches 22, 30 et 36 sont en nitrure de silicium. On peut cependant également utiliser du nitrure de silicium pour former les couches 28 et 42 et les éléments d'espacement 34a, 34b, auquel cas les couches 22, 30, 36 sont en dioxyde de silicium. En outre, on peut utiliser n'importe quel
matériau isolant pour former les couches 28 et 42, et les éléments d'es-
pacement 34a, 34b, à condition que le matériau isolant qui est utilisé pour former les couches 22, 30, 36 ait une sélectivité d'attaque élevée
vis-à-vis de l'autre matériau isolant.
Second mode de réalisation préféré Dans le premier mode de réalisation, l'électrode de stockage
comporte une seule couche d'électrode de stockage en forme de bran-
che, qui a une section transversale en L. L'invention n'est cependant pas limitée à ce mode de réalisation particulier. Le nombre de couches d'électrode de stockage en forme de branche peut être de deux, trois ou
plus. Dans le seconde mode de réalisation décrit ci-dessous, le conden-
sateur de stockage comporte deux de ces couches en L. L'électrode de stockage de mémoire DRAM conforme au second
mode de réalisation est fabriquée sur la base de la structure qui est re-
présentée sur la figure 2F, et par des processus supplémentaires qui sont illustrés sur les figures 3A à 3E. Les éléments des figures 3A à 3E qui sont identiques à ceux de la figure 2C sont désignés par les mêmes
références numériques.
En se référant à la figure 2F et à la figure 3A, on note que l'on enlève les couches de nitrure de silicium 30a, 30b, par attaque par voie humide, en utilisant à titre de masques la couche de silicium polycristallin
et la couche de dioxyde de silicium 28. On dépose par CVD une cou-
che de dioxyde de silicium 52 ayant une épaisseur qui est par exemple d'environ 200 nm. On dépose ensuite successivement sur la couche de dioxyde de silicium 52, par CVD, une couche de nitrure de silicium et une couche de silicium polycristallin sacrificielle, et on définit un motif dans ces couches pour former des couches de nitrure de silicium 54a, 54b et des couches de silicium polycristallin sacrificielles 56a, 56b, par des
techniques classiques de photolithographie et d'attaque, de façon qu'el-
les soient alignées au-dessus des régions de drain 16a et 16b, comme représenté sur la figure 3A. Chacune des couches de nitrure de silicium 54a, 54b et des couches de silicium polycristallin sacrificielles 56a, 56b a une épaisseur qui est par exemple de 100 nm. La couche de nitrure de
silicium 54a et la couche de silicium polycristallin sacrificielle 56a for-
ment ensemble une structure de couches empilées 57a qui est pleine. De
façon similaire, la couche de nitrure de silicium 54b et la couche de sili-
cium polycristallin sacrificielle 56b forment ensemble une structure de couches empilées 57b qui est pleine. La section horizontale de chacune
des structures de couches empilées 57a, 57b peut être par exemple cir-
culaire ou rectangulaire, ou de n'importe quelle autre forme appropriée.
Les structures de couches empilées 57a, 57b sont placées au-dessus des régions de drain respectives 16a, 16b. En outre, chacune des structures
de couches empilées 57a, 57b a une largeur inférieure à la largeur res-
pective des structures de couches empilées 33a, 33b décrites précédem-
ment, qui sont représentées sur la figure 2C.
En se référant à la figure 3B, on note que l'on forme des élé-
ments d'espacement en oxyde de silicium 58a, 58b sur les parois latéra-
les des structures de couches empilées 57a, 57b, en déposant une cou-
che de dioxyde de silicium d'une épaisseur d'environ 100 nm, et en ré-
duisant l'épaisseur de cette couche, par une opération d'attaque. En-
suite, on dépose par CVD une couche de nitrure de silicium 60, avec une épaisseur qui est par exemple de 200 nm, et on polit cette couche par une technique de polissage chimio-mécanique, jusqu'à ce que les parties supérieures, au moins, des structures de couches empilées 57a, 57b
soient à nu.
En se référant à la figure 3C, on note que l'on enlève par atta-
que les éléments d'espacement 58a, 58b, conjointement aux couches de dioxyde de silicium 52 et 28 se trouvant sous les éléments d'espacement
58a, 58b, en utilisant à titre de masques les structures de couches em-
pilées 57a, 57b et la couche de nitrure de silicium 60. On enlève par at-
taque la couche de nitrure de silicium 60, en utilisant à titre de masqueles couches de silicium polycristallin sacrificielles 56a, 56b, de façon à former des ouvertures 62a, 62b, les ouvertures 62a, 62b s'étendant à I'intérieur des couches de dioxyde de silicium 52 et 28 mais n'atteignant pas la couche de silicium polycristallin 26 et ne touchant pas les couches
de silicium polycristallin 40a, 40b.
En se référant à la figure 3D, on note que l'on dépose sur les surfaces des structures de couches empilées 57a, 57b et de la couche isolante 52 une couche de silicium polycristallin 64 ayant une épaisseur qui est par exemple de 100 nm, qui remplit les ouvertures 62a, 62b. On peut implanter des ions d'arsenic dans la couche de silicium polycristallin 64 pour augmenter sa conductivité. Ensuite, on polit la couche de silicium polycristallin 64 et les couches de silicium polycristallin sacrificielles 56a, 56b, en utilisant une technique de polissage chimio-mécanique, jusqu'à ce que les parties supérieures des couches de nitrure de silicium 54a, 54b soient à nu, de façon à enlever les couches de silicium polycristallin sacrificielles 56a, 56b. On enlève ensuite par attaque par voie humide les couches de nitrure de silicium 54a, 54b, en utilisant à titre de masques la
couche de silicium polycristallin 64 et la couche d'oxyde 52.
En se référant à la figure 3E, on note que l'on dépose par CVD une couche de dioxyde de silicium 66 ayant une épaisseur qui est par
exemple de 200 nm. On attaque successivement, en utilisant une techni-
que classique de photolithographie et d'attaque, la couche de dioxyde de silicium 66, la couche de silicium polycristallin 64, la couche de dioxyde de silicium 52, la couche de silicium polycristallin 40, la couche de dioxyde de silicium 28 et la couche de silicium polycristallin 26, de façon
à former une ouverture 68. L'ouverture 68 segmente les couches de sili-
cium polycristallin 64, 40 et 26 pour former respectivement des couches de silicium polycristallin 64a, 64b, 40a et 40b, qui apparaissent avec une
section transversale en forme de branche et en L, et des couches de sili-
cium polycristallin en forme de tronc en T, 26a, 26b. Les couches de sili-
cium polycristallin 26a, 26b ont des bords extérieurs respectifs 27a, 27b.
Les couches de silicium polycristallin 64a et 64b ont des parties respecti-
ves 64a1 et 64b1 s'étendant horizontalement, et des parties respectives 64a2, 64b2 s'étendant verticalement. De façon similaire, les couches de silicium polycristallin 40a et 40b ont des parties respectives 40a1 et 40b1 s'étendant horizontalement, et des parties respectives 40a2 et 40b2
*s'étendant verticalement.
En se référant à la figure 3F, on note que l'on forme dans les ouvertures 68 des couches de silicium polycristallin en forme de tronc
a, 70b, qui sont creuses, par exemple en déposant une couche de sili-
cium polycristallin avec une épaisseur d'environ 1000 nm et en réduisant son épaisseur par attaque. On peut implanter des ions d'arsenic dans les
couches de silicium polycristallin 70a, 70b pour augmenter leur conducti-
vité. La couche de silicium polycristallin 70a a une surface intérieure 71a qui vient en contact avec des bords extérieurs 27a, 41a1 et 65a1 des couches de silicium polycristallin respectives 26a, 40a et 64a. De façon similaire, la couche de silicium polycristallin 70b a une surface intérieure 71b qui vient en contact avec des bords extérieurs 27b, 41b1 et 65b1 des
couches de silicium polycristallin respectives 26b, 40b et 64b. Les cou-
ches de dioxyde de silicium 66, 52 et 28, qui sont à nu, sont enlevées par
attaque par voie humide, en utilisant la couche de protection contre l'at-
taque 22 à titre de point final d'attaque, pour achever les électrodes de
stockage des condensateurs de stockage pour la mémoire DRAM.
Chaque électrode de stockage qui est illustrée comprend l'une respective des deux couches de silicium polycristallin en forme de tronc
inférieures 26a, 26b, l'une respective des deux couches de silicium poly-
cristallin en forme de tronc supérieures 70a, 70b, et des couches respec-
tives parmi les deux couches de silicium polycristallin en forme de bran-
che 64a, 64b et 40a, 40b. Les couches de silicium polycristallin en forme
de tronc inférieures 26a, 26b sont directement en contact avec les ré-
gions de drain respectives 16a, 16b de la mémoire DRAM, et elles ont des sections transversales pratiquement en T. Les couches de silicium polycristallin en forme de tronc supérieures 70a, 70b ont des extrémités inférieures qui sont directement en contact avec les bords extérieurs 27a, 27b des couches de silicium polycristallin en forme de tronc inférieures
respectives 26a, 26b, et elles s'étendent vers le haut dans une directe-
ment pratiquement verticale. Les couches de silicium polycristallin en
forme de branche 64a, 64b sont pratiquement parallèles dans leurs par-
ties horizontales et verticales aux couches de silicium polycristallin en forme de branche 40a, 40b. Les bords extérieurs des couches de silicium polycristallin en forme de branche 64a, 64b et 40a, 40b sont directement
en contact avec les surfaces intérieures des couches de silicium poly-
cristallin en forme de tronc supérieures 70a, 70b, et ces couches s'éten-
dent vers l'intérieur dans une direction pratiquement horizontale jusqu'à une extrémité intérieure à partir de laquelle les couches s'étendent en
outre vers le bas, en direction d'une surface supérieure 11 du substrat 10.
Des processus ultérieurs qui sont accomplis pour former un cir-
cuit intégré de mémoire DRAM ne sont pas liés à l'invention, et ils ne
sont donc pas décrits ici.
Dans ce mode de réalisation préféré, les éléments d'espace-
ment 58a, 58b et les couches 28, 52 et 60 sont en dioxyde de silicium, et les couches 22 et 54 sont en nitrure de silicium. Cependant, on peut
également utiliser du nitrure de silicium pour former les éléments d'espa-
cement 58a, 58b et les couches 28, 52 et 60, auquel cas les couches 22 et 54 sont en dioxyde de silicium. En outre, on peut utiliser n'importe quel matériau isolant pour former les éléments d'espacement 58a, 58b et
les couches 28, 52 et 60, à condition que le matériau isolant qui est utili-
sé pour former les couches 22 et 54 ait une sélectivité d'attaque élevée
vis-à-vis de l'autre matériau isolant.
Dans une forme modifiée du second mode de réalisation, les structures de couches empilées sont formées de façon répétée. Ainsi, après avoir accompli les étapes qui sont illustrées sur les figures 3A à 3D, comme décrit ci-dessus, on répète à nouveau les mêmes étapes au moins une fois pour former une ou plusieurs couches conductrices en
forme de branche supplémentaires, dans chaque électrode de stockage.
Troisième mode de réalisation préféré Le condensateur de stockage qui est fabriqué conformément au premier ou au second mode de réalisation comporte une couche d'élec-
trode de stockage en forme de branche qui est en contact avec une cou-
che en forme de tronc creuse, tout le long de sa périphérie intérieure, et qui a une forme en L dans toute les sections radiales. L'invention n'est
cependant pas limitée à ce cas. L'invention englobe également un con-
densateur de stockage ayant une couche d'électrode de stockage en forme de branche qui vient en contact avec la couche en forme de tronc
creuse seulement le long d'une partie de sa périphérie.
En outre, les couches de silicium polycristallin en forme de
tronc inférieures qui sont fabriquées conformément aux premier et se-
cond modes de réalisation préférés, comme décrit, sont pleines et ont une section transversale en T. L'invention n'est cependant pas limitée à ceci, mais peut en outre englober une électrode de stockage ayant une couche de silicium polycristallin en forme de tronc inférieure creuse. De cette manière, I'aire de surface de l'électrode de stockage est encore
augmentée davantage, sans exiger une aire de surface de substrat sup-
plémentaire. Une telle couche de silicium polycristallin en forme de tronc inférieure peut par exemple avoir une section transversale en U, comme
décrit ci-dessous.
Le condensateur de stockage du troisième mode de réalisation est basé sur la structure de tranche de la figure 2A. Les éléments des figures 4A à 4E qui sont identiques à ceux de la figure 2A sont désignés
par les mêmes références numériques.
En se référant à la figure 2A et à la figure 4A, on note que l'on dépose par CVD, pour l'aplanissement, une couche isolante 72, telle que du verre borophosphosilicaté (ou BPSG), avec une épaisseur d'environ 700 nm. On dépose ensuite par CVD une couche de protection contre l'attaque 74, comprenant du nitrure de silicium avec une épaisseur qui est par exemple d'environ 100 nm. On attaque successivement la couche de protection contre l'attaque 74, la couche isolante 72 et la couche d'oxyde de grille 14, pour former des trous de contact d'électrode 76a, 76b qui mettent à nu les régions de drain respectives 16a, 16b. Ensuite,
on dépose une couche de silicium polycristallin 78 pour recouvrir la cou-
che de protection contre l'attaque 74 et la périphérie des trous de contact
d'électrode de stockage 76a, 76b, mais pas de façon à remplir complète-
ment ces trous 76a, 76b. Il en résulte que la couche de silicium polycristallin 78 a une partie de base qui est une structure creuse 78c ayant une section transversale en U, et une partie de support plane 78d. On peut
implanter des ions, tels que des ions d'arsenic, dans la couche de sili-
cium polycristallin 78 pour augmenter sa conductivité. On dépose sur la couche de silicium polycristallin 78 une couche isolante épaisse 80 en
dioxyde de silicium, ayant par exemple une épaisseur d'environ 700 nm.
On dépose du nitrure de silicium et ensuite du silicium polycristallin, et
on définit un motif dans ces matériaux, en utilisant une technique classi-
que de photolithographie et d'attaque, pour former des couches de ni-
trure de silicium 82a, 82b et des couches de silicium polycristallin sacrifi-
cielles 84a, 84b, comme représenté sur la figure 4A. Chacune des cou-
ches de nitrure de silicium 82a, 82b et des couches de silicium polycris-
tallin sacrificielles 84a, 84b a une épaisseur qui est par exemple d'envi-
ron 100 nm. La couche de nitrure de silicium 82a et la couche de silicium polycristallin sacrificielle 84a forment ensemble une structure de couches
empilées 85a. La couche de nitrure de silicium 82b et la couche de sili-
cium polycristallin sacrificielle 84b forment ensemble une structure de couches empilées 85b. Ces structures de couches empilées 85a, 85b
sont pleines et leurs sections horizontales peuvent être par exemple cir-
culaires ou rectangulaires, ou de n'importe quelle autre forme. Les structures de couches empilées 85a, 85b sont de préférence décalées par rapport aux axes verticaux respectifs des régions de drain 16a, 16b, et les deux structures de couches empilées 85a, 85b sont du même côté (côté droit ou côté gauche sur la figure 4A) de l'axe vertical respectif des
régions de drain 16a, 16b. On forme respectivement des éléments d'es-
pacement en oxyde de silicium 86a, 86b sur les parois latérales des structures de couches empilées 85a, 85b, en déposant une couche de dioxyde de silicium avec une épaisseur d'environ 100 nm, et en réduisant son épaisseur par attaque. On dépose par CVD une couche de nitrure de silicium 88 ayant une épaisseur d'environ 200 nm. Ensuite, on polit la couche de nitrure de silicium 88, en utilisant une technique de polissage chimio-mécanique, jusqu'à ce que les parties supérieures des structures
de couches empilées 85a, 85b soient à nu.
En se référant à la figure 4B, on note que l'on enlève par atta-
que les éléments d'espacement en dioxyde de silicium 86a, 86b et une partie de la couche isolante 80 au-dessous des éléments d'espacement
86a, 86b, en utilisant à titre de masques les structures de couches em-
pilées 85a, 85b et la couche de nitrure de silicium 88, pour former des ouvertures 90a, 90b dans la couche de dioxyde de silicium 80. Ensuite,
on enlève par attaque la couche isolante 88, en utilisant à titre de mas-
ques les couches de silicium polycristallin sacrificielles 84a, 84b. On peut ajuster la profondeur de chacune des ouvertures 90a, 90b conformément à des exigences individuelles, à un niveau qui n'atteint pas la couche de
silicium polycristallin 78.
En se référant à la figure 4C, on note que l'on dépose sur les structures de couches empilées 85a, 85b et sur la couche isolante 80 une couche de silicium polycristallin 92, avec une épaisseur d'environ 100 nm, pour remplir pratiquement complètement les ouvertures 90a, 90b. On peut implanter des ions, tels que des ions d'arsenic, dans la couche de
silicium polycristallin 92, pour augmenter sa conductivité. Ensuite, on po-
lit la couche de silicium polycristallin 92 par une technique de polissage chimio-mécanique, jusqu'à ce que les parties supérieures des couches de
nitrure de silicium 82a, 82b soient à nu. Les couches de silicium poly-
cristallin 84a, 84b sont ainsi enlevées.
En se référant à la figure 4D, on note que l'on enlève les cou-
ches de nitrure de silicium 82a, 82b par attaque par voie humide, en utili-
sant à titre de masques la couche de silicium polycristallin 92 et la cou-
che de dioxyde de silicium 80. On dépose par CVD une couche de
dioxyde de silicium 94, ayant une épaisseur d'environ 200 nm. On atta-
que successivement la couche de dioxyde de silicium 94, la couche de silicium polycristallin 92, la couche de dioxyde de silicium 80 et la couche de silicium polycristallin 78, pour former une ouverture 96 qui met à nu une partie de la couche de protection contre l'attaque 74, en utilisant une technique classique de photolithographie et d'attaque. Les couches de silicium polycristallin 92 et 78 sont ainsi respectivement segmentées en couches en forme de branche 92a, 92b et en couches en forme de tronc inférieures 78a, 78b. Comme représenté sur la figure, les couches 92a et
92b ont des parties horizontales et verticales, de façon à avoir une sec-
tion transversale en L. Les couches de silicium polycristallin 78a, 78b ont des bords extérieurs respectifs 79a, 79b, et elles sont connectées à leurs
extrémités inférieures aux régions de drain respectives 16a, 16b.
En se référant à la figure 4E, on note qu'on forme aux périphé-
ries des ouvertures 96 des couches de silicium polycristallin en forme de tronc supérieures 98a, 98b, qui sont creuses, en déposant une couche de
silicium polycristallin avec une épaisseur d'environ 100 nm, et en rédui-
sant son épaisseur par attaque. La couche de silicium polycristallin 98a a, en section transversale, des surfaces inférieures opposées 99a1,
99a2, et la couche de silicium polycristallin 98a a, en section transver-
sale, des surfaces intérieures opposées 99b1 et 99b2. On implante des
ions, tels que des ions d'arsenic, dans les couches de silicium polycris-
tallin 98a, 98b, pour augmenter leur conductivité. On enlève par attaque par voie humide les couches isolantes en dioxyde de silicium 94 et 80, en utilisant la couche de protection contre l'attaque 74 à titre de point final d'attaque. L'électrode de stockage de chaque condensateur de stockage
pour une mémoire DRAM est ainsi achevée.
Chaque électrode de stockage comprend l'une des couches de silicium polycristallin en forme de tronc inférieures 78a, 78b, I'une des couches de silicium polycristallin en forme de tronc supérieures 98a, 98b, et l'une des couches de silicium polycristallin en forme de branche 92a,
92b, les couches en forme de branche 92a, 92b ayant une section trans-
versale en L. Les couches de silicium polycristallin en forme de tronc in-
férieures 78a, 78b sont respectivement connectées aux régions de drain 16a, 16b, et elles ont des parties 78c avec des sections transversales en U. Les extrémités inférieures des couches de silicium polycristallin en forme de tronc supérieures 98a, 98b sont respectivement connectées aux bords extérieurs 79a, 79b des couches de silicium polycristallin en forme de tronc inférieures 78a, 78b, et elles s'étendent de façon pratiquement verticale vers le haut. Les bords extérieurs 93a1, 93b1 des couches de
silicium polycristallin en forme de branche respectives 92a, 92b sont res-
pectivement connectés aux surfaces intérieures 99a1, 99b1 des couches de silicium polycristallin en forme de tronc supérieures 98a, 98b. Des parties s'étendant horizontalement, 92a1, 92b1, des couches en forme de
branche 92a, 92b, s'étendent respectivement à partir des surfaces inté-
rieures 99a1, 99b1 des couches en forme de tronc supérieures 98a, 98b, en direction des surfaces intérieures opposées respectives 99a2, 99b2, jusqu'aux extrémités de branches intérieures 93a2, 93b2. Des parties de couches s'étendant verticalement, 92a2, 92b2, des couches en forme de
branche 92a, 92b, sont respectivement connectées aux extrémités inté-
rieures 93a2, 93b2 et elles s'étendent vers le substrat. Les processus supplémentaires pour former une couche diélectrique et une électrode opposée sont similaires aux procédés décrits précédemment, et ils ne
sont donc pas décrits en détail ici.
Dans ce mode de réalisation, les éléments d'espacement 86a et 86b et les couches 80 et 94 sont en dioxyde de silicium, et les couches 82 et 88 sont en nitrure de silicium. On peut cependant également utiliser du nitrure de silicium pour former les éléments d'espacement 86a et 86b et les couches 80 et 94, auquel cas les couches 82, 88 sont en dioxyde de silicium. En outre, on peut utiliser n'importe quel matériau isolant pour former les éléments d'espacement 88a et 88b et les couches 80 et 94, à condition que le matériau isolant qui est utilisé pour former les couches 82, 88 ait une sélectivité d'attaque élevée vis-à-vis de l'autre matériau isolant. Quatrième mode de réalisation préféré Les couches en forme de branche des électrodes fabriquées conformément aux modes de réalisation décrits précédemment ont toutes des sections transversales en L. L'invention n'est cependant pas limitée à
cette forme particulière. On peut faire varier la forme de section trans-
versale des couches d'électrodes de stockage en forme de branche. Dans le mode de réalisation qui est décrit ci-dessous, l'électrode de stockage comporte une couche de silicium polycristallin en forme de branche qui a une section transversale pratiquement rectiligne. En outre, conformément aux modes de réalisation décrits ci-dessus, les surfaces inférieures des
couches de silicium polycristallin en forme de tronc inférieures sont di-
rectement en contact avec les couches de protection contre l'attaque.
L'invention n'est cependant pas limitée à ceci. Dans le mode de réalisa-
tion qui est décrit ci-dessous, I'électrode de stockage est espacée de la couche de protection contre l'attaque, de façon à augmenter l'aire de surface. Ce quatrième mode de réalisation est fabriqué sur la base de la structure qui est représentée sur la figure 2A, et par des processus supplémentaires qui sont illustrés sur les figures 5A-5F. On utilise les mêmes références numériques pour désigner des éléments de la figure 5A à la
figure 5F qui sont identiques à ceux de la figure 2A.
En se référant à la figure 2A et à la figure 5A, on note qu'on
dépose successivement, par CVD, une couche isolante 100 pour l'apla-
nissement, une couche de protection contre l'attaque 102 et une couche
isolante 104. La couche isolante 100 peut être formée par du verre boro-
phosphosilicaté (ou BPSG), avec une épaisseur qui est par exemple d'environ 700 nm. La couche de protection contre l'attaque 102 peut être une couche de nitrure de silicium et elle peut avoir une épaisseur qui est par exemple d'environ 100 nm. La couche isolante 104 peut être une couche de dioxyde de silicium et elle peut avoir une épaisseur qui est par exemple d'environ 100 nm. Ensuite, on attaque successivement la couche isolante 104, la couche de protection contre l'attaque 103, la couche isolante 100 et la couche d'oxyde de grille 14, en utilisant une technique classique de photolithographie et d'attaque, pour former des trous de contact d'électrode de stockage 106a, 106b, qui mettent à nu les régions de drain 16a, 16b. On dépose une couche de silicium polycristallin 108 de façon à recouvrir la surface supérieure de la couche isolante 104 et les parois latérales et les surfaces supérieures des trous de contact 106a, 106b, mais de façon à ne pas remplir complètement les trous de contact 106a, 106b. La couche de silicium polycristallin 108 a donc une structure creuse, ayant une section transversale en U. On peut implanter
des ions, tels que des ions d'arsenic, dans la couche de silicium poly-
cristallin 108, pour augmenter sa conductivité.
En se référant à la figure 5B, on note qu'on dépose sur la cou-
che de silicium polycristallin 108 une couche épaisse de dioxyde de sili-
cium 110 ayant une épaisseur qui est par exemple d'environ 700 nm. En-
suite, on dépose sur la couche isolante 110, par CVD, une couche de ni-
trure de silicium, et ensuite une couche de silicium polycristallin sacrifi-
cielle, et on définit un motif dans ces couches pour former des couches de nitrure de silicium 112a, 112b et des couches de silicium polycristallin sacrificielles 114a, 114b, comme représenté sur la figure 5B, en utilisant une technique classique de photolithographie et d'attaque. Chacune des couches de nitrure de silicium 112a, 112b a une épaisseur qui est par
exemple d'environ 100 nm. L'épaisseur de chacune des couches de sili-
cium polycristallin sacrificielles 114a, 114b peut être par exemple d'envi-
ron 100 nm. La couche de nitrure de silicium 112a et la couche de sili-
cium polycristallin sacrificielle 114a forment ensemble une structure de
couches empilées 115a. La couche de nitrure de silicium 112b et la cou-
che de silicium polycristallin sacrificielle 114b forment ensemble une structure de couches empilées 115b. Les structures de couches empilées
a, 115b sont formées de façon à être pleines, et leurs sections hori-
zontales peuvent par exemple être circulaires ou rectangulaires, ou avoir
n'importe quelle autre forme appropriée. Les structures de couches em-
pilées 115a, 115b se trouvent sur les couches de dioxyde de silicium , en étant respectivement hors d'alignement avec les régions de drain
16a, 16b. Ainsi, les structures de couches empilées 115a, 115b sont dé-
calées par rapport aux régions de drain 16a, 16b. De plus, les structures
de couches empilées 115a, 115b sont de préférence positionnées de fa-
çon à être décalées au-dessus du même côté des régions de drain res-
pectives 16a, 16b. Dans ce mode de réalisation préféré, les structures de couches empilées 115a, 115b sont toutes deux décalées vers le côté droit (sur la figure 5A) des régions de drain respectives 16a, 16b. On forme respectivement des éléments d'espacement en dioxyde de silicium 116a, 116b sur les parois latérales des structures de couches empilées a, 115b, en déposant une couche de dioxyde de silicium avec une
épaisseur qui est par exemple d'environ 100 nm, et en réduisant l'épais-
seur par attaque. On dépose ensuite une couche de nitrure de silicium 118 ayant une épaisseur qui est par exemple d'environ 200 nm. Ensuite, on polit la couche de nitrure de silicium 118, en utilisant une technique de polissage chimio-mécanique, jusqu'à ce que les structures de couches
empilées 115a, 115b soient à nu.
En se référant à la figure 5C, on note que l'on enlève par atta-
que les éléments d'espacement en dioxyde de silicium 116a, 116b et la couche de dioxyde de silicium 118 se trouvant au-dessous, en utilisant à titre de masques les structures de couches empilées 115a, 115b et la couche de nitrure de silicium 118, pour former des ouvertures 120a, 120b
qui n'atteignent pas la surface de la couche de silicium polycristallin 108.
On enlève ensuite par attaque la couche de nitrure de silicium 118, en
utilisant à titre de masques les couches de silicium polycristallin sacrifi-
cielles 114a, 114b.
En se référant à la figure 5D, on note que l'on dépose sur les structures de couches empilées 115a, 115b et sur la couche de dioxyde de silicium 110, une couche de silicium polycristallin 122 ayant une
épaisseur qui est par exemple de 100 nm, de façon à remplir les ouvertu-
res 120a, 120b. On peut implanter des ions, tels que des ions d'arsenic,
dans la couche de silicium polycristallin 122, pour augmenter sa conduc-
tivité. Ensuite, on polit la couche de silicium polycristallin 122, en utili-
sant une technique de polissage chimio-mécanique, jusqu'à ce que les couches de nitrure de silicium 112a, 112b soient à nu. Les couches de
silicium polycristallin sacrificielles 114a, 114b sont donc enlevées.
En se référant à la figure 5E, on note qu'on enlève les couches
de nitrure de silicium 112a, 112b par attaque par voie humide, en utili-
sant à titre de masque la couche de silicium polycristallin 122 et la cou-
che d'oxyde de silicium 110. On dépose ensuite, par CVD, une couche de dioxyde de silicium 124 ayant une épaisseur qui est d'environ 200 nm. On dépose sur la couche de dioxyde de silicium 124, par CVD, une couche de silicium polycristallin 126, ayant une épaisseur qui est par exemple
d'environ 100 nm. On attaque successivement la couche de silicium poly-
cristallin 126, la couche de dioxyde de silicium 124, la couche de silicium polycristallin 122, la couche de dioxyde de silicium 110 et la couche de silicium polycristallin 108, pour former des ouvertures 127, sur des côtés
opposés desquelles on doit former les électrodes de stockage des con-
densateurs de stockage. Les couches de silicium polycristallin 122 et 108 sont donc respectivement segmentées en couches en forme de branche 122a, 122b qui ont une section transversale de forme générale en L, et en couches en forme de tronc inférieures 108a, 108b qui ont une section transversale de forme générale en T, avec une partie creuse en U. Les couches de silicium polycristallin 108a, 108b ont des bords extérieurs respectifs 109a, 109b, et elles sont connectées à leurs parties inférieures
aux régions de source/drain respectives 16a, 16b. Les couches de sili-
cium polycristallin 122a, 122b ont des parties respectives s'étendant ho-
rizontalement 122a1 et 122b1, et des parties respectives s'étendant ver-
ticalement 122a2 et 122b2. La couche de silicium polycristallin 126 est
segmentée en couches horizontales 126a et 126b.
En se référant à la figure 5F, on note que l'on forme aux péri-
phéries des ouvertures 127 des couches creuses de silicium polycristallin en forme de tronc 128a, 128b, de préférence en déposant une couche de silicium polycristallin avec une épaisseur qui est par exemple d'environ 1000 nm, et en réduisant l'épaisseur par attaque. La couche de siliciumpolycristallin 128a a, en section transversale, des surfaces intérieures opposées 129a1 et 129a2, et de façon similaire la couche 128b a, en
section transversale, des surfaces intérieures opposées 129b1 et 129b2.
On peut implanter des ions, tels que des ions d'arsenic, dans les couches
de silicium polycristallin 128a, 128b, pour augmenter leur conductivité.
On applique ensuite une opération d'attaque supplémentaire aux couches de silicium polycristallin 126a et 126b, pour former respectivement dans ces couches des ouvertures 126a1 et 126b1, en utilisant une technique
classique de photolithographie et d'attaque. On enlève ensuite par atta-
que par voie humide les couches de dioxyde de silicium 124, 110 et 104 qui sont à nu, en utilisant la couche de protection contre l'attaque 102 à
titre de point final d'attaque.
Les électrodes de stockage des condensateurs de stockage pour une mémoire DRAM sont ainsi achevées, et chaque électrode de stockage comprend l'une des couches de silicium polycristallin en forme
de tronc inférieures 108a, 108b, I'une des couches de silicium polycris-
tallin en forme de tronc supérieures 128a, 128b, I'une des couches en forme de branche pratiquement horizontales 126a, 126b, et l'une des couches en forme de branche en L 122a, 122b, les couches de silicium polycristallin en forme de tronc inférieures 108a, 108b étant connectées aux régions de drain respectives 16a, 16b, et ayant des parties de base
creuses 108c qui ont une section transversale en U. Les extrémités infé-
rieures des couches de silicium polycristallin en forme de tronc supérieu-
res 128a, 128b sont respectivement connectées par leurs surfaces inté-
rieures 129a1, 129a2 et 129b1, 129b2 aux bords extérieurs 109a, 109b de la partie de support 108d des couches de silicium polycristallin en
forme de tronc inférieures 108a, 108b, et elles s'étendent de façon prati-
quement verticale, vers le haut. Les couches de silicium polycristallin en forme de branche 126a et 126b sont respectivement connectées aux
surfaces intérieures 129a1, 129a2 et 129b1, 129b2 des couches de sili-
cium polycristallin en forme de tronc supérieures 128a et 128b, et elles s'étendent de façon pratiquement horizontale, vers l'intérieur. La couche
de silicium polycristallin en forme de branche 122a a une section trans-
versale en L, et elle comporte une partie s'étendant horizontalement, 122a1, qui est connectée à la surface intérieure 129a1 de la couche de silicium polycristallin en forme de tronc supérieure 128a au bord extérieur
123a, et qui s'étend de façon pratiquement horizontale, en section trans-
versale, vers la surface intérieure opposée 129a2. De façon similaire, la partie s'étendant horizontalement, 122b1, de la couche en forme de branche en L, 122b, est connectée à la surface intérieure 129b1 au bord extérieur 123b1, et elle s'étend pratiquement horizontalement, en section transversale, vers la surface intérieure opposée 129b2. Les parties s'étendant verticalement, 122a2, 122b2, des couches 122a et 122b sont
connectées aux extrémités respectives 123a2, 123b2 des parties s'éten-
dant horizontalement respectives, 122a1, 122b1, et elles s'étendent vers la surface supérieure 11 du substrat. Des processus supplémentaires pour achever un condensateur de stockage d'une mémoire DRAM sont similaires aux processus décrits précédemment, et ils ne sont pas décrits
davantage ici.
Dans ce mode de réalisation préféré, les éléments d'espace-
ment 116a et 116b et les couches 110 et 124 sont en dioxyde de silicium, et les couches 112 et 118 sont en nitrure de silicium. On peut cependant
utiliser également du nitrure de silicium pour former les éléments d'espa-
cement 116a et 116b et les couches 110 et 124, auquel cas les couches 112, 118 sont en dioxyde de silicium. En outre, on peut utiliser n'importe quel matériau isolant pour former les éléments d'espacement 116a et 116b et les couches 110 et 124, à condition que le matériau isolant qui
est utilisé pour former les couches 112 et 118 ait une sélectivité d'atta-
que élevée vis-à-vis de l'autre matériau isolant.
Comme l'homme de l'art le notera, et comme l'envisagent les
inventeurs, les caractéristiques spécifiques de chacun des modes de réa-
lisation peuvent être appliquées en combinaison pour obtenir diverses
électrodes de stockage qui entrent dans le cadre de l'invention.
Bien que les régions de drain des modes de réalisation pré- sentés soient décrites comme étant des structures formées par diffusion, il est bien connu que l'on peut également utiliser pour les régions de
drain d'autres structures, telles que des structures de tranchée. L'inven-
tion n'est donc pas limité à l'utilisation des régions de drain décrites. La forme, la taille et l'angle d'extension de chaque élément dans les dessins sont uniquement illustratifs. Il est cependant évident que diverses formes pratiques, tailles et angles d'extension de chaque élément conforme à
l'invention ne sont pas limités par ceux indiqués à titre illustratif.
Il va de soi que de nombreuses autres modifications peuvent être apportées au dispositif et au procédé décrits et représentés, sans
sortir du cadre de l'invention.
Claims (17)
1. Procédé de fabrication d'une électrode de stockage d'un condensateur de stockage prévu pour l'utilisation avec un dispositif de
mémoire à semiconducteurs qui comprend un substrat (10) et un transis-
tor de transfert ayant une région de source/drain (16a, 16b) formée sur le substrat, caractérisé en ce qu'il comprend les étapes suivantes: (a) on forme une première couche conductrice (26) connectée à la région de source/drain (16a, 16b); (b) on forme une première couche isolante (28) sur la première couche conductrice; (c) on forme une première pellicule (30a, 30b) sur une partie de la première couche isolante et une seconde pellicule (32a, 32b) sur la première pellicule, la première pellicule et la seconde pellicule formant une structure de couches empilées (33a, 33b), la structure de couches empilées ayant une paroi latérale; (e) on forme
une seconde couche isolante (34a, 34b) sur la paroi latérale de la struc-
ture de couches empilées (33a, 33b); (f) on forme une troisième couche
isolante (36) sur le substrat (10); (g) on enlève la seconde couche iso-
lante et une partie de la première couche isolante se trouvant au- dessous d'elle, pour former une première ouverture (38a, 38b) dans la première couche isolante, sans mettre à nu la première couche conductrice (26); (h) on enlève la troisième couche isolante (36) et la seconde pellicule; (i) on forme une seconde couche conductrice (40), sur le substrat, de façon à remplir pratiquement la première ouverture (38a, 38b); (j) on enlève la
première pellicule (30a, 30b) et une partie de la seconde couche con-
ductrice (40) se trouvant sur elle; (k) on forme une seconde ouverture
(44) dans les première et seconde couches conductrices et dans la pre-
mière couche isolante (28); et (I) on forme une troisième couche conduc-
trice (46a, 46b) à une périphérie de l'ouverture, de façon qu'elle soit connectée aux bords périphériques des première et seconde couches conductrices, I'électrode de stockage comprenant les première, seconde
et troisième couches conductrices.
2. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre les étapes suivantes: on enlève la première couche isolante (28) après l'étape (I); on forme une couche diélectrique (48a, 48b) sur des surfaces à nu des première, seconde et troisième couches conductrices; et on forme une quatrième couche conductrice (50) sur la couche diélectrique, la quatrième couche conductrice constituant une
électrode opposée du condensateur de stockage.
3. Procédé selon la revendication 1, caractérisé en ce que la première couche conductrice (26) présente une section transversale en T et elle a un bord périphérique, et la troisième couche conductrice (46a,
46b) s'étend à partir du bord périphérique de la première couche con-
ductrice (46a, 46b), dans une direction opposée au substrat.
4. Procédé selon la revendication 3, caractérisé en ce que la première couche conductrice a une partie de base creuse (78c, 108c) et
une partie de support (78d, 108d) sur la partie de base.
5. Procédé selon l'une des revendications 1 à 4, caractérisé en
ce qu'il comprend en outre les étapes suivantes: on forme une cinquième couche isolante (52) entre les étapes (j) et (k), et on forme ensuite une cinquième couche conductrice (64), avec en outre l'étape de formation d'un motif dans la cinquième couche conductrice, I'étape (I) comprenant la formation de la troisième couche conductrice (70a, 70b) de façon qu'elle soit connectée a un bord périphérique de la cinquième couche conductrice; et on enlève une partie de la cinquième couche conductrice
après l'étape (I), pour mettre à nu la cinquième couche isolante, I'élec-
trode de stockage comprenant la cinquième couche conductrice (64a,
64b) ayant la partie enlevée.
6. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre les étapes consistant à former une couche isolante supplémentaire (20) sur le substrat (10) et le transistor, et à former une
couche de protection contre l'attaque (22) sur la couche isolante supplé-
mentaire, avant l'étape (a), cette étape (a) comprenant la formation de la première couche conductrice (26) de façon qu'elle pénètre à travers la
couche de protection contre l'attaque (22) et la couche isolante supplé-
mentaire (20).
7. Procédé selon la revendication 1 ou 2, comprenant en outre les étapes qui consistent à répéter les étapes (b) à (j) avant l'étape (k), pour former une quatrième couche conductrice (64) qui s'étend de façon pratiquement parallèle à la seconde couche conductrice (40), la troisième couche conductrice (70a, 70b) étant formée à l'étape (I) de façon à venir en contact avec un bord périphérique de la quatrième couche conductrice
(64a, 64b), l'électrode de stockage comprenant la quatrième couche con-
ductrice.
8. Procédé selon la revendication 7, caractérisé en ce que la
troisième couche conductrice (70a, 70b) s'étend dans une direction op-
posée au substrat.
9. Procédé selon la revendication 8, caractérisé en ce que la première couche conductrice (26) a une section transversale en T.
10. Procédé selon la revendication 9, caractérisé en ce que la première couche conductrice a une partie de base creuse (78c, 108c) et
une partie de support (78d, 108d) au-dessus de la partie de base.
11. Procédé selon la revendication 4 ou 10, dans lequel l'étape (a) comprend en outre les étapes de formation d'une couche isolante supplémentaire (72) sur le substrat (10) et le transistor, de formation d'un trou de contact (76a, 76b) dans la couche isolante supplémentaire (72) pour mettre à nu la région de source/drain (16a, 16b), et de formation de
la première couche conductrice (78) sur la couche isolante supplémen-
taire et dans le premier trou de contact, seulement le long de surfaces
inférieure et latérale de celui-ci.
12. Procédé selon la revendication 1, 6 ou 7, dans lequel à
chaque étape (c) la première pellicule (30a, 30b) est formée par un maté-
riau isolant et la seconde pellicule (32a, 32b) est formée par un matériau conducteur.
13. Procédé selon la revendication 1, caractérisé en ce que l'étape (a) comprend en outre les étapes suivantes: on forme une couche isolante supplémentaire (100) sur le substrat (10) et le transistor et on
forme une couche de protection contre l'attaque (102) sur la couche iso-
lante supplémentaire, et on forme ensuite une sixième couche isolante
(104) sur la couche de protection contre l'attaque, et on forme la pre-
mière couche conductrice (108) de façon qu'elle pénètre à travers la sixième couche isolante, la couche de protection contre l'attaque et la couche isolante supplémentaire, I'étape (I) comprenant en outre l'étape
d'enlèvement de la sixième couche isolante.
14. Procédé selon la revendication 13, caractérisé en ce que la troisième couche conductrice (128a, 128b) s'étend dans une direction
opposée au substrat (10).
15. Procédé selon la revendication 6, 7 ou 13, caractérisé en ce qu'il comprend en outre les étapes suivantes: on forme une cinquième couche isolante (124) entre les étapes (j) et (k), et on forme ensuite une
cinquième couche conductrice (126), avec en outre une étape de défini-
tion d'un motif dans la cinquième couche conductrice; et on enlève une partie de la cinquième couche conductrice (126) après l'étape (I), pour mettre à nu la cinquième couche isolante (124), I'électrode de stockage comprenant la cinquième couche conductrice (126a, 126b) ayant la partie enlevée.
16. Procédé selon la revendication 5 ou 15, caractérisé en ce
que la cinquième couche conductrice (64, 126) a une section transver-
sale rectiligne.
17. Procédé selon la revendication 13, caractérisé en ce qu'il comprend en outre les étapes qui consistent à répéter les étapes (b) à (j) avant l'étape (k), pour former une quatrième couche conductrice (126) qui s'étend de façon pratiquement parallèle à la seconde couche conductrice (122), la troisième couche conductrice (128a, 128b) étant formée à l'étape (I) de façon à venir en contact avec un bord périphérique de la quatrième couche conductrice, I'électrode de stockage comprenant la
quatrième couche conductrice (126a, 126b).
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW85110003A TW306035B (en) | 1996-08-16 | 1996-08-16 | Manufacturing method of semiconductor memory device with capacitor (part 7) |
| GB9701964A GB2321775A (en) | 1996-08-16 | 1997-01-30 | Method for fabricating a capacitor structure for a semiconductor memory device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2752487A1 true FR2752487A1 (fr) | 1998-02-20 |
Family
ID=26310902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9705124A Pending FR2752487A1 (fr) | 1996-08-16 | 1997-04-25 | Procede de fabrication d'une electrode de condensateur pour un dispositif a semiconducteurs |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5759890A (fr) |
| JP (1) | JPH1079477A (fr) |
| DE (1) | DE19720166C2 (fr) |
| FR (1) | FR2752487A1 (fr) |
| GB (1) | GB2321775A (fr) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5744866A (en) * | 1997-03-11 | 1998-04-28 | Nec Corporation | Low resistance ground wiring in a semiconductor device |
| US6107139A (en) * | 1998-07-17 | 2000-08-22 | Worldwide Semiconductor Manufacturing Corporation | Method for making a mushroom shaped DRAM capacitor |
| DE10305972A1 (de) * | 2003-02-13 | 2004-09-02 | Micronas Gmbh | Kompensationsschaltungsanordnung und Kompensationsverfahren zum Kompensieren von nicht-linearen Verzerrungen eines AD-Wandlers |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0415530A1 (fr) * | 1989-07-05 | 1991-03-06 | Fujitsu Limited | Dispositif de mémoire semi-conducteur à capacités empilées et méthode de fabrication |
| JPH06177348A (ja) * | 1992-12-04 | 1994-06-24 | Sony Corp | 半導体記憶装置及びその製造方法 |
| US5389560A (en) * | 1992-12-31 | 1995-02-14 | Hyundai Electronics Industries Co., Ltd. | Process for production of stacked capacitor of semiconductor device |
| JPH0786433A (ja) * | 1993-09-17 | 1995-03-31 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US5429980A (en) * | 1994-10-05 | 1995-07-04 | United Microelectronics Corporation | Method of forming a stacked capacitor using sidewall spacers and local oxidation |
| JPH0846154A (ja) * | 1994-08-03 | 1996-02-16 | Oki Electric Ind Co Ltd | 半導体記憶装置のキャパシタの蓄積電極の製造方法 |
| JPH08204148A (ja) * | 1995-01-30 | 1996-08-09 | Sony Corp | 半導体装置及びその製造方法 |
Family Cites Families (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5071783A (en) * | 1987-06-17 | 1991-12-10 | Fujitsu Limited | Method of producing a dynamic random access memory device |
| KR910009805B1 (ko) * | 1987-11-25 | 1991-11-30 | 후지쓰 가부시끼가이샤 | 다이나믹 랜덤 액세스 메모리 장치와 그의 제조방법 |
| JPH02211651A (ja) * | 1989-02-10 | 1990-08-22 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5196365A (en) * | 1989-07-05 | 1993-03-23 | Fujitsu Limited | Method of making semiconductor memory device having stacked capacitor |
| KR910005460A (ko) * | 1989-08-08 | 1991-03-30 | 다니이 아끼오 | 반도체 메모리 장치 |
| JPH03104273A (ja) * | 1989-09-19 | 1991-05-01 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
| JPH088341B2 (ja) * | 1989-10-06 | 1996-01-29 | 三菱電機株式会社 | 半導体記憶装置 |
| US5164337A (en) * | 1989-11-01 | 1992-11-17 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a semiconductor device having a capacitor in a stacked memory cell |
| JP2504606B2 (ja) * | 1990-05-18 | 1996-06-05 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
| JP2886280B2 (ja) * | 1990-06-29 | 1999-04-26 | 宮城沖電気株式会社 | 半導体記憶装置の製造方法 |
| EP0480411A1 (fr) * | 1990-10-10 | 1992-04-15 | Micron Technology, Inc. | DRAM à capacité empilée |
| KR930009583B1 (ko) * | 1990-11-29 | 1993-10-07 | 삼성전자 주식회사 | 융모모양의 커패시터구조를 가진 반도체 메모리장치의 제조방법 |
| KR930009594B1 (ko) * | 1991-01-30 | 1993-10-07 | 삼성전자 주식회사 | 고집적 반도체 메모리장치 및 그 제조방법 |
| KR930009593B1 (ko) * | 1991-01-30 | 1993-10-07 | 삼성전자 주식회사 | 고집적 반도체 메모리장치 및 그 제조방법(HCC Cell) |
| JPH05183121A (ja) * | 1991-04-01 | 1993-07-23 | Fujitsu Ltd | 半導体装置とその製造方法 |
| EP0516031A1 (fr) * | 1991-05-29 | 1992-12-02 | Ramtron International Corporation | Cellule de mémoire ferroélectrique empilée et procédé de fabrication |
| JPH0521745A (ja) * | 1991-07-10 | 1993-01-29 | Mitsubishi Electric Corp | 半導体装置 |
| TW243541B (fr) * | 1991-08-31 | 1995-03-21 | Samsung Electronics Co Ltd | |
| US5266512A (en) * | 1991-10-23 | 1993-11-30 | Motorola, Inc. | Method for forming a nested surface capacitor |
| US5155657A (en) * | 1991-10-31 | 1992-10-13 | International Business Machines Corporation | High area capacitor formation using material dependent etching |
| KR960006745B1 (ko) * | 1991-12-31 | 1996-05-23 | 현대전자산업주식회사 | 반도체 기억장치의 전하저장전극 제조방법 |
| JP2906807B2 (ja) * | 1992-03-04 | 1999-06-21 | 日本電気株式会社 | 半導体メモリセルとその製造方法 |
| JP2838337B2 (ja) * | 1992-03-27 | 1998-12-16 | 三菱電機株式会社 | 半導体装置 |
| KR960008865B1 (en) * | 1992-07-15 | 1996-07-05 | Samsung Electronics Co Ltd | Method for manufacturing a capacitor in semiconductor memory device |
| JP2827728B2 (ja) * | 1992-08-03 | 1998-11-25 | 日本電気株式会社 | 半導体記憶装置およびその製造方法 |
| KR960005246B1 (ko) * | 1992-10-21 | 1996-04-23 | 현대전자산업주식회사 | 캐패시터의 저장전극 제조방법 |
| KR960005251B1 (ko) * | 1992-10-29 | 1996-04-23 | 삼성전자주식회사 | 반도체 메모리장치의 제조방법 |
| US5354704A (en) * | 1993-07-28 | 1994-10-11 | United Microelectronics Corporation | Symmetric SRAM cell with buried N+ local interconnection line |
| KR970000229B1 (ko) * | 1993-08-30 | 1997-01-06 | 현대전자산업 주식회사 | 디램 캐패시터의 제조방법 |
| US5543346A (en) * | 1993-08-31 | 1996-08-06 | Hyundai Electronics Industries Co., Ltd. | Method of fabricating a dynamic random access memory stacked capacitor |
| KR950010078A (ko) * | 1993-09-09 | 1995-04-26 | 김주용 | 반도체 기억장치의 제조방법 |
| KR0132859B1 (ko) * | 1993-11-24 | 1998-04-16 | 김광호 | 반도체장치의 커패시터 제조방법 |
| JP2555965B2 (ja) * | 1993-12-13 | 1996-11-20 | 日本電気株式会社 | 半導体装置の製造方法 |
| GB2285176B (en) * | 1993-12-27 | 1997-11-26 | Hyundai Electronics Ind | Structure and manufacturing method of a charge storage electrode |
| KR0154161B1 (ko) * | 1994-06-30 | 1998-10-15 | 김주용 | 반도체소자의 캐패시터 제조방법 |
| KR0126623B1 (ko) * | 1994-08-03 | 1997-12-26 | 김주용 | 반도체소자의 캐패시터 제조방법 |
| US5521112A (en) * | 1994-10-05 | 1996-05-28 | Industrial Technology Research Institute | Method of making capacitor for stack dram cell |
| US5438011A (en) * | 1995-03-03 | 1995-08-01 | Micron Technology, Inc. | Method of forming a capacitor using a photoresist contact sidewall having standing wave ripples |
| US5523542A (en) * | 1995-05-15 | 1996-06-04 | United Microelectronics Corp. | Method for making dynamic random access memory cell capacitor |
| US5550076A (en) * | 1995-09-11 | 1996-08-27 | Vanguard International Semiconductor Corp. | Method of manufacture of coaxial capacitor for dram memory cell and cell manufactured thereby |
-
1996
- 1996-11-18 US US08/751,442 patent/US5759890A/en not_active Expired - Fee Related
-
1997
- 1997-01-30 GB GB9701964A patent/GB2321775A/en not_active Withdrawn
- 1997-04-09 JP JP9091181A patent/JPH1079477A/ja active Pending
- 1997-04-25 FR FR9705124A patent/FR2752487A1/fr active Pending
- 1997-05-14 DE DE19720166A patent/DE19720166C2/de not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0415530A1 (fr) * | 1989-07-05 | 1991-03-06 | Fujitsu Limited | Dispositif de mémoire semi-conducteur à capacités empilées et méthode de fabrication |
| JPH06177348A (ja) * | 1992-12-04 | 1994-06-24 | Sony Corp | 半導体記憶装置及びその製造方法 |
| US5389560A (en) * | 1992-12-31 | 1995-02-14 | Hyundai Electronics Industries Co., Ltd. | Process for production of stacked capacitor of semiconductor device |
| JPH0786433A (ja) * | 1993-09-17 | 1995-03-31 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPH0846154A (ja) * | 1994-08-03 | 1996-02-16 | Oki Electric Ind Co Ltd | 半導体記憶装置のキャパシタの蓄積電極の製造方法 |
| US5429980A (en) * | 1994-10-05 | 1995-07-04 | United Microelectronics Corporation | Method of forming a stacked capacitor using sidewall spacers and local oxidation |
| JPH08204148A (ja) * | 1995-01-30 | 1996-08-09 | Sony Corp | 半導体装置及びその製造方法 |
Non-Patent Citations (4)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 18, no. 507 (E - 1609) 22 September 1994 (1994-09-22) * |
| PATENT ABSTRACTS OF JAPAN vol. 95, no. 6 31 July 1995 (1995-07-31) * |
| PATENT ABSTRACTS OF JAPAN vol. 96, no. 12 26 December 1996 (1996-12-26) * |
| PATENT ABSTRACTS OF JAPAN vol. 96, no. 6 28 June 1996 (1996-06-28) * |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2321775A (en) | 1998-08-05 |
| DE19720166A1 (de) | 1998-02-19 |
| JPH1079477A (ja) | 1998-03-24 |
| DE19720166C2 (de) | 2001-07-26 |
| US5759890A (en) | 1998-06-02 |
| GB9701964D0 (en) | 1997-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20180175042A1 (en) | Semiconductor device and method for fabricating the same | |
| KR100876976B1 (ko) | 반도체 소자의 배선 및 이의 형성 방법 | |
| FR2661555A1 (fr) | Procede pour fabriquer un reseau-memoire a semi-conducteurs avec des cellules du type a grille flottante et sans contact. | |
| FR2717950A1 (fr) | Ligne de bit enterrée et cellule de porte cylindrique et procédé de fabrication de ces éléments. | |
| FR2781310A1 (fr) | Condensateur cylindrique et procede pour sa fabrication | |
| FR2782415A1 (fr) | Dipositif de memoire a semiconducteur haute densite et son procede de fabrication | |
| FR2853454A1 (fr) | Transistor mos haute densite | |
| FR2752488A1 (fr) | Dispositif de memoire a semiconducteurs ayant un condensateur de type en arbre | |
| CN110707045B (zh) | 一种制作半导体元件的方法 | |
| FR2784229A1 (fr) | Procede de formation d'un contact autoaligne dans un dispositif a semiconducteur | |
| US6329242B1 (en) | Method of fabricating a semiconductor memory device having a tree-type capacitor | |
| FR2665982A1 (fr) | Dispositif de memoire a semi-conducteur a haut degre d'integration et procede de fabrication d'un tel dispositif. | |
| FR2752494A1 (fr) | Dispositif de memoire a semiconducteurs et structure d'electrode de condensateur pour ce dispositif | |
| EP1507286B1 (fr) | Procédé de formation d'un réseau d'interconnexions d'un circuit intégré et procédé de formation d'un transistor à grille entourante | |
| FR2752487A1 (fr) | Procede de fabrication d'une electrode de condensateur pour un dispositif a semiconducteurs | |
| US5909045A (en) | Semiconductor memory device having tree-type capacitor | |
| FR2752486A1 (fr) | Procede de fabrication d'une structure de condensateur pour un dispositif de memoire a semiconducteurs | |
| US5811332A (en) | Method of fabricating a capacitor structure for a semiconductor memory device | |
| FR2752483A1 (fr) | Procede de fabrication d'un dispositif de memoire a semiconducteurs ayant une structure de condensateur | |
| FR2752490A1 (fr) | Dispositif de memoire a semiconducteurs et structure de condensateur pour ce dispositif | |
| FR2752491A1 (fr) | Structure d'electrode de condensateur de stockage pour un dispositif de memoire | |
| CN108735741B (zh) | 存储器元件中的存储点接触结构与其制作方法 | |
| FR2752493A1 (fr) | Dispositif de memoire a semiconducteurs ayant un condensateur du type en arbre | |
| FR2778019A1 (fr) | Condensateur de cellule de memoire vive dynamique et son procede de fabrication | |
| FR2752482A1 (fr) | Procede de fabrication d'un dispositif de memoire a semiconducteurs comprenant un condensateur de type en arbre |