DE69531177T2 - Kartenartige Halbleiteranordnung - Google Patents

Kartenartige Halbleiteranordnung Download PDF

Info

Publication number
DE69531177T2
DE69531177T2 DE69531177T DE69531177T DE69531177T2 DE 69531177 T2 DE69531177 T2 DE 69531177T2 DE 69531177 T DE69531177 T DE 69531177T DE 69531177 T DE69531177 T DE 69531177T DE 69531177 T2 DE69531177 T2 DE 69531177T2
Authority
DE
Germany
Prior art keywords
circuit board
package
main circuit
connection
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69531177T
Other languages
English (en)
Other versions
DE69531177D1 (de
Inventor
Nobuaki Suwa-shi Nagano-ken Hashimoto
Norio Suwa-shi Nagano-ken Nakamura
Hiroyuki Suwa-shi Nagano-ken Suemori
Hiroshi Suwa-shi Nagano-ken Sugai
Norio Suwa-shi Nagano-ken Imaoka
Kazuyoshi Suwa-shi Nagano-ken Noake
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of DE69531177D1 publication Critical patent/DE69531177D1/de
Application granted granted Critical
Publication of DE69531177T2 publication Critical patent/DE69531177T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/148—Arrangements of two or more hingeably connected rigid printed circuit boards, i.e. connected by flexible means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H05K7/1429—Housings for circuits carrying a CPU and adapted to receive expansion cards
    • H05K7/1431—Retention mechanisms for CPU modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0173—Template for holding a PCB having mounted components thereon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

  • Hintergrund der Erfindung
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf eine als Steckkarte ausgebildete Halbleitervorrichtung, bei welcher elektronische Komponenten, wie ein Chip mit integrierten Schaltungen (integrated circuits, IC) und eine Schaltung von großem Umfang (large-scale integrated circuit, LSI)) auf einer gedruckten Leiterplatte montiert sind. Eine solche Halbleitervorrichtung kann in verschiedenen für die Industrie und für die Verbraucher vorgesehenen Geräten integriert sein, wie einem kleinen, kartenförmigen Computer, auf welchem eine zentrale Verarbeitungseinheit (central processing unit, CPU) und eine integrierte Schaltung (IC) zur Steuerung von Peripheriegeräten montiert sind.
  • 2. Beschreibung des Standes der Technik
  • Mit dem Vorrücken der Mikrocomputertechnologie wurden elektronische Steuersysteme, die Computer verwendeten, weitläufig auf dem Gebiet der für Verbraucher vorgesehenen Geräte, wie Kommunikationsgeräte und Audio- und Videogeräte, zusätzlich zum Gebiet verschiedener industrieller Geräte, wie einer automatischen Werkzeugmaschine, einem Automobil, medizinischen oder industriellen Steuer- oder Kontrollsystemen, einem Verkaufautomat oder einem automatischen Geldautomat eingesetzt. Im Allgemeinen handelt es sich bei einem großen Anteil der Computersysteme, die in solchen Geräten integriert sind, um fest zugeordnete Systeme, wovon jedes basierend auf den Anwendungen, den Funktionen und dem Design eines solchen Geräts und verschiedenen Betriebsbedingungen von Peripheriegeräten gestaltet und hergestellt ist, um das Geeignetste für ein solches Gerät zu sein. Daher hat ein solches herkömmliches Computersystem Nachteile, nämlich insoweit als dass die Entwicklung und Herstellung der Systeme viel Arbeit und Zeit benötigt und die Herstellungskosten für ein solches System ansteigen. Im Vergleich dazu wird die Struktur des Computersystems, eine spezielle Struktur beispielsweise ist die IBM PC/AT, zu einem wesentlichen Standard. Die meisten Peripheriegeräte, die einem solchen Standard genügen, können unter den Computersystemen ausgetauscht werden.
  • Daher wurde ein elektronisches Gerät, wie in der Beschreibung der japanischen Patentanmeldung Nummer 5-278643/1993 erläutert, vorgeschlagen. Bei diesem elektronischen Gerät wurde ein Computersystem, das in einem Gerät integriert werden soll, in ein Einzelsystem umgewandelt, indem das Computersystem von einem kompakten, kartenförmigen Gehäuse umkleidet wurde, und zwar um ein bezüglich der Gestaltung und Struktur allgemein einsetzbares Computersystem zu erhalten. Damit kann der Aufwand und die Zeit, die für das Entwerfen und das Herstellen eines jedem Gerät entsprechenden Computersystems eingespart werden. Darüber hinaus können die Kosten gesenkt werden. Üblicherweise wird ein solches elektronisches Gerät hergestellt, indem eine CPU, ein Speicher und integrierte Schaltungen (ICs) zur Steuerung von eingehenden und ausgehenden Peripheriegeräten und ähnliches auf eine gedruckte Leiterplatte montiert werden. Darüber hinaus kann die Hardware an Flexibilität gewinnen, indem die Größe, die Gestalt usw. jeder gedruckten Leiterplatte und das umgebende kartenförmige Gehäuse vereinheitlicht werden.
  • Andererseits wurden die Reduzierung der Größe, des Gewichts und der Dicke und die Steigerung der Leistungsfähigkeit verschiedener elektronischer Geräte schnell vorangetrieben. Insbesondere auf dem Gebiet der Computertechnologie ist durch einen dramatischen Anstieg des Informationsumfanges eine schnellere Datenverarbeitung notwendig. Daher wurden verschiedene Aufbau- und Verbindungstechniken zum Verbinden elektronischer Bauteile entwickelt, gleichzeitig die Dicke einer gedruckten Leiterplatte vermindert, die Größe der Strukturen reduziert, Strukturen mit mehreren Schichten eingesetzt und elektronische Bauteile bzw. Komponenten verkleinert. Zum Einsatz kommen beispielsweise Oberflächenmontagetechniken zum Aufbringen von IC-Gehäusen (IC-packages), wie einem Gehäuse mit vier Ebenen (quad flat package (QFP)), wobei ein Aufschmelz- bzw. Reflow-Löten erfolgt, oder Montagetechniken mit freiliegenden Chips zum Aufbringen von ICs, wobei Verfahren angewendet werden, bei welchen die Chips auf die Leiterplatte aufgebracht werden (chip on board, COB) oder ein streifenautomatisiertes Verbinden (tape automated bonding, TAB) erfolgt.
  • Insbesondere ein streifengetragenes Gehäuse (tape carrier package (TCP)), welches durch das TAB-Verfahren aufgebracht wird, ist für die Massenproduktion besonders geeignet, denn das TCP kann in einem Arbeitsschritt unabhängig von der Anzahl an Elektroden und Leitungen mit einer gedruckten Leiterplatte verbunden werden. Darüber hinaus zeichnet sich das TCP darin aus, dass der Leitungsabstand verringert werden kann und dass das TCP für eine Vorrichtung mit großen Chips und einer hohen Anzahl von Pins bzw. Anschlüssen verwendet werden kann. Daher kann das TCP für eine Konfiguration mit hoher Dichte verwendet werden. Falls das TCP auf eine gedruckte Leiterplatte montiert wird, wird ein Verfahren nach 21 ausgeführt. Das zu montierende TCP 87 wird zuerst auf die gedruckte Leiterplatte 86 gelegt. Dann werden die äußeren Leitungen 89 des TCP 87 auf die Anschlussflächen bzw. Lötaugen 90 gedrückt, welche sich auf der gedruckten Leiterplatte 86 befinden, indem ein Verbindungswerkzeug 88 von oberhalb des TCP 87 abgesenkt wird. Falls notwendig, werden die äußeren Leitungen 89 gleichzeitig erwärmt. Anschließend werden die äußeren Leitungen 89 durch Löten oder durch Thermokompression oder ähnlichem damit verbunden. Zu diesem Zeitpunkt presst das Verbindungswerkzeug 88 Verbindungsabschnitte mit einem Druck von 10 kgf (98 N) dazwischen. Daher sollte die gedruckte Leiterplatte auf einer ebenen Oberfläche eines Sockels 91 plaziert und von diesem von der Rückseite ausreichend gestützt werden.
  • In Fällen, in denen jedoch ein Computersystem entworfen und hergestellt wird, welches einen einzelnen elektronischen Apparat verwendet, ist es notwendig, die Leistungsfähigkeit, wie die Arbeitsgeschwindigkeit und die Speicherkapazität jedes der in das System zu integrierenden Halbleitervorrichtungen entsprechend der Funktionen und Betriebszustände festzulegen, die von einem Gerät oder einer Vorrichtung, in das oder in die in das System integriert werden soll, benötigt werden. Darüber hinaus ist es im Falle beispielsweise eines Steuersystems für eine automatische Werkzeugmaschine oder ähnlichem notwendig, darin gespeicherte Daten in Übereinstimmung mit Änderungen bezüglich des zu bearbeitenden Objektes, der Bearbeitungsbedingungen und des eingesetzten Werkzeugs erneut zu schreiben. Wird daher die gedruckte Leiterplatte erneut entworfen oder die gesamte Leiterplatte ausgewechselt, auch wenn das System durch Änderung der Speicherkapazität mit dem technologischem Fortschritt standhalten kann, kann das System nicht in vollem Umfang von der Flexibilität oder Vielseitigkeit profitieren, die es dadurch erhält, dass das System als Einzelsystem aufgebaut ist.
  • Falls das vorgenannte herkömmliche Montageverfahren durchgeführt wird, wenn eine Vielzahl von TCPs auf beiden Seiten der gedruckten Leiterplatte montiert werden soll, werden ein Teil der TCPs erst auf eine der oberen oder unteren Oberflächen der gedruckten Leiterplatte aufgebracht. Anschließend werden die restlichen TCPs auf die andere untere oder obere Oberfläche aufgebracht. Zu diesem Zeitpunkt sollte die gedruckte Leiterplatte 86 jedoch in einer Weise auf den Sockel 91 gelegt, dass verhindert wird, dass das TCP 92 schon vorher durch Berühren des Sockels 91 mit einer der oberen oder unteren Oberflächen der Platte 96 verbunden wird. Somit kann das TCP 87, das mit der anderen unteren oder oberen Oberflächen der gedruckten Leiterplatte 86 verbunden werden soll, nicht im Rücken des vorher mit der gegenüberliegenden Oberfläche verbundenen TCP 92 plaziert werden. Daher können die Flächen der unteren und oberen Oberfläche der gedruckten Leiterplatte nicht effektiv genutzt werden. Es ist daher schwierig, die Halbleitervorrichtung in ihrer Größe zu reduzieren. Daher ist man bei dem herkömmlichen Montageverfahren auf ein Problem gestoßen, nämlich dass sich die Dichte elektronischer Bauteile, wie TCPs, nicht ausreichend erhöhen ließ.
  • Insbesondere bei Verwendung von gedruckten Leiterplatten mit mehreren Schichten werden üblicherweise Durchgangslöcher in die Leiterplatte gebohrt und des weiteren die Elektrodenenden von TCPs mit den Zwischenverbindungsleitungen einer Schaltung in einer inneren Schicht verbunden. Bei dem vorgenannten herkömmlichen Montageverfahren existiert jedoch eine Grenze, und zwar bei einem Umfang, bei welchem eine Vielzahl von ICs, die abhängig voneinander arbeiten, auf der Leiterplatte nahe beieinander angeordnet werden können. Falls solche ICs entfernt voneinander auf der gedruckten Leiterplatte plaziert werden und beide mit einer Energie- bzw. Stromversorgungsleitung und einer Erdungsleitung mittels separat gebohrter Durchgangslöcher verbunden werden, können unerwünschte Unterschiede und Schwankungen in den Potentialen der Stromversorgung solcher ICs und ein Erdungspotential auftreten. Somit kann die Betriebsstabilität des Systems erniedrigt werden. Darüber hinaus wird im Falle einer großen Anzahl von Durchgangslöchern die Fläche der verwendeten Leiterplatte sehr groß. Daher wird es schwieriger, die Leiterplatte und Halbleitervorrichtungen in ihrer Größe zu reduzieren. Das herkömmliche Montageverfahren erfüllt daher nicht die Anforderungen zur Verringerung der Größe elektronischer Geräte. Zusätzlich nimmt die Länge der Zwischenverbindungsleitungen zu. Ein gewünschter Betrieb mit hoher Arbeitsgeschwindigkeit kann daher nicht erwartet werden.
  • Mit Erhöhung der Packungsdichte einer gedruckten Leiterplatte nimmt die in jeder integrierten Schaltung (IC) erzeugte Wärme zu. Es ist daher aus Sicht der Gewährleistung der Haltbarkeit der Leiterplatte und der Betriebsstabilität des Systems sehr wichtig, die erzeugte Wärme wirksam abzuführen. Falls Mittel zur Wärmeabfuhr, wie Kühlrippen und ein Kühlkörper oder ein Apparat mit einem Kältemittel für diesen Zweck verwendet werden, steigen die Kosten. Zusätzlich nimmt die Größe der gesamten Leiterplatte zu. Es wird daher schwieriger, die Halbleitervorrichtung und Geräte, die mit solchen Halbleitervorrichtungen ausgestattet sind, in ihrer Größe zu reduzieren.
  • Die vorliegende Erfindung löst die Probleme der konventionellen Vorrichtung und des Verfahrens.
  • Eine Aufgabe der vorliegenden Erfindung besteht daher darin, eine als Steckkarte ausgebildete Halbleitervorrichtung bereitzustellen, weiche eine ausreichende Flexibilität oder Vielseitigkeit besitzt, was dadurch sichergestellt wird, dass der grundlegende Aufbau derselben als Einheit gebildet wird, um ihre Kosten zu senken, und welche an einen speziellen Zweck anpassbar ist, d. h. leicht an verschiedene funktionale Anforderungen und Betriebsbedingungen in kurzer Zeit anpassbar ist und insbesondere ihre Speicherkapazität auf einfache Weise geändert werden kann.
  • Zusätzlich war es erforderlich, die Größe und die Dicke der gedruckten Leiterplatte zu reduzieren, um Anforderungen zur Gestaltung der gesamten Vorrichtung als eine kompakte Einheit zu erfüllen. Insbesondere im Fall, dass ein wärmehärtendes Schutzharz zum Schutz der IC-Chips auf eine Leiterplatte aufgebracht wird, mit der freiliegende IC-Chips mit hoher Dichte verbunden sind, kann nach dem Härten des Schutzharzes eine Verformung der Leiterplatte, wie eine Wölbung, auftreten. Eine weitere Aufgabe der vorliegenden Erfindung besteht daher darin, eine Halbleitervorrichtung in Steckkartenform bereitzustellen, welche eine Struktur aufweist, bei der sich eine dünne Leiterplatte nicht verformt.
  • Darüber hinaus ist es aufgrund der Verminderung der Größe und der Dicke der gesamten Vorrichtung notwendig, eine ausreichende Festigkeit und Haltbarkeit der Vorrichtung sicherzustellen, damit mit der Vorrichtung umgegangen werden kann. Eine weitere Aufgabe der vorliegenden Erfindung besteht daher darin, eine Halbleitervorrichtung in Steckkartenform bereitzustellen, welche eine ausreichend feste und haltbare Struktur aufweist, damit die gesamte Vorrichtung kompakt gestaltet werden kann.
  • Darüber hinaus wurde mit voranschreitender Größenreduzierung und Leistungssteigerung der Computersysteme ein Aufbau mit hoher Dichte und eine Reduzierung der Größe der auf der Leiterplatte gebildeten Strukturen gefordert. Darüber hinaus kann ihr Stromverbrauch eingespart oder reduziert werden. Als Folge davon wurde die Halbleitervorrichtung gegenüber externen Geräusche oder von einer ihrer Schaltungen herrührenden Geräuschen empfindlich. Insbesondere kann unter dem Einfluss von Schwankungen in den Stromversorgungspotentialen digitaler Schaltungsteile der Betrieb analoger Schaltungsteile, wie einem Diskettenlaufwerk, einem Analog-Digital(AD)-Wandler oder einem PLL-Kreis (phase-locked loop) instabil werden.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist, eine Halbleitervorrichtung in Steckkartenform bereitzustellen, welche die Gefahr einer Fehlfunktion nimmt, indem der Einfluss der Geräusche insbesondere auf analoge Schaltungsteile reduziert wird, und welche eine Betriebsstabilität und Betriebszuverlässigkeit sicherstellt.
  • Darüber hinaus besteht eine weitere Aufgabe der vorliegenden Erfindung darin, ein Verfahren zur Herstellung einer Halbleitervorrichtung zur Verfügung zu stellen, welches auf relativ einfache Weise eine Halbleitervorrichtung in Steckkartenform herstellen kann, die eine Flexibilität besitzt und an spezielle Zwecke anpassbar ist, ohne dass ein herkömmliches Verfahren wesentlich geändert oder die Kosten gesteigert werden.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist, eine Halbleitervorrichtung in Steckkartenform bereitzustellen, die für eine Konfiguration mit hoher Dichte und für eine Größenreduzierung geeignet ist, wobei eine Vielzahl von IC-Bauteilen mit Gehäuse (package type), welche auf beide, nämlich eine obere und eine untere Oberfläche einer gedruckten Leiterplatte montiert werden sollen, in einer Weise angeordnet werden können, dass die IC-Bauteile, welche auf eine der oberen oder unteren Oberflächen der gedruckten Leiterplatte montiert sind, auf dieser genau im Rücken von IC-Bauteilen, die auf der gegenüberliegenden Oberfläche montiert sind, angeordnet werden können, wobei die Fläche der Oberflächen der Leiterplatte effektiv genutzt werden können und eine freiere Gestaltung einer Schaltung möglich ist.
  • Zusätzlich besteht eine weitere Aufgabe der vorliegenden Erfindung darin, eine Halbleitervorrichtung in Steckkartenform bereitzustellen, deren Arbeitsgeschwindigkeit erhöht und deren Stabilität und Zuverlässigkeit verbessert werden können, indem die Zwischenverbindungsleitungen in ihrer Länge vermindert werden, insbesondere zwischen den IC-Chips, welche überwiegend voneinander abhängig arbeiten.
  • Darüber hinaus ist eine weitere Aufgabe der Erfindung, eine Halbleitervorrichtung in Steckkartenformat bereitzustellen, die mit einer Einrichtung zur Wärmeabfuhr ausgestattet ist, welche wirksam von den IC-Chips erzeugte Wärme abführen kann, indem ein relativ einfaches Verfahren durchgeführt wird, ohne dass teuere Wärmeabführeinrichtungen oder eine Kühlvorrichtung verwendet werden, und welche die Anforderungen zur Reduzierung der Größe der Vorrichtung bei geringen Kosten zusätzlich zu der Anordnung erfüllt, bei welcher eine Vielzahl von IC-Bauteilen mit Gehäuse (package), welche auf beiden Oberflächen, nämlich der oberen und unteren Oberfläche, der gedruckten Leiterplatte in einer Weise montiert sind, dass die IC-Bauteile, welche auf einer der oberen oder unteren Oberflächen der gedruckten Leiterplatte montiert sind, direkt im Rücken von IC-Bauteilen angeordnet sind, welche auf der gegenüberliegenden Seite montiert sind.
  • Zusammenfassung der Erfindung
  • Diese Aufgaben werden mit der beanspruchten Halbleitervorrichtung in Steckkartenform gelöst.
  • Gemäß eines ersten Aspekts der vorliegenden Erfindung kann zumindest die Speicherkapazität einsprechend dem Wechsel eines Gerätemodells, in das die Halbleitervorrichtung eingebaut ist, und entsprechend einer Veränderung der Betriebsbedingungen auf einfache Weise geändert werden, indem die Module der Hauptleiterplatte beibehalten, aber die Nebenleiterplatte mit einem anderen Gehäuse (package) ausgetauscht wird. Darüber hinaus können eine große Anzahl von Modellen, die sich in ihrer Speicherkapazität unterscheiden, auf einfache Weise und in kurzer Zeit kostengünstig gefertigt werden, indem die gleiche für generelle Zwecke geeignete Hauptleiterplatte verwendet wird. Falls es darüber hinaus aufgrund des technologischen Fortschritts und der Veränderung der Betriebsbedingungen notwendig wird, die Speicherkapazität zu ändern, kann der Speicher auf einfache Weise geändert werden. Darüber hinaus kann die Halbleitervorrichtung die Anforderung einer Änderung der Speicherkapazität kostengünstig erfüllen, indem die gleiche Hauptleiterplatte verwendet wird. Insbesondere wenn die CPU und der Speicher auf der Nebenleiterplatte montiert sind, wird die Hauptleiterplatte gemeinsam verwendet. Darüber hinaus kann die Leitungsführung freier gestaltet werden. Die Herstellung der Halbleitervorrichtung kann vereinfacht werden. Darüber hinaus können die Kosten gesenkt werden. Zusätzlich können die CPU und der Speicher bezüglich ihrer Gestaltung entsprechend der benötigten spezifischen Funktion und des spezifischen Zwecks auf einfache Weise geändert werden, indem die Grundfunktion der Halbleitervorrichtung erhalten bleibt. Daher kann die Halbleitervorrichtung mit geringen Kosten an einen speziellen Zweck angepasst werden.
  • Bei einem zweiten Beispiel der Halbleitervorrichtung gemäß des ersten Aspekts der vorliegenden Erfindung ist die CPU auf der Hauptleiterplatte montiert.
  • Somit kann die Speicherkapazität der Halbleitervorrichtung auf einfache Weise geändert werden, indem die Funktion der Hauptleiterplatte erhalten wird, die Nebenleiterplatte jedoch mit einem anderen Gehäuse (package) ersetzt wird.
  • Im Gegensatz dazu ist bei einem dritten Beispiel der Halbleitervorrichtung entsprechend des ersten Aspekts der vorliegenden Erfindung die CPU auf der Nebenleiterplatte montiert.
  • Somit kann die Funktion und die Speicherkapazität der Halbleitervorrichtung falls notwendig auf einfache Weise geändert werden, indem die grundlegende Konfiguration der Hauptleiterplatte in einer Weise gestaltet wird, dass diese gemeinsam für verschiedene Zwecke genutzt werden kann und indem die Nebenleiterplatte mit einem anderen Gehäuse (package) ersetzt wird.
  • Bei einem vierten Beispiel der Halbleitervorrichtung entsprechend des ersten Aspekts der vorliegenden Erfindung werden die Hauptleiterplatte und die Nebenleiterplatte durch eine flexible gedruckte Schaltung miteinander verbunden.
  • Somit können beide Leiterplatten auf einfache Weise durch eine gedruckte Schaltung kostengünstig verbunden werden.
  • Im Gegensatz dazu sind bei einem fünften Beispiel der Halbleitervorrichtung entsprechend des ersten Aspekts der vorliegenden Erfindung die Hauptleiterplatte und die Nebenleiterplatte lösbar durch ein Paar von Steckern in einer Weise miteinander verbunden, dass sich die Hauptleiterplatte und die Nebenleiterplatte gegenüberliegen.
  • Somit können durch Verwendung eines Steckers eine große Anzahl von Verbindungsanschlüssen mit geringem Abstand bereitgestellt werden. Des weiteren kann die Halbleitervorrichtung an einen Anstieg der Anzahl von Zwischenverbindungsleitungen recht einfach anpasst werden, welcher durch einen Wechsel des Speichers und/oder der auf der Nebenleiterplatte montierten CPU verursacht ist.
  • Bei einem sechsten Beispiel der Halbleitervorrichtung entsprechend des ersten Aspekts der vorliegenden Erfindung ist, zusätzlich zu den charakteristischen Merkmalen des vierten Beispiels, die Nebenleiterplatte in einer Weise angeordnet, dass sie der Hauptleiterplatte gegenüberliegt, und zwar indem die flexible gedruckte Schaltung gebogen wird. Des weiteren ist die flexible gedruckte Schaltung mit einer Oberfläche der Hauptleiterplatte verbunden, die einer weiteren Oberfläche von ihr gegenüberliegt, die ihrerseits der Nebenleiterplatte gegenüberliegt.
  • Somit kann die flexible gedruckte Schaltung mit einer größeren Krümmung gebogen werden.
  • Darüber hinaus ist ein siebtes Beispiel der Halbleitervorrichtung entsprechend des ersten Aspekts der vorliegenden Erfindung des weiteren mit Mitteln zum festen Fixieren der sich gegenüberliegenden Haupt- und der Nebenleiterplatte ausgestattet.
  • Somit können beide Leiterplatten in einer Weise fixiert werden, die verhindert, dass sich die relative Position der Leiterplatten, beispielsweise aufgrund von Vibrationen während des Gebrauchs der Vorrichtung, verschiebt. Darüber hinaus können elektrische Verbindungen zwischen ihnen gesichert werden, indem verhindert wird, dass unnötige Spannungen auf die flexible gedruckte Schaltung und den Stecker wirken.
  • Bei einem achten Beispiel der Halbleitervorrichtung gemäß des ersten Aspekts der vorliegenden Erfindung ist, zusätzlich zu den charakteristischen Merkmalen des ersten Beispiels, die Halbleitervorrichtung des weiteren mit einem kartenförmigen, dünnen Gehäuse ausgestattet, welches die Hauptleiterplatte und die Nebenleiterplatte umgibt. Des weiteren ist zumindest eine Oberfläche des Gehäuses aus einer Metallplatte gefertigt, die durch Tiefziehen nach außen hervorstehend geformt ist.
  • Somit kann dem kartenähnlichen dünnen Gehäuse durch eine nach außen hervorstehende Formung einer Metallplatte eine ausreichende Steifigkeit verliehen werden, um zu verhindern, dass sich das Gehäuse in Richtung seiner Dicke verformt.
  • Zusätzlich können Lasten, die auf die flexible Schaltung oder den Stecker wirken, reduziert werden, indem die sich gegenüberliegenden Haupt- und Nebenleiterplatte fest fixiert werden. Dadurch kann die Haltbarkeit gegenüber einer externen Kraft, die aus Vibrationen oder Schlägen herrührt, verbessert werden. Dadurch kann die gesamte Vorrichtung in ihrer Größe und Dicke reduziert werden. Des weiteren kann, um sich auf einen unerwarteten Zwischenfall während des Gebrauchs der Vorrichtung vorzubereiten, eine ausreichende Steifigkeit erreicht werden, indem ein seitlicher Oberflächenabschnitt des kartenförmigen Gehäuses, das die Vorrichtung umgibt, als Metallplatte ausgestaltet wird, welche durch Tiefziehen gefertigt wird. Des weiteren kann die Dicke der Vorrich tung weiter reduziert werden.
  • Bei einem neunten Beispiel einer Halbleitervorrichtung entsprechend des ersten Aspekts der vorliegenden Erfindung ist die Halbleitervorrichtung des weiteren mit einem Stecker ausgestattet, in welchem eine große Anzahl von Anschlüssen, die an einen externen Apparat anzuschließen sind, angeordnet sind. Darüber hinaus handelt es sich bei zwei der Anschlüsse um einen Anschluss für ein Punkt-Taktsignal, der mit einer Flüssigkristallanzeige (liquid crystal display, LCD) zu verbinden ist, und um einen Erdungsanschluss, der zu dem Anschluss für das Punkt-Taktsignal benachbart ist.
  • Somit kann das an eine externe LCD auszugebende Punkt-Taktsignal stabilisiert werden. Somit kann die Anzeige eines Bildes in der LCD stabilisiert werden.
  • Bei einem zehnten Beispiel der Halbleitervorrichtung entsprechend des ersten Aspekts der vorliegenden Erfindung ist die Halbleitervorrichtung des weiteren mit einem Stecker ausgestattet, in welchem eine Vielzahl von Reihen mit einer großen Anzahl von Anschlüssen, die mit einem externen Apparat zu verbinden sind, angeordnet sind. Darüber hinaus handelt es sich bei drei der Anschlüsse einer der Vielzahl von Reihen um einen R-Signal-Anschluss einen G-Signal-Anschluss und einen B-Signal-Anschluss, die mit einem externen CRT (cathode ray tube, Kathodenstrahlungsröhre) verbunden sind, Des weiteren handelt es sich bei drei der Anschlüsse einer anderen der Vielzahl von Reihen, welche zu der einen, vorgenannten der Vielzahl von Reihen parallel ist, um einen R-Rückkehrsignal-Anschluss, einen G-Rückkehrsignal-Anschluss und einen B-Rückkehrsignal-Anschluss, welche jeweils den R-Signal-, G-Signal- und B-Signal-Anschlüssen entsprechen und welche an Positionen angeordnet sind, die den R-Signal, G-Signal- und B-Signal-Anschlüssen jeweils gegenüberliegen.
  • Damit kann der Einfluss externer Geräusche oder ähnlichem vermindert werden, indem die Lage der roten, grünen und blauen Signale, die analoge Signale darstellen, die an eine externe CRT (cathode ray tube, Kathodenstrahlungsröhre) ausgegeben werden, nahezu mit derjenigen der entsprechenden Rückkehr- bzw. Antwortsignale übereinstimmt. Somit kann die Wiedergabe eines Bildes auf der CRT stabilisiert werden.
  • Zusätzlich kann die Größe der gesamten Vorrichtung vermindert werden. Des weiteren kann ihr Energieverbrauch eingespart werden. Damit kann der externe elektromagnetische Einfluss verringert werden. Damit kann die Qualität der Anzeige eines Bildes in der LCD (Flüssigkristallanzeige) oder auf der CRT auf einem hohen Niveau gehalten werden. Darüber hinaus kann die Betriebsstabilität und -zuverlässigkeit der Vorrichtung verbessert werden.
  • Bei einem elften Beispiel der Halbleitervorrichtung entsprechend des ersten Aspekts der vorliegenden Erfindung ist die Halbleitervorrichtung des weiteren mit einem Stecker ausgestattet, in welchem eine große Anzahl von Anschlüssen, die mit einem externen Apparat zu verbinden sind, angeordnet sind. Der Stecker besitzt Mittel zum Unterteilen einer Reihe von Anschlüssen in horizontal asymmetrische, entlang der Reihe angeordnete Abschnitte bzw. Teile.
  • Somit kann der Stecker mit dem Gerät nur in einer Richtung verbunden werden. Daher besteht keine Gefahr, dass der als Karte ausgestaltete Computer in falscher Richtung an das Gerät angeschlossen wird.
  • Bei einer zwölften Beispiel einer Halbleitervorrichtung entsprechend des ersten Aspekts der vorliegenden Erfindung ist die Halbleitervorrichtung des weiteren mit einer zweiten Nebenleiterplatte ausgestattet, die auf einer Oberfläche der Hauptleiterplatte montiert ist. Ein analoger Schaltungsteil ist auf der zweiten Nebenleiterplatte montiert. Darüber hinaus ist ein Energie- bzw. Stromversorgungsanschluss der zweiten Nebenleiterplatte mit einer Stelle auf der Hauptleiterplatte verbunden.
  • Somit kann der Einfluss von Schwankungen in dem Energieversorgungspotential eines digitalen Schaltungsteil vermindert werden, und in der Leiterplatte kann Platz gespart werden, indem ein analoger Schaltungsteil der Halbleitervorrichtung als Leiterplatte ausgestaltet wird, die von dem digitalen Schaltungsteil getrennt ist, und indem die Energieversorgung beider zusammengelegt wird.
  • Entsprechend einem zweiten Aspekt der vorliegenden Erfindung wird eine Halbleitervorrichtung bereitgestellt, die eine Vielzahl von elektronischen Bauteilen aufweist, die auf Leiterplatten montiert sind. Bei den Leiterplatten handelt es sich um eine Hauptleiterplatte und eine Vielzahl von Nebenleiterplatten, wobei auf jeder die elektronischen Bauteile bzw. elektronischen Komponenten montiert sind. Darüber hinaus sind zumindest zwei der Vielzahl von Nebenleiterplatten auf beiden gegenüberliegenden Oberflächen der Hauptleiterplatte montiert und zwar in einer Weise, dass eine Position einer der Nebenleiterplatten, welche auf einer der sich gegenüberliegenden Oberflächen der Hauptleiterplatte montiert ist, und eine Position einer weiteren der Nebenleiterplatten, welche auf einer der vorgenannten Oberfläche gegenüberliegenden Oberfläche der Hauptleiterplatte montiert ist, in Bezug auf die Hauptleiterplatte symmetrisch zueinander liegen.
  • Somit können Halbleitervorrichtungen, welche die gleiche Größe und Gestalt, aber unterschiedliche Funktionen aufweisen, relativ einfach, kostengünstig und in kurzer Zeit erhalten werden, nämlich indem verschiedene elektronische Bauteile jeweils auf eine Vielzahl von Nebenleiterplatten montiert werden und dann eine oder mehrere derartiger Nebenleiterplatten ausgewählt und die ausgewählten Nebenleiterplatten auf die Hauptleiterplatte montiert werden. Selbst wenn eine Wölbung bei einer der Nebenleiterplatten aufgrund geringer Dicke auftritt, kann eine Verformung der Hauptleiterplatte wirksam verhindert werden, indem jeweils zwei Nebenleiterplatten mit Stellen auf gegenüberliegenden Oberflächen der Hauptleiterplatte verbunden werden und die Stellen in Bezug auf die Hauptleiterplatte symmetrisch liegen. Somit kann eine Verminderung der Größe und der Dicke der gesamten Vorrichtung erreicht werden.
  • Gemäß einem dritten Aspekt der vorliegenden Erfindung wird ein Verfahren zur Herstellung einer Halbleitervorrichtung angegeben, bei der eine Vielzahl von elektronischen Bauteilen auf Leiterplatten montiert werden, wobei das Verfahren einen Verfahrenschritt aufweist, in welchem die elektronischen Bauteile auf eine Nebenleiterplatte montiert werden und einen Verfahrensschritt, in welchem die Nebenleiterplatte an einer vorbestimmten Position auf einer Hauptleiterplatte plaziert wird, und dann die Nebenleiterplatte vorläufig und lösbar an der Hauptleiterplatte befestigt wird und an schließend die Nebenleiterplatte mit der Hauptleiterplatte verbunden wird.
  • Somit kann die Nebenleiterplatte sicher auf der Hauptleiterplatte positioniert und des weiteren mit dieser verbunden werden, auch wenn sich die Nebenleiterplatte aufgrund geringer Dicke wölbt. Darüber hinaus kann die Ausbeute der Vorrichtung gesteigert werden. Die Halbleitervorrichtung kann hergestellt werden, ohne dass das herkömmliche Verfahren wesentlich geändert wird und ohne dass Störungen oder Kosten zunehmen würden.
  • Bei einem ersten Beispiel eines vierten Aspekts der vorliegenden Erfindung, besitzt die Halbleitervorrichtung ein erstes IC-Gehäuse (IC-package) und ein zweites IC-Gehäuse, die jeweils auf einer ersten Oberfläche und einer zweiten Oberfläche der Hauptleiterplatte montiert sind. Die Halbleitervorrichtung weist einen ersten Verbindungsabschnitt zum Verbinden einer Leitung des ersten IC-Gehäuses mit einer ersten auf der ersten Oberfläche ausgebildeten Anschlussfläche und einen zweiten Verbindungsabschnitt zum Verbinden einer Leitung des zweiten IC-Gehäuses mit einer zweiten auf der zweiten Oberfläche ausgebildeten Anschlussfläche auf. Die erste Oberfläche liegt der zweiten Oberfläche gegenüber. Darüber hinaus sind das erste IC-Gehäuse und das zweite IC-Gehäuse in einer Weise angeordnet, dass der zweite auf der zweiten Oberfläche ausgebildete Verbindungsabschnitt genau im Rücken des ersten auf der ersten Oberfläche ausgebildeten Verbindungsabschnitts liegt.
  • Somit können die horizontalen Abschnitte der Verbindungsabschnitte der IC-Gehäuse, die auf den gegenüberliegenden Oberflächen der Hauptleiterplatte montiert sind, in einer Draufsicht auf die Halbleitervorrichtung überlappt werden. Dadurch kann die Leitungsführungs- bzw. Verdrahtungsfläche durch die überlappte Fläche reduziert werden. Darüber hinaus kann die Fläche jeder der gegenüberliegenden Oberflächen der Leiterplatte effektiv genutzt werden. Darüber hinaus kann die Leitungslänge zwischen den IC-Gehäusen, die den Verbindungsabschnitten entspricht, deren horizontale Abschnitte sich überlappen, reduziert werden.
  • Bei einem zweiten Beispiel der Halbleitervorrichtung gemäß des vierten Aspekts der vorliegenden Erfindung, befindet sich der zweite Verbindungsabschnitt, der entsprechend zu einer Seite des zweiten IC-Gehäuses bereitgestellt ist, genau im Rücken des ersten Verbindungsabschnitts, der entsprechend zu einer entsprechenden Seite des ersten IC-Gehäuses bereitgestellt ist.
  • Somit kann die Verdrahtungs- bzw. Leitungsführungsfläche der Leiterplatte durch den überlappenden Bereich zwischen den horizontalen Abschnitten der Verbindungsabschnitte reduziert werden.
  • Bei einem dritten Beispiel der Halbleitervorrichtung gemäß des vierten Aspekts der vorliegenden Erfindung befindet sich der zweite Verbindungsabschnitt, der entsprechend zu jeder aller vier Seiten des zweiten IC-Gehäuses bereitgestellt ist, genau im Rücken des ersten Verbindungsabschnitts, der entsprechend zu einer Entsprechenden aller vier Seiten des ersten IC-Gehäuses bereitgestellt ist.
  • Somit kann die Verdrahtungs- bzw. Leitungsführungsfläche der Leiterplatte wesentlich reduziert werden, indem die IC-Gehäuse in einer Weise plaziert werden, dass sich die horizontalen Abschnitte der IC-Gehäuse in einer Draufsicht auf die Halbleitervorrichtung vollständig überdecken.
  • Bei einem vierten Beispiel der Halbleitervorrichtung gemäß des vierten Aspekts der vorliegenden Erfindung sind das erste und das zweite IC-Gehäuse mit IC-Chips ausgestattet, die in Verbindung miteinander arbeiten.
  • Somit werden beispielsweise eine Energie- bzw. Stromversorgungsleitung und eine Erdungsleitung jedes IC-Gehäuses in einer Weise angeordnet, dass sie sich in der Nähe der entsprechenden Leitungen anderer IC-Gehäuse befinden. Dadurch kann die Leitungslänge zwischen den IC-Gehäusen verkürzt werden. Darüber hinaus kann ein Durchgangsloch von den IC-Gehäusen gemeinsam genutzt werden.
  • Des weiteren ist bei einem fünften Beispiel der Halbleitervorrichtung gemäß des vierten Aspekts der vorliegenden Erfindung das erste IC-Gehäuse mit einer CPU ausgestattet. Darüber hinaus ist das zweite IC-Gehäuse mit einem Eingangs-/Ausgangssystem (I/O-system) ausgestattet, das in Antwort auf die CPU arbeitet.
  • Somit ist die Anzahl an Signalleitungen und Adressleitungen, die von den IC-Gehäusen gemeinsam genutzt werden können, groß. Des weiteren kann die Anzahl an notwendigen Durchgangslöchern wesentlich reduziert werden, dadurch dass die Durchgangslöcher von den IC-Gehäusen gemeinsam genutzt werden.
  • Zusätzlich kann dicht gepackt werden. Des weiteren kann die Vorrichtung mit hoher Geschwindigkeit arbeiten. Darüber hinaus kann ihre Betriebsstabilität und -zuverlässigkeit erhöht werden, indem die Gefahr einer Fehlfunktion ausgeschaltet wird.
  • Bei einem sechsten Beispiel der Halbleitervorrichtung gemäß des vierten Aspekts der vorliegenden Erfindung handelt es sich bei dem ersten IC-Gehäuse oder dem zweiten IC-Gehäuse um ein streifengetragenes Gehäuse (tape carrier package, TCP).
  • Somit kann insbesondere bei einem TCP ein Draht oder eine Leitung von dem Verbindungsabschnitt auf der Leiterplatte nach innen in die Bereiche der äußeren Leitungen und des Trägerstreifens (tape carrier) zwischen den auf dem TCP montierten IC-Bauteilen gezogen werden. Des weiteren können in einem solchen Bereich Durchgangslöcher gebohrt werden.
  • Gemäß eines ersten Beispiels eines fünften Aspekts der vorliegenden Erfindung weist die Halbleitervorrichtung ein erstes IC-Gehäuse und ein zweites IC-Gehäuse auf. Das erste IC-Gehäuse und das zweite IC-Gehäuse sind auf beiden gegenüberliegenden Oberflächen der gedruckten Leiterplatte in einer Weise montiert, dass sich das zweite IC-Gehäuse direkt im Rücken des ersten IC-Gehäuses befindet. Das erste IC-Gehäuse und das zweite IC-Gehäuse sind jeweils durch eine Plättchen-Bindung mit den gegenüberliegenden Oberflächen der gedruckten Leiterplatte verbunden. Darüber hinaus sind das erste IC-Gehäuse und das zweite IC-Gehäuse thermisch über ein durch die gedruckte Leiterplatte gebohrtes Durchgangsloch in einer Weise miteinander verbunden, das Wärme zwischen dem ersten IC-Gehäuse und dem zweiten IC-Gehäuse übertragen werden kann.
  • Somit kann ein Teil der Wärme von einem der IC-Gehäuse, das mehr Wärme erzeugt als das andere, zu dem anderen durch ein Durchgangsloch übertragen und die übertragende Wärme davon abgeführt werden. Dadurch kann die Wärmeverbreitungsfläche wesentlich reduziert werden, ohne dass teure Wärmeabführmittel oder Kühlvorrichtungen eingesetzt werden. Darüber hinaus kann ein Wärmeabführstruktur kostengünstig erhalten werden, die sich zur Reduzierung der Größe der Vorrichtung eignet.
  • Bei einem zweiten Beispiel der Halbleitervorrichtung gemäß des fünften Aspekts der vorliegenden Erfindung sind Leitungen des ersten IC-Gehäuses und des zweiten IC-Gehäuses, die jeweils auf den gegenüberliegenden Seiten der gedruckten Leiterplatte montiert sind, mit einem wärmeleitenden bzw. thermisch leitenden Harz beschichtet.
  • Somit kann von den IC-Gehäusen erzeugte Wärme, die über die Leitung übertragen wird, von dem wärmeleitenden Harz, das die Leitung des Verbindungsabschnitts bedeckt, abgeführt werden.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Merkmale, Aufgaben und Vorteile der vorliegenden Erfindung ergeben sich aus der folgenden Beschreibung bevorzugter Ausführungsformen unter Bezugnahme auf die Zeichnungen, in welchen gleiche Bezugszeichen gleiche oder entsprechende Teile aus verschiedenen Perspektiven bezeichnen und in welchen:
  • 1 ein schematische, perspektivische Ansicht einer in einem kartenförmigen Computer einzusetzenden Halbleitervorrichtung, welche eine erste Ausführungsform der vorliegenden Erfindung darstellt;
  • 2 eine Schnittansicht der Halbleitervorrichtung entlang der Linie II-II von 1 darstellt;
  • 3 eine Schnittansicht einer Ausgestaltung der ersten Ausführungsform der vorliegenden Erfindung ähnlich wie in 2 zeigt;
  • 4A, B Schnittdarstellungen zur Veranschaulichung eines Montageverfahrens der ersten Ausführungsform der vorliegenden Erfindung zeigen;
  • 5 eine Schnittansicht eines zweiten Beispiels einer gedruckten Leiterplatte der vorliegenden Erfindung zeigt;
  • 6A, B Schnittdarstellungen zur Veranschaulichung eines Montageverfahrens des zweiten Beispiels der gedruckten Leiterplatte der vorliegenden Erfindung zeigen;
  • 7 eine perspektivische Ansicht eines kartenförmigen Gehäuses. zeigt, das die Halbleitervorrichtung, welche die erste Ausführungsform der vorliegenden Erfindung darstellt, umgibt;
  • 8 eine Schnittansicht einer Struktur zum Verbinden einer Hauptleiterplatte mit einer Nebenleiterplatte entlang der Linie VIII-VIII der 7 zeigt;
  • 9 eine Schnittansicht eines weiteren Beispiels der Struktur zum Verbinden der Hauptleiterplatte mit der Nebenleiterplatte zeigt;
  • 10 eine Schnittansicht eines weiteren Beispiels der Struktur zum Verbinden der Hauptleiterplatte mit der Nebenleiterplatte zeigt;
  • 11 eine Schnittansicht eines weiteren Beispiels der Struktur zum Verbinden der Hauptleiterplatte mit der Nebenleiterplatte zeigt;
  • 12 eine Schnittdarstellung zeigt, die die Gestalt eines kartenförmigen Gehäuses veranschaulicht;
  • 13A–C Schnittdarstellungen zeigen, welche ein Verfahren zur Herstellung einer zweiten Nebenleiterplatte veranschaulichen;
  • 14A–E Darstellungen, die ein Verfahren zum Verbinden der zweiten und dritten Leiterplatte mit jeweils der oberen und der unteren Oberfläche der Hauptleiterplatte schrittweise veranschaulichen;
  • 15A, B perspektivische Darstellungen zeigen, die jeweils schematisch die Hauptleiterplatte und die erste Nebenleiterplatte der Halbleitervorrichtung, welche die zweite Ausführungsform der vorliegenden Erfindung darstellt, veranschaulichen;
  • 16 eine teilweise vergrößerte Darstellung zeigt, welche einen Zustand veranschaulicht, in welchem eine Hauptleiterplatte und eine erste Nebenleiterplatte der zweiten Ausführungsform der vorliegenden Erfindung;
  • 17 eine Darstellung zeigt, die die Anschlussbelegung oder PIN-Belegung eines ersten Abschnitts eines Steckers veranschaulicht, welcher durch eine seiner Rippen geteilt oder unterteilt ist;
  • 18 eine Darstellung zeigt, welche die PIN-Belegung oder Anschlussbelegung einer Hälfte eines zweiten Abschnitts des Steckers veranschaulicht, welcher durch eine seiner Rippen geteilt ist;
  • 19 eine Darstellung zeigt, welche die Anschlussbelegung oder PIN-Belegung der restlichen Hälfte des zweiten Abschnitts des Steckers zeigt, welcher durch eine seiner Rippen un terteilt ist;
  • 20 eine Darstellung zeigt, welche die PIN-Belegung oder Anschlussbelegung eines dritten Abschnitts des Steckers zeigt, welcher durch eine seiner Rippen unterteilt ist; und
  • 21 eine Schnittdarstellung, welche ein von zwei Seiten erfolgende Montage auf einer Leiterplatte bei einer herkömmlichen Halbleitervorrichtung zeigt.
  • Detaillierte Beschreibung der bevorzugten Ausführungsformen
  • Im Folgenden werden die bevorzugten Ausführungsformen der vorliegenden Erfindung detailliert in Bezug auf die beiliegenden Zeichnungen beschrieben.
  • 1 veranschaulicht in schematischer Form eine Halbleitervorrichtung, auf welche die vorliegende Erfindung angewendet wird, nämlich eine erste Ausführungsform der vorliegenden Erfindung. Diese Halbleitervorrichtung 1 wird als kleiner kartenförmiger Computer mit einer nahezu einer sogenannten IC-Karte oder Speicherkarte oder ähnlichem identischen Gestalt verwendet. Darüber hinaus besteht die Halbleitervorrichtung 1 aus zwei gedruckten Leiterplatten, wobei jede als ein Grundmaterial ein keramisches Material oder ein Glas-Epoxid-Material aufweist, nämlich eine Hauptleiterplatte 2, welche eine mehrschichtige Struktur zum Bestücken beider Seiten aufweist, und eine erste Nebenleiterplatte 3, welche kleiner ist als die Hauptleiterplatte 2. Diese Leiterplatten sind elektrisch über eine flexible gedruckte Schaltung (flexible printed circuit, FPC) 4 miteinander verbunden, welche jeweils an eine Längsseite jeder Leiterplatte gelötet ist. Des weiteren ist ein erstes TCP 5 (tape carrier package, streifengetragenes Gehäuse) mit derjenigen Oberfläche der Hauptleiterplatte 2 verbunden, mit welcher die FPC verbunden ist. Des weiteren ist ein zweites TCP 6 mit einer Position auf der gegenüberliegenden Oberfläche der Hauptleiterplatte 2 verbunden und zwar in einer Weise, dass die TCPs 5 und 6 in Bezug auf die Hauptleiterplatte 2 symmetrisch zueinander angeordnet sind, und des weiteren der Verbindungsteil, der an jeder der vier Seiten des TCP 6 befestigt ist, direkt unterhalb des Verbindungsteils angeordnet ist, der an einer entsprechenden der vier Seiten des TCP 5 befestigt ist, wie in dieser Figur dargestellt.
  • Des weiteren sind dünne gedruckte Leiterplatten, auf welche zunächst, wie später noch beschrieben wird, elektronische Bauteile montiert wurden, nämlich eine zweite Nebenleiterplatte 7 und eine dritte Nebenleiterplatte (nicht dargestellt) jeweils mit beiden Oberflächen der Hauptleiterplatte 2 in einer Weise verbunden, dass diese Leiterplatten jeweils neben den TCPs 5 und 6 montiert sind und die Leiterplatten in Bezug auf die Hauptleiterplatte 2 symmetrisch angeordnet sind, und die zweite Nebenleiterplatte 7 direkt oberhalb der dritten Leiterplatte angeordnet ist. Zunächst werden eine Vielzahl verschiedener Gehäuse (packages), welche jeweils entsprechend der verschiedenen Funktionen der Halbleitervorrichtung 1 mit verschiedenen elektronischen Bauteilen ausgestattet sind, für die zweite und die dritte Nebenleiterplatte vorbereitet. Anschließend können eine große Anzahl von verschiedenen Arten von Halbleitervorrichtungen 1, welche sich in ihrer Funktion und ihrer Verwendung unterscheiden, gestaltet und mit geringen Kosten in kürzester Zeit hergestellt werden, indem derartig bestückte Nebenleiterplatten entsprechend ausgewählt und miteinander kombiniert werden. Darüber hinaus können die Spezifikationen relativ einfach geändert werden, indem die zweite oder die dritte Nebenleiterplatte mit einem anderen Gehäuse (package) ersetzt werden. Darüber hinaus ist die Hauptleiterplatte 2 zusätzlich zu den vorgenannten elektronischen Bauteilen mit elektronischen Bauteilen (nicht dargestellt) ausgestattet, welche zur Bildung anderer, nicht den Hauptspeicher darstellenden primärer Module eines Computersystems notwendig sind. Zusätzlich wird ein Stecker 8 zum Verbinden der Halbleitervorrichtung mit einem externen Apparat entlang der Längsseite der Vorrichtung bereitgestellt, welche derjenigen Seite gegenüberliegt, an welcher die FPC 4 an der Hauptleiterplatte 2 befestigt ist.
  • Andererseits sind zwei Direktzugriffsspeicher (random access memories, RAM) 9 auf der ersten Nebenleiterplatte 3 als Speicherelemente montiert, welche einen Hauptspeicher der Halbleitervorrichtung 1 bilden. Es ist daher von Vorteil, die FPC 4 mit einem Teil der Hauptleiterplatte 2 zu verbinden, der sich in der Umgebung des ersten TCP 5 befindet. Bei dieser Ausführungsform beträgt die Speicherkapazität jedes RAM 9 4 Mbits. Damit beträgt die gesamte Speicherkapazität des Hauptspeichers 8 Mbits. Die Speicherkapazität des Hauptspeichers kann jedoch entsprechend geändert werden, indem die Kapazität des RAM oder die Anzahl der RAMs, die den Hauptspeicher bilden, geändert werden. Die Speicherkapazität des Hauptspeichers kann auf einfache Weise, in kurzer Zeit und mit geringen Kosten geändert werden, indem die Module der Hauptleiterplatte 2 beibehalten werden, und die erste Nebenleiterplatte 3 mit einem anderen Gehäuse (package) ersetzt wird.
  • Wie in dieser und in 2 gezeigt, handelt es sich bei dem ersten TCP 5 um ein nahezu quadratisches dünnes IC-Gehäuse, dessen Oberfläche mit einem Schutzharz 12 beschichtet ist, in weichem die CPU 10 des kartenförmigen Computers in der zentralen Öffnung eines Streifenträgers 11 integriert ist. Bei dem zweiten TCP 6 handelt es sich um eine dünnes IC-Gehäuse von nahezu mit dem ersten TCP identischer Gestalt und Größe. Des Weiteren ist in dem zweiten TCP 6 ein I/O(Eingangs/Ausgangs)-Nebensystem-Chip 13 in der zentralen Öffnung eines Streifenträgers 14 integriert. Darüber hinaus ist die Oberfläche des zweiten TCP 6 mit einem Schutzharz 15 beschichtet. Wie in 2 dargestellt, sind entlang der vier Seiten des ersten TCP 5 eine große Anzahl von äußeren Leitungen 16 ausgebildet und zwar in einer Weise, dass sie sich von diesem nach außen erstrecken. Darüber hinaus ist das erste TCP 5 mit entsprechenden Anschlussflächen bzw. Lötaugen 17 elektrisch verbunden, welche auf der oberen Oberfläche der Hauptleiterplatte ausgebildet sind, indem die äußeren Leitungen 16 an diese gelötet sind, was nachstehend noch beschrieben wird. In gleicher Weise ist das zweite TCP 6 elektrisch mit entsprechenden Anschlussflächen 19 verbunden, die auf der unteren Oberfläche der Hauptleiterplatte 2 ausgebildet sind, wobei die äußeren entlang der vier Seiten ausgebildeten Leitungen 16 an die Anschlussflächen 19 gelötet weiden.
  • Hierbei sind die Anschlussflächen 19, die sich auf der unteren Oberfläche der Hauptleiterplatte 2 befinden, nahezu im Rücken der Anschlussflächen 17 angeordnet, welche sich auf der oberen Oberfläche der Hauptleiterplatte 2 befinden. Darüber hinaus befindet sich der Verbindungsabschnitt zwischen den äußeren Leitungen 18 und den Anschlussflächen 19, der jeder der vier Seiten des TCP 6 entspricht, das auf der unteren Oberfläche der Leiterplatte 2 montiert ist, nahezu im Rücken des Verbindungsabschnitts zwischen den äußeren Leitungen 16 und den entsprechenden Anschlussflächen 17, der einer Entsprechenden einer der vier Seiten des TCP entspricht, das auf der oberen Oberfläche der Leiterplatte 2 montiert ist. Das zweite TCP 6 ist daher in einer Weise angeordnet, dass in einer Draufsicht auf die Halbleitervorrichtung 1 der horizontale Abschnitt des zweiten TCP 6 als nahezu vollständig mit dem horizontalen Abschnitt des ersten TCP 6 zusammenfallend angesehen wird. Daher wird ein Teil, dessen obere und untere Oberflächen von der Umgebung und den Verbindungsabschnitten, die den Chips 10 und 13 entsprechen, umgeben sind, nämlich ein Teil der Leiterplatte 2, welcher lediglich von dem Streifenträger gebildet wird, wird als Bereich A erhalten, auf welchem Zwischenverbindungsleitungen gezogen werden können, indem die TCPs 5 und 6 jeweils auf der oberen und unteren Oberfläche der Hauptleiterplatte 2 montiert werden und zwar in einer Weise, dass der Chip 13 und die Verbindungsabschnitte, die mit dem TCP 6 entsprechen, genau hinter dem Chip 10 und den entsprechenden Verbindungsabschnitten, die dem TCP 5 entsprechen, angeordnet werden. In dem Bereich A können die Zwischenverbindungsleitungen von den Verbindungsabschnitten nach innen zu den TCPs 6 und 5 gezogen und darüber hinaus Durchgangslöcher gebohrt werden.
  • Bei dieser Ausführungsform besitzt die Hauptleiterplatte 2 eine mehrschichtige Struktur, die sechs Schichten umfasst. Wie in dieser Figur dargestellt, befinden sich eine Stromversorgungsleitung 20 und eine Erdungsleitung 21, die von der CPU 10 und dem I/O-Nebensystem-Chip 13 gemeinsam genutzt werden, und verschiedene Signalleitungen innerhalb interner Schichten der Hauptleiterplatte 2. Darüber hinaus sind gemeinsame Durchgangslöcher 22 und 23, die mit der gemeinsamen Stromversorgungsleitung 20 und der gemeinsamen Erdungsleitung 21 verbunden sind, durch den Bereich A der Hauptleiterplatte 2 gebohrt. Die Anschlüsse zur Stromversorgung der CPU 10 und des I/O-Nebensystem-Chips 13 sind mit der gemeinsamen Stromversorgungsleitung 20 über die Zwischenverbindungsleitungen 24 und 25 verbunden, welche sich von den Verbindungsabschnitten nach innen und durch das gemeinsame Durchgangsloch 22 erstrecken. Darüber hinaus sind in gleicher Weise die Erdungsanschlüsse der CPU 10 und des I/O-Nebensystem-Chips 13 mit der gemeinsamen Erdungsleitung 21 über die Zwischenverbindungsleitungen 26 und 27 verbunden, welche sich von den Verbindungsabschnitten nach innen und durch das gemeinsame Durchgangsloch 23 erstrecken. Darüber hinaus sind andere Anschlüsse beider TCPs in entsprechender Weise über Durchgangslöcher (nicht dargestellt) mit vorbestimmten Signalleitungen verbunden.
  • Falls im Gegensatz dazu zwei TCPs auf der oberen und unteren Oberfläche der Leiterplatte 2 in einer Weise montiert sind, dass in einer Draufsicht auf die Halbleitervorrichtung 1 der horizontale Abschnitt eines dieser TCPs als überlappend mit dem horizontalen Abschnitt des anderen der TCPs oder als von diesem vollständig separiert angesehen wird, können in dem Bereich der Leiterplatte 2, auf welcher die Anschlussflächen entsprechend der TCPs ausgebildet sind und auf welcher die Chips angeordnet sind, keine Durchgangslöcher gebohrt werden. Daher wird die Oberfläche eines Teils der gesamten Leiterplatte, in das keine Durchgangslöcher gebohrt sind, vergrößert. Daher kann die Fläche beider Oberflächen, nämlich der unteren und der oberen Oberfläche, der Leiterplatte nicht effektiv genutzt werden. Daher fällt die gesamte Leiterplatte sehr groß aus. Entsprechend der vorliegenden Erfindung kann im Falle jedes der TCPs ein Verbindungsmuster von jeder der vier Seiten zum Inneren der Verbindungsabschnitte gezogen werden und mit einer internen Schicht verbunden werden, indem ein Durchgangsloch in die Leiterplatte eingebracht wird. Dadurch nimmt die Dichte an elektronischen Bauteilen, die auf der Leiterplatte montiert sind, zu. Darüber hinaus kann die Fläche der Leiterplatte effektiv genutzt werden. Darüber hinaus ist es möglich, die Verbindungsmuster freier zu gestalten.
  • Darüber hinaus können in ähnlicher Weise wie in den Fällen der CPU und des I/O-Systemchips, zwei IC-Chips, welche im wesentlichen voneinander abhängig arbeiten, bezüglich des Stromversorgungspotentials und des Erdungspotentials aneinander angeglichen werden, indem die zwei IC-Chips auf der vorderen und rückwärtigen Oberfläche der gleichen Leiterplatte in einer Weise angeordnet werden, dass einer der beiden IC-Chips genau im Rücken des anderen angeordnet ist, und indem für beide IC-Chips eine gemeinsame Stromversorgungsleitung und eine gemeinsame Erdungsleitungsleitung verwendet werden. Damit kann die Betriebsstabilität einer Halbleitervorrichtung verbessert werden. Beispielsweise kann das Durchgangsloch 22 für die Stromversorgung in der Nähe der Verbindungsabschnitte zwischen der Stromversorgungsleitung und der Anschlussfläche angeordnet werden. Darüber hinaus kann jedes weiterer Durchgangslöcher in der Nähe des Verbindungsabschnitts zwischen der entsprechenden Leitung und der Anschlussfläche vorgesehen werden. Damit kann die Leitungslänge der Verbindungslinie zwischen den IC-Chips vermindert werden. Zusätzlich kann die Arbeitsgeschwindigkeit durch Reduzierung der Induktivität und der Impedanz weiter erhöht werden. Darüber hinaus nimmt die Kapazitanz zwischen angrenzenden Verbindungsleitungen ab. Der Einfluss von Geräuschen wird daher gering. Daher ist die Gefahr von Fehlfunktionen gebannt.
  • Insbesondere bei dem kartenförmigen Computer entsprechend dieser Ausführungsform, wird ein Mikroprozessor "80386SL", der von der Intel Corporation der Vereinigten Staaten hergestellt wird, als CPU 10 verwendet. Als I/O-Nebensystem-Chip 13 wird ein weiterer Mikroprozessor "82360SL" verwendet, der ebenso von der Intel Corporation hergestellt wird. Üblicherweise wird, wenn der Chip von vorne betrachtet wird eine kleine Markierung, die die Position eines ersten Pins angibt, auf die nächstliegende, linke (untere linke) Ecke der oberen (vorderen) Oberfläche eines IC-Chips aufgebracht, wobei auf die Markierung Zeichen, die den Namen des Herstellers und das Modell wiedergeben, gedruckt werden. Bei dieser Ausführungsform sind beide Chips "80386SL" und "82360SL" in einer Weise angeordnet, dass aus einer Sicht oberhalb des Steckers 8 die ersten Pins, die mit der Bezugsziffer 28 in 1 bezeichnet sind, an der nächstliegenden, linken Ecke angeordnet sind. Falls beide Chips auf der Leiterplatte montiert sind und zwar in einer hinsichtlich der Leiterplatte symmetrischen Weise ähnlich wie bei der vorliegenden Ausführungsform, werden die Leitungen, die jeweils mit den symmetrischen Positionen des Chips verbunden sind, manchmal von dort gezogen. Insbesondere im Falle, dass Multi-Bit- (beispielsweise 16-Bit oder 32-Bit) -Sammelleitungen (Busse) von dort aus gelegt werden, werden eine Leitung von einem der Chips und eine entsprechende Leitung von dem anderen Chip häufig in einer Draufsicht auf die Vorrichtung zu einer gemeinsame Position verlegt werden. Sei der vorliegenden Ausführungsform können mit der vorgenannten Anordnung der Chips die meisten Pins, die mit einem der Chips verbunden sind, zu den entsprechenden Pins, die mit dem anderen Chip verbunden sind, quer durch die Leiterplatte 2 gegenüberliegend angeordnet werden. Somit kann die minimale Anzahl von Durchgangslöchern wesentlich reduziert werden. Damit kann die auf der Leiterplatte zum Bohren der Durchgangslöcher benötigte Fläche um etwa 20% reduziert werden. Gleichzeitig kann durch eine Reduzierung der Leitungslänge zwischen den unteren und den oberen Chips die Betriebsstabilität und Zuverlässigkeit der Vorrichtung verbessert werden.
  • 3 zeigt einen Schnitt durch eine Abwandlung der ersten Ausführungsform der vorliegenden Erfindung. Bei dieser Abwandlung sind Plättchen 29 und 30, die in ihren Abmessungen mit denjenigen der CPU 10 und des I/O-Nebensystem-Chips 13, die darauf montiert werden, übereinstimmen, jeweils an vorbestimmten Stellen auf der oberen und unteren Oberfläche der Hauptleiterplatte 2 angeordnet. Beide Chips werden mit den Plättchen 29 und 30 verbunden, indem ein wärmeleitendes Harz 31 und 32, wie beispielsweise Silberpaste, auf die gesamte untere Oberfläche der Chips aufgebracht wird. Zur Wärmeübertragung sind eine Vielzahl von Durchgangslöchern 33 durch die Hauptleiterplatte 2 gebohrt. Dadurch werden die Plättchen 29 und 30 derart miteinander verbunden, dass eine Wärmeübertragung zwischen ihnen ermöglicht wird. Im Betrieb des kartenförmigen Computers erzeugt die CPU 10 relativ viel Wärme. Im Vergleich dazu ist die von dem I/O-Nebensystem-Chip 13 erzeugte Wärme relativ gering. Somit wird ein Teil der von der CPU 10 erzeugten Wärme an das Plättchen 30 auf der gegenüberliegenden Seite der Leiterplatte 2 durch die Schicht des wärmeleitenden Harzes 31, durch das Plättchen 29 und durch das Durchgangsloch 33 übertragen. Danach wird die übertragene Wärme von dem I/O-Nebensystem-Chip 13 abgeführt. Darüber hinaus wird ein Teil der durch das Durchgangsloch 33 zu übertragenden Wärme durch die interne Schaltung der Hauptleiterplatte 2 abgeführt.
  • Bei der Ausführungsform nach 3 sind zum Schutz Isolierharze 34 und 35 auf jeden der Verbindungsabschnitte zwischen jeder der äußeren Leitungen 16 und der entsprechenden Anschlussfläche 17 des ersten TCP 5 und der Verbindungsabschnitte zwischen jeder der äußeren Leitungen 18 und der entsprechenden Anschlussfläche 19 des zweiten TCP 6 aufgebracht. Die Isolierharze sind wärmeleitend. Somit wird von der CPU 10 erzeugte Wärme von dem Isolierharz 34 durch die äußere Leitung 16 des ersten TCP und ebenso von dem Isolierharz 35 durch die äußere Leitung 18 des zweiten TCP abgeführt. Somit können stark exotherme Vorrichtungen auf der Leiterplatte mit hoher Dichte montiert werden, ohne dass teure Mittel zur Wärmeabfuhr und eine Kühlvorrichtung verwendet werden müssten, indem die wärmeabführende Fläche vergrößert wird. Gleichzeitig können die Herstellungskosten reduziert werden. Nachfolgend wird ein Verfahren zum Montieren der beiden TCPs 5 und 6 auf beiden Oberflächen, nämlich der oberen und der unteren Oberfläche, der Leiterplatte 2 ähnlich wie im Falle der ersten Ausführungsform unter Bezugnahme auf die 4A und 4B beschrieben. Zunächst wird das erste TCP 5 mit der oberen Oberfläche der Hauptleiterplatte 2 verbunden, indem ein Verfahren nach 4A durchgeführt wird, welches einem herkömmlichen Verfahren ähnlich ist. Die äußeren Leitungen 16 jeder der vier Seiten des ersten TCP 5 werden an entsprechende Anschlussflächen 17 angepasst und auf der Hauptleiterplatte 2 an einer vorbestimmten Position angeordnet. Diese Leiterplatte wird auf einen ersten Sockel 36 aufgelegt, welcher wie im Falle einer herkömmlichen Vorrichtung eine ebene Oberfläche aufweist, und zwar in einer Weise, dass dieser den Bereich der Anschlussflächen 17 beinhaltet. Auf die Oberfläche jeder der Anschlussflächen 17 wird vorher eine Lötmittelschicht aufgebracht.
  • Als nächstes wird ein Verbindungswerkzeug 37 von einer Position oberhalb des ersten TCP 5 herabgelassen. Ein Pressteil 39, das einen horizontal im wesentlichen rechteckigen Querschnitt, wie das Zeichen "☐" aufweist, und das mit den Verbindungsabschnitten zwischen den äußeren Leitungen 16 und den Anschlussflächen 17 entspricht, wird durch eine rechteckige Aussparung 38 im zentralen Teil des unteren Abschnitts des Verbindungswerkzeuges 37 gebildet. Das Pressteil 39 drückt die Spitzen der äußeren Leitungen 16, die jeweils den vier Seiten des TCP entsprechen, gegen die oberen Oberflächen der Anschlussflächen 17. Gleichzeitig werden die Verbindungsabschnitte zwischen den äußeren Leitungen 16 und den Anschlussflächen 17 erhitzt. Das erste TCP 5 ragt erheblich von der oberen Oberfläche der Leiterplatte 2 hervor. Es werden jedoch fast alle Teile der äußeren Leitungen 16 von der Aussparung 38 umfasst, außer ihren Spitzen, welche mit den Anschlussflächen verbunden werden. Daher stört das hinausragende TCP 5 den Verfahrensschritt des Pressens nicht. Nach Abkühlen der Verbindungsabschnitte wird das Verbindungswerkzeug 37 hochgefahren und somit von den äußeren Leitungen 16 getrennt. Dadurch wird jede der äußeren Leitungen 16 durch Löten vollständig mit den entsprechenden Anschlussflächen 17 verbunden.
  • Wie in 4B dargestellt, wird die Hauptleiterplatte 2 nachfolgend umgedreht. Dann wird das zweite TCP 6 auf der Hauptleiterplatte 2 montiert. In ähnlicher Weise wird jede der äußeren Leitungen 18, welche jeweils den vier Seiten des zweiten TCP 6 entsprechen, durch Anpassung an die entsprechende Anschlussfläche 19 in Position gebracht. Diese Leiterplatte wird auf einen zweiten Sockel 40 gelegt. Der zweite Sockel 40 besitzt ein äußeres Trageteil 41, dessen horizontaler Querschnitt entsprechend der unteren Oberfläche des vorgenannten Verbindungswerkzeugs 37 im wesentlichen rechteckig geformt ist, wie ein Zeichen "☐". Dadurch stützt der zweite Sockel 40 die Hauptleiterplatte 2 an den Verbindungsabschnitten zwischen den äußeren Leitungen 16 und den Anschlussflächen 17. Abgesehen von den Verbindungsabschnitten sind andere Teile des ersten TCP 5 von der rechteckigen Aussparung 42, die in dem zentralen Teil des oberen Teils des zweiten Sockels 40 ausgebildet ist, umgeben. Eine Schicht eines Lötmittels wird vorher auf die Oberfläche jeder der Anschlussflächen 19 aufgebracht.
  • Als nächstes wird ein Verbindungswerkzeug 43 von einer Position oberhalb des zweiten TCP 6 heruntergelassen. Das Verbindungswerkzeug 43 besitzt eine ähnliche Gestalt wie das Verbindungswerkzeug 37. Das Verbindungswerkzeug 43 besitzt nämlich ein Pressteil 44, dessen horizontaler Querschnitt im wesentlichen rechteckig geformt ist, wie das Zeichen „☐", und eine zentrale Aussparung 45 in seinem unteren Teil. Falls die Positionen, Formen und Größen der Verbindungsabschnitte, die dem zweiten TCP 6 entsprechen, die gleichen sind wie diejenigen der Verbindungsabschnitte, die dem ersten TCP 5 entsprechen, kann das Verbindungswerkzeug 37 als das Verbindungswerkzeug 43 verwendet werden. Die Spitzen aller äußeren Leitungen 18, die jeweils den vier Seiten des zweiten TCP 6 entsprechen, werden zeitgleich mit den oberen Oberflächen der Anschlussflächen 19 verbunden, indem die Spitzen der äußeren Leitungen 18 gegen die oberen Oberflächen der entsprechenden Anschlussflächen 17 gedrückt werden und gleichzeitig die Verbindungsabschnitte zwischen den äußeren Leitungen 18 und den Anschlussflächen 19 erhitzt werden. Somit wird die Hauptleiterplatte 2 zwischen ein äußeres Trageteil 41 und ein entsprechendes Pressteil 44 gedrückt und somit getragen, wobei jedes einen im wesentlichen rechteckig geformten horizontalen Querschnitt besitzt, wie das Zeichen „☐", wobei der zweite Sockel 40 und das Verbindungswerkzeug 43 verwendet werden. Dadurch können die beiden TCPs jeweils an Positionen der oberen und der unteren Oberfläche montiert werden, die sich in einer Draufsicht auf die Vorrichtung nahezu decken, ohne dass sie durch das vorher auf die Leiterplatte montierte TCP behindert werden.
  • Bei der vorgenannten Ausführungsform werden zwei TCPs von fast der gleichen Größe verwendet. Falls jedoch zwei TCPs unterschiedlicher Größe auf einer Leiterplatte in einer Weise montiert werden, dass sich die horizontalen Querschnitte der TCPs in einer Draufsicht auf die Halbleitervorrichtung überschneiden, ist es selbstverständlich, dass das kleinere TCP zuerst mit einer der oberen oder unteren Oberflächen verbunden wird. Nachfolgend wird dann das größere TCP mit der gegenüberliegenden Oberfläche der Leiterplatte verbunden, wobei ein größerer Sockel verwendet wird, der die dem größeren TCP entsprechenden Verbindungsabschnitte abdecken kann.
  • 5 zeigt in schematischer Ansicht ein zweites Beispiel einer gedruckten Leiterplatte, auf welche die vorliegende Erfindung angewandt wird. Bei der zweiten Ausführungsform sind das erste TCP 5 und das zweite TCP 6 jeweils auf der oberen und unteren Oberfläche der Hauptleiterplatte 2 in einer Weise montiert, dass in einer Draufsicht auf die Leiterplatte 2 nur der horizontale Querschnitt der äußeren Leitung 16, die einer Seite des ersten TCP 5 entspricht, mit dem horizontalen Querschnitt der äußeren Leitung 18, die einer entsprechenden Seite des zweiten TCP 6 entspricht, in einem horizontalen Querschnitt des dazwischen liegenden Verbindungsabschnitts überlappen würde. Auch falls bei der Gestaltung der Leiterplatte aus irgendeinem Grund beide TCPs nicht in einer Weise angeordnet werden können, dass ihre horizontalen Querschnitte in einer Draufsicht auf die Halbleitervorrichtung 1 als nahezu sich überdeckend angesehen würden, können die Flächen beider Oberflächen; der oberen und der unteren Oberfläche, der Leiterplatten effektiv genutzt und dicht bepackt werden, indem in einer Draufsicht auf die Halbleitervorichtung die horizontalen Querschnitte eines Teils der Verbindungsabschnitte, die dem einen TCP entsprechen, mit den horizontalen Querschnitten eines Teils der Verbindungsabschnitte, die dem anderen der TCPs entsprechen, überlappt werden. Insbesondere kann nahe beider Leitungen, nämlich der äußeren Leitung 16, welche der einen der Seiten des ersten TCP 5 entspricht, und der äußeren Leitung 18, welche der entsprechenden Seite des zweiten TCP 6 entspricht, ein gemeinsames Durchgangloch in die Hauptleiterplatte 2 gebohrt werden, wobei in einer Draufsicht auf die Halbleitervorrichtung 1 die horizontalen Querschnitte der TCPs in dem entsprechenden Verbindungsabschnitt überlappen würden. Somit kann die Leitungslänge zwischen den Bauteilen oder Vorrichtungen, mit denen jeweils das erste TCP 5 und das zweite TCP 6 ausgestattet sind, reduziert werden. Somit kann die Arbeitsgeschwindigkeit erhöht werden. Gleichzeitig kann in diesem Fall der Einfluss von Geräuschen aufgrund des Leitungsführungs- und Verbindungsmusters reduziert werden. Darüber hinaus kann die Betriebsstabilität und Betriebszuverlässigkeit verbessert werden.
  • Bei der Leiterplatte des zweiten Beispiels können die beiden TCPs 5 und 6 auf beiden, nämlich der oberen und der unteren Oberfläche der Hauptleiterplatte 2 montiert werden, indem ein Verfahren entsprechend der 6A und 6B durchgeführt wird. Zunächst wird, wie in 6A dargestellt, das erste TCP 5 auf der Oberfläche der Hauptleiterplatte 2 plaziert, indem die äußeren Leitungen 16 jeder der vier Seiten des ersten TCP mit den entsprechenden Anschlussflächen 17 abgeglichen werden. Diese Hauptleiterplatte 2 wird auf einen ersten Sockel 46 aufgelegt, der ein obere Oberfläche besitzt, die bis auf einen Stufenabschnitt 47 eben ausgestaltet ist, wobei der Stufenabschnitt den Anschlussflächen 19, die im Rücken der entsprechenden Anschlussflächen 17 liegen, in einer Weise angepasst ist, dass er wirksam die den Bereich der Anschlussflächen 17 aufweisenden Hauptleiterplatte 2 von ihrer Rückseite stützen kann. Als nächstes wird ein Verbindungswerkzeug 48 von einer Position oberhalb des ersten TCP 5 herabgelassen. Ein Pressteil 49, das einen im wesentlichen rechteckig geformten horizontalen Querschnitt aufweist, wie das Zeichen "☐", und das jeder der äußeren Leitungen 16 entspricht, ist in dem unteren Teil des Verbindungswerkzeugs 37 ausgebildet. Die Spitzen der äußeren Leitungen 16, welche jeweils den vier Seiten des TCPs entsprechen, werden durch das Pressteil 49 gegen die entsprechenden Anschlussflächen 17 gedrückt und gleichzeitig erhitzt. Darüber hinaus ist vorher eine Schicht eines Lötmittels auf jede der Oberflächen der Anschlussflächen 17 aufgebracht worden. Das erste TCP 5 wird an die Oberfläche der Hauptleiterplatte 2 gelötet. Wenn die Verbindungsabschnitte abgekühlt sind, wird das Verbindungswerkzeug 48 angehoben und somit von den äußeren Leitungen 16 getrennt.
  • Nachfolgend wird, wie in 6B dargestellt, das zweite TCP 6 auf die umgedrehte Hauptleiterplatte 2 montiert, indem jede der äußeren Leitungen 18, die jeweils den vier Seiten des zweiten TCP 6 entsprechen, zu den entsprechenden Anschlussflächen 19 positioniert und mit diesen abgeglichen werden. Die Hauptleiterplatte 2 wird auf einen zweiten Sockel 50 aufgelegt. Der zweite Sockel 50 besitzt eine abgesehen von einem Stufenabschnitt 51 ebene Oberfläche, der dem Verbindungsabschnitt des ersten TCP 5 entspricht und der sich genau im Rücken der Anschlussflächen 19 befindet, die auf der hinteren und unteren Oberfläche der Hauptleiterplatte 2 ausgebildet sind, um somit die Hauptleiterplatte 2 und den Verbindungsabschnitt sicher zu stützen. Als nächstes wird, wie in dieser Figur dargestellt, ein Verbindungswerkzeug 52 von einer Position oberhalb des zweiten TCP 6 herabgelassen. Die Spitzen der äußeren Leitungen 18 werden durch das Pressteil 53, das in das untere Teil des Verbindungswerkzeugs 52 geformt ist und das einen im wesentlichen rechteckigen horizontalen Querschnitt besitzt, wie das Zeichen „☐", zeitgleich gegen die Anschlussflächen 19 gedrückt und gleichzeitig erhitzt. Auf die Oberflächen der Anschlussflächen 19 werden vorher Schichten eines Lötmittels aufgebracht. Somit wird das zweite TCP 6 auf die Rückseite der Hauptleiterplatte aufgelötet. Auf diese Weise können, wie bei dem ersten Beispiel, die zwei TCPs 5 und 6 auf der oberen und unteren Oberfläche der Leiterplatte in einer Weise montiert werden, dass sie sich überlappen.
  • 7 zeigt einen kartenförmigen Computer, in welchem die Halbleitervorrichtung 1 in einem kartenförmigen Gehäuse 54, ähnlich einer sogenannten IC-Karte, eingeschlossen ist. Das Gehäuse 54 besteht, wie in den 7 und 8 dargestellt, aus einem Rahmenkörper 55, der aus Zink oder Aluminium druckgegossen ist und nahezu wie ein Zeichen „☐" geformt ist, einer metallischen Oberplatte 56 und einer ebenen Bodenplatte 57. Allgemein handelt es sich bei einem kartenförmigen Gehäuse um ein einstückiges (monolithisches) Gehäuse aus Kunstharz. Bei der Vorrichtung gemäß der vorliegenden Erfindung sind jedoch beide Platten 56 und 57 mit dem Rahmenkörper 55 durch Schrauben oder Klebstoff verbunden. Dies rührt daher, dass ein Abdichten bei der Vorrichtung gemäß der vorliegenden Erfindung nicht erfolgen kann, da die Gefahr besteht, dass die Abdichtung negative Auswirkungen auf die innere Leiterplatte haben kann und darüber hinaus bei diesem Beispiel der Rahmenkörper 55 praktisch aus einem Metall besteht. Auf diese Weise bewirkt die Struktur, bei der nahezu das gesamte Gehäuse 54 aus einem elektrisch leitenden Material besteht und bei der der Rahmenkörper 55, die Oberplatte 56 und die Bodenplatte 57 leitend miteinander verbunden sind, eine elektrostatische Abschirmung für die Hauptleiterplatte 2 und die erste Nebenleiterplatte 3. Dadurch wird der Einfluss von Geräuschen, die von der Leiterplatte abstrahlen, und externen Geräuschen, ausgeschaltet. Darüber hinaus kann eine Überlagerung von Geräuschen ausgeschlossen werden. Des weiteren ist auf der Oberplatte 56 ist ein hervorstehendes Teil 58 ausgebildet, welches sich von dem Umfeld mit einer konstanten Höhe erhebt.
  • Wie in 8 dargestellt, ist die Halbleitervorrichtung 1 von dem Gehäuse 54 in einer Weise umgeben, dass die erste Nebenleiterplatte 3 der Hauptleiterplatte 2 durch Biegen der flexiblen FPC 4 gegenüberliegt. Die Hauptleiterplatte 2 ist an dem Rahmenkörper 55 beispielsweise durch Schrauben oder ähnliches befestigt. Die Hauptleiterplatte 2 und die erste Nebenleiterplatte 3 sind durch einen konstanten Zwischenraum durch einen zwischen ihnen eingefügten Abstandshalter 59 voneinander beabstandet und als eine Einheit in einer Weise miteinander verbunden, dass sie sich gegenüberliegen. Als Abstandshalter 59 wird ein Block aus einem Isoliermaterial, das eine gewisse Flexibilität aufweist, beispielsweise ein Polycarbonatkunstharz, verwendet, welcher mit einem Klebstoff oder ähnlichem fest mit beiden Oberflächen der sich gegenüberliegenden Leiterplatten verklebt werden kann, vorzugsweise mit Teilen nahe des Zentrums dieser Flächen. Somit kann durch Anwendung eines solchen Fixierungsverfahrens die Dicke der gesamten Halbleitervorrichtung 1 weiter reduziert werden. Aufgrund der Flexibilität des Abstandshalters 59 ergibt sich für die Leiterplatten 2 und 3 keine übermäßige Belastung. Daher verhalten sich die Leiterplatten gegenüber Erschütterungen oder Schlägen unempfindlich. Darüber hinaus ist nahezu die gesamte Nebenleiterplatte 3 von dem hervorstehenden Teil 58 der Oberplatte 56 umgeben.
  • Bei diesem Beispiel liegt die Oberfläche der Hauptleiterplatte 2, auf welcher das erste TCP 5, nämlich die CPU 10 montiert ist, der ersten Nebenleiterplatte 3 gegenüber. Darüber hinaus liegt die Oberfläche der ersten Nebenleiterplatte 3, auf welcher der RAM 9 montiert ist, der Hauptleiterplatte 2 gegenüber. Aufgrund des Verbindens der FPC 4 mit der Oberfläche der Hauptleiterplatte 2, auf welcher die CPU 10 wie vorstehend beschrieben montiert ist, besteht nur eine geringe Notwendigkeit Durchgangslöcher in die Hauptleiterplatte 2 zu bohren. Darüber hinaus kann die CPU 10 mit der Nebenleiterplatte 3 verbunden werden. Daher kann die Fläche der Hauptleiterplatte weiter reduziert werden. Dadurch kann eine Reduzierung der Größe der Leiterplatte erreicht werden. Darüber hinaus können die Schaltungen bzw. Schaltkreise und Leitungsführung freier gestaltet werden. Ein weiteres Beispiel in 9 unterscheidet sich von demjenigen in 8 dadurch, dass die FPC 4 mit einer Oberfläche der Hauptleiterplatte 2 verbunden ist, welche der der ersten Nebenleiterplatte 3 gegenüberliegenden Oberfläche der Hauptleiterplatte 2 gegenüberliegt. An einer seitlichen Kante der Hauptleiterplatte 2 ist hierfür eine Aussparung 60 ausgebildet, durch welche die FPC 4 gezogen ist. Da darüber hinaus die CPU 10 auf der Oberfläche der Hauptleiterplatte 10 montiert ist, welche derjenigen Oberfläche der Hauptleiterplatte 10 gegenüberliegt, welche mit der FPC 4 verbunden ist, ist ein Durchgangsloch 61 in die Hauptleiterplatte 2 gebohrt, um die CPU 10 mit der FPC 4 zu verbinden. Mit einem solchen Aufbau kann die FPC 4 stärker gebogen werden als bei dem Beispiel von 3. Somit kann eine Last, die auf den Verbindungsabschnitt zwischen der FPC 4 und der Hauptleiterplatte 2 aufgebracht wird, weiter reduziert werden. Damit kann darüber hinaus ein Lösen der Verbindung oder ein Brechen des Verbindungsabschnitts verhindert werden.
  • Bei einem weiteren Beispiel können das erste TCP 5 und das zweite TCP 6 in dem Aufbau gemäß 8 miteinander ausgetauscht werden. In diesem Fall ist die CPU auf der Oberfläche der Hauptleiterplatte 2 montiert, die derjenigen Oberfläche der Hauptleiterplatte gegenüberliegt, welche mit der FPC 4 verbunden ist. Somit ist es notwendig, ähnlich wie bei dem Beispiel gemäß der 4A und 4B ein Durchgangsloch in die Hauptleiterplatte 2 zu bohren. Die CPU 10, die mehr Wärme als der I/O-Nebensystem-Chip 13 erzeugt, wird an der Seite und nahe der Bodenplatte 57 angeordnet. Durch die wärmeabführende Funktion der Bodenplatte kann ein Anstieg der internen Temperatur verhindert werden.
  • Bei einem weiteren Beispiel können das erste TCP 5 und das zweite TCP 6 in dem Aufbau gemäß 9 miteinander ausgetauscht werden. In diesem Fall ist die CPU auf derselben Oberfläche der Hauptleiterplatte 2 montiert, mit weicher die FPC 4 verbunden ist. Es ist daher nicht notwendig, ein Durchgangsloch in die Leiterplatte 2 zu bohren. Die FPC 4 wird stark gebogen, so dass eine auf den Verbindungsabschnitt zwischen der FPC 4 und der Hauptleiterplatte 2 aufgebrachte Last gering sein kann. Darüber hinaus ist die CPU 5 auf derjenigen Oberfläche der Leiterplatte 2 montiert, welche der Bodenplatte 57 gegenüber liegt. Dieses Beispiel besitzt den Vorteil, dass die Wärme besser abgeführt werden kann.
  • Die 10 und 11 zeigen jeweils Abwandlungen der Gestaltungen gemäß der 8 und 9. Bei den Beispielen gemäß der 10 und 11 liegt die Oberfläche der ersten Nebenleiterplatte 3, die derjenigen der Nebenleiterplatte 3, auf welcher der RAM 9 montiert ist, gegenüberliegt, der Hauptleiterplatte 2 gegenüber. Dadurch nimmt die Dicke der gesamten Vorrichtung im Vergleich zu den Beispielen gemäß der 3, 4A und 4B ein wenig zu. Der RAM 9 ist jedoch in der Nähe der Oberplatte 56 und auf derjenigen Oberfläche der Leiterplatte 2 angeordnet, welcher der Oberplatte 56 gegenüberliegt. Durch die wärmeabführende Funktion der Oberplatte kann ein Anstieg der internen Temperatur durch den RAM 9 verhindert werden. Darüber hinaus sind die Verbindungsposition der FPC 4, die Lage der CPU 10 und Effekte, die sich durch die Beziehungen der Positionen beider ergeben, die gleichen wie in 8 und 9. Auf eine diesbezügliche Beschreibung wird daher verzichtet.
  • Die Oberplatte 56 des Gehäuses 54 besteht aus einer Metallplatte, in welche ein hervorstehendes Teil 58 durch Tiefziehen eingeformt ist. Darüber hinaus ist es aus Sicht einer Begrenzung der Dicke des gesamten Gehäuses 54 auf einen vorbestimmten Wert und der Vermeidung von Verformungen aufgrund äußerer Kräfte während der Benutzung, wie in 12 dargestellt, zweckmäßig, dass für diese Metallplatte ein festes Material wie Edelstahl verwendet wird, welches eine Härte nach Vickers von 150 bis 250 und eine Dicke von 0,2 mm aufweist. Insbesondere wenn von Hand mit einem derartigen kartenförmigen Gehäuse 54 umgegangen wird, wirkt die äußere Kraft nahezu zentral auf die Oberplatte ein. Auch wenn die Oberplatte 56 ein wenig eingebeult wird, hat eine solche Verformung nur eine geringe Auswirkung auf die Leiterplatte, da der vorgenannte Abstandshalter 59 nahezu zentral auf der Leiterplatte angeordnet ist.
  • Vorzugsweise wird der Anstiegswinkel des hervorstehenden Teils 58 zu 45 bis 90 Grad gewählt, denn das Teil 58 kann eine solch hohe Steifigkeit erreichen, um Drücken, die mit einem Finger auf dieses ausgeübt werden, Stand zu halten und es kann ausreichend Platz besitzen, um die erste Nebenleiterplatte 3 zu umgeben, auch wenn die Nebenleiterplatte 3 aufgrund einer erhöhten Speicherkapazität sehr groß ist. Wie in den Figuren dargestellt, ist die Oberplatte 56 bis auf den hervorstehenden Teil 58 eben ausgestaltet. Somit kann während der Montage das hervorstehende Teil 58 in einfacher Weise auf dem Rahmenkörper 55 positioniert werden. Dadurch kann die Produktivität verbessert und die Montage erleichtert werden. Darüber hinaus kann bei diesem Beispiel die Festigkeit des Steckers 8 zu einem Zeitpunkt erhöht werden, bei welchem der kartenähnliche Computer angebracht oder gelöst wird, indem das hervorstehende Teil 58 und der Stecker 8 mit einem bestimmten Abstand voneinander versehen werden. Darüber hinaus wird ein bekanntes Widerstandsmaterial 62 auf nahezu der gesamten inneren Oberfläche des hervorstehenden Teils 58 der Oberplatte 56 inklusive des ansteigenden Teils aufgebracht, um zu verhindern, dass die innere Oberfläche des hervorstehenden Teils 58 mit der ersten Nebenleiterplatte 3 direkt in Kontakt kommt. Das Widerstandsmaterial wird jedoch nicht auf die innere Oberfläche anderer Bereiche der Oberplatte 56, außer auf den hervorstehenden Teil 58, aufgebracht. Somit besteht keine Gefahr, dass aufgrund von hohen Temperaturen Verformungen oder Ablösungen auftreten. Darüber hinaus kann das Widerstandsmaterial 62 auch bloß auf die ebenen Bereiche der inneren Oberfläche des hervorstehenden Teils 58 aufgebracht werden und nicht auf die ansteigenden Teile.
  • Die 13A und 13C zeigen Schnitte der Struktur der zweiten Nebenleiterplatte 7 und ein Verfahren zu deren Herstellung. Bei diesem Beispiel besteht die zweite Nebenleiterplatte 7 aus einer vierschichtigen Leiterplatte 63, welche eine Dicke von etwa 1 mm aufweist. Die Dicke des zentralen Bereichs 64 dieser Leiterplatte, auf welchem elektronische Bauteile montiert werden, wurde zunächst um etwa die Hälfte reduziert, um eine dünne Leiterplatte zu erhalten. Eine dünnere Leiterplatte, die eine Dicke von etwa 0,3 mm aufweist, kann als Leiterplatte 63 verwendet werden. Eine große Anzahl von Anschlüssen 65, die mit den Anschlussflächen bzw. Lötaugen der Hauptleiterplatte 2 durch Löten verbunden werden, befinden sich auf der äußeren Kante der Leiterplatte 63.
  • Zunächst werden, wie in 13A dargestellt, eine Vielzahl von elektronischen Bauelementen 66, wie eine logische IC und ein Mikrocomputer an vorbestimmten Stellen in dem zentralen Bereich 64 angeordnet und damit verbunden, indem ein bekanntes Verfahren, wie ein Verdrahten oder ein Löten, durchgeführt wird. Als nächstes wird, wie in 13B dargestellt, ein wärmehärtendes Schutzharz 67 in einer Weise aufgetragen, dass die elektronischen Bauteile 66 und der gesamte zentrale Bereich 64 bedeckt werden. Anschließend wird das Schutzharz 67 durch Einwirkung von Wärme gehärtet. Nach dem Abkühlen des Schutzharzes 67 verzieht sich, wie in 13C dargestellt, der Randbereich der Leiterplatte 63 nach oben und zwar aufgrund der unterschiedlichen Wärmeausdehnungskoeffizienten des zentralen Bereichs 64 und des Randbereichs der Leiterplatte 63 und der fehlenden Steifigkeit des dünnen zentralen Bereichs 64.
  • Selbst wenn die zweite Nebenleiterplatte 7, bei welcher der Randbereich nach oben gewölbt ist, einst exakt an einer vorbestimmten Position auf der Hauptleiterplatte 2 angeordnet wurde, führt eine auch nur geringe Bewegung der Hauptleiterplatte 2 dazu, dass sich die zweite Nebenleiterplatte 7 von dieser vorbestimmten Stelle wegbewegt. Es ist daher sehr schwierig, die zweite Nebenleiterplatte 7 exakt und sicher mit der Hauptleiterplatte 2 zu verbinden. Falls die Nebenleiterplatte 7 mit der Hauptleiterplatte 2 an einer vorbestimmten Stelle verbunden ist, die Hauptleiterplatte 2 ähnlich dünn ist und keine ausreichende Steifigkeit besitzt, kann darüber hinaus bei der Hauptleiterplatte 2 die gleiche Wölbung auftreten wie bei der Nebenleiterplatte 7. Die 14A bis 14E zeigen Schritt für Schritt ein Verfahren, bei welchem die gewölbte Nebenleiterplatte an einer vorbestimmten Position auf die Hauptleiterplatte montiert wird, ohne dass sich die Hauptleiterplatte verformt.
  • Eine große Anzahl von entsprechenden Anschlussflächen oder Lötaugen 68, welche mit den Anschlüssen 56 der zweiten Nebenleiterplatte verbunden werden, werden zunächst auf der Oberfläche der Hauptleiterplatte 2 ausgebildet. Wie in 14A dargestellt, wird die untere Oberfläche der zweiten Nebenleiterplatte 7 vorläufig mit einem Klebstoff 69 auf die Hauptleiterplatte 2 aufgeklebt während diese ausgerichtet wird. Der Klebstoff 69 wird vorzugsweise zumindest an zwei oder mehr Stellen auf die untere Oberfläche der Nebenleiterplatte 7 aufgetragen; der Klebstoff 69 kann jedoch auch auf eine einzige Stelle dieser Oberfläche aufgetragen werden es sei denn die Nebenleiterplatte 7 rutscht von der vorbestimmten Position weg. Wird nach dem vorläufigen Verkleben festgestellt, dass die Nebenleiterplatte 7 nicht exakt auf den vorbestimmten Position angeordnet wurde, kann die Nebenleiterplatte 7 auf einfache Weise entfernt und erneut positioniert werden. Ist die Nebenleiterplatte 7 einmal exakt an der vorbestimmten Stelle angeordnet, so kann diese nicht mehr auf einfache Weise durch Bewegen der Hauptleiterplatte 2 verschoben werden. Als nächstes wird jeder der Anschlüsse 65 der zweiten Nebenleiterplatte 7 mit der entsprechenden Anschlussfläche 68 der Hauptleiterplatte 2 verbunden, in dem ein bekanntes Reflow- bzw. Aufschmelz-Lötverfahren durchgeführt wird, bei welchem jeder der Anschlüsse auf eine Temperatur von etwa 230 Grad Celsius über eine Dauer von etwa 10 Sekunden durch infrarote Strahlung oder heiße Luft erhitzt wird. Wie in 14B dargestellt, verschwindet die Wölbung in der zweiten Nebenleiterplatte 7 durch die Wärmeausdehnung des Schutzharzes 67 während des Erwärmens wieder. Hierdurch wird die Nebenleiterplatte 7 wieder in einen ebenen Zustand gebracht. Nach dem Abkühlen der Leiterplatte auf eine normale Temperatur wölbt sich auch die Hauptleiterplatte 2 und zwar aufgrund der sich aus der Wölbung der zweiten Nebenleiterplatte 7 ergebenden Kräfte, was in 14C dargestellt ist.
  • Nachfolgend wird, wie in 14D dargestellt, die Hauptleiterplatte 2 umgedreht. Dann wird eine dritte Nebenleiterplatte 70 auf die Rückseite der Hauptleiterplatte 2 aufgelegt. Anschließend wird die dritte Nebenleiterplatte 70 mit analogen Schaltungsteilen, wie einem Diskettenlaufwerk, einem A/D-Wandler und einem PLL ausgestattet. Die dritte Nebenleiterplatte 70 besitzt nahezu die gleiche Größe und Gestalt wie die zweite Nebenleiterplatte 7. Darüber hinaus besteht eine nach oben gerichtete Wölbung, die durch die unterschiedlichen Wärmeausdehnungskoeffizienten zwischen dem wärmehärtenden Schutzharz des zentralen Bereichs und des Randbereichs verursacht ist. Umgekehrt wölbt sich die Hauptleiterplatte nach dem erfolgten Umdrehen nach unten. Eine große Anzahl von Anschlussflächen bzw. Lötaugen 71 wurde vorher auf der Rückseite der Hauptleiterplatte 2 ausgebildet, um die zweite Nebenleiterplatte 7 und die dritte Nebenleiterplatte 70 auf den Oberflächen beider Seiten der Hauptleiterplatte in einer Weise zu montieren, dass die Montagepositionen der beiden Nebenleiterplatten 7 und 70 in Bezug auf die Hauptleiterplatte symmetrisch zueinander liegen. Die an der vorbestimmten Position angeordnete dritte Nebenleiterplatte 70 wird vorläufig mit einem Klebstoff 72 mit einer Stelle auf der Rückseite der Hauptleiterplatte 2 an eine Stelle ihrer unteren Oberfläche verklebt, außer wenn sich diese von der vorbestimmten Stelle verschiebt. Stellt sich in diesem Stadium heraus, dass die dritte Nebenleiterplatte 70 nicht exakt an der vorbestimmten Stelle positioniert ist, wird die Nebenleiterplatte 70 von der Rückseite der Hauptleiterplatte 2 entfernt und erneut angeordnet. Anschließend wird die Nebenleiterplatte 70 mit bekannten Mitteln erhitzt. Dann wird der Anschluss 73, der sich auf dem Randbereich der dritten Nebenleiterplatte befindet, mit der entsprechenden Anschlussfläche 71 durch Reflow- bzw. Aufschmelzlöten, wie in 14E dargestellt, verbunden. Wie vorstehend beschrieben, verschwindet die Wölbung der zweiten Nebenleiterplatte 7 und der dritten Nebenleiterplatte 70 während des Erwärmens und somit werden die Nebenleiterplatten wieder eben. Solange die dritte Nebenleiterplatte 70 exakt positioniert ist; kann ein Verlöten auf einfache Weise erreicht werden. Die sich aus den Wölbungen in den Nebenleiterplatten 7 und 70 ergebenden Kräfte werden ausgeglichen, indem die Nebenleiterplatten 7 und 70 miteinander in einer Weise verbunden werden, dass die sich die Positionen der Nebenleiterplatte 7 und 70 in Bezug auf die Hauptleiterplatte 2 symmetrisch zueinander liegen. Darüber hinaus wirken die Wölbungskräfte der Nebenleiterplatten 7 und 70 in entgegengesetzte Richtungen, so dass die Hauptleiterplatte 2 in einem geraden und ebenen Zustand gehalten wird, was in 14E dargestellt ist, und zwar auch nach Abkühlen auf eine normale Temperatur. Auch wenn die beiden Nebenleiterplatten eine unterschiedliche Größe aufweisen, kann darüber hinaus ein Wölben der Hauptleiterplatte unterdrückt werden, indem beide Nebenleiterplatten in einer Weise montiert werden, so dass sich die Positionen dieser Nebenleiterplatten in Bezug auf die Hauptleiterplatte 2 nahezu symmetrisch zueinander befinden.
  • Unter der großen Anzahl von Anschlüssen 73 ist nur einer der Anschlüsse als ein einheitlicher Stromversorgungsanschluss der dritten Nebenleiterplatte 70 bereitgestellt, welcher mit einer Stromversorgungsleitung der Hauptleiterplatte 2 verbunden ist. Wird eine Leiterplatte, wie es bei der Leiterplatte gemäß der vorliegenden Erfindung der Fall ist, in ihrer Größe reduziert, wird der Betrieb eines digitalen Schaltungsteils stabilisiert, wohingegen ein analoger Schaltungsteil für den Einfluss von Geräuschen anfällig wird. Insbesondere eine Speicherplatte, wie die erste Nebenleiterplatte 3 dieser Ausführungsform erzeugt gerne Geräusche und verursacht Spannungsschwankungen in der Stromversorgung. Eine solche Speicherplatte besitzt einen großen Einfluss auf analoge Schaltungsteile. Entsprechend der vorliegenden Erfindung befindet sich der analoge Schaltungsteil auf einer anderen Leiterplatte als der Hauptleiterplatte, und es wird eine vereinte Stromversorgung bereitgestellt. Dadurch kann der Einfluss durch Schwankungen im Potential der Stromversorung des digitalen Schaltungsteils reduziert werden. Dadurch kann die Vorrichtung gemäß der vorliegenden Erfindung in ihrem Betrieb stabilisiert werden. Darüber hinaus kann durch eine einheitliche Stromversorgung Platz für die dritte Nebenleiterplatte 70 und die Hauptleiterplatte 2 eingespart werden. Darüber hinaus kann die Größe der gesamten Vorrichtung vermindert werden. Des weiteren können ihre Kosten reduziert werden. Zusätzlich können Geräusche sicherer abgehalten werden, indem falls notwendig eine Stromversorgungsschaltung der dritten Nebenleiterplatte 70 mit einem Filter ausgestattet wird.
  • Die 15A und 15B zeigen eine weitere Halbleitervorrichtung gemäß der vorliegenden Erfindung und zwar eine zweite Ausführungsform der vorliegenden Erfindung. Die Halbleitervorrichtung besteht aus einer Hauptleiterplatte 2' gemäß 15A und einer ersten Nebenleiterplatte 3' gemäß 15B, die mechanisch und elektrisch voneinander lösbar durch ein Paar von Steckern anstatt einer FPC 4 wie in der ersten Ausführungsform gemäß 1 miteinander verbunden sind. Die Hauptleiterplatte 2' besitzt die gleiche Konfiguration wie die Hauptleiterplatte 2 der ersten Ausführungsform, außer dass die Hauptleiterplatte 2' nicht mit Mitteln ausgestattet ist, die denjenigen des ersten TCP 5 der ersten Ausführungsform, nämlich einer CPU entsprechen, und dass eine langgestreckte Buchse 74 auf der oberen Oberfläche der Hauptleiterplatte 2' montiert ist. Bei der zweiten Ausführungsform ist eine CPU, die durch einen freiliegenden Chip gebildet wird, durch ein sogenanntes Chip-auf-Platte (Chip on Board (COB))-Verfahren direkt mit der ersten Nebenleiterplatte 3' verbunden und mit einem Schutzharz 76 beschichtet.
  • Des weiteren sind bei der ersten Nebenleiterplatte 3' vier RAM 9', die einen Hauptspeicher der Halbleitervorrichtung bilden, auf der gleichen Oberfläche montiert, auf welcher die CPU 75 montiert ist, was in 15B dargestellt ist. Darüber hinaus ist ein langgestreckter Stecker 77, welcher der Buchse 74 der Hauptleiterplatte 2' entspricht, auf der ersten Nebenleiterplatte 3' montiert. Des weiteren sind die CPU 75 und der RAM 9' durch einen Datenbus, mit dem die erste Nebenleiterplatte 3' ausgestattet ist, miteinander verbunden. Damit kann die Leitungslänge zwischen der CPU 75 und dem RAM 9' im Vergleich zu der entsprechenden Leitungslänge bei der ersten Ausführungsform reduziert werden. Bei dieser Ausführungsform wird als CPU insbesondere in Mikroprozessor „80486 (Taktfrequenz: 33 MHz), hergestellt von der Intel Corporation in der USA, eingesetzt. Somit kann die Verarbeitung bei höherer Geschwindigkeit erfolgen, indem die Leistung des Mikroprozessor ausreichend zur Verfügung gestellt wird.
  • Die Buchse 74 ist auf der oberen Oberfläche der Hauptleiterplatte 2' entlang ihrer kurzen Seite gegenüber der anderen kurzen Seite angeordnet, entlang welcher die zweite Nebenleiterplatte 7 montiert ist. Darüber hinaus ist die obere Oberfläche der Leiterplatte 2 zur Ergänzung des Steckers 77 entlang ihrer längeren Seite mit einem langgestreckten einem Schlitz ähnlichen Verbindungsteil 78, das nach oben geöffnet ist, ausgerüstet. In dem Verbindungsteil 78 befinden sich zwei Reihen von, beispielsweise 110-Pin-Verbindungsanschlüssen 79a mit einem engen Abstand von 0,5 mm entlang der linken und rechten langen Seiten. Im Gegensatz dazu ist der Stecker 77 in der Nähe der CPU 75 entlang einer der seitlichen Kanten der ersten Nebenleiterplatte 3' angeordnet. Des weiteren sind auf der äußeren Oberfläche des Steckers 77 zwei Reihen von 100-Pin-Verbindungsanschlüssen 79b, die jeweils den beiden Reihen von Verbindungsanschlüssen 97a des Verbindungsteils entsprechen, mit einem engen Abstand von 0,5 mm entlang der linken und rechten langen Seiten angeordnet. Im allgemeinen können bei einem Stecker dieses Typs die Abstände der Anschlüsse zur Leitungsführung enger sein als bei einer FPC. Auch wenn die Anzahl an Signalleitungen auf 32 (dies entspricht 32 Bits) oder mehr erhöht wird, kann ein Stecker dieses Typs dem Anstieg der Anzahl an Signalleitungen flexibel gerecht werden, und zwar indem er im Vergleich zur Verwendung einer FPC weniger Platz benötigt. Wie in 16 dargestellt, werden die Hauptleiterplatte 2' und die erste Nebenleiterplatte 3' lösbar und ineinander eingreifend miteinander verbunden oder gekoppelt, indem die Oberfläche der ersten Nebenleiterplatte 3', auf welcher die CPU montiert ist, auf die Hauptleiterplatte 2' niedergelassen wird und dann der Stecker 77 mit Kraft in das Verbindungsteil 78 der Buchse gesteckt wird. Zu diesem Zeitpunkt wird die CPU 75, die mit einem Schutzharz 76 beschichtet ist, mit den Steckverbindern 74 und 77 und der zweiten Nebenleiterplatte 7 in einen Raum eingeschlossen, der einem Raum entspricht, in dem sich in der ersten Ausführungsform das erste TCP 5 befindet. Die Dicke der gesamten Halbleitervorrichtung kann reduziert werden. Als weiteres ist es zur Sicherung der elektrischen Verbindung zwischen der Hauptleiterplatte 2' und der ersten Nebenleiterplatte 3' von Vorteil, wenn die Leiterplatte 2' an der Nebenleiterplatte 3' befestigt wird, wobei durch Verwendung eines geeigneten Abstandshalters (nicht dargestellt) ein konstanter Zwischenraum zwischen ihnen gehalten wird, ähnlich wie bei der ersten Ausführungsform. Natürlich können beide, die Hauptleiterplatte 2' und die erste Nebenleiterplatte 3', auch ohne Abstandshalter nur durch Verwendung von Steckern mechanisch fixiert werden. Als Steckverbinder 74 und 77 können verschiedene, auch andere Typen als die Vorgenannten verwendet werden. Jeder der Steckverbinder 74 und 77 kann an verschiedenen, anderen als den vorgenannten, bei dieser Ausführungsform verwendeten Positionen angeordnet werden, beispielsweise auf dem zentralen Teil der Hauptleiterplatte.
  • Somit kann entsprechend der vorliegenden Erfindung eine Halbleitervorrichtung bereitgestellt werden, welche an spezielle Zwecke angepasst werden kann, und zwar kann sie an verschiedene funktionale Anforderungen und Betriebsbedingungen angepasst werden, indem eine auf die erste Nebenleiterplatte zu montierende CPU geeignet ausgewählt wird und ebenso die Speicherkapazität des Hauptspeichers ausgewählt wird. Dadurch kann die Konfiguration der Hauptleiterplatte in einer Weise ausgewählt werden, so dass diese gemeinsam für verschiedene Zwecke verwendet werden kann, indem primäre Module, die darauf aufgebracht werden sollen, vereinigt werden. Dies ist für die Herstellung von Halbleitervorrichtungen von Vorteil. Insbesondere unterscheidet sich die zweite Ausführungsform von der ersten Ausführungsform in ihrer Konfiguration der Pins bzw. Anschlussbelegung der CPU. Darüber hinaus ist bei der zweiten Ausführungsform im Vergleich zu der ersten Ausführungsform die Anzahl an Zwischenverbindungsleitungen oder -drähten, die mit der CPU verbunden werden, erhöht. Die Halbleitervorrichtung gemäß der vorliegenden Erfindung kann sich an einen derartigen Wechsel der CPU auf einfache Weise anpassen. Darüber hinaus kann der Platz zur Führung der Leitungen der Hauptleiterplatte erhöht werden. Hinzu kommt, dass aufgrund der CPU die Leitungsführung auf der Hauptleiterplatte nicht begrenzt ist. Ein Vorteil der vorliegenden Erfindung besteht somit darin, dass die Leitungsführung bzw. Verdrahtung freier gestaltet werden kann.
  • Die 17 bis 20 zeigen die Anschlusskonfigurationen oder -belegung des Steckers 8 der Halbleitervorrichtung 1, nämlich des vorgenannten kartenförmigen Computers. Wie in 7 dargestellt, besitzt der Stecker 8 eine Konfiguration mit unteren und oberen Reihen mit 118 Pins bzw. Anschlüssen. Auf diese Weise wurde mit der Verbesserung der Leistungsfähigkeit der Halbleitervorrichtung die Anzahl der Pins des Steckers 8 erhöht. Darüber hinaus wurde mit der Verringerung der Größe der Halbleitervorrichtung der Abstand der Pins des Steckers 8 verringert. Eine Öffnung des Steckers 8 wird durch zwei Verstärkungsrippen 81 und 82, die sich an horizontal asymmetrischen Positionen entlang der Längsrichtung des Steckers befinden, in drei unterschiedlich lange Öffnungen 83 bis 85 unterteilt. Dementsprechend ist die vorgenannte Anschlussbelegung in drei Bereiche unterteilt, nämlich in einen ersten Bereich gemäß 17, in einen zweiten Bereich gemäß den 18 und 19 und in einen dritten Bereich gemäß 20. Die Rippen 81 und 82, welche an horizontal asymmetrischen Positionen angeordnet sind, legen eindeutig die Richtung, in welcher der Stecker 8 mit einem Gerät zu verbinden ist, fest. Wird der kartenförmige Computer verwendet, wobei er an ein Gerät angeschlossen werden soll, besteht somit keine Gefahr, dass der kartenförmige Computer in einer falschen Richtung an das Gerät angeschlossen wird. Falls es sich bei dem Stecker 8 nicht um eine Buchse (female connector), wie bei dieser Ausführungsform, sondern um einen Stecker (male connector) handelt, befinden sich anstatt Rippen Schlitze darin, welche die Anschlussbelegung unterteilen.
  • In dem ersten Bereich gemäß 17 befinden sich zwei parallele Reihen, eine untere und eine obere, Reihen mit 28 Pins, deren Pinnummern 1 bis 28 und 119 bis 146 lauten. Dieser Bereich beinhaltet Pins zum primären Verbinden des Computers mit Peripheriegeräten, wie einer Flüssigkristallanzeige (liquid cristal display, LCD), einem Bildschirm (cathode ray tube, CRT), einer Tastatur, einer Maus oder einem Diskettenlaufwerk. Des weiteren befinden sich in dem zweiten Bereich gemäß 18 und 19 zwei Reihen mit 55 Pins, deren Pinnummern 29 bis 83 und 147 bis 201 lauten. Der zweite Bereich umfasst Pins, die mit einer seriellen Schnittstelle, einem Leistungsüberwachungssystem bzw. Netzteil und einem AT-Bus (oder Expansionsbus) verbunden sind. Darüber hinaus befinden sich in dem dritten Bereich gemäß 20 zwei Reihen mit 35 Pins, deren Pinnummern 84 bis 118 und 202 bis 236 lauten. Dieser Bereich umfasst Pins, die beispielsweise eine serielle Schnittstelle, eine parallele Schnittstelle, eine Festplatteneinrichtung und eine Leistungsüberwachungseinheit betreffen. Der Ausgangsspannungspegel von Signalen, die auf diese Pins übertragen werden, beträgt 3,3 oder 5 V. Falls die Signale derart geringe Ausgangsspannungspegel besitzen, ist es wichtig, den Signalausgang zu stabilisieren, in dem der Einfluss externer und in den Schaltungen erzeugter Geräusche, ausgeschaltet wird.
  • Wie in 17 dargestellt, wird ein FPDOTCLK-Signal (flat panel data shift clock signal) für eine LCD-Schnittstelle einem Pin mit der Nummer 121 zugeordnet, welcher an einen Pin mit der Nummer 120 angrenzt, an welchen seinerseits ein Erdungsleitungssignal (ground line signal (GND)) geleitet wird. Bei dem FPDOTCLK- Signal handelt es sich um eines der Steuersignale, das verwendet wird, um ein Bild auf einem flachen Anzeigefeld darzustellen und insbesondere um ein Taktsignal zum Verschieben von Anzeigedaten. Das elektrische Potential dieses Signals wird stabilisiert, indem dieses Signal an einen Pin geleitet wird, der an einen anderen Pin angrenzt, an den ein Erdungssignal geleitet wird. Dadurch kann der Anzeigebetrieb der LCD stabilisiert werden.
  • Des weiteren werden ein blaues Signal (BLUE), ein grünes Signal (GREEN) und ein rotes Signal (RED) eines RGB-Signals für einen CRT als Signale für eine CRT-Schnittstelle an die Pins mit den Nummern 15 bis 17 gemäß 17 geleitet. Darüber hinaus werden Rückkehr bzw. Antwortsignale (BRTN, GRTN, PRTN), die den blauen, grünen und roten Signalen, welche den Pins mit den Nummern 15 bis 17 einer der beiden Reihen zugeleitet werden, entsprechen, an die Pins mit den Nummern 133 bis 135 der anderen Reihe zugeleitet, welche sich an den jeweils den Pins mit den Nummern 15 bis 17 gegenüberliegenden Positionen befinden. Die externen Geräusche usw. werden gelöscht, indem die Anschlüsse, die ein analoges Farbsignal für eine CRT (d. h. ein rotes, ein grünes und ein blaues Signal) ausgeben, so nah wie möglich zu denjenigen. Anschlüssen angeordnet werden, die das entsprechende Rückkehr- bzw. Antwortsignal erhalten. Dadurch wird eine Anzeige auf der CRT unempfindlich gegenüber Geräuschen. Dadurch kann die Qualität einer Anzeige auf der CRT verbessert werden. Des weiteren kann die hohe Qualität einer Anzeige auf der CRT erhalten werden.
  • Auch wenn vorstehend die bevorzugten Ausführungsformen der vorliegenden Erfindung beschrieben wurden, ist die vorliegende Erfindung nicht darauf begrenzt und andere Ausgestaltungen werden dem Fachmann ersichtlich sein, ohne den Rahmen der vorliegenden Erfindung zu verlassen. Beispielsweise können die Hauptleiterplatte und die erste Nebenleiterplatte der ersten Ausführungsform durch den Stecker der zweiten Ausführungsform miteinander verbunden werden. Umgekehrt können die Hauptleiterplatte und die erste Nebenleiterplatte der zweiten Ausführungsform miteinander durch die FPC der ersten Ausführungsform verbunden werden. Des weiteren können verschiedene bekannte andere Verfahren als das Löten, beispielsweise ein Verfahren zum Legieren der Leitung mit der Anschlussfläche durch Thermokompression, ein Verfahren, bei dem ein blattartiger anisotroper elektrisch leitender Film verwendet wird, oder ein Verfahren, bei dem ein lichthärtendes Isolierharz verwendet wird, als Verfahren eingesetzt werden, um das TCP mit der Leiterplatte zu verbinden. Darüber hinaus kann die vorliegende Erfindung auch in Fällen angewendet werden, in denen andere elektronische, ein Gehäuse (package) aufweisende Bauteile, die Leitungen besitzen, beispielsweise ein QFP, ähnlich dem TCP, auf der Leiterplatte montiert werden.

Claims (18)

  1. Eine Halbleitervorrichtung in Steckkartenform, welche eine CPU (10), eine Eingangs-/Ausgangsvorrichtung (13) und einen Speicher (9) aufweist, welche auf Leiterplatten (2, 3) montiert sind, wobei die Leiterplatten aufweisen: eine Hauptleiterplatte (2); und eine Nebenleiterplatte (3), welche durch eine flexible gedruckte Schaltung (4) mit der Hauptleiterplatte elektrisch verbunden ist, wobei der Speicher (9) ein Speicherelement aufweist, welches auf der Nebenleiterplatte (3) montiert ist.
  2. Vorrichtung nach Anspruch 1, wobei die CPU (10) auf der Hauptleiterplatte (2) montiert ist.
  3. Vorrichtung nach Anspruch 1, wobei die CPU (10) auf der Nebenleiterplatte (3) montiert ist.
  4. Vorrichtung nach Anspruch 1, wobei die Nebenleiterplatte (3) in einer Weise angeordnet ist, dass sie der Hauptleiterplatte (2) durch Biegen der flexiblen gedruckten Schaltung (4) gegenüberliegt, wobei die flexible gedruckte Schaltung mit einer Oberfläche der Hauptleiterplatte verbunden ist, welche einer weiteren der Nebenleiterplatte zugewandten Oberfläche entgegengesetzt ist.
  5. Vorrichtung nach Anspruch 4, welche des weiteren Mittel zur einstückigen Befestigung der Hauptleiterplatte und der Nebenleiterplatte aufweist, damit diese sich gegenüber liegen.
  6. Vorrichtung nach einem der Ansprüche 1 bis 5, welche des weiteren ein kartenförmiges dünnes Gehäuse (54) aufweist, welches die Hauptleiterplatte (2) und die Nebenleiterplatte (3) umschließt, wobei zumindest eine Oberfläche des Gehäuses aus einer Metallplatte (56) gefertigt ist, die durch Tiefziehen nach außen hervorstehend geformt ist.
  7. Vorrichtung nach Anspruch 1, welche des weiteren einen Stecker (8) aufweist, in welchem eine große Anzahl von mit einem externen Apparat zu verbindenden Anschlüssen angeordnet sind, wobei es sich bei zwei der Anschlüsse um einen Anschluss für ein Punkt-Taktsignal, der an eine externe Flüssigkristallanzeige anzuschließen ist, und um einen Masseanschluss handelt, der zu dem Anschluss für das Punkt-Taktsignal benachbart ist.
  8. Vorrichtung nach Anspruch 1, welche des weiteren einen Stecker (8) aufweist, in wel chem eine Vielzahl von Reihen mit einer großen Anzahl von Anschlüssen, die mit einem externen Apparat zu verbinden sind, angeordnet sind, wobei es sich bei drei der Anschlüsse einer der Vielzahl von Reihen um einen R-Signal-Anschluss, einen G-Signal-Anschluss und einen B-Signal-Anschluss handelt, die mit einer externen Kathodenstrahlröhre verbunden sind, und wobei es sich bei drei der Anschlüsse einer anderen der Vielzahl von Reihen, welche zu der einen der Vielzahl von Reihen parallel ist, um einen R-Rückkehrsignal-Anschluss, einen G-Rückkehrsignal-Anschluss und einen B-Rückkehrsignal-Anschluss handelt, welche den R-Signal-, G-Signal- und B-Signal-Anschlüssen entsprechen und welche an Positionen angeordnet sind, die den R-Signal, G-Signal- und B-Signal-Anschlüssen gegenüberliegen.
  9. Vorrichtung nach Anspruch 1, welche des weiteren einen Stecker (8) aufweist, in welchem eine große Anzahl von mit einem externen Apparat zu verbindenden Anschlüssen angeordnet sind, wobei der Stecker Mittel zum Unterteilen einer Reihe von Anschlüssen in horizontal asymmetrische Teile besitzt, die entlang der Reihe angeordnet sind.
  10. Vorrichtung nach Anspruch 1, welche des weiteren eine zweite Nebenleiterplatte (7) aufweist, welche auf einer Oberfläche der Hauptleiterplatte (2) montiert ist, wobei ein analoger Schaltungsteil auf der zweiten Nebenleiterplatte montiert ist und wobei ein Energieversorgungsanschluss der zweiten Nebenleiterplatte mit einer Stelle der Hauptleiterplatte verbunden ist.
  11. Vorrichtung nach Anspruch 1, bei welcher ein erstes IC-Gehäuse (5) und ein zweites IC-Gehäuse (6) auf einer ersten Oberfläche bzw. einer zweiten Oberfläche der Hauptleiterplatte (2) montiert sind, und welche des weiteren aufweist: einen ersten Verbindungsabschnitt (A) zum Verbinden von Leitungen (16) des ersten IC-Gehäuses mit ersten Anschlussflächen (17), die auf der ersten Oberfläche ausgebildet sind; und einen zweiten Verbindungsabschnitt (A) zum Verbinden von Leitungen des zweiten IC-Gehäuses mit zweiten Anschlussflächen (19), die auf der zweiten Oberfläche ausgebildet sind, wobei die erste Oberfläche der zweiten Oberfläche entgegengesetzt ist, und wobei das erste IC-Gehäuse (5) und das zweite IC-Gehäuse (6) in einer Weise angeordnet sind, dass der zweite sich auf der zweiten Oberfläche befindende Verbindungsabschnitt im Rücken des ersten sich auf der ersten Oberfläche befindenden Verbindungsabschnitts liegt.
  12. Vorrichtung nach Anspruch 11, wobei sich der zweite Verbindungsabschnitt, der entsprechend einer Seite des zweiten IC-Gehäuses (6) vorgesehen ist, direkt im Rücken des ersten Verbindungsabschnitts, der entsprechend einer entsprechenden der vier Seiten des ersten IC-Gehäuses (5) vorgesehen ist, liegt.
  13. Vorrichtung nach Anspruch 11, wobei der zweite Verbindungsabschnitt, der entsprechend jeder der vier Seiten des zweiten IC-Gehäuses (6) vorgesehen ist, direkt im Rücken des ersten Verbindungsabschnitts, der entsprechend einer entsprechenden Seite aller vier Seiten des ersten IC-Gehäuses (5) vorgesehen ist, liegt.
  14. Vorrichtung nach Anspruch 11, 12 oder 13, wobei das erste und das zweite IC- Gehäuse (5, 6) mit IC-Chips (10, 13) ausgestattet sind, die in Verbindung miteinander arbeiten.
  15. Vorrichtung nach Anspruch 14, wobei das erste IC-Gehäuse (5) mit der CPU (10) und das zweite IC-Gehäuse (6) mit der Eingangs-/Ausgangsvorrichtung (13) ausgestattet ist, welche in Antwort auf die CPU arbeitet.
  16. Vorrichtung nach Anspruch 11, 12, 13, 14 oder 15, wobei es sich bei dem ersten IC-Gehäuse (5) und/oder dem zweiten IC-Gehäuse (6) um ein von einem Streifen getragenes Gehäuse handelt.
  17. Vorrichtung nach Anspruch 1, weiterhin aufweisend: ein erstes IC-Gehäuse (5), und ein zweites IC-Gehäuse (6), wobei das erste IC-Gehäuse und das zweite IC-Gehäuse auf beiden entgegengesetzten Oberflächen der Hauptleiterplatte (2) in einer Weise montiert sind, dass das zweite IC-Gehäuse (6) genau im Rücken des ersten IC-Gehäuses (5) liegt, und wobei das erste IC-Gehäuse und das zweite IC-Gehäuse jeweils mit den entgegengesetzten Oberflächen der gedruckten Leiterplatte durch eine Plättchen-Verbindung verbunden sind, und wobei das erste IC-Gehäuse und das zweite IC-Gehäuse thermisch durch ein Durchgangsloch (33) miteinander verbunden sind, welches in einer Weise durch die Hauptleiterplatte (2) gebohrt ist, dass Wärme zwischen dem ersten IC-Gehäuse und dem zweiten IC-Gehäuse übertragen werden kann.
  18. Vorrichtung nach Anspruch 17, wobei Leitungen (16, 18) des ersten IC-Gehäuses (5) und des zweiten IC-Gehäuses (6), welche jeweils auf einer der entgegengesetzten Seiten der Hauptleiterplatte montiert sind, mit einem wärmleitenden Harz (34) beschichtet sind.
DE69531177T 1994-05-06 1995-04-28 Kartenartige Halbleiteranordnung Expired - Lifetime DE69531177T2 (de)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP11610094 1994-05-06
JP11609994 1994-05-06
JP11609994 1994-05-06
JP11610094 1994-05-06
JP7055192A JPH0823149A (ja) 1994-05-06 1995-02-21 半導体装置及びその製造方法
JP5519295 1995-02-21

Publications (2)

Publication Number Publication Date
DE69531177D1 DE69531177D1 (de) 2003-08-07
DE69531177T2 true DE69531177T2 (de) 2004-05-27

Family

ID=27295518

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69531177T Expired - Lifetime DE69531177T2 (de) 1994-05-06 1995-04-28 Kartenartige Halbleiteranordnung

Country Status (6)

Country Link
US (1) US5821614A (de)
EP (1) EP0683450B1 (de)
JP (1) JPH0823149A (de)
DE (1) DE69531177T2 (de)
SG (1) SG44315A1 (de)
TW (1) TW505356U (de)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5663901A (en) * 1991-04-11 1997-09-02 Sandisk Corporation Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems
EP0849800A1 (de) * 1996-12-20 1998-06-24 BULL HN INFORMATION SYSTEMS ITALIA S.p.A. Multichip Modul mit unterschiedlich gepackten integrierten Schaltkreisen und Verfahren zu seiner Herstellung
US6001672A (en) * 1997-02-25 1999-12-14 Micron Technology, Inc. Method for transfer molding encapsulation of a semiconductor die with attached heat sink
JP3700315B2 (ja) * 1997-03-11 2005-09-28 三菱電機株式会社 制御基板
US6104619A (en) * 1997-12-16 2000-08-15 Kabushiki Kaisha Toshiba Tape carrier package and its fabrication method therefor
US6014320A (en) * 1998-03-30 2000-01-11 Hei, Inc. High density stacked circuit module
US6097619A (en) * 1998-06-19 2000-08-01 Compaq Computer Corp. Symmetric memory board
US6424034B1 (en) 1998-08-31 2002-07-23 Micron Technology, Inc. High performance packaging for microprocessors and DRAM chips which minimizes timing skews
US6229712B1 (en) * 1999-03-31 2001-05-08 International Business Machines Corporation Printed circuit board for coupling surface mounted optoelectric semiconductor devices
US6225691B1 (en) * 1999-07-02 2001-05-01 Cts Computer Technology System Corporation Integrated circuit packaging structure
US6826638B1 (en) * 1999-07-15 2004-11-30 Dell Products L.P. Modular bay enclosure removable card method and system
US7257714B1 (en) * 1999-10-19 2007-08-14 Super Talent Electronics, Inc. Electronic data storage medium with fingerprint verification capability
US8625270B2 (en) 1999-08-04 2014-01-07 Super Talent Technology, Corp. USB flash drive with deploying and retracting functionalities using retractable cover/cap
US7872871B2 (en) * 2000-01-06 2011-01-18 Super Talent Electronics, Inc. Molding methods to manufacture single-chip chip-on-board USB device
US7447037B2 (en) * 1999-08-04 2008-11-04 Super Talent Electronics, Inc. Single chip USB packages by various assembly methods
US8102662B2 (en) 2007-07-05 2012-01-24 Super Talent Electronics, Inc. USB package with bistable sliding mechanism
US6455923B1 (en) * 1999-08-30 2002-09-24 Micron Technology, Inc. Apparatus and methods for providing substrate structures having metallic layers for microelectronics devices
US20080286990A1 (en) * 2003-12-02 2008-11-20 Super Talent Electronics, Inc. Direct Package Mold Process For Single Chip SD Flash Cards
US6674869B2 (en) 2000-02-23 2004-01-06 Hei, Inc. Hearing-aid assembly using folded flex circuits
US6641049B2 (en) * 2000-08-31 2003-11-04 Pacusma Company, Ltd. Integrated circuit card with multiple integral electronic modules
US6853558B1 (en) * 2000-10-06 2005-02-08 Artesyn Technologies, Inc. Surface mount power supply device and associated method
JP4447143B2 (ja) * 2000-10-11 2010-04-07 新光電気工業株式会社 半導体装置及びその製造方法
JP4873776B2 (ja) * 2000-11-30 2012-02-08 ソニー株式会社 非接触ｉｃカード
US6992378B2 (en) * 2000-12-30 2006-01-31 Intel Corporation Socket and package power/ground bar apparatus that increases current carrying capacity resulting in higher IC power delivery
US7220615B2 (en) * 2001-06-11 2007-05-22 Micron Technology, Inc. Alternative method used to package multimedia card by transfer molding
JP2003249763A (ja) * 2002-02-25 2003-09-05 Fujitsu Ltd 多層配線基板及びその製造方法
DE10238812B4 (de) * 2002-08-23 2005-05-25 Infineon Technologies Ag Halbleiterspeichervorrichtung mit veränderbarer Kontaktbelegung und entsprechende Halbleitervorrichtung
US7566001B2 (en) * 2003-08-29 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. IC card
US7134194B2 (en) * 2003-11-13 2006-11-14 Delphi Technologies, Inc. Method of developing an electronic module
US8102657B2 (en) 2003-12-02 2012-01-24 Super Talent Electronics, Inc. Single shot molding method for COB USB/EUSB devices with contact pad ribs
US8998620B2 (en) * 2003-12-02 2015-04-07 Super Talent Technology, Corp. Molding method for COB-EUSB devices and metal housing package
US7815469B1 (en) 2004-02-12 2010-10-19 Super Talent Electronics, Inc. Dual-personality extended USB plugs and receptacles using with PCBA and cable assembly
KR101090038B1 (ko) 2004-07-21 2011-12-07 오끼 덴끼 고오교 가부시끼가이샤 다층 회로 기판 어셈블리
US7196411B2 (en) * 2004-09-17 2007-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Heat dissipation for chip-on-chip IC packages
KR100688515B1 (ko) * 2005-01-06 2007-03-02 삼성전자주식회사 메모리 모듈 및 시스템
JP2007073849A (ja) * 2005-09-08 2007-03-22 Sharp Corp 電子回路モジュールとその製造方法
US8101868B2 (en) 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
KR100656751B1 (ko) 2005-12-13 2006-12-13 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
US7323774B2 (en) * 2006-01-11 2008-01-29 Stats Chippac Ltd. Integrated circuit package system with pedestal structure
US7608920B2 (en) * 2006-01-11 2009-10-27 Entorian Technologies, Lp Memory card and method for devising
US7605454B2 (en) * 2006-01-11 2009-10-20 Entorian Technologies, Lp Memory card and method for devising
US8254134B2 (en) 2007-05-03 2012-08-28 Super Talent Electronics, Inc. Molded memory card with write protection switch assembly
US7926173B2 (en) * 2007-07-05 2011-04-19 Occam Portfolio Llc Method of making a circuit assembly
US20090002996A1 (en) * 2007-06-28 2009-01-01 Keeper Technology Co., Ltd. Heat-dissipating device for an LED
US8102658B2 (en) * 2007-07-05 2012-01-24 Super Talent Electronics, Inc. Micro-SD to secure digital adaptor card and manufacturing method
JP2009048392A (ja) * 2007-08-20 2009-03-05 Toshiba Corp 電子機器
EP2051155A1 (de) * 2007-10-20 2009-04-22 T-Mobile International AG Autonome Datenkarte
US8228679B2 (en) * 2008-04-02 2012-07-24 Spansion Llc Connections for electronic devices on double-sided circuit board
JP5250787B2 (ja) * 2008-12-25 2013-07-31 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置の製造方法
JP5646830B2 (ja) 2009-09-02 2014-12-24 ルネサスエレクトロニクス株式会社 半導体装置、半導体装置の製造方法、及びリードフレーム
CN102213983A (zh) * 2010-04-09 2011-10-12 鸿富锦精密工业（深圳）有限公司 电脑机箱
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8502390B2 (en) 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
US8513817B2 (en) 2011-07-12 2013-08-20 Invensas Corporation Memory module in a package
US8659141B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8610260B2 (en) 2011-10-03 2013-12-17 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8659140B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8436457B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8441111B2 (en) 2011-10-03 2013-05-14 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8659142B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
WO2013052372A2 (en) 2011-10-03 2013-04-11 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
JP5947904B2 (ja) 2011-10-03 2016-07-06 インヴェンサス・コーポレイション 直交するウインドウを有するマルチダイ・ワイヤボンド・アセンブリのためのスタブ最小化
US8848391B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support component and microelectronic assembly
US8848392B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support module and microelectronic assembly
US8787034B2 (en) 2012-08-27 2014-07-22 Invensas Corporation Co-support system and microelectronic assembly
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
GB2532869A (en) * 2013-08-28 2016-06-01 Qubeicon Ltd Semiconductor die and package jigsaw submount
US9123555B2 (en) 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
US9958897B1 (en) * 2014-06-20 2018-05-01 Western Digital Technologies, Inc. Controller board having expandable memory
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
CN104766826B (zh) * 2015-01-23 2020-11-13 珠海欧比特宇航科技股份有限公司 一种用于飞参记录仪的存储器组件及其加工方法
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
JP7141877B2 (ja) * 2018-07-18 2022-09-26 キオクシア株式会社 半導体記憶装置
KR101914015B1 (ko) * 2018-08-13 2018-10-31 주한올 코딩 학습 및 실습을 위한 마이크로 컨트롤러 보드
KR102018994B1 (ko) * 2018-12-19 2019-11-04 주한올 마이크로 컨트롤러 보드

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4295041A (en) * 1977-08-26 1981-10-13 Compagnie Internationale Pour L'informatique Cii-Honeywell Bull (Societe Anonyme) Device for the protection of access to a permanent memory of a portable data carrier
FR2401459A1 (fr) * 1977-08-26 1979-03-23 Cii Honeywell Bull Support d'information portatif muni d'un microprocesseur et d'une memoire morte programmable
US4388671A (en) * 1981-06-29 1983-06-14 Honeywell Information Systems Inc. Cathode ray tube display terminal having an enclosure for protection of a logic board
JPH0690872B2 (ja) * 1986-08-18 1994-11-14 東京電気株式会社 メモリ−カ−ド装置
US4934961A (en) * 1988-12-21 1990-06-19 Burndy Corporation Bi-level card edge connector and method of making the same
JP2760829B2 (ja) * 1989-01-13 1998-06-04 株式会社日立製作所 電子基板
US5093985A (en) * 1989-06-30 1992-03-10 John Houldsworth Method of assembly for small electrical devices
US5162979A (en) * 1989-10-23 1992-11-10 International Business Machines Corp. Personal computer processor card interconnect system
US5003273A (en) * 1989-12-04 1991-03-26 Itt Corporation Multilayer printed circuit board with pseudo-coaxial transmission lines
US5191404A (en) * 1989-12-20 1993-03-02 Digital Equipment Corporation High density memory array packaging
US5097388A (en) * 1991-01-31 1992-03-17 Unisys Corporation Computer system housing monitor with detachable module for providing diverse functionality
DE69226999T2 (de) * 1991-09-09 1999-04-29 Itt Mfg Enterprises Inc System zur Erdung von einer Karte
US5281852A (en) * 1991-12-10 1994-01-25 Normington Peter J C Semiconductor device including stacked die
JP2714509B2 (ja) * 1992-01-16 1998-02-16 三菱電機株式会社 携帯形半導体記憶装置
JP2708666B2 (ja) * 1992-06-16 1998-02-04 三菱電機株式会社 Ｉｃカードおよびその製造方法
EP0648404B1 (de) * 1992-06-29 1998-11-25 Elonex Technologies, Inc. Modular tragbarer rechner
JPH0683990A (ja) * 1992-08-31 1994-03-25 Mitsubishi Electric Corp マイクロコンピュータ
JPH0798620A (ja) * 1992-11-13 1995-04-11 Seiko Epson Corp 電子装置およびこれを用いたコンピュータ
US5373149A (en) * 1993-02-01 1994-12-13 At&T Bell Laboratories Folding electronic card assembly

Also Published As

Publication number Publication date
TW505356U (en) 2002-10-01
EP0683450B1 (de) 2003-07-02
EP0683450A2 (de) 1995-11-22
DE69531177D1 (de) 2003-08-07
EP0683450A3 (de) 1996-10-16
JPH0823149A (ja) 1996-01-23
US5821614A (en) 1998-10-13
SG44315A1 (en) 1997-12-19

Similar Documents

Publication Publication Date Title
DE69531177T2 (de) Kartenartige Halbleiteranordnung
DE60007872T2 (de) Herstellungsverfahren eines elektronischen leiterplattenmodul mit wärmeableitung unter benutzung von einer konvektionsgekühlten leiterplatter
DE69937672T2 (de) Parallelgestapelte computermodule hoher dichte
DE19928075B4 (de) Speichermodul mit Wärmeableiter
DE10240730B4 (de) Leiterplatte, Speichermodul und Herstellungsverfahren
DE69925626T2 (de) Zum wärmeabfuhr geeignete gestapelte leiterplattenanordnung
DE60029962T2 (de) Anordnung für die montage von chips auf leiterplatten
DE69211445T2 (de) Speicherungspackung
DE602004006676T2 (de) Gefaltete flexible Verbindungsschaltung mit Rasterkontaktschnittstelle
DE69334083T2 (de) Flüssigkristall-Plattenmodul und Bandträgerpackung
DE112004002072T5 (de) Lösbares, am Paket angeordnetes Spannungsregelungsmodul
DE10211926B4 (de) Wärmeableitungsanordnung eines integrierten Schaltkreises (ICs)
DE68905475T2 (de) Halbleiter-speichermodul hoeher dichte.
DE19801312A1 (de) Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
DE4218112B4 (de) Elektrisches Gerät, insbesondere Schalt- und Steuergerät für Kraftfahrzeuge
DE102005060081B4 (de) Elektronisches Bauteil mit zumindest einer Leiterplatte und mit einer Mehrzahl gleichartiger Halbleiterbausteine und Verfahren
DE60038526T2 (de) Elektronische Baugruppe
EP1791177A1 (de) Halbleitereinheit mit verbesserter Wärmekopplungsanordnung
DE112004000300B4 (de) Vorrichtungen, Systeme und Verfahren zur Stromzufuhr
DE102007029713A1 (de) Leiterplatte und Verfahren zu deren Herstellung
DE102005038254A1 (de) Schaltungsmodulsystem und -Verfahren
DE19725424A1 (de) Leiterplatte mit in der Fläche montierten Bauteilen
DE69929337T2 (de) Gedruckte leiterplatteneinheit, hierarchisches montagehilfssubstrat und elektronischer apparat
DE19747609A1 (de) Dünnfilmmehrschichtsubstrat und elektronische Vorrichtung
EP0219627B1 (de) Mehrschichtige gedruckte Schaltungsplatte

Legal Events

Date Code Title Description
8364 No opposition during term of opposition