JP2714509B2 - 携帯形半導体記憶装置 - Google Patents
携帯形半導体記憶装置Info
- Publication number
- JP2714509B2 JP2714509B2 JP4005780A JP578092A JP2714509B2 JP 2714509 B2 JP2714509 B2 JP 2714509B2 JP 4005780 A JP4005780 A JP 4005780A JP 578092 A JP578092 A JP 578092A JP 2714509 B2 JP2714509 B2 JP 2714509B2
- Authority
- JP
- Japan
- Prior art keywords
- board
- connection
- connector
- modules
- portable semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K5/00—Casings, cabinets or drawers for electric apparatus
- H05K5/02—Details
- H05K5/0256—Details of interchangeable modules or receptacles therefor, e.g. cartridge mechanisms
- H05K5/026—Details of interchangeable modules or receptacles therefor, e.g. cartridge mechanisms having standardized interfaces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/70—Coupling devices
- H01R12/7076—Coupling devices for connection between PCB and component, e.g. display
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S439/00—Electrical connectors
- Y10S439/946—Memory card cartridge
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Credit Cards Or The Like (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、携帯形半導体記憶装
置、特にコネクタと基板モジュールとの接続に関する。
置、特にコネクタと基板モジュールとの接続に関する。
【０００２】
【従来の技術】図１４は従来の携帯形半導体記憶装置を
示す透視平面図であり、図１５は図１４の記憶装置の図
面の右側から見た側面図、図１６は図１４のXVI−XVI線
に沿った断面図である。フレーム６内には外部機器との
電気的接続を行うためのコネクタ１と、回路基板の両主
面に電子部品５ａ、５ｂをそれぞれ実装した基板モジュ
ール４とが収納固定されている。基板モジュール４はフ
レーム６の厚み方向のほぼ中央に固定されている。そし
てフレーム６の上下の面は、電子部品を静電気および外
部ノイズから保護するための金属製のパネル７によりそ
れぞれ蓋がされている(図１６参照)。
示す透視平面図であり、図１５は図１４の記憶装置の図
面の右側から見た側面図、図１６は図１４のXVI−XVI線
に沿った断面図である。フレーム６内には外部機器との
電気的接続を行うためのコネクタ１と、回路基板の両主
面に電子部品５ａ、５ｂをそれぞれ実装した基板モジュ
ール４とが収納固定されている。基板モジュール４はフ
レーム６の厚み方向のほぼ中央に固定されている。そし
てフレーム６の上下の面は、電子部品を静電気および外
部ノイズから保護するための金属製のパネル７によりそ
れぞれ蓋がされている(図１６参照)。
【０００３】基板モジュール４の回路基板の両主面には
回路パターン(図１４に一部を破線で図示)が形成されて
おり、これらに電気的に接続するようにそれぞれ電子部
品５ａ、５ｂが実装されている。また外部機器(図示せ
ず)との接続を行うコネクタ１には、上下２段に分かれ
て上列側接続ピン２および下列側接続ピン３がそれぞれ
複数設けられている。これらの接続ピンは雌形の接続ピ
ンである。図１６に示すように各上列側接続ピン２の上
列側電極リード２ａは回路基板の一方の主面の回路パタ
ーン(図示せず)に接続され、各下列側接続ピン３の下列
側電極リード３ａは回路基板の他方の主面の回路パター
ンに接続されている。
回路パターン(図１４に一部を破線で図示)が形成されて
おり、これらに電気的に接続するようにそれぞれ電子部
品５ａ、５ｂが実装されている。また外部機器(図示せ
ず)との接続を行うコネクタ１には、上下２段に分かれ
て上列側接続ピン２および下列側接続ピン３がそれぞれ
複数設けられている。これらの接続ピンは雌形の接続ピ
ンである。図１６に示すように各上列側接続ピン２の上
列側電極リード２ａは回路基板の一方の主面の回路パタ
ーン(図示せず)に接続され、各下列側接続ピン３の下列
側電極リード３ａは回路基板の他方の主面の回路パター
ンに接続されている。
【０００４】コネクタ１の接続ピン２、３と電極リード
２ａ、３ａはそれぞれ一体の金属で形成されている。そ
して電極リード２ａ、３ａを回路基板の回路パターンに
半田付けすることにより、両面実装された電子部品５
ａ、５ｂがコネクタ１の接続ピン２、３にそれぞれ電気
的に接続される。コネクタ１と基板モジュール４はフレ
ーム６内に収納固定され、その後、フレーム６の上下面
にパネル７が取り付けられる。
２ａ、３ａはそれぞれ一体の金属で形成されている。そ
して電極リード２ａ、３ａを回路基板の回路パターンに
半田付けすることにより、両面実装された電子部品５
ａ、５ｂがコネクタ１の接続ピン２、３にそれぞれ電気
的に接続される。コネクタ１と基板モジュール４はフレ
ーム６内に収納固定され、その後、フレーム６の上下面
にパネル７が取り付けられる。
【０００５】近年、回路基板および電子部品のパッケー
ジの薄形化技術が進み、基板モジュールの厚みが半分で
実現可能になり、同一の厚さのフレームに２枚の基板モ
ジュールの実装が検討されている。２枚の基板モジュー
ル４ａ、４ｂをフレーム６内に設けた携帯形半導体記憶
装置の例を図１７に断面図で示す。基板モジュール４ａ
の回路基板には電子部品５ａ、５ｂが両面実装され、同
様に基板モジュール４ｂの回路基板には電子部品５ｃ、
５ｄが両面実装されている。また各上列側接続ピン２の
上列側電極リード２ａは全て上側の基板モジュール４ａ
に接続され、各下列側接続ピン３の下列側電極リード３
ａは全て下側の基板モジュール４ｂに接続されている。
ジの薄形化技術が進み、基板モジュールの厚みが半分で
実現可能になり、同一の厚さのフレームに２枚の基板モ
ジュールの実装が検討されている。２枚の基板モジュー
ル４ａ、４ｂをフレーム６内に設けた携帯形半導体記憶
装置の例を図１７に断面図で示す。基板モジュール４ａ
の回路基板には電子部品５ａ、５ｂが両面実装され、同
様に基板モジュール４ｂの回路基板には電子部品５ｃ、
５ｄが両面実装されている。また各上列側接続ピン２の
上列側電極リード２ａは全て上側の基板モジュール４ａ
に接続され、各下列側接続ピン３の下列側電極リード３
ａは全て下側の基板モジュール４ｂに接続されている。
【０００６】このような構造では２枚の基板モジュール
４ａ、４ｂ間の電気的接続を行うための上下基板接続手
段８を設ける必要がある。従来、この上下基板間接続手
段８としては、異方導電性材料、或は接続用パッドおよ
びスルーホールからなる中継基板等が用いられていた。
４ａ、４ｂ間の電気的接続を行うための上下基板接続手
段８を設ける必要がある。従来、この上下基板間接続手
段８としては、異方導電性材料、或は接続用パッドおよ
びスルーホールからなる中継基板等が用いられていた。
【０００７】
【発明が解決しようとする課題】従来の携帯形半導体記
憶装置は以上のように構成されているので、２枚の独立
した基板モジュールをフレーム内に設ける場合には、こ
れらの基板モジュール間の電気的接続を行うための異方
導電性材料或は中継基板等からなる上下基板間接続手段
が必要であった。しかしこれらの上下基板間接続手段を
用いた場合には組み立てが難しく、かつ歩留まりも悪
く、さらに製造コストが高い等の問題点があった。
憶装置は以上のように構成されているので、２枚の独立
した基板モジュールをフレーム内に設ける場合には、こ
れらの基板モジュール間の電気的接続を行うための異方
導電性材料或は中継基板等からなる上下基板間接続手段
が必要であった。しかしこれらの上下基板間接続手段を
用いた場合には組み立てが難しく、かつ歩留まりも悪
く、さらに製造コストが高い等の問題点があった。
【０００８】この発明は上記のような問題点を解消する
ためになされたもので、１つのフレームの中に独立した
２枚の基板モジュールを極めて容易に実装できる携帯形
半導体記憶装置を得ることを目的とする。
ためになされたもので、１つのフレームの中に独立した
２枚の基板モジュールを極めて容易に実装できる携帯形
半導体記憶装置を得ることを目的とする。
【０００９】
【課題を解決するための手段】上記の目的に鑑み、この
発明は、枠体をなすフレームと、回路パターンが両面に
形成された回路基板上の両面に電子部品が実装され、上
記フレーム内に収納固定された少なくとも１枚の基板モ
ジュールと、複数の接続ピンを有し、各接続ピンには上
記基板モジュールに個々に電気的に接続される複数に分
割された電極リード部が一体に形成された、上記フレー
ム内に外部との電気的接続が可能なように収納固定され
たコネクタと、上記基板モジュールおよびコネクタを覆
うように上記フレームの両側に取り付けられた２枚の保
護パネルと、を備えた携帯形半導体記憶装置にある。ま
た、この発明の別の実施例では、フレーム内に２枚の基
板モジュールが収納固定された場合には、さらに基板モ
ジュール間を接続する基板間接続手段を別途備えてもよ
い。
発明は、枠体をなすフレームと、回路パターンが両面に
形成された回路基板上の両面に電子部品が実装され、上
記フレーム内に収納固定された少なくとも１枚の基板モ
ジュールと、複数の接続ピンを有し、各接続ピンには上
記基板モジュールに個々に電気的に接続される複数に分
割された電極リード部が一体に形成された、上記フレー
ム内に外部との電気的接続が可能なように収納固定され
たコネクタと、上記基板モジュールおよびコネクタを覆
うように上記フレームの両側に取り付けられた２枚の保
護パネルと、を備えた携帯形半導体記憶装置にある。ま
た、この発明の別の実施例では、フレーム内に２枚の基
板モジュールが収納固定された場合には、さらに基板モ
ジュール間を接続する基板間接続手段を別途備えてもよ
い。
【００１０】
【作用】この発明に係る携帯形半導体記憶装置では、コ
ネクタの各接続ピンに形成された電極リードの先端部を
２つに分割するか、或は接続ピンに２つの電極リードを
形成し、個々に基板モジュールに接続するようにした。
例えばフレーム内に２枚の基板モジュールが収納固定さ
れた場合には、電極リードの２つに分割された先端部の
一方が折り曲げられて、２枚の基板モジュールにそれぞ
れに接続される。これにより、２枚の基板モジュールに
同一の信号および同一電位を与えるようにした。また、
コネクタに固定されたコの字形(Ｕ字形)の基板間接続リ
ード或は接続電極、或はフレームのコネクタと反対側に
固定された基板間接続ピンを設けて、基板モジュール間
の電気的接続を行う。
ネクタの各接続ピンに形成された電極リードの先端部を
２つに分割するか、或は接続ピンに２つの電極リードを
形成し、個々に基板モジュールに接続するようにした。
例えばフレーム内に２枚の基板モジュールが収納固定さ
れた場合には、電極リードの２つに分割された先端部の
一方が折り曲げられて、２枚の基板モジュールにそれぞ
れに接続される。これにより、２枚の基板モジュールに
同一の信号および同一電位を与えるようにした。また、
コネクタに固定されたコの字形(Ｕ字形)の基板間接続リ
ード或は接続電極、或はフレームのコネクタと反対側に
固定された基板間接続ピンを設けて、基板モジュール間
の電気的接続を行う。
【００１１】
【実施例】以下、この発明の実施例を添付図面に基づい
て説明する。図１および図２にはこの発明の第１実施例
による携帯形半導体記憶装置を示す。図１は第１実施例
による記憶装置の断面図であり、図１７の従来の記憶装
置と同一もしくは相当する部分は同一符号で示し、詳細
な説明は省略する。フレーム６には２枚の基板モジュー
ル４ａ、４ｂが収納されており、これらは、例えばフレ
ーム６の内側の周囲に沿って形成された基板支持部６ａ
に両側から支持固定される。この基板支持部６ａにより
２枚の基板モジュール４ａ、４ｂのフレーム６内の厚み
方向の位置が決まる。コネクタ１０には上下２段に分か
れて上列側接続ピン２および下列側接続ピン３がそれぞ
れ複数設けられている。各上列側接続ピン２からは上列
側電極リードが引き出され、その先端部が符号２ａ、２
ｂで示すように２つに分割されている。同様に各下列側
接続ピン３からは下列側電極リードが引き出され、その
先端部が符号３ａ、３ｂで示すように２つに分割されて
いる。これらの電極リードは接続ピンのフレームの内側
の側から延びている。図２には一対の接続ピン２、３か
ら延びる分割された電極リード２ａ、２ｂ、３ａ、３ｂ
の部分を拡大して示した。
て説明する。図１および図２にはこの発明の第１実施例
による携帯形半導体記憶装置を示す。図１は第１実施例
による記憶装置の断面図であり、図１７の従来の記憶装
置と同一もしくは相当する部分は同一符号で示し、詳細
な説明は省略する。フレーム６には２枚の基板モジュー
ル４ａ、４ｂが収納されており、これらは、例えばフレ
ーム６の内側の周囲に沿って形成された基板支持部６ａ
に両側から支持固定される。この基板支持部６ａにより
２枚の基板モジュール４ａ、４ｂのフレーム６内の厚み
方向の位置が決まる。コネクタ１０には上下２段に分か
れて上列側接続ピン２および下列側接続ピン３がそれぞ
れ複数設けられている。各上列側接続ピン２からは上列
側電極リードが引き出され、その先端部が符号２ａ、２
ｂで示すように２つに分割されている。同様に各下列側
接続ピン３からは下列側電極リードが引き出され、その
先端部が符号３ａ、３ｂで示すように２つに分割されて
いる。これらの電極リードは接続ピンのフレームの内側
の側から延びている。図２には一対の接続ピン２、３か
ら延びる分割された電極リード２ａ、２ｂ、３ａ、３ｂ
の部分を拡大して示した。
【００１２】基板モジュール４ａは電極リード２ａ、３
ａの間、基板モジュール４ｂは電極リード２ｂ、３ｂの
間にそれぞれ挿着される構造になっている。そして電極
リード２ａ、３ａは基板モジュール４ａの回路基板の両
主面の端に形成されたコネクタ接続用パッド(特に図示
せず)に半田付け等により接続され、同様に電極リード
２ｂ、３ｂも基板モジュール４ｂの回路基板に形成され
たコネクタ接続用パッドに半田付けにより接続される。
これにより、外部機器(図示せず)と基板モジュール４
ａ、４ｂがコネクタ１０により並列に接続されることに
なる。また、２枚の基板モジュール４ａ、４ｂには上列
および下列の接続ピン２、３がそれぞれに接続されるこ
とになるため、上列と下列の接続ピンの信号および電位
が連結、接続されるため、別体である２枚の基板モジュ
ール４ａ、４ｂはあたかも一枚の基板モジュールのよう
に相互接続が可能となる。
ａの間、基板モジュール４ｂは電極リード２ｂ、３ｂの
間にそれぞれ挿着される構造になっている。そして電極
リード２ａ、３ａは基板モジュール４ａの回路基板の両
主面の端に形成されたコネクタ接続用パッド(特に図示
せず)に半田付け等により接続され、同様に電極リード
２ｂ、３ｂも基板モジュール４ｂの回路基板に形成され
たコネクタ接続用パッドに半田付けにより接続される。
これにより、外部機器(図示せず)と基板モジュール４
ａ、４ｂがコネクタ１０により並列に接続されることに
なる。また、２枚の基板モジュール４ａ、４ｂには上列
および下列の接続ピン２、３がそれぞれに接続されるこ
とになるため、上列と下列の接続ピンの信号および電位
が連結、接続されるため、別体である２枚の基板モジュ
ール４ａ、４ｂはあたかも一枚の基板モジュールのよう
に相互接続が可能となる。
【００１３】また、コネクタ１０の基板モジュールに面
した側の両側には基板モジュールストッパ用の突起部９
が形成されている。この突起部９は、基板モジュール４
ａ、４ｂの回路基板上の回路パターン(図示せず)を電極
リード２ａ、３ａ、２ｂ、３ｂを半田付けする際に、基
板モジュールの端が電極リードの折曲部に衝突して電極
リードが変形するのを防止すると共に、各基板モジュー
ルの位置決めを容易にするために設けられたものであ
る。
した側の両側には基板モジュールストッパ用の突起部９
が形成されている。この突起部９は、基板モジュール４
ａ、４ｂの回路基板上の回路パターン(図示せず)を電極
リード２ａ、３ａ、２ｂ、３ｂを半田付けする際に、基
板モジュールの端が電極リードの折曲部に衝突して電極
リードが変形するのを防止すると共に、各基板モジュー
ルの位置決めを容易にするために設けられたものであ
る。
【００１４】電極リード２ａ、２ｂを一体に形成した接
続ピン２は、例えば１枚の金属板から形成することがで
きる。図３に示すように接続ピン２の部分は金属板を筒
状に成型して形成される。そして図３に示す状態でコネ
クタの本体に嵌め込まれる。そしてコネクタに固定され
た後に、露出している電極リード部を２つの電極リード
２ａ、２ｂに破線で示すように分割する。そしてさらに
分割された電極リード２ａ、２ｂを図２に示すように基
板モジュール４ａ、４ｂの位置に合わせて所望の形状に
折り曲げて(フォーミング)完成する。これは接続ピン３
に関しても同様である。
続ピン２は、例えば１枚の金属板から形成することがで
きる。図３に示すように接続ピン２の部分は金属板を筒
状に成型して形成される。そして図３に示す状態でコネ
クタの本体に嵌め込まれる。そしてコネクタに固定され
た後に、露出している電極リード部を２つの電極リード
２ａ、２ｂに破線で示すように分割する。そしてさらに
分割された電極リード２ａ、２ｂを図２に示すように基
板モジュール４ａ、４ｂの位置に合わせて所望の形状に
折り曲げて(フォーミング)完成する。これは接続ピン３
に関しても同様である。
【００１５】図５および図６にはこの発明の第２実施例
による携帯形半導体記憶装置を示す。図５は第２実施例
による記憶装置の断面図であり、図６には図５の接続ピ
ン２、３から延びる分割された電極リード２ａ、２ｂ、
および３ａ、３ｂの部分を拡大して示した。この実施例
では、上列側接続ピン２の分割された電極リード２ａ、
２ｂ、および下列側接続ピン３の分割された電極リード
３ａ、３ｂはそれぞれ上下のパネル７に近い側(外側)か
ら延びている。そして電極リード２ａ、３ｂは折り曲げ
られずにそのままそれぞれ基板モジュール４ａ、４ｂに
半田付けされ、電極リード２ｂ、３ａは折り曲げられて
基板モジュール４ｂ、４ａにそれぞれ半田付けされる。
による携帯形半導体記憶装置を示す。図５は第２実施例
による記憶装置の断面図であり、図６には図５の接続ピ
ン２、３から延びる分割された電極リード２ａ、２ｂ、
および３ａ、３ｂの部分を拡大して示した。この実施例
では、上列側接続ピン２の分割された電極リード２ａ、
２ｂ、および下列側接続ピン３の分割された電極リード
３ａ、３ｂはそれぞれ上下のパネル７に近い側(外側)か
ら延びている。そして電極リード２ａ、３ｂは折り曲げ
られずにそのままそれぞれ基板モジュール４ａ、４ｂに
半田付けされ、電極リード２ｂ、３ａは折り曲げられて
基板モジュール４ｂ、４ａにそれぞれ半田付けされる。
【００１６】なお、上記第１および第２実施例ではコネ
クタ１０が上下２列の接続ピン２、３を設けていたが、
２分割された電極リードを有する接続ピンを一列に配置
したコネクタであっても、基板モジュール間の相互接続
に関し相当の効果がある。さらにフレーム６内には２枚
の基板モジュール４ａ、４ｂが収納された記憶装置につ
いて説明したが、フレーム６内には１枚の基板モジュー
ルを設け、各接続ピンから延びる２つの電極リード２
ａ、２ｂを基板モジュールのそれぞれ表面と裏面に接続
するようにしてもよい。この場合には、１枚の基板モジ
ュールの両面間での接続の自由度が増すことになり、例
えば回路基板を貫通するスルーホールを形成する必要が
なくなる。さらに、各接続ピンの電極リードを３つ以上
に分割すれば、１つのフレームに３つ以上の基板モジュ
ールを収納し、基板モジュール間の相互接続を行うこと
が可能となる。
クタ１０が上下２列の接続ピン２、３を設けていたが、
２分割された電極リードを有する接続ピンを一列に配置
したコネクタであっても、基板モジュール間の相互接続
に関し相当の効果がある。さらにフレーム６内には２枚
の基板モジュール４ａ、４ｂが収納された記憶装置につ
いて説明したが、フレーム６内には１枚の基板モジュー
ルを設け、各接続ピンから延びる２つの電極リード２
ａ、２ｂを基板モジュールのそれぞれ表面と裏面に接続
するようにしてもよい。この場合には、１枚の基板モジ
ュールの両面間での接続の自由度が増すことになり、例
えば回路基板を貫通するスルーホールを形成する必要が
なくなる。さらに、各接続ピンの電極リードを３つ以上
に分割すれば、１つのフレームに３つ以上の基板モジュ
ールを収納し、基板モジュール間の相互接続を行うこと
が可能となる。
【００１７】図７、図８および図９にはこの発明の第３
実施例による携帯形半導体記憶装置を示す。図７は第３
実施例による記憶装置の断面図であり、図８は図７の記
憶装置の図面の左側から見た側面図、図９は電極リード
の部分を拡大して示した斜視図である。この実施例の場
合、コネクタ１０の上列側接続ピン２と下列側接続ピン
３とがずらして配置されており、全体として接続ピンが
千鳥配置されている。また、各接続ピン２、３からは上
下２箇所からそれぞれ電極リード２ａ、２ｂおよび３
ａ、３ｂが延びている。この接続ピンの一例を図４に示
す。
実施例による携帯形半導体記憶装置を示す。図７は第３
実施例による記憶装置の断面図であり、図８は図７の記
憶装置の図面の左側から見た側面図、図９は電極リード
の部分を拡大して示した斜視図である。この実施例の場
合、コネクタ１０の上列側接続ピン２と下列側接続ピン
３とがずらして配置されており、全体として接続ピンが
千鳥配置されている。また、各接続ピン２、３からは上
下２箇所からそれぞれ電極リード２ａ、２ｂおよび３
ａ、３ｂが延びている。この接続ピンの一例を図４に示
す。
【００１８】２つの電極リードを一体に形成した接続ピ
ンは一枚の金属板を成型することにより形成される。接
続ピン２の部分は金属板を筒状に成型して形成される。
そして図４に示す状態でコネクタの本体に嵌め込まれ
る。そしてコネクタに固定された後に、電極リード２
ａ、２ｂを図９に示すように基板モジュール４ａ、４ｂ
の位置に合わせて所望の形状に折り曲げて(フォーミン
グ)完成する。これは接続ピン３に関しても同様であ
る。この実施例では電極リード２ａ、３ｂは折り曲げら
れずにそのままそれぞれ基板モジュール４ａ、４ｂに半
田付けされ、電極リード２ｂ、３ａは折り曲げられて基
板モジュール４ｂ、４ａにそれぞれ半田付けされる。こ
れにより、２枚の基板モジュール４ａ、４ｂはそれぞれ
電極リード２ａ、３ａの間、および電極リード２ｂ、３
ｂの間には挟まれて、電気的接続が施される。また、こ
の実施例でも、基板モジュールとコネクタの半田付け時
にコネクタの電極リードの変形を防ぎ、さらに基板モジ
ュールの位置決めを容易にするために、基板ストッパ用
の突起部９がコネクタ１０の基板モジュールに面した側
の両側に形成されている。
ンは一枚の金属板を成型することにより形成される。接
続ピン２の部分は金属板を筒状に成型して形成される。
そして図４に示す状態でコネクタの本体に嵌め込まれ
る。そしてコネクタに固定された後に、電極リード２
ａ、２ｂを図９に示すように基板モジュール４ａ、４ｂ
の位置に合わせて所望の形状に折り曲げて(フォーミン
グ)完成する。これは接続ピン３に関しても同様であ
る。この実施例では電極リード２ａ、３ｂは折り曲げら
れずにそのままそれぞれ基板モジュール４ａ、４ｂに半
田付けされ、電極リード２ｂ、３ａは折り曲げられて基
板モジュール４ｂ、４ａにそれぞれ半田付けされる。こ
れにより、２枚の基板モジュール４ａ、４ｂはそれぞれ
電極リード２ａ、３ａの間、および電極リード２ｂ、３
ｂの間には挟まれて、電気的接続が施される。また、こ
の実施例でも、基板モジュールとコネクタの半田付け時
にコネクタの電極リードの変形を防ぎ、さらに基板モジ
ュールの位置決めを容易にするために、基板ストッパ用
の突起部９がコネクタ１０の基板モジュールに面した側
の両側に形成されている。
【００１９】図１０および図１１にはこの発明の第４実
施例による携帯形半導体記憶装置を示す。図１０は第４
実施例による記憶装置の断面図であり、図１１は図１０
の記憶装置の電極リードの部分を拡大して示した斜視図
である。基板間接続手段である基板間接続リード２０
は、基板モジュール４ａ、４ｂの間の電気的接続を行う
ための“コの字形”(Ｕ字形)にフォーミングされた導電
性材料からなるリードである。この接続リード２０は、
コネクタ１０の上下２列の接続ピン２、３より引き出さ
れた電極リード２ａ、３ａの間に設けられ、コネクタ１
０の本体に圧入或は接着により固定されている。
施例による携帯形半導体記憶装置を示す。図１０は第４
実施例による記憶装置の断面図であり、図１１は図１０
の記憶装置の電極リードの部分を拡大して示した斜視図
である。基板間接続手段である基板間接続リード２０
は、基板モジュール４ａ、４ｂの間の電気的接続を行う
ための“コの字形”(Ｕ字形)にフォーミングされた導電
性材料からなるリードである。この接続リード２０は、
コネクタ１０の上下２列の接続ピン２、３より引き出さ
れた電極リード２ａ、３ａの間に設けられ、コネクタ１
０の本体に圧入或は接着により固定されている。
【００２０】フレーム内に収納された２枚の基板モジュ
ール４ａ、４ｂのうち、基板モジュール４ａは電極リー
ド２ａと接続リード２０の一方の先端部の間に挟み込ま
れて半田付けされ、基板モジュール４ｂは電極リード３
ａと接続リード２０の他方の先端部の間に挟み込まれて
半田付けされる。これにより、コネクタ１０の上列側接
続ピン２の信号は基板モジュール４ａに接続され、下列
側接続ピン３の信号は基板モジュール４ｂに接続され
る。そしてさらに、２枚の基板モジュール４ａ、４ｂの
間の信号の接続は、基板間接続リード２０により実施さ
れる。なお、この基板間接続リード２０は全ての上下接
続ピン２、３の間に設けなくてもよく、必要に応じて先
端部が２つに分割された電極リードを有する上述した実
施例の接続ピンと組み合わせて設けることもできる。
ール４ａ、４ｂのうち、基板モジュール４ａは電極リー
ド２ａと接続リード２０の一方の先端部の間に挟み込ま
れて半田付けされ、基板モジュール４ｂは電極リード３
ａと接続リード２０の他方の先端部の間に挟み込まれて
半田付けされる。これにより、コネクタ１０の上列側接
続ピン２の信号は基板モジュール４ａに接続され、下列
側接続ピン３の信号は基板モジュール４ｂに接続され
る。そしてさらに、２枚の基板モジュール４ａ、４ｂの
間の信号の接続は、基板間接続リード２０により実施さ
れる。なお、この基板間接続リード２０は全ての上下接
続ピン２、３の間に設けなくてもよく、必要に応じて先
端部が２つに分割された電極リードを有する上述した実
施例の接続ピンと組み合わせて設けることもできる。
【００２１】図１２にはこの発明の第５実施例による携
帯形半導体記憶装置のコネクタ１０の断面図を示す。こ
の実施例では、コネクタ１０の上下の電極リード２ａ、
３ａの間のコネクタ本体に基板間接続用の突起部１１を
設け、この突起部１１の先端部の表面に基板間接続用電
極１２を設けた。この電極１２は突起部１１に金属板を
嵌め込むか、或は蒸着メッキにより形成される。そし
て、基板モジュール４ａが電極リード２ａと基板間接続
用電極１２の一方の面の間に挟み込まれて半田付けさ
れ、基板モジュール４ｂは基板間接続用電極１２の他方
の面と電極リード３ａの間に挟み込まれて半田付けされ
る。これにより、コネクタ１０の上列側接続ピン２の信
号は基板モジュール４ａに接続され、下列側接続ピン３
の信号は基板モジュール４ｂに接続され、さらに２枚の
基板モジュール４ａ、４ｂの間の信号の接続は、基板間
接続用電極１２により実施される。なお、このコネクタ
１０に形成される突起部１１および基板間接続用電極１
２は全ての上下接続ピン２、３の間に設けなくてもよ
く、必要に応じて先端部が２つに分割された電極リード
を有する上述した実施例の接続ピンと組み合わせて設け
ることもできる。
帯形半導体記憶装置のコネクタ１０の断面図を示す。こ
の実施例では、コネクタ１０の上下の電極リード２ａ、
３ａの間のコネクタ本体に基板間接続用の突起部１１を
設け、この突起部１１の先端部の表面に基板間接続用電
極１２を設けた。この電極１２は突起部１１に金属板を
嵌め込むか、或は蒸着メッキにより形成される。そし
て、基板モジュール４ａが電極リード２ａと基板間接続
用電極１２の一方の面の間に挟み込まれて半田付けさ
れ、基板モジュール４ｂは基板間接続用電極１２の他方
の面と電極リード３ａの間に挟み込まれて半田付けされ
る。これにより、コネクタ１０の上列側接続ピン２の信
号は基板モジュール４ａに接続され、下列側接続ピン３
の信号は基板モジュール４ｂに接続され、さらに２枚の
基板モジュール４ａ、４ｂの間の信号の接続は、基板間
接続用電極１２により実施される。なお、このコネクタ
１０に形成される突起部１１および基板間接続用電極１
２は全ての上下接続ピン２、３の間に設けなくてもよ
く、必要に応じて先端部が２つに分割された電極リード
を有する上述した実施例の接続ピンと組み合わせて設け
ることもできる。
【００２２】図１３にはこの発明の第６実施例による携
帯形半導体記憶装置の基板間接続手段の部分の断面図を
示す。この実施例では基板間接続手段を樹脂成形フレー
ムに設けた。基板間接続ピン１３は２枚の基板モジュー
ル４ａ、４ｂを固定するためのフレーム６の基板支持部
６ａに圧入等により埋め込まれている。そして接続ピン
１３の両端は基板モジュール４ａ、４ｂの端部に形成さ
れたそれぞれスルーホール１５ａ、１５ｂに挿入され、
スルーホールに形成されたランド１４ａ、１４ｂに半田
付けにより接合される。この接続ピン１３の付いたフレ
ーム６と実施例１〜３のコネクタを併用することによ
り、コネクタと各基板モジュール間、および基板モジュ
ール間の信号接続の自由度が増す。
帯形半導体記憶装置の基板間接続手段の部分の断面図を
示す。この実施例では基板間接続手段を樹脂成形フレー
ムに設けた。基板間接続ピン１３は２枚の基板モジュー
ル４ａ、４ｂを固定するためのフレーム６の基板支持部
６ａに圧入等により埋め込まれている。そして接続ピン
１３の両端は基板モジュール４ａ、４ｂの端部に形成さ
れたそれぞれスルーホール１５ａ、１５ｂに挿入され、
スルーホールに形成されたランド１４ａ、１４ｂに半田
付けにより接合される。この接続ピン１３の付いたフレ
ーム６と実施例１〜３のコネクタを併用することによ
り、コネクタと各基板モジュール間、および基板モジュ
ール間の信号接続の自由度が増す。
【００２３】なお上記第１〜３実施例のコネクタに関す
る改良と、第４〜６実施例の基板間接続手段の改良を適
当に組み合わせることにより、コネクタと各基板モジュ
ール間、および基板モジュール間の信号接続の自由度を
総合的に増すことができることは言うまでもまい。
る改良と、第４〜６実施例の基板間接続手段の改良を適
当に組み合わせることにより、コネクタと各基板モジュ
ール間、および基板モジュール間の信号接続の自由度を
総合的に増すことができることは言うまでもまい。
【００２４】
【発明の効果】以上説明したように、この発明に係る携
帯形半導体記憶装置によれば、それぞれ先端部が２つに
分割された電極リードを一体に形成した接続ピン、或は
それぞれ２つの電極リードを一体に形成した接続ピンを
コネクタに設けることにより、基板モジュールの裏表両
面間の相互接続、さらにフレーム内に２枚の基板モジュ
ールが設けられた場合には基板モジュール間の相互接続
が容易に行え、高い歩留まりで信頼性が高く、高密度実
装が可能な携帯形半導体記憶装置が提供できる等の効果
が得られる。
帯形半導体記憶装置によれば、それぞれ先端部が２つに
分割された電極リードを一体に形成した接続ピン、或は
それぞれ２つの電極リードを一体に形成した接続ピンを
コネクタに設けることにより、基板モジュールの裏表両
面間の相互接続、さらにフレーム内に２枚の基板モジュ
ールが設けられた場合には基板モジュール間の相互接続
が容易に行え、高い歩留まりで信頼性が高く、高密度実
装が可能な携帯形半導体記憶装置が提供できる等の効果
が得られる。
【図１】この発明の第１実施例による携帯形半導体記憶
装置の断面図である。
装置の断面図である。
【図２】図１の記憶装置の電極リードの部分を示す拡大
斜視図である。
斜視図である。
【図３】図１の記憶装置の接続ピンおよび電極リードの
部分の拡大斜視図である。
部分の拡大斜視図である。
【図４】図７の記憶装置の接続ピンおよび電極リードの
部分の拡大斜視図である。
部分の拡大斜視図である。
【図５】この発明の第２実施例による携帯形半導体記憶
装置の断面図である。
装置の断面図である。
【図６】図５の記憶装置の電極リードの部分を示す拡大
斜視図である。
斜視図である。
【図７】この発明の第３実施例による携帯形半導体記憶
装置の断面図である。
装置の断面図である。
【図８】図７の記憶装置の図面左側から見た側面図であ
る。
る。
【図９】図７の記憶装置の電極リードの付近を示す拡大
斜視図である。
斜視図である。
【図１０】この発明の第４実施例による携帯形半導体記
憶装置の断面図である。
憶装置の断面図である。
【図１１】図１０の記憶装置の電極リードの付近を示す
拡大斜視図である。
拡大斜視図である。
【図１２】この発明の第５実施例による携帯形半導体記
憶装置のコネクタの拡大断面図である。
憶装置のコネクタの拡大断面図である。
【図１３】この発明の第６実施例による携帯形半導体記
憶装置の基板間接続手段を示す拡大断面図である。
憶装置の基板間接続手段を示す拡大断面図である。
【図１４】従来の携帯形半導体記憶装置の平面図であ
る。
る。
【図１５】図１４の記憶装置の図面左側から見た側面図
である。
である。
【図１６】図１４の記憶装置のXVI−XVI線に沿った断面
図である。
図である。
【図１７】従来の他の携帯形半導体記憶装置の断面図で
ある。
ある。
２ 上列側接続ピン ２ａ 上列側電極リード ２ｂ 上列側電極リード ３ 下列側接続ピン ３ａ 下列側電極リード ３ｂ 下列側電極リード ４ａ 基板モジュール ４ｂ 基板モジュール ５ａ 電子部品 ５ｂ 電子部品 ５ｃ 電子部品 ５ｄ 電子部品 ６ フレーム ６ａ 基板支持部 ７ パネル ９ 突起部 １０ コネクタ １１ 突起部 １２ 基板間接続用電極 １３ 基板間接続ピン ２０ 基板間接続リード
Claims (8)
- 【請求項１】 枠体をなすフレームと、 回路パターンが両面に形成された回路基板上の両面に電
子部品が実装され、上記フレーム内に収納固定された少
なくとも１枚の基板モジュールと、 複数の接続ピンを有し、各接続ピンには上記基板モジュ
ールに個々に電気的に接続される複数に分割された電極
リード部が一体に形成された、上記フレーム内に外部と
の電気的接続が可能なように収納固定されたコネクタ
と、 上記基板モジュールおよびコネクタを覆うように上記フ
レームの両側に取り付けられた２枚の保護パネルと、 を備えた携帯形半導体記憶装置。 - 【請求項２】 上記コネクタの各接続ピンの分割された
電極リード部が、上記接続ピンと一体に形成された１つ
の電極リードからなり、この電極リードの先端部が２つ
に分割されて個々に上記基板モジュールに電気的に接続
された請求項１の携帯形半導体記憶装置。 - 【請求項３】 上記フレーム内に２枚の上記基板モジュ
ールが収納固定され、上記各接続ピンの電極リードの２
つに分割された先端部の少なくとも一方が折り曲げられ
て、上記２枚の基板モジュールにそれぞれに接続され
て、２枚の基板モジュールに同一の信号および同一電位
を与える請求項２の携帯形半導体記憶装置。 - 【請求項４】 上記コネクタの上記接続ピンが上記基板
モジュールに平行な方向に２列に整列されて配置されて
いる請求項３の携帯形半導体記憶装置。 - 【請求項５】 上記コネクタの各接続ピンの分割された
上記電極リード部が、上記接続ピンと一体に形成された
２つの電極リードからなり、各電極リードの先端部が個
々に上記基板モジュールに電気的に接続された請求項１
の携帯形半導体記憶装置。 - 【請求項６】 上記フレーム内に２枚の上記基板モジュ
ールが収納固定され、上記各接続ピンの２つの電極リー
ドの先端部の少なくとも一方が折り曲げられて上記２枚
の基板モジュールにそれぞれに接続されて、２枚の基板
モジュールに同一の信号および同一電位を与える請求項
５の携帯形半導体記憶装置。 - 【請求項７】 上記コネクタの接続ピンが上記基板モジ
ュールに平行な方向に千鳥状に配置されている請求項６
の携帯形半導体記憶装置。 - 【請求項８】 上記フレーム内に２枚の上記基板モジュ
ールが収納固定され、さらに上記基板モジュール間を接
続する基板間接続手段をさらに備えた請求項１の携帯形
半導体記憶装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4005780A JP2714509B2 (ja) | 1992-01-16 | 1992-01-16 | 携帯形半導体記憶装置 |
| US08/002,056 US5331516A (en) | 1992-01-16 | 1993-01-08 | Portable semiconductor apparatus |
| EP93300242A EP0552042B1 (en) | 1992-01-16 | 1993-01-15 | Portable semiconductor storage apparatus |
| DE69315861T DE69315861T2 (de) | 1992-01-16 | 1993-01-15 | Tragbares Halbleiterspeicher-Gerät |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4005780A JP2714509B2 (ja) | 1992-01-16 | 1992-01-16 | 携帯形半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05185787A JPH05185787A (ja) | 1993-07-27 |
| JP2714509B2 true JP2714509B2 (ja) | 1998-02-16 |
Family
ID=11620626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4005780A Expired - Lifetime JP2714509B2 (ja) | 1992-01-16 | 1992-01-16 | 携帯形半導体記憶装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5331516A (ja) |
| EP (1) | EP0552042B1 (ja) |
| JP (1) | JP2714509B2 (ja) |
| DE (1) | DE69315861T2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0823149A (ja) * | 1994-05-06 | 1996-01-23 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JP3734516B2 (ja) * | 1994-08-31 | 2006-01-11 | 任天堂株式会社 | ゲーム機用カートリッジ |
| US5667388A (en) * | 1994-11-14 | 1997-09-16 | Intel Corporation | Printed circuit board adapter carrier for input/output cards |
| US6461170B1 (en) * | 2001-05-17 | 2002-10-08 | 3Com Corporation | Stacked electronic integrated card assembly with multi-function shared interface |
| JP5564844B2 (ja) * | 2009-07-21 | 2014-08-06 | 株式会社デンソー | 電子装置 |
| JP5511338B2 (ja) * | 2009-12-02 | 2014-06-04 | 矢崎総業株式会社 | 基板取付体 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4214120A (en) * | 1978-10-27 | 1980-07-22 | Western Electric Company, Inc. | Electronic device package having solder leads and methods of assembling the package |
| US4323293A (en) * | 1980-06-30 | 1982-04-06 | Bourns, Inc. | Terminal lead with labyrinthine clip |
| US4367910A (en) * | 1981-02-02 | 1983-01-11 | Jack Seidler | Mini-terminal |
| US4592617A (en) * | 1985-02-06 | 1986-06-03 | North American Specialties Corporation | Solder-bearing terminal |
| US4766478A (en) * | 1986-09-02 | 1988-08-23 | Dennis Richard K | Lead frame for semi-conductor device and process of connecting same |
| US4782589A (en) * | 1987-04-06 | 1988-11-08 | Dennis Richard K | Process of connecting lead frame to a semi-conductor device and a device to effect same |
| DE68924576T2 (de) * | 1988-10-27 | 1996-04-18 | Mazda Motor | Integrierte Schaltung für Fahrzeug. |
| JPH02170597A (ja) * | 1988-12-23 | 1990-07-02 | Mazda Motor Corp | 車載用制御ユニツト構造 |
| US5136779A (en) * | 1989-09-27 | 1992-08-11 | Die Tech, Inc. | Method of mounting lead frame on substrate |
| DE4036081C2 (de) * | 1990-04-26 | 1994-10-06 | Mitsubishi Electric Corp | Halbleiterspeicher-Steckmodul |
| EP0455367B1 (en) * | 1990-05-04 | 1996-06-19 | The Whitaker Corporation | Right angle impedance matched electrical connector |
| JPH04153096A (ja) * | 1990-10-18 | 1992-05-26 | Mitsubishi Electric Corp | 携帯用記憶装置 |
-
1992
- 1992-01-16 JP JP4005780A patent/JP2714509B2/ja not_active Expired - Lifetime
-
1993
- 1993-01-08 US US08/002,056 patent/US5331516A/en not_active Expired - Lifetime
- 1993-01-15 DE DE69315861T patent/DE69315861T2/de not_active Expired - Fee Related
- 1993-01-15 EP EP93300242A patent/EP0552042B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0552042B1 (en) | 1997-12-29 |
| EP0552042A1 (en) | 1993-07-21 |
| DE69315861T2 (de) | 1998-04-16 |
| JPH05185787A (ja) | 1993-07-27 |
| US5331516A (en) | 1994-07-19 |
| DE69315861D1 (de) | 1998-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090168386A1 (en) | Electronic apparatus and substrate mounting method | |
| US11497122B2 (en) | Grid array connector system | |
| US5299094A (en) | IC card including multiple substrates bearing electronic components | |
| JP2000031617A (ja) | メモリモジュールおよびその製造方法 | |
| US6511345B1 (en) | Guide rail assembly for receiving optoelectronic modules | |
| JP2714509B2 (ja) | 携帯形半導体記憶装置 | |
| JPH11297435A (ja) | コネクタ装置、コネクタ装置を有する回路モジュールおよび回路モジュールを搭載した電子機器 | |
| JPH10162914A (ja) | プリント基板間の回路接続装置及び接続方法 | |
| JP2553438Y2 (ja) | メモリカードコネクタ | |
| US6312269B1 (en) | Card connector circuit board | |
| JPH0737360Y2 (ja) | 集積回路部品 | |
| JPH05335695A (ja) | シングルインラインモジュール | |
| JPS61145888A (ja) | 印刷配線基板接続装置 | |
| JPH04308676A (ja) | コネクタ | |
| JPH10326650A (ja) | コネクタ取付方法および取付構造 | |
| JP3014937B2 (ja) | コネクタ | |
| JPS6018866Y2 (ja) | 通信機器収容装置 | |
| US20070082514A1 (en) | Electrical connector assembly with fastening means | |
| JPH04332696A (ja) | Ｉｃカード | |
| JPH05159832A (ja) | コネクタの実装構造 | |
| JPH069079U (ja) | プリント基板結合用コネクタ | |
| JPS63143892A (ja) | 階層状回路基板 | |
| JPH07320819A (ja) | ノイズ対策型コネクタ | |
| JPH09327989A (ja) | カード状電子機器 | |
| JPH0263317B2 (ja) |