-
Die vorliegende Erfindung betrifft eine
Halbleitereinrichtung und insbesondere eine
Halbleitereinrichtung mit Transistoren hoher
Spannungsfestigkeit und einem verbesserten
Elementisolationsgebiet zur Verwendung als ein Abschnitt
mit hoher Spannungsfestigkeit eines Ansteuertyp-LSI für
ein großes LC (Flüssigkristall).
-
Bis jetzt wurde als eine Technik zur Bildung eines
Elementisolationsgebiets in einem Transistor mit hoher
Spannungsfestigkeit ein Schutzring verwendet.
-
Bei einem Transistor mit hoher Spannungsfestigkeit wird
beispielsweise eine Polysilizium-Verbindungsschicht, die
die Elektrode dieses Transistors darstellt, im Kontakt
mit Drain- und Sourcebereichen gebildet, die in dem
oberen Oberflächenabschnitt eines Halbleitersubstrats
gebildet sind. Ein Feldoxidfilm wird um die Drain- und
Sourcegebiete herum gebildet und ein Schutzring wird um
den Feldoxidfilm gebildet und weist eine vorgegebene
Verunreinigungskonzentration auf.
-
Bei der Ausbildung des Transistors mit hoher
Spannungsfestigkeit befindet sich die
Polysilizium-Verbindungsschicht, die die Elektroden des
Transistors darstellt, in einer überlappenden Weise über
dem Schutzring. Für den Schutzring eines p-Typs (n-Typs)
wird beispielsweise der Schutzringabschnitt, der sich
unmitttelbar über der Polysilizium-Verbindungsschicht
befindet, bei ungefähr 10volt auf einen n-Typ (p-Typ)
invertiert.
-
Deshalb ist eine Einrichtung, deren Spannungsfestigkeit
30 Volt überschreitet, normalerweise von einem derartigen
Typ, wie in den Figuren 1A und 1B dargestellt. Figur 1A
ist eine Draufsicht, die eine Arraystruktur eines
herkömmlichen Transistors mit hoher Spannungsfestigkeit
zeigt und Figur 1B ist eine Querschnittsansicht, die
einen Transistor aus Figur 1A zeigt.
-
In den Figuren 1A und 1B ist ein Drain/Sourcegebiet 14 in
dem oberen Oberflächenabschnitt eines Halbleitersubstrats
12 gebildet und ein Feldoxidfilm 16a von ungefähr 1 um
(1000Å) Dicke ist um das Drain/Sourcegebiet 14 in einem
vorgegebenen Intervall gebildet. Ein Schutzring 18 ist um
den Feldoxidfilm 16a derart gebildet, daß er sich in der
Nähe des Feldoxidfilms 16b befindet. Auf demjenigen
Abschnitt der oberen Oberfläche des Substrats 12, welcher
den Oberflächenabschnitt des Drain/Sourcegebiets 14
umfaßt, der mit dem Feldoxidfilm 16a umgeben ist, wird
ein Gateoxidfilm 20 als ein Isolationsfilm gebildet. Eine
Polysilizium-Verbindungsschicht 22 wird auf dem
Gateoxidfilm 20 und dem Feldoxidfilm 16a gebildet. Ein
Feldoxidfilm 24 wird auf der
Polysilizium-Verbindungsschicht 22, dem Feldoxidfilm 16b
und dem Schutzring 18 gebildet.
-
Zwischenverbindungsschichten 28a und 28b aus Aluminium
werden jeweils über Kontaktbereiche 26a und 26b mit der
Polysilizium-Verbindungsschicht 22 unmittelbar über dem
Feldoxidfilm 16a verbunden. Um die
Inversions-Schwellspannung des Schutzrings 18 groß zu
machen, werden die Aluminium-Zwischenverbindungsschichten
28a und 28b nach der Bildung der Feldoxidfilme 16a, 16b
und 24 strukturiert.
-
Bei dem so aufgebauten Transistor mit hoher
Spannungsfestigkeit ist es möglich, die
Spannungsfestigkeit zu erhöhen, wenn der Schutzring 18
als Elementisolation für den Transistor mit hoher
Spannungsfestigkeit verwendet wird.
-
Jedoch werden die Aluminium-Zwischenverbindungsschichten
28a und 28b an einer Überschneidungsstelle des
Schutzrings 18 verwendet, was Kontaktbereiche 26a und 26b
zwischen der Polysilizium-Verbindungsschicht 22 und den
Aluminium-Zwischenverbindungsschichten 28a und 28b
erfordert. Somit ist die Feldoxidschicht zur Bildung der
Kontaktbereiche 26a und 26b erforderlich, was
unweigerlich zu einem Anstieg der Chipgröße des
Transistors und somit zu einem Kostenproblem führt.
-
Die FR-A-2 056 969 beschreibt eine Halbleitereinrichtung
mit isoliertem Gate, die einen Sourcebereich und einen
Drainbereich in einem Halbleitersubstrat, einen durch
eine Inversionsschicht in dem Substrat zwischen diesen
beiden Bereichen gebildeten leitenden Kanal und eine
isolierte Gate-Elektrode zum Steuern der Leitfähigkeit
des leitenden Kanals aufweist, wobei ein Kanalbegrenzer,
der einen Bereich mit hoher Konzentration eines
Leitfähigkeitstyps umfaßt, der der gleiche ist wie
derjenige des Substrats und der angrenzend an die
Endabschnitte der Source- und Drainbereiche so gebildet
ist, daß er die Endabschnitte davon abschließt, wobei der
Kanalbegrenzer angeordnet ist, um von den zwei Bereichen
beabstandet zu sein und um die Gateelektrode an beiden
Endabschnitten der Gateelektrode unterhalb zu kreuzen,
wobei ein Isolationsfilm dazwischenliegt.
-
In der EP-A-0 127 142 ist eine Halbleitereinrichtung
beschrieben, die einen in einem Elementbereich eines
n-Typ-Halbleitersubstrats gebildeten
p-Kanal-MOS-Transistor umfaßt. Dünne Oberflächenschichten
vom N&spplus;&spplus;-Typ sind in den Feldbereichen des
Halbleitersubstrats gebildet. Die ersten Schichten werden
so gebildet, daß Abschnitte davon in der Nähe der
Oberfläche des Substrats jeweils eine
Verunreinigungskonzent rationsspitze aufweisen, um die
Inversion des Leitfähigkeitstyps der Oberfläche des
Substrats zu verhindern. Dicke zweite
Oberflächenschichten vom N&spplus;-Typ werden gebildet, so daß
sie jeweils unterhalb der ersten Oberflächenschichten
liegen. Die zweiten Oberflächenschichten weisen eine
höhere Verunreinigungskonzentration auf als diejenige des
Halbleitersubstrats, und eine niedrigere
Verunreinigungskonzentration als diejenige der ersten
Oberflächenschichten, so daß ein Durchstoß-Phänomen
zwischen parasitären MOS-Transistoren verhindert werden
kann.
-
Es ist dementsprechend die Aufgabe der vorliegenden
Erfindung, eine Halbleitereinrichtung vorzusehen, die
eine Chipgröße ohne Verkleinerung der Spannungsfestigkeit
reduzieren kann.
-
Gemäß der vorliegenden Erfindung ist eine
Halbleitereinrichtung vorgesehen, die folgende Merkmale
umfaßt:
-
eine Halbleitereinrichtung umfassend ein
Halbleitersubstrat eines vorgegebenen Leitfähigkeitstyps
und einer ersten Verunreinigungskonzentration,
Source- und Drainbereiche, die in einem oberen
Oberflächenabschnitt des Halbleitersubstrats gebildet
sind und eine freiliegende Oberfläche aufweisen, eine
Schutzring-Einrichtung, die auf einem die Source- und
Drainbereiche umgebenden Abschnitt vorgesehen ist, so daß
sie eine freiliegende Oberfläche aufweist, wobei die
Schutzring-Einrichtung von dem gleichen Leitfähigkeitstyp
wie das Halbleitersubstrat ist und eine zweite
Verunreinigungskonzentration aufweist, die größer ist als
die erste Verunreinigungskonzentration des
Halbleitersubstrats, einen Gate-Isolationsfilm, der auf
den Source- und Drainbereichen und der
Schutzring-Einrichtung gebildet ist und eine vorgegebene
Filmdicke aufweist, und eine Zwischenverbindungsschicht,
die auf dem Gate-Isolationsfilm so gebildet ist, daß sie
die Schutzring-Einrichtung schneidet, wobei die
Schutzring-Einrichtung einen ersten Abschnitt aufweist,
der die zweite Verunreinigungskonzentration größer als
die erste Verunreinigungskonzentration des
Halbleitersubstrats aufweist, und wenigstens einen
zweiten Abschnitt, der zum Zuführen einer hohen
Inversions-Schwellspannung verwendet wird und eine dritte
Verunreinigungskonzentration größer als diejenige des
ersten Abschnitts aufweist, wobei der Gate-Isolationsfilm
einen Zentralabschnitt umfaßt, der eine erste Dicke
aufweist und mit einem Abschnitt der freiliegenden
Oberfläche der Source- und Drainbereiche so überlappt,
daß er in Kontakt damit ist, und Endabschnitte, die eine
zweite Dicke größer als die erste Dicke aufweisen und die
freiliegende Oberfläche der zweiten Abschnitte der
Schutzring-Einrichtung so bedecken, daß sie damit in
Kontakt sind, und wobei die Zwischenverbindungsschicht
auf dem Gate-Isolationsfilm gebildet ist und den
wenigstens einen zweiten Abschnitt der
Schutzring-Einrichtung schneidet, wobei die Endabschnitte
des Gate-IsolationsfiIms dazwischenliegen.
-
Diese Erfindung kann aus der folgenden eingehenden
Beschreibung im Zusammenhang mit den beiliegenden
Zeichnungen besser verstanden werden.
-
Diese und andere Merkmale und Vorteile der vorliegenden
Erfindung werden aus der folgenden eingehenden
Beschreibung einer beispielhaften Ausführungsform, so wie
sie in den beiliegenden Zeichnungen dargestellt ist,
besser ersichtlich. In den Zeichnungen zeigen:
-
Fig. 1A und 1B eine Draufsicht bzw. eine
Querschnittsansicht, die einen
Transistor mit hoher
Spannungsfestigkeit gemäß einer
herkömmlichen Halbleitereinrichtung
zeigen;
-
Fig. 2A und 2B eine Halbleitereinrichtung gemäß einer
Ausführungsform der vorliegenden
Erfindung; wobei
-
Figur 2A eine Draufsicht ist, die eine
Struktur eines Transistors mit hoher
Spannungsfestigkeit zeigt und Figur 2B
eine Querschnittsansicht entlang der
Schnittlinie 1-1 in Figur 2A ist; und
-
Fig. 3 eine charakteristische Kurve für die
Spannungsfestigkeit des Transistors mit
hoher Spannungsfestigkeit der
vorliegenden Erfindung.
-
Die Ausführungsform der vorliegenden Erfindung wird im
folgenden unter Bezugnahme auf die beiliegenden
Zeichnungen erläutert.
-
Die Figuren 2A und 2B zeigen eine Anordnung eines
Transistors mit hoher Spannungsfestigkeit gemäß einer
Ausführungsform der vorliegenden Erfindung, wobei Figur
2A eine Draufsicht ist, die eine Struktur des Transistors
zeigt und Figur 2B eine Querschnittsansicht ist, die
entlang der Schnittlinie 1-1 in Figur 2A genommen ist.
Durch Anbringung von ähnlichen Bezugszeichen an Elemente,
die denjenigen in Figur 1 entsprechen, werden in dieser
Ausführungsform entsprechende Bezugszeichen verwendet.
-
Ein Drain/Sourcegebiet 14 ist in dem oberen
Oberflächenabschnitt eines Halbleitersubstrats 12
gebildet und ein Schutzring 18 ist außerhalb des
Drain/Sourcegebiets 14 gebildet, wobei dazwischen ein
vorgegebenen Abstand gelassen ist. Ein Feldoxidfilm 16b
ist außerhalb des Schutzrings 18 gebildet.
-
Auf dem oberen Oberflächenabschnitt des
Halbleitersubstrats 12, welcher die
Überschneinungsabschnitte von Schutzringabschnitten 30,
32 umfaßt, wie im folgenden noch näher ausgeführt wird,
und auf den Drain/Sourcegebieten 14 wird ein Gateoxidfilm
20 als ein Isolationsfilm gebildet. Der Gateoxidfilm 20
ist beispielsweise an einer Stelle zwischen den
Schutzring-Abschnitten 30, 32 70 nm (700 Å) dick und an
den Gateoxidfilm-Ü.berschneidungsabschnitten 34, 36
benachbart zu den Überschneidungsabschnitten der
Schutzringabschnitte 30, 32 200 nm (2000 Å) dick. Auf dem
Gateoxidfilm 20und dem Feldoxidfilm 16b ist eine
Polysilizium-Verbindungsschicht 22 als eine Elektrode
gebildet.
-
Der Schutzring 18 umgibt die Außenseite des
Drain/Sourcegebiets 14 relativ zu dem Substrat 12 und
seine Verunreinigungskonzentration variiert lokal und ist
somit in seiner Verunreinigungskonzentration nicht
fixiert. Dies bedeutet, daß die Schutzringabschnitte 30,
32 unmittelbar unterhalb demjenigen Abschnitt der
Gateoxidfilm-Uberschneidungsabschnitte 34, 36, die die
Polysilizium-Verbindungsschicht 22 überschneiden, so
eingestellt sind, daß sie eine höhere
Verunreinigungskonzentration aufweisen als der Rest (der
übrige Abschnitt) 38 des Schutzrings 18. Um die
Konzentration in den vorher erwähnten
Schutzringabschnitten 30, 32 zu erhöhen, werden dort mehr
Verunreinigungen implantiert als in dem übrigen Abschnitt
38 des Schutzrings 18.
-
Um hierbei eine Diffusionstiefe xj aufgrund eines
Anstiegs des Verunreinigungs-Diffusionskoeffizienten in
das Silizium nicht zu erhöhen, wird das vorher erwähnte
Konzentrationsniveau vorgegeben. In der vorher erwähnten
Ausführungsform weisen die Schutzringabschnitte 30, 32,
so wie sie oben beschrieben wurden,
Verunreinigungskonzentrationen auf, die durch BF&sub2; für
einen P-Typ und As für einen N-Typ erhöht sind.
Beispielsweise ist die Verunreinigungskonzentration der
Schutzringabschnitte 30, 32, so wie sie oben beschrieben
wurden 1 x 10²&sup0; cm&supmin;³ und diejenige des übrigen
Abschnitts des Schutzrings 18 ist 1 x 10¹&sup7; cm&supmin;³.
-
Um einen möglichen Kristalldefekt in einem
Ionenimplantationsschritt und eine mögliche Ausdiffusion
in einem darauffolgenden Oxidationsschritt zu verhindern,
wird eine Ionenimplantation durch einen Ionenweg durch
einen Siliziumoxidfilm (SiO&sub2;) ausgeführt. Da die
Schutzringabschnitte 30, 32, so wie sie oben beschrieben
sind, dicker sind, das heißt 70 nm (700 Å), kann
andererseits ein Verunreinigungsion durch einen Weg durch
einen Oxidfilm nicht in das Silizium implantiert werden.
Somit wird der vorher erwähnte Ionenimplantationsschritt
über den 10 nm (100 Å) dicken Oxidfilm durch einen
Schritt ausgeführt, der als Dummy (bzw.
Blind-)-Oxidationsfilmschritt bezeichnet wird. Somit
werden die Schutzringabschnitte 30, 32 des Schutzrings 18
hinsichtlich einer erhöhten Inversionsschwellspannung und
einer verbesserten Zuverlässigkeit sehr nützlich.
-
Die Gateoxidfilm-Überschneidungsabschnitte 34, 36 des
Gateoxidfilms 20 sind im Vergleich mit dem Rest des
Gateoxidfilms 20 dick hergestellt. Das bedeutet, daß die
Schutzringabschnitte 30, 32, die die
Polysilizium-Verbindungsschicht 22 überschneiden, eine
Dicke aufweisen, die durch ihren eigenen besonderen
Photoätzschritt beispielsweise vom gewöhnlicherweise
70 auf 200 nm (700 Å auf 2000 Å) erhöht ist. Dadurch wird
die Inversions-Schwellspannung der Schutzringabschnitte
30, 32 erhöht, ohne die Charakteristika des Transistors
mit hoher Spannungsfestigkeit zu verändern.
-
Von dem Schutzring 18 besitzen nur die
Schutzringabschnitte 30, 32 eine erhöhte Verunreinigung
und der übrige Abschnitt 38 des Schutzrings 18 besitzt
eine niedrige Verunreinigung relativ zu den
Schutzringabschnitten 30, 32. Somit ist es möglich, in
einem Wärmebehandlungsschritt, der dem
Herstellungsschritt der Schutzringabschnitte mit erhöhter
Verunreinigung folgt, eine unerwünschte
Verunreinigungsdiffusion bis auf ein minimales mögliches
Ausmaß zu vermeiden und somit einen ungünstigen Einfluß
zu verhindern, der sonst durch diesen Diffusionsschritt
auftreten könnte.
-
Figur 3 ist eine charakteristische Kurve, die die
Spannungsfestigkeitseigenschaften des Transistors mit
hoher Spannungsfestigkeit gemäß der Ausführungsform der
vorliegenden Erfindung darstellt. In dem Graph in Figur 3
ist auf der Ordinate ein Verluststrom der AUS-Schaltzeit
des Transistors, so wie er oben beschrieben ist,
aufgetragen und die Abszisse zeigt eine Spannung, die an
diesen Transistor angelegt ist.
-
In dem Graph aus Figur 3 zeigt die charakteristische
Kurve, die durch die strichpunktierte Linie angezeigt
wird, einen Fall eines einfachen Transistors mit hoher
Spannungsfestigkeit mit einem Gateoxidfilm einer
gleichförmigen Dicke und mit einer konstant gehaltenen
Verunreinigungskonzentration des Schutzrings. Aus dem
Graph ist ersichtlich, daß die Spannungsfestigkeit des
Transistors ungefähr 15 Volt ist. Der Transistor mit
hoher Spannungsfestigkeit gemäß der Ausführungsform der
vorliegenden Erfindung besitzt eine charakteristische
Kurve, wie durch die durchgezogene Linie in Figur 3
angezeigt. Aus diesem Graph ist ersichtlich, daß die
Spannungsfestigkeit des vorliegenden Transistors ungefähr
45 bis 50 Volt als Grenzwert ist. In diesem Fall ist es
möglich, die Spannungsfestigkeitscharakteristika der
vorliegenden Erfindung um einen Faktor drei zu
verbessern.
-
Da die Ausführungsform der vorliegenden Erfindung die
Notwendigkeit der Schaffung eines Kontakts zwischen der
Polysilizium-Verbindungsschicht und der
Aluminium-Zwischenverbindungsschicht nach dem Stand der
Technik umgeht, ist es möglich, eine erforderliche
Belegungsfläche zu reduzieren. Außerdem kann die
vorliegende Erfindung verhindern, daß der Feldoxidfilm
innerhalb des Schutzrings vorgesehen werden muß, wodurch
eine hohe Packungsdichte mit einer kleineren
erforderlichen Fläche erreicht wird.
-
Bezugszeichen in den Ansprüchen dienen dem besseren
Verständnis und sollen den Schutzumfang nicht
einschränken.