JPH0289371A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0289371A
JPH0289371A JP63241501A JP24150188A JPH0289371A JP H0289371 A JPH0289371 A JP H0289371A JP 63241501 A JP63241501 A JP 63241501A JP 24150188 A JP24150188 A JP 24150188A JP H0289371 A JPH0289371 A JP H0289371A
Authority
JP
Japan
Prior art keywords
guard ring
wiring layer
thickness
insulating film
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63241501A
Other languages
English (en)
Other versions
JPH0691250B2 (ja
Inventor
Takayuki Arai
孝之 荒井
Nakafumi Inada
稲田　仲文
Tsutomu Takahashi
勉 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63241501A priority Critical patent/JPH0691250B2/ja
Priority to EP89113245A priority patent/EP0360998B1/en
Priority to DE68911815T priority patent/DE68911815T2/de
Priority to KR1019890013912A priority patent/KR920009980B1/ko
Publication of JPH0289371A publication Critical patent/JPH0289371A/ja
Priority to US07/601,342 priority patent/US5192993A/en
Publication of JPH0691250B2 publication Critical patent/JPH0691250B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は半導体装置に係わシ、高耐圧トランジスタの素
子分離部を改善したもので、特に大型液晶ドライバを駆
動するＬＳＩの高耐圧部に使用されるものである。
（従来の技術） 従来の素子分離技術としてガードリング方式を用いる場
合、第３図に示すように高耐圧トランジスタの電極であ
るポリシリコン配線１がガードリング２上を横切ると、
ＩＯＶ程度でポリシリコン１下のガードリングが反転し
てしまう。このため３０Ｖを越えるデバイスのガードリ
ング上の配線は、第４図に示すようＫ　Ａｔ配線３を使
用していた。即ちＭ配線３は、フィールド酸化膜（膜厚
中１００００１　）　’　ｅ　５を形成後にパターニン
グされるため、ガードリング２０反転しきい値電圧を高
くできるからである。第３図、第４図において６は高耐
圧トランジスタのドレイン、ソース、７は半導体基板、
８はダート酸化膜である。また第３図、第４図（ａ）は
パターン平面図、第４図（ｂ）は第４図（ａ）の断面図
である。
（発明が解決しようとする課題） 従来の高耐圧トランジスタの素子分離とじてガードリン
グ２を用いた場合、前記の通りＡｔ配線を用いたため、
第４図のようにポリシリコン１とＡｔ　配線３のコンタ
クト９をとるためのフィールド部分が必要であり、チッ
プサイズの増加は必至であシ、これによυ、従来技術で
は低価格製品の要求に対して問題があった。
本発明は上記実情に鑑みてなされたもので、従来がガー
ドリング上をＡｔ配線が横切っていたのに対し、コンタ
クトをとることなくポリシリコン等の配線層が直接ガー
ドリングを横切れるようにして、チップサイズの縮少化
を図ろうとするものである。
［発明の構成］ （課題を解決するための手段と作用） 本発明は、高耐圧素子を形成する半導体基体、該基体に
設けられこれと同導電型でそれよシネ納物濃度が濃いガ
ードリング、該ガードリング上を通る配線層を有してな
り、前記ガードリング上の絶縁膜厚は、前記配線層が通
る部分で素子領域におけるダート絶縁膜厚よシ厚くなり
、前記が−ドリツプの不純物濃度は、前記配線層が通る
部分で他の部分よシ濃くなっていることを特徴とする半
導体装置である。
即ち本発明は、配線層下のガードリングの反転を防止す
るため、この配線層下のガードリングの不純物濃度を上
げ、かつ配線層とガードリング間の絶縁膜厚を厚くした
。上記配線層下のガードリング部分のみ濃度を上げたの
は、このガードリング部分以外のガードリング部分をも
不要に濃度を上げすぎると、その不純物が熱処理時に不
要に拡散して他に悪影響を及ぼすから、これを防止する
ためである。上記のように不純物濃度を上げかつ絶縁膜
厚を厚くすることによシ、ガードリングの反転しきい値
電圧が上がシ、かつ第４図のようなコンタクト９を設け
る必要もないため、チップ占有面積の縮少化が可能とな
った。
（実施例） 以下図面を参照して本発明の一実施例を説明する。第１
図（ａ）は同実施例のパターン平面図、同図価）は同図
（ａ）のＢ−Ｂ線に沿う断面図であるが、これらは前記
従来例のものと対応させた場合の例であるから、対応個
所には同一符号を付して説明を省略し、特徴とする点に
つき説明する。本実施例の特徴は、第１図に示す如くガ
ードリング２の不純物濃度を、ポリシリコン配線層１が
通る部分２１で、他の部分２．より濃くし、またガード
リング２上の絶縁膜厚を、ぼりシリコン配線層（電極）
１が通る部分８．：ｃ、ｆ−）絶縁膜８より厚くしたこ
とである。
配線層１下のガードリング２１部分の濃度を上げるため
には、多くの不純物を注入すればよいが、チップサイズ
の縮少を目的とした本発明に対しては、注入した不純物
のシリコンへの拡散係数が大きいと、拡散層の深さｘｊ
の増加等をまねき、問題である。本デバイスでは、Ｐ型
の場合ＢＦ２、Ｎ型の場合Ａｓ等でガードリング２、部
分の濃度を上げた。例えば通常の場合と比べ該濃度はｌ
Ｘｌ０　ｃｍから１×１０　の　へ変更した。逆にこの
ため、イオン注入工程で結晶欠陥の発生防止、及び次酸
化工程の外拡散（Ｏｕｔ　Ｄｉｆｆｕｓｉｏｎ）防止の
ため、酸化膜通過（Ｓｉｎ２ｔｈｒｏｕｇｈ　）でイオ
ン注入するのが基本であるが、現状の膜厚７００Ｘでは
、酸化膜通過で８１中に不純物を注入できず、ダミー酸
化膜工程を追加して、１００Ｘの酸化膜通過でイオン注
入を行なった。しかしこの工程は犠牲酸化工程と近似で
あり、１工程増加したが、ポリシリコン配線層１下の反
転しきい値電圧増加と信頼性向上の手段となり、非常に
有効である。
また配線層１下の膜厚を上げるためには、専用の写真蝕
刻工程を追加して、配線層１とガードリング２１間の膜
厚を積み増しによシ厚くして（例えば通常の７００Ｘか
ら２０００１へ変更）、高耐圧トランジスタの特性を変
えることなく、ポリシリコン配線層１下のが−ドリツプ
の反転しきい値電圧を増加させた。
従来技術と本発明による製品の耐圧を比較すると、例え
ば第２図のようになる。第２図（、）は従来例、第２図
（ｂ）は本発明による耐圧特性であり、縦軸はＬＳＩの
消費電流、横軸はＬＳＩの素子に加わる電圧である。高
耐圧の製品を開発するためには、トランジスタ単体の耐
圧と、トランジスタ間の素子分離の耐圧の大きく２つの
ポイントがあシ、本発明ではポリシリコン配線層１がガ
ードリング２を横切っても、第２図（ｂ）の如くトラン
ジスタの耐圧でリミットのかかる４５〜５０ｖまで製品
耐圧を上げることができた。またガードリング２で、よ
シ高濃度にする部分は２．の部分であシ、２゜の部分は
余シ高濃度にしないので、この部分での後工程の熱処理
による拡散を極力抑えることができ、該拡散による悪影
響を防止できる。またポリシリコン配線１は、第４図の
如くｕ配線３とコンタクト９をとる必要がないので、該
コンタクトを省略でき、面積縮少化が可能となる。
なお本発明は実施例のみでなく、穫々の応用が可能であ
る。例えば本発明は、配線層がガードリング上を横切る
構造、例えば片チャネルＭＯ８構造、０ＭＯ８構造、Ｐ
／Ｎ両ウェつ構造等穫々のものに適用できる。
［発明の効果］ 以上説明した如く本発明によれば、耐圧（ガードリング
の反転しきい値電圧）の向上が可能となり、またガード
リングは必要部分のみ高磯度としたため、不要な不！＠
物拡欣を抑制でき、また配締コンタクト部を削減できる
ため高集積化に有利となるものである。
【図面の簡単な説明】
絽１図（１）は不発明の一実ｍ例の／＃ターン平面図、
同図（ｂ）は同図（ａ）のＢ−Ｂｆｉに沿う断面図、第
２図は実施例の効果を説明する物性図、第３図、ｍ４図
（＆）は従米誠随のパターン平面図、第４図（ｂ）は第
４訝省ｌｉｔ閾図である。 Ｊ・・・ポリシリコン配−１偵、！・・・ガードリング
、２、・・・が−ドリングの交蕎部、７・・・半尋体基
板、８・・・ダート絶縁膜、８富　・・・絶縁膜厚を厚
くした個所・ 出願人伏臥　　弁理士　鈴　江　武　彦電　　圧 ［ｖＪ （ａ） （ａ） （ｂ） 第１図 １ｏ　　　２０　　３０　　４０　５０電　　圧　　　
［Ｖ］ （ｂ） 第２図 第 図 （ａ） 第 図

Claims (2)

    【特許請求の範囲】
  1. （１）高耐圧素子を形成する半導体基体、該基体に設け
    られこれと同導電型でそれより不純物濃度が濃いガード
    リング、該ガードリング上を通る配線層を有してなり、
    前記ガードリング上の絶縁膜厚は、前記配線層が通る部
    分で素子領域におけるゲート絶縁膜厚より厚くなり、前
    記ガードリングの不純物濃度は、前記配線層が通る部分
    で他の部分より濃くなっていることを特徴とする半導体
    装置。
  2. （２）前記配線層はポリシリコンからなることを特徴と
    する請求項１に記載の半導体装置。
JP63241501A 1988-09-27 1988-09-27 半導体装置 Expired - Fee Related JPH0691250B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP63241501A JPH0691250B2 (ja) 1988-09-27 1988-09-27 半導体装置
EP89113245A EP0360998B1 (en) 1988-09-27 1989-07-19 Semiconductor device having improved element isolation area
DE68911815T DE68911815T2 (de) 1988-09-27 1989-07-19 Halbleiteranordnung mit verbesserter Elementisolierungsfläche.
KR1019890013912A KR920009980B1 (ko) 1988-09-27 1989-09-27 반도체장치
US07/601,342 US5192993A (en) 1988-09-27 1990-10-23 Semiconductor device having improved element isolation area

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63241501A JPH0691250B2 (ja) 1988-09-27 1988-09-27 半導体装置

Publications (2)

Publication Number Publication Date
JPH0289371A true JPH0289371A (ja) 1990-03-29
JPH0691250B2 JPH0691250B2 (ja) 1994-11-14

Family

ID=17075265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63241501A Expired - Fee Related JPH0691250B2 (ja) 1988-09-27 1988-09-27 半導体装置

Country Status (4)

Country Link
EP (1) EP0360998B1 (ja)
JP (1) JPH0691250B2 (ja)
KR (1) KR920009980B1 (ja)
DE (1) DE68911815T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019106983A1 (ja) * 2017-11-28 2019-06-06 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3143592B2 (ja) * 1995-09-14 2001-03-07 キヤノン株式会社 表示装置
JP3689505B2 (ja) * 1995-11-01 2005-08-31 キヤノン株式会社 半導体装置の作製方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1131675A (en) * 1966-07-11 1968-10-23 Hitachi Ltd Semiconductor device
GB1312299A (en) * 1969-08-04 1973-04-04 Matsushita Electronics Corp Insulated gate semiconductor device
JPS59215742A (ja) * 1983-05-24 1984-12-05 Toshiba Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019106983A1 (ja) * 2017-11-28 2019-06-06 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
DE68911815T2 (de) 1994-06-09
EP0360998A2 (en) 1990-04-04
KR900005561A (ko) 1990-04-14
JPH0691250B2 (ja) 1994-11-14
DE68911815D1 (de) 1994-02-10
EP0360998A3 (en) 1990-06-06
KR920009980B1 (ko) 1992-11-09
EP0360998B1 (en) 1993-12-29

Similar Documents

Publication Publication Date Title
US4052229A (en) Process for preparing a substrate for mos devices of different thresholds
JPH0525393B2 (ja)
US5319236A (en) Semiconductor device equipped with a high-voltage MISFET
JPH02210871A (ja) 半導体装置
EP0130508A1 (en) Field effect transistor of the vertical MOS type
JPH0289371A (ja) 半導体装置
JP2003203923A (ja) 半導体装置およびその製造方法
JPS61281554A (ja) Ｍｉｓ型半導体装置
JPH04241452A (ja) 半導体集積回路装置
US6709936B1 (en) Narrow high performance MOSFET device design
JP4666708B2 (ja) 電界効果トランジスタ
JPS62274775A (ja) 半導体装置
JPH09129878A (ja) 半導体装置
JPH0817206B2 (ja) 半導体装置
JPS63104463A (ja) 絶縁ゲ−ト電界効果半導体装置
KR890004979B1 (ko) 고전압 반도체 소자
KR100476377B1 (ko) 박막트랜지스터제조방법
JPS63275179A (ja) Ｍｉｓ型半導体集積回路装置
JPH0346272A (ja) 半導体装置の製造方法
JPS61156830A (ja) 半導体装置およびその製造方法
KR930001290B1 (ko) 고 접합파괴전압을 갖는 모오스 트랜지스터 및 그 제조방법
JPH07249760A (ja) 半導体装置の製造方法
JPS63133662A (ja) 半導体装置の製造方法
JPH07263689A (ja) ダブルゲートトランジスタ
KR940005896B1 (ko) 디램셀의 구조

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees