DE60127696T2 - Graben-dmos-transistor mit schwach-dotierter source-struktur - Google Patents

Graben-dmos-transistor mit schwach-dotierter source-struktur Download PDF

Info

Publication number
DE60127696T2
DE60127696T2 DE60127696T DE60127696T DE60127696T2 DE 60127696 T2 DE60127696 T2 DE 60127696T2 DE 60127696 T DE60127696 T DE 60127696T DE 60127696 T DE60127696 T DE 60127696T DE 60127696 T2 DE60127696 T2 DE 60127696T2
Authority
DE
Germany
Prior art keywords
layer
dmos transistor
doped
trench
trench dmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60127696T
Other languages
English (en)
Other versions
DE60127696D1 (de
Inventor
Fwu-luan Saratoga HSHIEH
Koon Chong Melville SO
Yan Man Union City Tsui
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Semiconductor Inc
Original Assignee
General Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Semiconductor Inc filed Critical General Semiconductor Inc
Publication of DE60127696D1 publication Critical patent/DE60127696D1/de
Application granted granted Critical
Publication of DE60127696T2 publication Critical patent/DE60127696T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich allgemein auf MOSFET-Transistoren und noch allgemeiner auf DMOS-Transistoren mit einer Grabenstruktur.
  • Hintergrund der Erfindung
  • DMOS (doppeldiffundierte MOS)-Transistoren sind eine Art von MOSFET (Metal On Semiconductor Field Effect Transistor), die die Diffusion zur Bildung der Transistorbereiche nutzen. DMOS-Transistoren werden typischerweise als Leistungs-Transistoren zur Lieferung von Hochspannungs-Schaltkreisen für integrierte Leistungsschaltkreisanwendungen eingesetzt. DMOS-Transistoren liefern einen höheren Strom pro Flächeneinheit, wenn niedrige Durchlassspannungen benötigt werden.
  • Ein typischer diskreter DMOS-Schaltkreis weist zwei oder mehr einzelne DMOS-Transistorzellen auf, die parallel gefertigt werden. Die einzelnen DMOS-Transistorzellen teilen sich einen gemeinsamen Drain-Kontakt (das Substrat), während ihre Source-Kontakte alle mit Metall kurzgeschlossen sind, und ihre Gate-Kontakte durch Polysilizium kurzgeschlossen sind. Somit verhält sich der diskrete DMOS-Schaltkreis, obwohl er aus einer Matrix kleinerer Transistoren aufgebaut ist, so, als wäre er ein einzelner großer Transistor. Für einen diskreten DMOS-Schaltkreis ist es wünschenswert, die Leitfähigkeit pro Flächeneinheit zu maximieren, wenn die Transistormatrix durch das Gate eingeschaltet wird.
  • Ein spezieller Typ von DMOS-Transistor ist ein sogenannter Graben-DMOS-Transistor, bei dem der Kanal vertikal gebildet ist, und das Gate in einem sich zwischen Source und Drain erstreckenden Graben gebildet ist. Der Graben, der mit einer dünnen Oxidschicht ausgekleidet und mit Polysilizium gefüllt ist, erlaubt einen weniger eingeengten Stromfluss und liefert dadurch geringere Werte für den spezifischen Durchlasswiderstand. Beispiele für Graben-DMOS-Transistoren sind in den U.S. Patenten Nr. 5,072,266, 5,541,425 und 5,866,931 offenbart.
  • Die Zelldichte in einem konventionellen DMOS-Schaltkreis ist auf etwa 100 M/in2 begrenzt. Diese Dichte entspricht einem Abstand von etwa 2,0 Mikrometern zwischen benachbarten Gräben. Diese Begrenzung wird dadurch bewirkt, dass die seitlichen Abmessungen der Source-Bereiche der DMOS-Transistoren groß genug sein müssen, um eine geeignete Diffusion von n-Typ-Ladungsträgern zu erlauben.
  • Entsprechend wäre es wünschenswert, einen Graben-DMOS-Schaltkreis zu schaffen, bei dem die Dichte der Transistorzellen durch Reduzierung der seitlichen Abmessungen der Source-Bereiche erhöht wird.
  • Die US-A-5,877,527 offenbart einen DMOS-Transistor gemäß dem Oberbegriff von Anspruch 1.
  • Zusammenfassung der Erfindung
  • Die vorliegende Erfindung gemäß den Ansprüchen liefert eine Graben-DMOS-Transistorzelle, mit einem Substrat von einem ersten Leitungstyp und einem Körperbereich auf dem Substrat, der einen zweiten Leitungstyp aufweist. Wenigstens ein Graben erstreckt sich durch den Körperbereich und das Substrat. Eine Isolierschicht kleidet den Graben aus, und eine leitfähige Elektrode ist in den Graben eingebracht und liegt über der Isolierschicht. Ein Source-Bereich von dem ersten Leitungstyp befindet sich in dem Körperbereich benachbart zu dem Graben. Der Source-Bereich weist eine erste Schicht und eine über der ersten Schicht angeordnete zweite Schicht auf. Die erste Schicht hat eine niedrigere Dotierkonzentration von dem ersten Leitungstyp relativ zur Dotierkonzentration der zweiten Schicht.
  • Gemäß einem Aspekt der Erfindung erstreckt sich wenigstens ein Teil der ersten Schicht des Source-Bereichs und im wesentlichen nichts von der zweiten Schicht in eine Tiefe unterhalb einem oberen Flächenniveau der leitfähigen Elektrode.
  • Gemäß einem weiteren Aspekt der Erfindung weist der Körperbereich einen Kontaktbereich auf, der stärker dotiert ist als ein darunter liegender Teil des Körperbereichs. Der Kontaktbereich liefert einen elektrischen Kontakt mit dem darunter liegenden Körperbereich.
  • Gemäß noch einem weiteren Aspekt der Erfindung ist die erste Schicht mit Phosphor dotiert, und die zweite Schicht ist mit Arsen dotiert.
  • Gemäß einer besonderen Ausführungsform der Erfindung ist die erste Schicht in einer Konzentration zwischen etwa 5 × 1017 und 5 × 1018 cm-3 dotiert, und die zweite Schicht ist in einer Konzentration zwischen etwa 4 × 1019 und 8,0 × 1019 cm-3 dotiert.
  • Kurze Beschreibung der Zeichnungen
  • 1 zeigt eine Draufsicht, die eine einzelne Zelle eines konventionellen Graben-DMOS-Transistors darstellt.
  • 2 zeigt eine schematische Querschnittsansicht der in 1 gezeigten DMOS-Transistorzelle entlang Linie A-A'.
  • 3 zeigt eine schematische Querschnittsansicht eines gemäß der vorliegenden Erfindung aufgebauten Graben-DMOS-Transistors.
  • 4(a)-4(f) stellen eine Folge von Prozessschritten zur Bildung eines Graben-DMOS-Transistors dar.
  • Eingehende Beschreibung
  • 1 zeigt eine Draufsicht einer einzelnen konventionellen Graben-DMOS-Transistorzelle 50. Wie man im Querschnitt von 2 sehen kann, wird die Transistorzelle 50 aus zwei einzelnen DMOS-Transistoren 20 und 22 gebildet, die sich benachbart zueinander befinden. In dieser speziellen Ausführungsform der Erfindung ist die Transistorzelle 50 im Querschnitt von rechtwinkliger Form. Die Transistoren 20 und 22 sind auf einem n+-Substrat 100 gebildet, auf dem eine leicht n-dotierte epitaxiale Schicht 104 aufgewachsen ist. Für jeden in der dotierten epitaxialen Schicht 104 gebildeten Transistor ist ein Körperbereich 116 von entgegensetzter Leitfähigkeit vorgesehen. Der Körperbereich 116 weist ein stark dotierten Kontaktbereich 116a auf, der einen elektrischen Kontakt mit dem darunter liegenden Körperbereich für die darüber liegende Metallisierungsschicht liefert. Eine n-dotierte epitaxiale Schicht 140, die über dem meisten des Körperbereichs 116 liegt (außer dem Kontaktbereich 116a), dient als Source. Jeder Transistor weist auch einen rechtwinklig geformten Graben 124 in den epitaxialen Schichten auf, welcher an der oberen Fläche der Struktur offen ist und den Umfang der Transistorzelle definiert. Eine Gate-Oxidschicht 130 kleidet die Seitenwände des Grabens 124 aus. Der Graben 124 ist mit Polysilizium aufgefüllt, d.h. polykristallinem Silizium. Eine Drain-Elektrode ist mit der hinteren Fläche des Halbleiter-Substrats 100 verbunden, eine Source-Elektrode ist mit den beiden Source-Bereichen 140 und dem Körperbereich 116 verbunden, und eine Gate-Elektrode ist mit dem Polysilizium verbunden, das den Graben 124 auffüllt.
  • Wie angegeben hat der in 1 und 2 gezeigte MOSFET sein Gate in einem vertikal ausgerichteten Graben positioniert. Diese Struktur wird oft als vertikaler Graben-DMOSFET bezeichnet. Sie ist "vertikal", da der Drain-Kontakt auf der hinteren oder unteren Seite des Substrats erscheint, und da der Kanalstromfluss von Source zu Drain in etwa vertikal ist. Dies minimiert den höheren Widerstand, der mit gebogenen oder gekrümmten Wegen oder mit der störenden Feldeffekt-Struktur verbunden ist. Die Vorrichtung ist auch doppeldiffundiert (angegeben durch den ersten Buchstaben "D"), da der Source-Bereich in das epitaxiale Material auf einem Teil des vorher diffundierten Körperbereichs vom umgekehrten Leitfähigkeitstyp diffundiert ist. Diese Struktur verwendet den Seitenwandbereich des Grabens für die Stromsteuerung durch das Gate und hat damit zugeordnet einen im wesentlichen vertikalen Stromfluss. Wie oben erwähnt ist diese Anordnung insbesondere für die Verwendung als Leistungs-Schalttransistor geeignet, wobei der durch einen gegebenen Silizium-Querbereich geführte Strom zu maximieren ist.
  • Es sollte angemerkt werden, dass für die Grundfunktion des Transistors die Transistorzelle 50 keine rechtwinklige Form haben muss, sondern allgemeiner eine Polygonform haben kann. Jedoch sind eine regelmäßige rechtwinklige Form und eine regelmäßige Hexagonalform am vorteilhaftesten für Layoutzwecke. Alternativ kann die Transistorzelle anstatt einer geschlossenen Zellengeometrie wie in den Figuren dargestellt eine offene oder Streifengeometrie aufweisen. Beispiele von diversen Transistorzellengeometrien sind in den oben erwähnten Druckschriften gezeigt.
  • Wie oben erwähnt ist die Zelldichte in einem konventionellen DMOS-Schaltkreis auf etwa 100 M/in2 begrenzt. Diese Begrenzung entsteht aus folgendem Grund. Während des Herstellungsprozesses wird das den Graben ausfüllende Polysilizium 124 geätzt, um seine Dicke zu optimieren und den Teil der Gate-Oxidschicht 130 freizulegen, der sich über die Oberfläche des Körpers 116 erstreckt. Es ist jedoch schwierig, eine Polysilizium-Schicht 124 zu erhalten, die über ihre Oberfläche gleichförmig dick ist, da sowohl der Polysilizium-Abscheideprozess als auch der Ätzprozess schwer genau zu steu ern sind. Als Ergebnis, wie in 2 gezeigt, ist Oberfläche der den Graben ausfüllenden Polysilizium-Schicht 124 typischereise unter dem Oberflächenniveau der benachbarten Source-Bereiche 140. Es ist jedoch wichtig, dass die Source-Bereiche 140 das den Graben ausfüllende Polysilizium 124 vertikal überlappen, um sicherzustellen, dass ein ständiger leitfähiger Weg von Source nach Drain besteht. Das heißt, der Source-Bereich 140 sollte sich bis zu einer Tiefe unterhalb des Oberflächenniveaus des Polysiliziums 124 erstrecken. Um sicherzustellen, dass eine derartige Überlappung vorliegt, muss die Tiefe der Source-Bereiche 140 größer sein, als es sonst der Fall wäre, falls die Oberfläche der Polysilizium-Schicht auf dem gleichen Niveau wie die Oberfläche der Source-Bereiche 140 wäre. Da die Dicke der Source-Bereiche 140 erhöht werden muss, vergrößern sich ihre seitlichen Abmessungen ebenso um einen entsprechenden Betrag. Diese Zunahme der seitlichen Abmessungen entsteht, weil die n-Nyp-Dotiermittel in alle Richtungen diffundieren, und wenn die Dotiermittel in eine größere Tiefe diffundieren, diffundieren sie auch einen größeren Weg in seitlicher Richtung. Entsprechend ist die Dichte der Transistorzellen, die auf einem einzelnen Substrat hergestellt werden können, durch die seitlichen Abmessungen der Source-Bereiche 140 begrenzt.
  • Gemäß der vorliegenden Erfindung können die seitlichen Abmessungen der Source-Bereiche durch Vorsehen eines Source-Bereichs reduziert werden, der aus zwei Teilen mit unterschiedlichen Dotiermittelkonzentrationen besteht. 3 zeigt eine Ausführungsform der Erfindung, die eine schwach n-dotierte epitaxiale Schicht 204 auf einem stark n-dotierten Substrat aufweist. Der Graben-DMOS-Tran sistor weist einen p-dotierten Körperbereich 216 mit dem Kontaktbereich 216a, n-dotierte Source-Bereiche 240 und einen mit Polysilizium aufgefüllten Graben 224 auf, der mit einer Gate-Oxidschicht 230 ausgekleidet ist. Die Drain-, Source- und Gate-Elektroden sind in konventioneller Weise vorgesehen.
  • Wie man in 3 sieht, bestehen die Source-Bereiche 240 aus einer schwach n-dotierten Schicht 241, über der eine stark n-dotierte Schicht 243 gebildet ist. Beispielsweise ist in einer Ausführungsform der Erfindung die schwach dotierte Schicht 241 in einer Konzentration von etwa 1 × 1018 cm-3 dotiert, und die stärker dotierte Schicht 243 ist in einer Konzentration von etwa 5 × 1019 cm-3 dotiert. Die schwach n-dotierte Schicht 241 dient dazu, das den Graben ausfüllende Polysilizium 224 vertikal zu überlappen, so dass der Kanal einen durchgehenden leitfähigen Weg bildet, während die stark n-dotierte Schicht 243 als primäre Schicht dient, in der die Diffusion stattfindet. Da die effektive Dicke des Source-Bereichs, in dem die Diffusion stattfindet, jetzt relativ zur Dicke des Source-Bereichs in einem konventionellen Graben-DMOS-Transistor wie dem in 2 gezeigten reduziert ist, können die seitlichen Abmessungen der Source-Bereiche um einen entsprechenden Betrag reduziert werden. Beispielsweise ist gezeigt worden, dass die vorliegende Erfindung den Abstand zwischen benachbarten Gräben auf etwa 1,3 Mikrometer reduzieren kann, was einer Zelldichte of etwa 200 M Zellen/in2 entspricht.
  • Zunächst könnte geschlossen werden, dass der Durchlasswiderstand des erfindungsgemäßen Graben-DMOS-Transistors größer ist als der eines konven tionellen Graben-DMOS-Transistors. Jedoch stellt sich heraus, dass dies nicht der Fall ist, da die gesamte schwach n-dotierte Source-Schicht 241 in einem Akkumulationsmodus arbeitet, wenn das Bauelement eingeschaltet ist.
  • Der in 3 gezeigte erfindungsgemäße DMOS-Bauelement kann in einer konventionellen Prozesstechnik hergestellt werden. Während im folgenden eine Prozesstechnik beschrieben wird, sollte angemerkt werden „ dass die Herstellung der vorliegenden Erfindung nicht auf diese Technik beschränkt ist, welche lediglich als Beispiel vorgestellt wird.
  • 4(a)-4(f) zeigen eine Reihe beispielhafter Schritte, die durchgeführt werden, um das in 2 gezeigte DMOS-Bauelement zu bilden. In 4(a) ist eine N-dotierte epitaxiale Schicht 404 auf einem konventionellen N+-dotierten Substrat 400 aufgewachsen. Die epitaxiale Schicht 404 ist typischerweise 5,5 Mikrometer dick bei einem 30 V-Bauelement. Danach wird der P-Körperbereich 416 in einem Implantations- und Diffusionsschritt gebildet. Da das P-Körper-Implantat gleichförmig über dem Substrat ist, wird keine Maske benötigt. Die P-Körperbereiche sind aus Bor, implantiert bei 40 bis 60 KeV mit einer Dosierung von etwa 5,5 × 1013/cm3.
  • In 4(b) ist eine Maskenschicht durch Bedecken der Oberfläche der epitaxialen Schicht 404 mit einer Oxidschicht gebildet, welche dann konventionell freigelegt und strukturiert wird, wodurch Maskierungsteile 420 überbleiben. Die Maskierungsteile 420 werden zur Definition der Position der Gräben benutzt. Die Gräben 424 werden durch die Maskenöffnungen mit reaktivem Ionenätzen bis zu einer Tiefe, die typischerweise im Bereich von 1,5 bis 2,5 Mikrometer liegt, trockengeätzt.
  • In 4(c) sind die Seitenwände jedes Grabens geglättet. Zunächst kann eine chemische Trockenätzung verwendet werden, um eine dünne Schicht von Oxid (typischerweise etwa 500-1000 Angström) von den Grabenseitenwänden zu entfernen, um Schäden durch den reaktiven Ionenätzungsprozess zu beseitigen. Danach wird eine Siliziumdioxid-Opferschicht 450 über den Gräben 424 und den Maskierungsteilen 420 aufgewachsen. Die Opferschicht 450 ebenso wie die Maskierungsteile 420 werden entweder durch eine Pufferoxidätzung oder eine HF-Ätzung entfernt, so dass die resultierenden Grabenseitenwände so eben wie möglich sind.
  • Wie in 4(d) gezeigt, wird dann die Gate-Oxidschicht 430 auf der gesamten Struktur abgeschieden, so dass sie die Grabenwände und die Oberfläche des p-Körpers 416 bedeckt. Die Gate-Oxidschicht 430 hat typischerweise eine Dicke im Bereich von 500-800 Angström. Danach werden die Gräben 424 mit Polysilizium 452 aufgefüllt, d.h. mit polykristallinem Silizium. Vor der Abscheidung wird das Polysilizium typischerweise mit Phosphorchlorid dotiert oder mit Arsen oder Phosphor implantiert, um seinen spezifischen elektrischen Widerstand zu reduzieren, typischerweise innerhalb des Bereichs von 20 Ohm/m. In einigen Ausführungsformen der Erfindung kann das Polysilizium in einem zweistufigen Prozess abgeschieden werden. In der ersten Stufe wird eine Schicht von undotiertem Polysilizium abgeschieden, um die Seitenwände der Gräben auszukleiden. Auf die undotierte Polysilizium-Schicht folgt die Abscheidung einer Schicht von dotiertem Polysilizium. Typischerweise ist die Dicke der dotierten Polysilizium-Schicht größer als die Dicke der undotierten Polysilizium-Schicht. Beispielsweise kann das Verhältnis der Dicke der dotierten Polysilizium-Schicht zu der der undotierten Polysilizium-Schicht 7:1 sein, bei einer Gesamtdicke von etwa 8.000 Angström. Die undotierte Polysilizium-Schicht wird vorzugsweise als Pufferschicht verwendet, die das Eindringen von Dotiermittelmaterial durch die Gate-Oxidschicht und in den p-Körper hemmt.
  • In 4(e) wird die Polysilizium-Schicht 452 geätzt, um ihre Dicke zu optimieren und den Teil der Gate-Oxidschicht 430 freizulegen, der sich über die Oberfläche des p-Körpers 416 erstreckt. Danach wird ein Fotolack-Maskierungsprozess angewendet, um eine strukturierte Maskierungsschicht 460 zu bilden. Die strukturierte Maskierungsschicht 460 definiert die Source-Bereiche 440. Die Source-Bereiche 440 werden dann durch zwei Implantationsschritte und einen Diffusionsschritt gebildet. Beispielsweise können die Source-Bereiche mit Phosphor bei 200 KeV mit einer Dosierung zwischen etwa 5 × 1017 und 1 × 1018 cm-3 implantiert werden. Arsen kann dann bei 80 KeV mit einer Dosierung zwischen etwa 4 × 1019 und 8,0 × 1019 implantiert werden. Nach dem Implantieren wird der Phosphor in eine Tiefe von etwa 0,45 Mikrometer diffundiert. Das Arsen kann wegen seines kleinen Diffusionskoeffizienten und der kleinen Implantationsenergie in eine Tiefe von nur etwa 0,15 Mikrometer diffundiert werden. Somit weist der resultierende Source-Bereich eine schwach dotierte Schicht mit Phosphor auf, über der eine stärker dotierte Schicht mit Arsen abgeschieden wird. Schließlich wird die Maskierungsschicht 460 in konventioneller Weise entfernt, um die in 4(f) gezeigte Struktur zu bilden.
  • Der Graben-DMOS-Transistor wird in konventioneller Weise durch Bilden und Strukturieren einer BPSG-Schicht über der Struktur vervollständigt, um den Source- und Gate-Elektroden zugeordnete BPSG-Bereiche zu definieren. Ebenso wird eine Drain-Kontaktschicht auf der Bodenfläche des Substrats gebildet. Schließlich wird eine Padmaske verwendet, um Padkontakte zu definieren.
  • Obwohl diverse Ausführungsformen hier besonders dargestellt und beschrieben werden, wird man verstehen, dass Modifikationen und Variationen der vorliegenden Erfindung durch obige Lehre abgedeckt sind und innerhalb des Geltungsbereichs der beigefügten Ansprüche liegen, ohne vom Bereich der Erfindung abzuweichen. Beispielsweise kann das Verfahren nach der vorliegenden Erfindung dazu verwendet werden, einen Graben-DMOS zu bilden, bei dem die Leitfähigkeiten der diversen Halbleiterbereiche gegenüber den hier beschriebenen umgekehrt sind.

Claims (13)

  1. Graben-DMOS-Transistorzelle mit: einem Substrat (200, 204) von einem ersten Leitungstyp; einem Körperbereich (216, 216a) auf dem Substrat (200, 204), wobei der Körperbereich (216, 216a) einen zweiten Leitungstyp aufweist; wenigstens einem sich durch den Körperbereich (216, 216a) und in das Substrat (200, 204) erstreckenden Graben (224); einer Isolierschicht (230), die den Graben (224) auskleidet; einer in dem Graben (224) über der Isolierschicht (230) liegenden, leitfähigen Gate-Elektrode; und einem Source-Bereich (240) von dem ersten Leitungstyp in dem Körperbereich (216, 216a) benachbart zu dem Graben (224), wobei der Source-Bereich (216, 216a) eine erste Schicht (241) und eine über der ersten Schicht (241) angeordnete zweite Schicht (243) aufweist, wobei die erste Schicht (241) eine niedrigere Dotierkonzentration von dem ersten Leitungstyp relativ zur Dotierkonzentration der zweiten Schicht (243) aufweist; dadurch gekennzeichnet, dass wenigstens ein Teil der ersten Schicht (241) des Source-Bereichs (240) und im wesentlichen nichts von der zweiten Schicht (243) sich in eine Tiefe unterhalb einem oberen Flächenniveau der leitfähigen Gate-Elektrode erstreckt.
  2. Graben-DMOS-Transistorzelle nach Anspruch 1, dadurch gekennzeichnet, dass der Körperbereich (216, 216a) einen Kontaktbereich (216a) aufweist, der stärker dotiert ist als ein darunter liegender Teil (216) des Körperbereichs (216, 216a), wobei der Kontaktbereich (216a) einen elektrischen Kontakt mit dem darunter liegenden Teil (216) des Körperbereichs liefert.
  3. Graben-DMOS-Transistorzelle nach Anspruch 1, dadurch gekennzeichnet, dass die erste Schicht (241) in einer Konzentration zwischen etwa 5 × 1017 und 5 × 1018 cm-3 dotiert ist, und die zweite Schicht (243) in einer Konzentration zwischen etwa 4 × 1019 und 8,0 × 1019 cm-3 dotiert ist.
  4. Graben-DMOS-Transistorzelle nach Anspruch 1, dadurch gekennzeichnet, dass die erste Schicht (241) mit Phosphor dotiert ist, und die zweite Schicht (243) mit Arsen dotiert ist.
  5. Graben-DMOS-Transistorzelle nach Anspruch 3, dadurch gekennzeichnet, dass die erste Schicht (241) mit Phosphor dotiert ist, und die zweite Schicht (243) mit Arsen dotiert ist.
  6. Graben-DMOS-Transistorzelle nach Anspruch 1, weiterhin gekennzeichnet durch eine auf einer Fläche des Substrats (200, 204) entgegengesetzt zum Körperbereich (216, 216a) angeordnete Drain-Elektrode.
  7. Graben-DMOS-Transistorzelle nach Anspruch 1, dadurch gekennzeichnet, dass die Isolierschicht (230) eine Oxidschicht ist.
  8. Graben-DMOS-Transistorzelle nach Anspruch 1, dadurch gekennzeichnet, dass die leitfähige Gate-Elektrode Polysilizium aufweist.
  9. Graben-DMOS-Transistorzelle nach Anspruch 8, dadurch gekennzeichnet, dass das Polysilizium ein Dotiermaterial aufweist.
  10. DMOS-Transistorzelle nach Anspruch 8, dadurch gekennzeichnet, dass das Polysilizium eine Schicht von undotiertem Polysilizium und eine Schicht von dotiertem Polysilizium aufweist.
  11. Verwendung einer Graben-DMOS-Transistorzelle nach einem der vorhergehenden Ansprüche für eine Graben-DMOS-Transistorstruktur, die eine Vielzahl von einzelnen, auf einem Substrat (200, 204) gebildeten Graben-DMOS-Transistorzellen von einem ersten Leitungstyp aufweist.
  12. Verwendung nach Anspruch 11, wobei wenigstens eine der Graben-DMOS-Transistorzellen eine geschlossene Zellengeometrie aufweist.
  13. Verwendung nach Anspruch 11, wobei wenigstens einer der Graben-DMOS-Transistorzellen eine offene Zellengeometrie aufweist.
DE60127696T 2000-09-28 2001-09-19 Graben-dmos-transistor mit schwach-dotierter source-struktur Expired - Lifetime DE60127696T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US672209 2000-09-28
US09/672,209 US6445037B1 (en) 2000-09-28 2000-09-28 Trench DMOS transistor having lightly doped source structure
PCT/US2001/029230 WO2002027800A2 (en) 2000-09-28 2001-09-19 Trench dmos transistor having lightly doped source structure

Publications (2)

Publication Number Publication Date
DE60127696D1 DE60127696D1 (de) 2007-05-16
DE60127696T2 true DE60127696T2 (de) 2007-12-27

Family

ID=24697599

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60127696T Expired - Lifetime DE60127696T2 (de) 2000-09-28 2001-09-19 Graben-dmos-transistor mit schwach-dotierter source-struktur

Country Status (9)

Country Link
US (1) US6445037B1 (de)
EP (1) EP1320895B1 (de)
JP (1) JP4094945B2 (de)
KR (1) KR100642803B1 (de)
CN (1) CN1552101B (de)
AU (1) AU2001291097A1 (de)
DE (1) DE60127696T2 (de)
TW (1) TW506021B (de)
WO (1) WO2002027800A2 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1261036A3 (de) * 2001-05-25 2004-07-28 Kabushiki Kaisha Toshiba Leistungs-MOSFET-Halbleiteranordnung und Verfahren zu deren Herstellung
DE10129958B4 (de) * 2001-06-21 2006-07-13 Infineon Technologies Ag Speicherzellenanordnung und Herstellungsverfahren
US6958275B2 (en) * 2003-03-11 2005-10-25 Integrated Discrete Devices, Llc MOSFET power transistors and methods
CN100502036C (zh) * 2003-12-22 2009-06-17 松下电器产业株式会社 纵型栅极半导体装置及其制造方法
US7372088B2 (en) 2004-01-27 2008-05-13 Matsushita Electric Industrial Co., Ltd. Vertical gate semiconductor device and method for fabricating the same
JP4091921B2 (ja) 2004-02-16 2008-05-28 松下電器産業株式会社 半導体装置及びその製造方法
JP4955222B2 (ja) 2005-05-20 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7282406B2 (en) * 2006-03-06 2007-10-16 Semiconductor Companents Industries, L.L.C. Method of forming an MOS transistor and structure therefor
CN101432893A (zh) * 2006-04-25 2009-05-13 皇家飞利浦电子股份有限公司 采用（bi）cmos工艺的雪崩光电二极管的实现
JP2008042166A (ja) * 2006-07-12 2008-02-21 Matsushita Electric Ind Co Ltd 縦型ゲート半導体装置及びその製造方法
JP5128100B2 (ja) * 2006-09-29 2013-01-23 三菱電機株式会社 電力用半導体装置
JP5369464B2 (ja) * 2008-03-24 2013-12-18 富士電機株式会社 炭化珪素ｍｏｓ型半導体装置
JP4877286B2 (ja) * 2008-07-08 2012-02-15 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5732790B2 (ja) * 2010-09-14 2015-06-10 株式会社デンソー 炭化珪素半導体装置およびその製造方法
CN102623316A (zh) * 2011-01-27 2012-08-01 无锡华润上华半导体有限公司 制备沟槽底部辅助栅介质层以及沟槽dmos管的方法
KR20150076840A (ko) * 2013-12-27 2015-07-07 현대자동차주식회사 반도체 소자 및 그 제조 방법
KR20150078449A (ko) * 2013-12-30 2015-07-08 현대자동차주식회사 반도체 소자 및 그 제조 방법
US9419116B2 (en) 2014-01-22 2016-08-16 Alexei Ankoudinov Diodes and methods of manufacturing diodes
US9252293B2 (en) 2014-01-22 2016-02-02 Alexei Ankoudinov Trench field effect diodes and methods of manufacturing those diodes
KR101655153B1 (ko) * 2014-12-12 2016-09-22 현대자동차 주식회사 반도체 소자 및 그 제조 방법
JP6829695B2 (ja) * 2016-01-20 2021-02-10 ローム株式会社 半導体装置
JP6740986B2 (ja) * 2017-08-31 2020-08-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
CN115377221B (zh) * 2022-09-14 2024-05-03 华羿微电子股份有限公司 具有强抗冲击力的mosfet器件及制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072266A (en) 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
JPH03195064A (ja) * 1989-12-25 1991-08-26 Nippon Telegr & Teleph Corp <Ntt> Ｍｏｓ型電界効果トランジスタ
US5023196A (en) * 1990-01-29 1991-06-11 Motorola Inc. Method for forming a MOSFET with substrate source contact
US5134448A (en) 1990-01-29 1992-07-28 Motorola, Inc. MOSFET with substrate source contact
US5410170A (en) 1993-04-14 1995-04-25 Siliconix Incorporated DMOS power transistors with reduced number of contacts using integrated body-source connections
GB9313843D0 (en) * 1993-07-05 1993-08-18 Philips Electronics Uk Ltd A semiconductor device comprising an insulated gate field effect transistor
JPH07122749A (ja) 1993-09-01 1995-05-12 Toshiba Corp 半導体装置及びその製造方法
JP3400846B2 (ja) 1994-01-20 2003-04-28 三菱電機株式会社 トレンチ構造を有する半導体装置およびその製造方法
DE69602114T2 (de) 1995-02-10 1999-08-19 Siliconix Inc Graben-Feldeffekttransistor mit PN-Verarmungsschicht-Barriere
US5672889A (en) * 1995-03-15 1997-09-30 General Electric Company Vertical channel silicon carbide metal-oxide-semiconductor field effect transistor with self-aligned gate for microwave and power applications, and method of making
JP3528420B2 (ja) 1996-04-26 2004-05-17 株式会社デンソー 半導体装置およびその製造方法
DE19638439C2 (de) * 1996-09-19 2000-06-15 Siemens Ag Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement und Herstellungsverfahren
JP3164030B2 (ja) * 1997-09-19 2001-05-08 日本電気株式会社 縦型電界効果トランジスタの製造方法
JP3281847B2 (ja) * 1997-09-26 2002-05-13 三洋電機株式会社 半導体装置の製造方法
US6262453B1 (en) * 1998-04-24 2001-07-17 Magepower Semiconductor Corp. Double gate-oxide for reducing gate-drain capacitance in trenched DMOS with high-dopant concentration buried-region under trenched gate
US5972754A (en) * 1998-06-10 1999-10-26 Mosel Vitelic, Inc. Method for fabricating MOSFET having increased effective gate length
US6351009B1 (en) * 1999-03-01 2002-02-26 Fairchild Semiconductor Corporation MOS-gated device having a buried gate and process for forming same
GB9916868D0 (en) * 1999-07-20 1999-09-22 Koninkl Philips Electronics Nv Trench-gate field-effect transistors and their manufacture
JP2001332725A (ja) * 2000-03-15 2001-11-30 Seiko Instruments Inc 半導体装置およびその製造方法。
JP3910335B2 (ja) * 2000-03-22 2007-04-25 セイコーインスツル株式会社 縦形ｍｏｓトランジスタ及びその製造方法

Also Published As

Publication number Publication date
CN1552101B (zh) 2010-06-16
TW506021B (en) 2002-10-11
KR20030033083A (ko) 2003-04-26
JP4094945B2 (ja) 2008-06-04
US6445037B1 (en) 2002-09-03
AU2001291097A1 (en) 2002-04-08
CN1552101A (zh) 2004-12-01
JP2004525500A (ja) 2004-08-19
WO2002027800A3 (en) 2002-06-13
KR100642803B1 (ko) 2006-11-03
WO2002027800A2 (en) 2002-04-04
EP1320895B1 (de) 2007-04-04
DE60127696D1 (de) 2007-05-16
EP1320895A2 (de) 2003-06-25

Similar Documents

Publication Publication Date Title
DE60127696T2 (de) Graben-dmos-transistor mit schwach-dotierter source-struktur
DE60125784T2 (de) Graben-mosfet-struktur mit geringer gate-ladung
DE69931747T2 (de) Herstellung eines leistungshalbleiterbauelementes
DE69635824T2 (de) Graben-dmos-transistor mit vergrabener schicht für verminderten anschaltwiderstand und verbesserter robustheit
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE69936090T2 (de) Graben-MOSFET mit verbesserten Durchbruchspannung- und Anschaltwiderstand-Charakteristiken und Verfahren zur Herstellung
DE69534919T2 (de) Leistungsvorrichtung in MOS-Technologie mit einer einzigen kritischen Größe
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
DE102005038998B4 (de) Metalloxidhalbleiter-Bauelement mit verbesserter Abschirmstruktur und Verfahren zur Herstellung
DE69938562T2 (de) Leistungshalbleiterbauelemente mit verbesserten hochfrequenzschaltung- und durchbruch-eigenschaften
DE69531282T2 (de) Isolierung durch aktive Transistoren mit geerdeten Torelektroden
DE102008038552B4 (de) Vertikaldiode unter Verwendung von Silizium, ausgebildet durch selektives epitaxiales Aufwachsen
DE4340405C2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit isolierender Trennschicht und Wannenbereich
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE102008063128A1 (de) SiC-Halbleitervorrichtung mit einer Bodenschicht und Verfahren zu ihrer Herstellung
DE102007054222B4 (de) Halbleiterbauteil mit Trench-Transistoren und Verfahren zur Herstellung eines solchen Bauteils
DE102013114842A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE4405682A1 (de) Struktur einer Halbleiteranordnung
DE102008018865A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE69533134T2 (de) Leistungsbauteil hoher Dichte in MOS-Technologie
DE69434268T2 (de) Intergrierte Struktur einer Hochgeschwindigkeits-MOS-Technologe-Leistungsvorrichtung und zugehöriges Herstellungsverfahren
DE102008004567A1 (de) Halbleiterbauelement mit Transistorbereichen in einer Substratmulde und Verfahren zur Herstellung desselben
DE69924338T2 (de) Verfahren zur herstellung von halbleiterbauelementen mit einem graben-gate
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition